JP4825625B2 - 超音波診断装置 - Google Patents

Description

本発明は、超音波を被検体内に送信し、複数の超音波素子で受けた反射波（エコー）をデジタル処理により整相して（受信ビームフォーミングして）、診断画像を構成する超音波診断装置に関する。

図５は、超音波診断装置の概略の機能構成を示す図である。以下、図５、図６及び図７を用いて従来技術を説明する（図５の全体動作については、本発明の実施形態で説明する。）。超音波プローブ１は超音波振動子を有し、送受信処理部２により駆動制御される。送受信処理部２は、その超音波振動子に電気信号を供給して、被検体内の所定の焦点にビームフォーム（送信ビームフォーム）した超音波を走査させるとともに、被検体内で反射してきた超音波（エコー）を超音波振動子から受信する。そのとき送受信処理部２は、アナログの受信信号を整相された（受信ビームフォームされた）デジタルの受信データとして変換して出力する。

上記のような超音波診断装置においては、例えば、図６に示すように、送信処理部２ｂが超音波素子群１ａを構成する振動子Ｐ１からＰｍを駆動して、被検体内のＡ１点からＡｎの各点に順次焦点が合うように超音波ビームをスキャンしていた。例えば、焦点Ａ１までの距離は振動子Ｐ１と振動子ＰｍとではそれぞれＬ１、Ｌｍと異なるので、各振動子Ｐ１〜Ｐｍから焦点Ａ１に同時に超音波が到達するように、送信部２ｂで各振動子Ｐ１〜Ｐｍを駆動する時間を遅延させて調整していた。一方、受信処理部２ａも、例えば、焦点Ａ１から反射されてくるエコーが各振動子Ｐ１〜Ｐｍに到達する時間が異なることから、焦点位置に応じて各振動子Ｐ１〜Ｐｍが受けたエコーを遅延させて整相し、加算処理（受信ビームフォーマ）されていた。各振動子Ｐ１〜Ｐｍからのエコーを遅延させる量は、制御部９によって、データ収集しようとする焦点位置の深さ（図６の振動子からの縦軸方向の位置）及び走査方向（図６の横軸方向）の位置に応じて、コントロールされていた。

つまり、受信ビームフォーマは、対象とする反射体（つまり焦点位置）から各振動子までの距離に応じてそれぞれ時間的に異なって受信された受信信号を、その位相（時間）を揃えて加算し、焦点の合った1本の受信信号（１焦点からの画像用信号）を生成するものである。

従来、このようなデジタルの受信ビームフォーマは図７のように、ＡＤ変換器であるＡＤＣ２ａ１、粗い遅延を行うためのＦＩＦＯメモリ２ａ２、細かい遅延を付加するためのデジタル遅延回路２ａ３、および加算器２ａ４で構成される。ＡＤＣ２ａは、各振動子Ｐ１〜Ｐｍから（以下、各振動子Ｐ１〜Ｐｍからの信号ラインを「チャンネル」と言うことがある。）アナログの受信信号を受けて、ある量子化精度でもってデジタルデータに変換する。デジタルデータになった受信信号は一旦、ＦＩＦＯメモリ２ａ２に格納される。ＦＩＦＯメモリ２ａ２から読み出すタイミングを、それぞれの各振動子チャンネルの焦点からの距離に応じて位相（遅延時間）制御することにより、位相合わせが可能になる。ここで制御可能な時間量は、ＡＤＣ２ａ１のサンプリングレートで制約されることになるが、多くの場合、それでは精度が不足となる。そこでＦＩＦＯメモリ２ａの後のデジタル遅延回路２ａ３で、サンプリングレートより小さい遅延を付加する。ＦＩＦＯメモリ２ａ２による遅延は「粗い」遅延を付加するため”Coarse delay”、デジタル遅延回路２ａ３によるそれは「細かい」ため”Fine delay”と呼ばれることが多い。
以上のように遅延を付加された各チャンネルのデジタルのデータは加算されて、1本の受信信号を構成する。

一方、受信ビームフォーマのデジタル化による恩恵の一つに、いわゆる並列同時受信処理が比較的容易に実現可能になった、ということがある。この並列同時受信処理技術は、1回の送信から得られる各チャンネルの受信信号から、複数の焦点の異なる受信信号（複数の画像走査線上の受信信号）を得る技術である。

例えば、心臓を見る循環器領域の診断では、比較的高速なその動きを正確に再現するということが重要になってくる。例えば、<被検体内の１焦点への1回の超音波の送信> → <画像走査線上の1本の信号取得> の繰り返しでは必要十分な速度（フレームレート）を確保できない場合がある。そこで、1回の超音波の送信からその送信焦点周辺の複数本の受信信号を得てフレームレートを稼ぐという方法（以下、「並列同時受信」と言うことがある。）がとられる。例えば、図６において、焦点Ａ２への１回の送信により、焦点Ａ２の周辺から４本の受信信号を取得することにより、実質的なデータ取得速度をあげることができる。

受信ビームフォーマがアナログ回路で達成されていたときには、これを実現するには同じ回路を複数用意するしか方法がなく、コストと実装面積に影響するため容易に実現できる技術ではなかった。一方、昨今のデジタルによる受信ビームフォーマでは、デジタル回路特有の時分割動作で遅延パラメータを時々刻々切りかえて処理することにより、単一の回路で複数の受信信号を得ることが可能となる。また、デジタル回路は集積化が可能なため、同じ回路を複数持ったとしても、その数があまり大きくなければコストを上昇させることなく、並列同時受信処理を実現可能である。

並列同時受信処理を実現するための受信ビームフォーマの一例を図８に示す。図８は、図７の形態を一つの焦点への送信からその焦点周辺の異なる４個の焦点の受信データを取得できるように並列同時受信処理可能にした回路構成である。図７と図８の違いは、図８が、細遅延を行うデジタル遅延回路２ａ３が各ＦＩＦＯメモリ２ａ２当たり４個有し、かつ加算回路２ａ４が４個であることである。つまりＦＩＦＯメモリ２ａ２を４本の受信データで共有化し、その後のデジタル遅延回路２ａ３等の回路は同時受信数分用意し、４個の加算器２ａ４からそれぞれ異なる焦点位置の受信データを得ようとするものである。全ての回路を共有化するという方法もあるが、その場合、ＦＩＦＯメモリ２ａ２よりあとの処理レートを高速にしないと信号帯域を犠牲にし、高速にすると消費電力が増大するというトレードオフがある。その一方、細遅延（Fine delay）のためのデジタル遅延回路２ａ３は、多くの場合デジタルフィルターであり、その回路規模は決して小さくない。従ってこの例のようにそれを複数持つというのはコストの観点から望ましくないが、従来の超音波診断装置で要求される並列同時受信数はせいぜい４なので、上記トレードオフを鑑みこのような構成になる場合が少なくない。

ここで、課題となってくるのが、並列同時受信数増加に対する対応である。振動子の配列が1方向、すなわち横（ラテラル）方向のみ並んでいて縦（エレベーション）方向には配列がない従来の超音波プローブの場合、要求される同時受信数は前述のようにせいぜい4であったため、回路を同時受信数分持ってもコストへの影響を許容範囲にとどめることは可能であった。しかしながら、最近では直交する２方向に配列された超音波振動子を有する２Ｄアレイ超音波プローブを用いてリアルタイムに３Ｄ画像を構築する技術が実用化され始めている。その２Ｄアレイ超音波プローブでは同時受信数８になり、さらには１６まで増えることが期待されている。この場合コストへの影響は無視できないものになる。

そこで、受信信号をオーバーサンプリングする事によって時間間隔が密であるデータを得、整相のための時間的な補間処理をしなくとも、異なったタイミングでオーバーサンプリングされた各チャンネルのデータを加算することで整相精度を得ようとする技術がある（特許文献１）。これは、オーバーサンプリングされた１ビットデータをメモリに入れて、メモリに書き込ませ又は読み出すときに遅延させたタイミングで整相し、整相されたデータを加算し、その後にデジタルフィルターでデシメートを行っている。しかしかしながら、整相のための連続遅延制御における不連続点が無視できないぐらいのノイズを発生させがちであるという問題がある。また、ＡＤ変換器の内部レートは、遅延制御に必要なレートと必ずしも一致しない。多くの場合、それより細かくなる。この場合、メモリ等後段の回路に必要以上の規模および動作周波数が必要になり、コスト的に膨らみかねない。
特開２００４−６５５３１号公報

本発明は上記課題に関してなされたものであり、２Ｄアレイ超音波プローブを用いたリアルタイム３Ｄ画像構築にも対応できるように、多方向並列同時受信を低コストで実現するデジタル受信ビームフォーマの技術に関する。

上記課題を解決するために請求項１に記載の発明は、超音波振動子からの受信信号を第１の周期Ｔ１のデジタルのデータに変換するシグマ・デルタ形のＡＤ変換手段と、該各ＡＤ変換手段の出力を第２の周期Ｔ２にデシメートするとともに、該第２の周期毎に所定時間Ｔ３（Ｔ２＞Ｔ３≧Ｔ１）だけずらした複数Ｌ個の時相データを出力するデシメート手段と、該複数Ｌ個の時相データを別々に読み出し可能に順次記憶する記憶手段と、該複数Ｌ個の記憶手段のそれぞれからＭ個の時相データを受けて、いずれかＭ個の時相データを選択して出力可能なセレクターと、を含む構成を１組として複数Ｋ本の受信信号に相当するＫ個の組を備え、さらに、該セレクターが出力する時相データ同士を加算するＭ個の加算手段を備え、受信ビームフォーミングする構成とした。より具体的には、前記第２の周期Ｔ２は第１の周期Ｔ１の整数Ｎ倍であり、前記所定時間Ｔ３は第２の周期Ｔ２（＝ＮＴ１）を整数Ｌで割った時間である構成とすることができる。さらに、前記各セレクターは、Ｍ個の内部セレクターを有し、前記Ｋ個の各組におけるＬ個の記憶手段及びＭ個の内部セレクターを制御し、各記憶手段に対しては粗時間単位で各時相データを読み出し、各内部セレクターに対しては粗時間単位より細かい時間単位の時相データを選択して、前記各加算手段に送り、受信ビームフォーミングさせる制御手段を備えた。

請求項４に記載の発明は、複数Ｋ個の超音波振動素子と、該Ｋ個の超音波振動素子に所望の距離に焦点を有するように走査して照射させる送信処理手段と、前記超音波受振動子が取得した複数Ｋ本の受信信号をそれぞれ第１の周期Ｔ１でデジタルデータに変換するシグマ・デルタ形の該複数Ｋ個のＡＤ変換手段と、該各ＡＤ変換手段の出力を複数Ｎ倍の第２の周期ＮＴのデータにデシメートするとともに、該第２の周期であって前記第２の周期ＮＴを複数Ｌで割った時間だけずらした該Ｌ個の時相データを出力する複数Ｋ個のデシメート手段と、該複数Ｋ個のデシメート手段のそれぞれから出力される該複数Ｌ個の時相データを時相データ別に記憶する該Ｌ個の記憶手段を１組としてＫ組を有する記憶部と、前記１組当たり前記Ｌ個の記憶手段のそれぞれからＭ個の時相データを受けて、Ｍ個の時相データを選択して出力可能なセレクターと、該セレクターが出力する時相データ同士を加算するＭ個の加算手段と、を備え、Ｍ本の同時受信ビームデータを生成する構成とした。

本発明の構成によれば、整相加算された多ャンネルの同時受信データを取得することができる。２Ｄアレイの超音波プローブを用いたリアルタイム３Ｄ画像構築にも対応できるとともに、コストを抑えて実現できる。

本発明に係る超音波診断装置の実施形態について、図面を参照しながら説明する。図１は、受信ビームフォーミングの実施形態に使用するＡＤ変換器の構成を示す図である。図２は、図１に係るＡＤ変換器の出力のタイミングを示す図である。図３は、図２のＡＤ変換器の出力を時系列で表した図である。図４は、８チャンネル同時受信を行える受信ビームフォーマの実施形態の機能構成を示す図である。

［本発明に係る実施形態の概要］
本発明は、図５及び図６のような超音波診断装置に適用される。
図５そのものの機能動作は、後記の「超音波診断装置」で説明する。本発明の主要部は、図５における送受信処理部２、中でも図６の受信処理部２ａに用いられている図７又は図８の受信ビームフォーマの代わりに、図１のＡＤＣ２０を用いて図４の受信ビームフォーマを構成したのが特徴である。以下、これらを「使用するＡＤ変換器の実施形態」[受信ビームフォーマの実施形態] [超音波診断装置の実施形態]の順に説明する。

［使用するＡＤ変換器の実施形態］
まず、受信ビームフォーマに使用するＡＤ変換器について概要を説明する。

従来”Fine delay”回路（細遅延回路）が必要になるのは従来のＡＤ変換器のサンプリングレートに上限があり、必要時間精度でサンプリングできないがためであった。そこで本発明ではオーバーサンプリング型のＡＤ変換器に着目する。これはオーバーサンプリングとシグマ・デルタ変調を応用し、量子化ノイズを必要帯域の外に追いやり結果として低ノイズの変換信号を得るものである（以下、このＡＤ変換器を「シグマ・デルタ型ＡＤ変換器」という。）。従来、このタイプのＡＤ変換の有効帯域はせいぜい数１００ｋＨｚだったのに対し、例えば２０ＭＨｚの帯域をとれるものが実用化されている。シグマ・デルタ型ＡＤ変換器はオーバーサンプリングが基本なので内部は１０倍以上のレートで動いている。例えば２０ＭＨｚ帯域をナイキスト周波数とし、オーバーサンプリングレシオを１６とすると、内部のレートは１．５６２５ｎｓとなる。細遅延に必要な精度を信号波長の１６分の１とした場合、希望する超音波信号帯域を１０ＭＨｚの超音波信号まで対応としたときのレートは６．２５ｎｓ（≫１．５６２５ｎｓ）であり、上記レート１．５６２５ｎｓは十分なものであるということがわかる。すなわち、広帯域なシグマ・デルタ型ＡＤ変換器を応用して、ＡＤ変換時点で必要時間精度のデジタル受信信号が得られる構成とし、従来のデジタル遅延回路（”Fine delay”回路）を不要にすることができる。

次に、具体的にＡＤ変換器の実施形態について説明する。
本発明で採用するシグマ・デルタ型ＡＤ変換器を用いたＡＤＣ２０の構成を図１に、その主要出力点での信号を図２に図示する。入力される受信信号は１ビットＤＡ変換器である１ビットＤＡＣ２１からのフィードバック信号とで減算器２２で減算された後、積分器２３に入力される。積分器２３の出力はコンパレータ２４に入力され、基準電圧との関係により図１のＡ点での信号（図２を参照）のようにシグマ・デルタ変調された０か１の１ビットデジタル信号のビット列に変換される。その後、デジタルフィルター２５で不要高周波帯域信号の除去とデシメーションが行われ、最終的にあるビット幅のデジタル信号が得られる（図２を参照）。

従来の提案として、コンパレータ出力をメモリ（”Coarse delay”メモリ）に格納し、それを適宜読み出すことにより遅延制御を行って整相し、その後デシメーション（間引き）をするというものがある。この方法で、本発明で実現したいことは実行可能ではあるが、従来技術でも記載したように整相を先に行うことにより次のような問題がある。
（１）整相のための連続遅延制御（いわゆるダイナミック・フォーカス）における不連続点が無視できないぐらいのノイズを発生させる。
（２）ＡＤ変換器の内部レートは、遅延制御に必要なレートと必ずしも一致しない。多くの場合、それより小さく（より細かく）なる。この場合、メモリ等後段の回路に必要以上の規模および動作周波数が必要になり、コスト的に膨らみかねない。

そこで本発明では図１及び図２に図示するような手段をとっている。
すなわち、デシメーションを行うデジタルフィルターにおいて、１本の受信信号（１焦点からの受信信号）から必要レート間隔で変換タイミングがずれた複数本Ｌ（図１及び図２では４本）の変換データを得られるようにする。つまり図１及び図２のタイミングチャートで示されるようにフェーズ０、１、２、３の（この各時相を「フェーズ」と言うことがある。）時相（位相：時間のずれた）の４種類の変換データ出力（以下、「時相データ」ということがある。）を得る。

例えば細遅延に必要なレートが前記のように６．２５ｎｓとすると、各フェーズのデータを図３（Ａ）に示す時間間隔で変換されたデータとして出力するようにする。これを時系列的に表現すると、図３（Ｂ）に示されるように連続したデータが得られる。

受信ビームフォーマを図３（Ｂ）のような順で１時系列のデータとして出力することも考えられるが、その場合、後段回路の動作周波数として大きいもの（この図３の場合は、４倍）が必要になり、使用する回路等の消費電力の増加が懸念事項となる。ビームフォーミング後のデータレートは必ずしも小さいものが必要になるわけではないので、図２（又は、図３（Ａ））のような並列出力をとる。

図１のＡＤＣ２０を一般形式で表現すると、次のように表せる。つまり、超音波信号を走査して取得した１本の受信信号を第１の周期Ｔ（請求項ではＴ１）でデジタルデータに変換するシグマ・デルタ形ＡＤ変換手段（図１の１ビットＤＡＣ２１、減算器２２及びコンパレータ２４からなる手段）からの出力を受けたデジタルフィルター２５（デシメート手段）が、不要なノイズを除去しＮ倍の第２の周期ＮＴ（請求項ではＴ２）のデータにデシメートするとともに、該第２の周期ＮＴを有し、その第２の周期ＮＴを整数Ｌで割った値の所定時間Ｔ３だけ位相をずらした該整数Ｌ個の時相データを出力する構成である。図１及び図２では、Ｌ＝４、ＮＴ／４＝６．２５ｎｓの例である。なお、Ｌを多くすることにより細かく得られるが、それは、ビームフォーミングの精度としてどれくらい要求されるかによって決定される。

以上のような広帯域シグマ・デルタ型ＡＤ変換器及びデジタルフィルター２５によるデシメートの応用により、受信ビームフォーミングに必要な時間精度でアナログの受信信号のデジタル変換データを得ることが可能になり、次のような実施例を構成することができるようになる。

[受信ビームフォーマの実施形態]
図４に８方向の並列同時受信数の場合の実施形態を示す。これは、超音波振動子が互いに直交する方向に配列された（例えば、スキャン方向に２列配列された）２Ｄアレイプローブに対応してビームフォーミングする一実施形態である。図４は、ＡＤ変換器としては、図１に示すようＡＤ変換器２０を使用し、例えば、上記のようにＮＴ／Ｌずつ時間（位相）のずれた４列の時相データを出力するものとする。

図４において、ＡＤＣ２０ａ、２０ｂ、・・・２０ｎ（以下、個々を代表して「ＡＤＣ２０等」と言うことがある。）のそれぞれは、図１のＡＤＣ２０と同じ構成であり、各チャンネル（チャンネル数Ｋ）の受信信号のそれぞれに接続され図２のようにフェーズ０，１，２，３の同じ時間だけずれた位相のデータを出力する。

ＦＩＦＯメモリ３０ａ、３０ｂ、・・・・・３０ｎ（以下、個々を代表して「ＦＩＦＯメモリ３０等」と言うことがある。）は、それぞれフェーズ０，１，２，３（Ｌ、ここでは４、以下、代表して「フェーズ等」と言うことがある。）の同じ時間だけずれた位相の各データをフェーズ等別に読みだし可能に記憶する（各ＦＩＦＯメモリ等は請求項に記載の「記憶手段」に相当する）。各ＦＩＦＯメモリ等は、各フェーズ等毎に８本のデータを読み出しポートとして有する。ＦＩＦＯメモリ等の読み出しポートには、必要並列同時受信数（Ｍ、ここでは８）に対応して読み出し可能に設けられ、それぞれのポートにはそれが受け持つ受信（焦点）方向（あるいは”ビーム”）に対応した読み出しアドレスを与える。また、各ＦＩＦＯメモリ３０等における読み出しアドレスは、受信方向（あるいは”ビーム”）が同一なら共通にする。これらＦＩＦＯメモリ等及びフェーズ等の選択は、図６のように制御手段１１によって選択される。
なお、受信信号数（チャンネル数Ｋ）と、整相して出力しようとするビーム数（Ｍ）とは関係がなく、例えばチャンネル数Ｋとしては、１２８や１９２等が想定される（そのとき、図４のＡＤＣ２０、ＦＩＦＯメモリ３０、セレクター４０は、それぞれそのチャンネル分、用意されている。）。

セレクター４０ａ、４０ｂ、・・・・４０ｎ（以下、個々を代表して「セレクター４０等」と言うことがある。）は、各ＦＩＦＯメモリ等から読み出されてきた各フェーズ等のデータを受けて、制御手段１１から指示されたデータを選択して出力する。遅延特性に応じて最適な時相データを選択出来るようにされたものである。各セレクター４０は、いずれも図のセレクター４０ｎに示すような内部セレクター０〜７（Ｍ＝８）を有している（他は内部構成の図を省略している。）。したがって、４フェーズの内、最適な１つの時相データを選択できる構成にされている。上記従来技術の図８におけるデジタル遅延回路２ａ３の細遅延制御線は、この発明ではセレクター等により、どの時相データを選択するかに使用される。

加算器５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ及び５０ｈ（以下、個々を代表して「加算器５０等」と言うことがある。）は、異なる各セレクター等の出力に接続されている。つまり、加算器５０等は、異なるセレクター等から出力される受信方向（あるいは”ビーム”）に応じたデータを加算する。

このような構成で、制御部９は、例えば１２ビットで受信ビームフォーミングするとして、その内１０ビットで、ＦＩＦＯメモリ等から粗い時間で時相データを選択し、２ビットによりセレクター等（内部セレクターを含む）でさらにいずれかの細かい時相データを選択することができる。より具体的には、例えば、前者の１０ビットの選択で整数オーダの時間単位でデータを選択し（例えば２５ｎｓ）、後者の２ビットの選択で小数点以下オーダの時間単位で（例えば６．２５ｎｓ）データを選択する。そして加算器５０等からは、異なった８方向（焦点位置）における受信データ（８ビームのデータ）を取得する。このように本発明によれば、加算器５０等へ必要な遅延時間精度を持つデータを取得可能であり、デジタル信号処理回路なしで高精度の受信ビームフォーミングを実現できることになる。

なお、上記は２Ｄアレイプローブによるリアルタイム３Ｄスキャンに想定して８方向の並列同時受信で説明したが、それに限定されない、従来プローブにも適用可能である。

[超音波診断装置の実施形態]
図５は、上記説明の受信ビームフォーマが適用される超音波診断装置の全体の機能構成を示す図である。超音波プローブ１の超音波振動子を有し、送受信処理部２により駆動制御される。送受信処理部２は、その超音波振動子に電気信号を供給して、所定の焦点にビームフォーム（送信ビームフォーム）した超音波を走査させる送信処理部２ｂと、被検体内で反射してきた超音波（エコー）を超音波振動子から受信し、そのアナログの受信信号を整相された（受信ビームフォーム）してデジタルのデータとして出力する受信処理部２ａとを有する。さらに送受信処理部２及び全体を制御する制御部９を有する。

その受信処理部２ａ（図６）及び制御部９は、上記「受信ビームフォーマの実施形態」で説明した構成が用いられる。

Ｂモード処理部３は、整相されたデータに基づいてＢモード画像用のデータをリアルタイムで作成する。Ｂカラーモード処理部４とドプラモード処理部５とは、同様な周波数解析を行ない、Ｂカラーモード画像用のデータをリアルタイムに生成する。特に、ドプラモード処理部５は、送受信処理部２で受信された整相されたデータから位相変化情報を抽出し、リアルタイムで、速度、パワー値、分散といった撮像断面の各点に付随する血流等の情報を算出する部分である。ＤＳＣ６は、Ｂモード処理部３とＢカラーモード処理部４とから、データを受けて、Ｂモード画像及びＢカラーモード画像を生成する。そして、それらの画像をドプラモード処理部５で求められるドプラ画像とともにモニタ７に送信する。制御部９は、全体を制御し、入力部８からユーザによって、超音波による走査の条件を表す各パラメータ（ドプラセグメント期間の時間幅、非ドプラセグメント期間の時間幅、走査線密度、並列同時受信数、サンプル数等）の入力や、各モードの設定を受けて、送受信処理部２の送受信制御を行なうとともに、Ｂモード処理部３、Ｂカラーモード処理部４及びドプラモード処理部５の動作の制御を行なう。

本発明により、今後２Ｄアレイプローブによるリアルタイム３Ｄ画像の構築に関連して増大する並列同時受信数を、コストの大幅上昇なしで実現する受信ビームフォーマを構築可能となる。本発明においては、ＡＤ変換時に必要時間精度のデータを得るというのが基本手段となるので、その分、従来に比べメモリの容量が増えることにはなる。しかしながら、メモリの読み出しポート増設は容量を増やさず実現可能である。一方、従来の”Fine delay”回路（細遅延回路）は並列同時受信数が増えた分だけ必要になってくる。従って、必要並列同時受信数が大きくなればなるほど、本発明の効果は大きくなる。

以上により、これから発展していくリアルタイム３Ｄ超音波診断装置に関し、コストを抑えて高品質画像をユーザに提供できるようになる。

受信ビームフォーミングの実施形態に使用するＡＤ変換器の構成を示す図である。 図１に係るＡＤ変換器の出力のタイミングを示す図である。 図２のＡＤ変換器の出力を時系列で表した図である。 ８チャンネル同時受信を行える受信ビームフォーマの実施形態の機能構成を示す図である。 超音波診断装置の全体の機能構成を示す図である。 受信ビームフォーミングを説明するための図である。 受信ビームフォーミングを説明するための図である。 従来の受信ビームフォーマを説明するための図である。

符号の説明

１ 超音波プローブ
２ 送受信処理部
３ Ｂモード処理部
４ Ｂカラーモード処理部
５ ドプラモード処理部
６ ＤＳＣ
７ モニタ
８ 入力部
９ 制御部
２０ ＡＤＣ
２０ａ〜２０ｎ ＡＤＣ
２１ １ビットＤＡＣ
２２ 減算器
２３ 積分器
２４ コンパレータ
２５ デジタルフィルター
３０ａ〜３０ｎ ＦＩＦＯメモリ
４０ａ〜４０ｎ セレクター
５０ａ〜５０ｈ 加算器

Claims (4)

1. 超音波振動子からの受信信号を第１の周期Ｔ１のデジタルのデータに変換するシグマ・デルタ形のＡＤ変換手段と、該ＡＤ変換手段の出力を第２の周期Ｔ２にデシメートするとともに、該第２の周期毎に所定時間Ｔ３（Ｔ２＞Ｔ３≧Ｔ１）だけずらした複数Ｌ個の時相データを出力するデシメート手段と、該複数Ｌ個の時相データを別々に読み出し可能に順次記憶する記憶手段と、該複数Ｌ個の記憶手段のそれぞれからＭ個の時相データを受けて、いずれかＭ個の時相データを選択して出力可能なセレクターと、を含む構成を１組として、複数Ｋ本の受信信号に相当するＫ個の組を備え、
   さらに、該セレクターが出力する時相データ同士を加算するＭ個の加算手段を備え、
   受信ビームフォーミングすることを特徴とする超音波診断装置。
2. 第２の周期Ｔ２は第１の周期Ｔ１の複数Ｎ倍であり、前記所定時間Ｔ３は第２の周期Ｔ２（＝ＮＴ１）を複数Ｌで割った時間であることを特徴とする請求項１に記載の超音波診断装置。
3. 前記各セレクターは、Ｍ個の内部セレクターを有し、
   前記Ｋ個の各組におけるＬ個の記憶手段及びＭ個の内部セレクターを制御し、各記憶手段に対しては粗時間単位で各時相データを読み出し、各内部セレクターに対しては粗時間単位より細かい時間単位の時相データを選択して、前記各加算手段に送り、受信ビームフォーミングさせる制御手段を備えたことを特徴とする請求項１又は２に記載の超音波診断装置。
4. Ｋ個の超音波振動素子と、
   該Ｋ個の超音波振動素子に所望の距離に焦点を有するように走査して照射させる送信処理手段と、
   前記超音波受振動子が取得した複数Ｋ本の受信信号をそれぞれ第１の周期Ｔ１でデジタルデータに変換するシグマ・デルタ形の該複数Ｋ個のＡＤ変換手段と、
   該各ＡＤ変換手段の出力を複数Ｎ倍の第２の周期ＮＴのデータにデシメートするとともに、該第２の周期であって前記第２の周期ＮＴを複数Ｌで割った時間だけずらした該Ｌ個の時相データを出力する複数Ｋ個のデシメート手段と、
   該複数Ｋ個のデシメート手段のそれぞれから出力される該複数Ｌ個の時相データを時相データ別に記憶する該Ｌ個の記憶手段を１組としてＫ組を有する記憶部と、
   前記１組当たり前記Ｌ個の記憶手段のそれぞれからＭ個の時相データを受けて、Ｍ個の時相データを選択して出力可能なセレクターと、
   該セレクターが出力する時相データ同士を加算するＭ個の加算手段と、を備え、複数Ｍ方向の同時受信ビームデータを生成することを特徴とする超音波診断装置。

Images