JP4822877B2 - 静電浮上型ジャイロ装置 - Google Patents

Description

この発明は、ジャイロ機構部と電子回路部とを備えた静電浮上型ジャイロ装置に関する。
ジャイロ機構部は、マイクロマシン技術により製作される小形のジャイロロータとジャイロケースとを含み、ジャイロロータをジャイロケース内で静電支持力によって浮動的に支持する。ジャイロロータは、適正動作のため、真空中に置かれる。
電子回路部は、ジャイロ機構部の電極に接続され、ジャイロロータとジャイロケースとの相対変位を検出して、ジャイロロータの姿勢制御と回転駆動を行う。
詳しくは、隣接対からなる静電支持用電極に対する姿勢制御用制御電圧の印加方式に関する。

多方向の加速度検出を行う静電浮上型ジャイロ装置（例えば特許文献１〜６参照）が幾つか知られている。これらは、何れも、導電性の可動部と、これとの対向面に電極が形成されている電気絶縁性の固定部と、その固定部に対する可動部の相対変位を検出して加速度算出等の測定値算出を行う電子回路部とを備えている。
静電浮上型ジャイロ装置では（特許文献１〜５）、可動部であるジャイロロータが、円板状（特許文献１）や，環状（特許文献２〜５）に形成されており、固定部であるジャイロケースの真空空間内に遊装されている。ジャイロケースは、電気絶縁性の部材からなり、ロータ対向面をなすケース内面には多数の静電支持用電極が分散して形成されている。ロータを回転駆動するためのロータ駆動用電極や、相対変位を検出するための変位検出用電極もケース内面に形成されている。このようなジャイロロータとジャイロケースとからジャイロ機構部ができている。

また、電子回路部によって、ジャイロケースに対するジャイロロータの相対変位が検出され、その変動を解消する静電引力を生じる姿勢制御用制御電圧が静電支持用電極に印加されるとともに、相対変位の検出結果に基づいて加速度算出等の測定値算出が行われる。
相対変位の検出手法についても、変位検出信号を静電支持用電極から変位検出用電極へ流すものと（特許文献１，２，５）、変位検出信号を逆に変位検出用電極から静電支持用電極へ流すものとがある（特許文献３，４）。周波数弁別を用いるものや（特許文献１，２）、電流を検出するもの（特許文献３）、同相電圧を検出するもの（特許文献４）、時分割を利用したもの（特許文献５）などがある。

これらのうち本発明の説明に役立つ具体例として、環状ロータ型の静電浮上型ジャイロ装置であって姿勢制御回路がデジタルプロセッサを主体に構成され変位検出信号を静電支持用電極から変位検出用電極へ流すというものを図示した。図１は、（ａ）がジャイロ機構部の縦断端面図、（ｂ）〜（ｄ）がジャイロ機構部における電極配置を示す斜視図であり、（ｂ）が斜め上から見下ろした図、（ｃ），（ｄ）が斜め下から見上げた図である。また、図２は、（ａ）が電子回路部のブロック図、（ｂ）が信号波形例である。なお、電極配置の図示に際し、姿勢制御用の静電支持用電極と変位検出用の変位検出用電極は明記したが、ロータ駆動用の電極は、煩雑化回避のため、省略した。

環状ロータ型のジャイロ機構部１０＋２０は（図１参照）、環状に形成されたジャイロロータ１０を静電浮上可能かつ回転可能な状態でジャイロケース２０に内蔵したものである。ジャイロケース２０は、ガラス等の絶縁物からなる上側底部材２１と下側底部材２２とスペーサ２３とを組み合わせた器体であり、内部に環状の真空空間が形成されている。ジャイロロータ１０は、シリコン等の導電体からなり、１本のスピン軸周りに安定して回転するよう、環状に形成されている。ジャイロケース２０からジャイロロータ１０に静電引力を作用させる等のために、ジャイロケース２０の内側表面には、金属膜パターン又は高濃度イオン注入シリコン等からなる多数の電極３１〜３６，４１〜４６，３８，４８が形成されている。それらの電極３１〜３６，４１〜４６，３８，４８は、それぞれの役割に応じて、ジャイロロータ１０との対峙距離やピッチなど所定の関係を満たすよう配置されている。

これらの電極３１〜３６，４１〜４６，３８，４８について詳述すると、何れも、ジャイロロータ１０を中間に挟んで対向配置された複数対に分けられる。特に姿勢制御のため静電引力を生じる静電支持用電極３１〜３６，４１〜４６については、それぞれの対において更に隣接配置された対に分けられる。例えば、図示の場合、上側底部材２１において隣り合う静電支持用電極３６ａ，３６ｂが隣接対３６ａ＋３６ｂをなし、下側底部材２２において隣り合う静電支持用電極４６ａ，４６ｂも隣接対４６ａ＋４６ｂをなし、隣接対３６ａ＋３６ｂと隣接対４６ａ＋４６ｂとが対向対をなしている。スペーサ２３においては、静電支持用電極３１ａ，３１ｂが隣接対３１ａ＋３１ｂをなし、静電支持用電極４１ａ，４１ｂも隣接対４１ａ＋４１ｂをなし、隣接対３１ａ＋３１ｂと隣接対４１ａ＋４１ｂとが対向対をなしている。他の静電支持用電極３２〜３５，４２〜４５についても同様である。なお、本明細書では、静電支持用電極の隣接状態を意識して個々の電極を区別するときには３１ａ，３１ｂ等の符号を付し、個々の電極を意識せずに静電支持用電極すべてについて述べる場合には３１〜３６，４１〜４６の符号を付す。

それらの静電支持用電極３１〜３６，４１〜４６の具体的な役割を説明するため、空間で直交する３軸をそれぞれＸ軸，Ｙ軸，Ｚ軸とし、図１（ａ）で、紙面の左右方向にＸ軸を置き、紙面を貫く向きにＹ軸を置き、紙面の上下方向にＺ軸を置き、Ｘ軸周りの回転をφとし、Ｙ軸周りの回転をθとする。そうすると、ジャイロケース２０のうちスペーサ２３に形成されＸ軸方向に並べられた静電支持用電極３１，４１は、姿勢制御用制御電圧を印加されてそれに応じたＸ方向の静電引力を出すとともに、ジャイロロータ１０のＸ方向変位に応じてジャイロロータ１０との静電容量を変えるものとなっている。ジャイロケース２０のうちスペーサ２３に形成されＹ軸方向に並べられた静電支持用電極３２，４２はＹ方向に関して同様の機能を発揮し、ジャイロケース２０のうち上側底部材２１や下側底部材２２に形成されＹ軸方向に並べられた静電支持用電極３４，４４，３６，４６は±Ｚ±φ方向に関して同様の機能を発揮し、ジャイロケース２０のうち上側底部材２１や下側底部材２２に形成されＸ軸方向に並べられた静電支持用電極３３，４３，３５，４５は±Ｚ±θ方向に関して同様の機能を発揮するものとなっている。更に細分化すると、例えば、隣接対３６ａ＋３６ｂは＋Ｚ＋φ方向に係り、隣接対４６ａ＋４６ｂは−Ｚ−φ方向に係るものである。

電子回路部５０は（図２（ａ）参照）、このようなジャイロケース２０の静電支持用電極３１〜３６，４１〜４６及び変位検出用電極３８，４８に接続されてジャイロ機構部１０＋２０と共に静電浮上型ジャイロを構成するものであり、変位検出信号に周波数弁別可能な複数信号を用い、それらを各姿勢制御用制御電圧に重畳して静電支持用電極３１〜３６，４１〜４６に印加し、変位検出信号検出回路５１にて変位検出用電極３８，４８から検出するようになっている。姿勢制御回路５３は、デジタルシグナルプロセッサやマイクロプロセッサからなるデジタルプロセッサ５３ｂを用いてデジタル化されており、変位検出信号検出回路５１の出力を入力する側にはＡ／Ｄ変換回路５３ａ（アナログ−デジタル変換回路）が付設され、姿勢制御用制御電圧を規定する制御量の出力側にはＤ／Ａ変換回路５３ｃ（デジタル−アナログ変換回路）が付設されている。そして、変位検出信号の検出値からジャイロケース２０に対するジャイロロータ１０の相対変位を算出し、更にその相対変位から加速度Ａを算出するようになっている。加速度Ａは静電浮上型ジャイロ装置で求められる測定値の典型例であり、測定値は速度や位置の場合もある。

また、姿勢制御回路５３は、相対変位の検出結果に基づいてその変動を解消するための制御量を静電支持用電極３１〜３６，４１〜４６毎に算出するようにもなっており、その制御量がＤ／Ａ変換回路５３ｃを介して制御出力回路５４に送出されると、それに対応した姿勢制御用制御電圧が制御出力回路５４から静電支持用電極３１〜３６，４１〜４６に印加され、これによってジャイロケース２０の静電支持用電極３１〜３６，４１〜４６形成部位とジャイロロータ１０対向部位との間に静電引力が生じて、両者の１０，２０の相対変位が一定に維持される。そのような姿勢制御用制御電圧の生成やジャイロ出力用の加速度Ａの算出は（特許文献１図７，特許文献２図９，特許文献３図９等を参照）、ジャイロの場合は５方向Ｘ，Ｙ，Ｚ，θ，φについて行われるが、先ず、変位検出信号から各方向の変位を算出し（例えば特許文献１図７のΔＸ，ΔＹ，ΔＺ，Δθ，Δφ）、それにＰＩＤ演算等を施して必要な浮上力を算出してから（例えば特許文献１図７のｆＸ，ｆＹ，ｆＺ，ｆθ，ｆφ）、行われる。

それらの算出した浮上力を静電支持用電極３１〜３６，４１〜４６の配置や容量に応じて各電極に分配する等のことで姿勢制御用の姿勢制御用制御電圧を生成し（例えば特許文献１図７の±Ｖ１Ａ〜±Ｖ４Ａ）、それらの浮上力をジャイロロータ１０の質量に応じて外力加速度に変換する等のことでジャイロ出力用の加速度等を算出するようになっている（例えば特許文献１図７のαＸ，αＹ，αＺ，ｄθ／ｄｔ，ｄφ／ｄｔ）。
このような姿勢制御用制御電圧の有効成分はジャイロロータ１０を運動させるため概ね数十ｋＨｚ以下であるのに対し、ジャイロロータ１０の運動に影響を与えずに相対変位を測定するための変位検出信号は、それより十分に周波数が高く、例えばＭＨｚのオーダーの信号であり、変位検出信号発生回路５２で例えば５つの周波数成分を持たされ、制御出力回路５４の入力側で姿勢制御用制御電圧に重畳されるようになっている。

さらに、姿勢制御回路５３は、各姿勢制御用制御電圧を生成する際に、対向対をなす静電支持用電極および隣接対をなす静電支持用電極に印加されるものについては、正負の異なる相補的な電圧を生成するようになっている。具体例として、環状ロータ型の６対の静電支持用電極３１〜３６，４１〜４６のうち隣接対３１ａ＋３１ｂと隣接対４１ａ＋４１ｂとの対向対について（図２（ａ）参照）、波形例を参照しながら姿勢制御用制御電圧の印加状況を詳述する（図２（ｂ）参照）。ジャイロロータ１０がＺ軸中心の回転は別として中立位置に静止しているときに静電支持用電極３１〜３６，４１〜４６に印加される一定のオフセット電圧をＶofとし、姿勢制御のために算出され変化する±Ｚ±θ方向の姿勢制御用制御電圧成分をＶｘとすると、電極３１ａの印加電圧Ｖ１ａの主成分は−Ｖof−Ｖｘにされ、電極３１ｂの印加電圧Ｖ１ｂの主成分は＋Ｖof＋Ｖｘにされ、電極４１ａの印加電圧Ｖ１２ａの主成分は−Ｖof＋Ｖｘにされ、電極４１ｂの印加電圧Ｖ１２ｂの主成分は＋Ｖof−Ｖｘにされる。

それらの印加電圧は、高周波の変位検出信号が重畳されたことの影響を受けるが、この高周波で同相の重畳成分を無視すると、隣接対３１ａ＋３１ｂの印加電圧Ｖ１ａ，Ｖ１ｂは、正負反転の波形を持った相補的なものとなり、隣接対４１ａ＋４１ｂの印加電圧Ｖ１２ａ，Ｖ１２ｂも、正負反転の波形を持った相補的なものとなる。
もっとも、そのような姿勢制御用制御電圧が印加されるのは電子回路部５０に動作電力が供給されて電子回路部５０が正常に動作している場合であり、電子回路部５０への給電が停止されて電子回路部５０が動作していないときには静電支持用電極３１〜３６，４１〜４６の印加電圧Ｖ１ａ等は０Ｖになる。

特開平０８−３２０２３１号公報 特開２００１−２３５３２９号公報 特開２００４−１９１２９６号公報 特開２００５−１４０７０８号公報 特開２００５−２１４９４８号公報

［未公開の特許文献６］ 特願２００５−１１４６４０号

上述した従来の静電浮上型ジャイロ装置では、各軸に対応した静電支持用電極に時分割で又は重畳して姿勢制御用制御電圧と変位検出信号とが印加され、変位検出信号に基づいてジャイロケースとジャイロロータとの相対変位が演算され、その変位からジャイロロータにかかる力が計算され、ジャイロ装置として動作させることができる。
ところが、このような従来静電浮上型ジャイロ装置は、何れも、姿勢制御用制御電圧として正負の異なる相補的な電圧を生成してそれらを静電支持用電極のうち隣り合っている電極（隣接対）に印加するようになっており、これに起因する測定精度阻害要因をはらんでいると推測されるに至った。すなわち、長期に及ぶ実験と観測の結果、絶縁体からなるジャイロケースの内部に存在しているイオンの分布状態がゆっくりではあるが変化して、やがて測定精度に無視できない影響を与えるようになることが判ってきた。

図３は、そのような問題点を説明するためのジャイロ機構部縦断面一部拡大模式図であり、（ａ）が姿勢制御動作開始直後のイオン分布、（ｂ）が姿勢制御動作継続後のイオン分布を示している。イオンは、イオントラップをイメージした丸い白抜き領域の中に「＋」や「−」で図示したが、電界を掛ける前は、ジャイロケース２０の内部にほぼ均等な状態で分布している。ジャイロケース２０は絶縁体なので静電支持用電極３１〜３６，４１〜４６に姿勢制御用制御電圧を印加しても少なくとも暫くはその均等な分布状態が維持され（図３（ａ）参照）、その状態では、静電支持用電極３１〜３６，４１〜４６とジャイロロータ１０との間に、設計時に期待した通りの静電引力が働く。ところが、数時間から十数時間以上の長い時間継続して静電浮上型ジャイロ装置を動作させると、絶縁体内部のイオンが絶縁体内部を移動して、具体的には（図３（ｂ）参照）、負の制御電圧（−Ｖof−Ｖｘ）の印加されている例えば電極３６ａ側に「＋」イオンが偏在し、正の制御電圧（＋Ｖof＋Ｖｘ）の印加されている隣の電極３６ｂ側に「−」イオンが偏在し、これらの偏在イオンによる電界によってジャイロロータ１０に対する電界が変化する。

これによってジャイロロータ１０に対する電界が一部打ち消されることから（図３（ｂ）の点線部分を参照）、静電引力の一部が失われるので、ジャイロケース２０とジャイロロータ１０との間に設計通りの静電引力が生じず、静電引力の不足は姿勢制御の能力低下ばかりか加速度測定の不安定化を招来するため、結果として静電浮上型ジャイロ装置としての測定精度が悪化することとなる。また、長時間の動作によって絶縁体内のイオンが偏在した後に、センス回路への給電を断って動作を停止させると、絶縁体内部のイオンが長時間かけて今度は分散するため、次回の動作時の不安定要因が復活する。
そこで、絶縁体であるジャイロケース２０内部のイオンの移動を抑制することにより測定精度の不安定要因を取り除いて測定精度の向上を図ることが基本的な課題となる。

そして、かかる課題を解決するために、正負の異なる相補的な一定のバイアス電圧を生成するバイアス回路を姿勢制御回路への給電停止時も受電可能なところに設けるとともに、静電支持用電極ごとに切換回路を付設して姿勢制御回路への給電停止時には姿勢制御用制御電圧に代えてバイアス電圧を静電支持用電極の隣接対に印加させる、という静電浮上型ジャイロ装置が案出されている（特許文献６）。姿勢制御回路の動作停止後も隣接対に相補的な一定のバイアス電圧を印加して、ジャイロケース内部のイオンを静電支持用電極近傍へ積極的に偏在させることにより、イオンの移動を抑制してイオン分布状態を安定させ、長時間に亘って測定精度を良好に維持することができる。

もっとも、試作実験や解析を進めたところ、更なる技術課題も浮上したきた。すなわち、何らの理由で帯電した荷電粒子がジャイロケースの内面のうち電極以外のところ即ち電気絶縁性の部位に付着した場合にも（図３（ｃ）の「＋」を参照）、その電荷量の緩やかな変動により、ジャイロケース内のイオン移動による測定精度の劣化と同様に、静電浮上型ジャイロ装置の計測出力に誤差が発生していた。荷電粒子がジャイロロータに付着した場合にも、ジャイロロータが電荷を帯びるため、計測出力に誤差が発生する。
また、上述のような手法はイオンの移動抑制には役立つが、製造時の不所望なバラツキ等に起因して静電支持用電極の隣接対に面積差が生じたときの測定誤差まで解消できる訳ではない。

この点を詳述するため、オフセット電圧がＶofであり、姿勢制御用制御電圧成分がＶであり、隣接対のうち一方の電極は面積がＳ１で印加電圧が＋Ｖof＋Ｖであり、隣接対のうち他方の電極は面積がＳ２で印加電圧が−Ｖof−Ｖであり、ジャイロロータの電位がＶｒであり、ジャイロロータとジャイロケースとの距離がｘであり、誘電率がεｏであるとする。そうすると、隣接対からジャイロロータに作用する静電引力Ｆは、Ｆ＝（１／２）×（εｏ×Ｓ１／ｘ^２）×（＋Ｖof＋Ｖ−Ｖｒ）^２＋（１／２）×（εｏ×Ｓ２／ｘ^２）×（＋Ｖof＋Ｖ＋Ｖｒ）^２ で求められる。さらに、これをＶで微分して、関係式［ｄＦ／ｄＶ＝（εｏ×Ｓ１／ｘ^２）×（＋Ｖof＋Ｖ−Ｖｒ）＋（εｏ×Ｓ２／ｘ^２）×（＋Ｖof＋Ｖ＋Ｖｒ）］が得られる。

この式によると、隣接対に面積差がなければ即ちＳ１＝Ｓ２の理想状態であれば、ｄＦ／ｄＶはＶｒに依存しないが、隣接対に面積差があると即ちＳ１≠Ｓ２の状態であると、ｄＦ／ｄＶはＶｒに依存することとなる。そして、静電浮上型ジャイロ装置ではＶの変化からＦの変化を求めて加速度を計算しているので、ＶｒがｄＦ／ｄＶに関係すると、算出加速度に誤差が発生することになる。
そこで、ＶｒとｄＦ／ｄＶとの依存関係を無くすことにより、静電支持用電極の隣接対の面積差による測定誤差を低減して、測定精度の向上を図ることが更なる課題となる。

そして、そのためには、上述した基本的な課題を解決するためのバイアス回路や切換回路に加えて、上記の更なる課題を解決するための新たな別回路を追加することも、考えられる。
しかしながら、そのような直截的な対策では、回路規模が増加して、小形化の要請に反するばかりか、不所望なコストアップも招来する。
そこで、上述した基本的な課題と更なる課題とを同時に解決する手段を案出することが求められる。

すなわち、電気絶縁性のジャイロケース内のイオン移動を抑制してイオン分布状態を安定させると同時に、静電支持用電極の隣接対の面積差による測定誤差をも低減して、測定精度の向上を図ることが技術的な課題となる。
また、ジャイロケース内のイオン移動の抑制にとどまらず、ジャイロケース内面への荷電粒子の付着も抑制できるようにすることが更なる技術課題となる。

本発明の静電浮上型ジャイロ装置は（解決手段１）、このような課題を解決するために創案されたものであり、ジャイロロータを静電浮上可能かつ回転可能に内蔵する器体であって内面に静電支持用電極および変位検出用電極を含む複数電極が分散して形成されているジャイロケースと、前記変位検出用電極と前記静電支持用電極とを介して前記ジャイロロータと前記ジャイロケースとの相対変位に係る変位検出信号を検出する信号検出回路と、前記変位検出信号に基づき前記ジャイロロータの姿勢制御用制御電圧を生成して前記静電支持用電極に印加する姿勢制御回路とを備えた静電浮上型ジャイロ装置において、前記静電支持用電極が隣接対からなり、前記姿勢制御回路が、前記姿勢制御用制御電圧として正負の異なる相補的な電圧を生成して前記隣接対に印加するとともに、その印加に際して前記相補的電圧の入替を行うものであることを特徴とする。

また、本発明の静電浮上型ジャイロ装置は（解決手段２）、ジャイロロータを静電浮上可能かつ回転可能に内蔵する器体であって内面に複数の静電支持用電極および変位検出用電極を含む多数電極が分散して形成されているジャイロケースと、前記変位検出用電極と前記静電支持用電極とを介して前記ジャイロロータと前記ジャイロケースとの相対変位に係る変位検出信号を検出する信号検出回路と、前記変位検出信号に基づき前記ジャイロロータの姿勢制御用制御電圧を前記静電支持用電極毎に生成して前記静電支持用電極それぞれに印加する姿勢制御回路とを備えた静電浮上型ジャイロ装置において、前記静電支持用電極それぞれが隣接対からなり、前記姿勢制御回路が、前記姿勢制御用制御電圧それぞれに正負の異なる相補的な電圧を生成して前記隣接対それぞれに印加するものであって、その印加に際して前記相補的電圧の入替を行うとともに、その入替を前記静電支持用電極のうち少なくとも二つについて正負の異なるときの生じるよう行うものであることを特徴とする。

さらに、本発明の静電浮上型ジャイロ装置は（解決手段３）、上記解決手段２の静電浮上型ジャイロ装置であって、相補的電圧の入替を具現化するために、前記相補的電圧を入れ替える切替回路が前記隣接対それぞれに対応して設けられ、正負の異なる電圧印加を任意の二静電支持用電極に拡張するのを具現化するために、前記切替回路それぞれの入れ替え動作を規定する複数の極性反転信号を分周にて発生するとともにそれぞれの分周値を前記切替回路ごとに異ならせることにより前記静電支持用電極のうち少なくとも二つについて正負の異なる電圧印加状態を生じさせる反転信号発生回路が具備されている、というものである。

また、本発明の静電浮上型ジャイロ装置は（解決手段４）、上記解決手段２の静電浮上型ジャイロ装置であって、相補的電圧の入替を具現化するために、前記相補的電圧を入れ替える切替回路が前記隣接対それぞれに対応して設けられ、正負の異なる電圧印加を任意の二静電支持用電極に拡張するのを具現化するために、前記切替回路それぞれの入れ替え動作を規定する複数の極性反転信号を疑似ランダム雑音コードにて発生するとともにそれぞれの疑似ランダム雑音コードを前記切替回路ごとに異ならせることにより前記静電支持用電極のうち少なくとも二つについて正負の異なる電圧印加状態を生じさせる反転信号発生回路が具備されている、というものである。

このような本発明の静電浮上型ジャイロ装置にあっては（解決手段１）、静電支持用電極の隣接対すなわち隣り合っている対の電極に対して、正負の異なる相補的な電圧からなる姿勢制御用制御電圧が印加されるが、その印加に際して相補的電圧の入替が行われる。相補的電圧が入れ替わると、隣接対で正負の荷電状態が交互に変わるため、ジャイロケースの絶縁体内部におけるイオンの移動方向が反転する。イオンの移動速度は遅いので、相補的電圧の入替が繰り返されると、イオンの移動状態はゆっくりした微振動状態となり、イオンは静電支持用電極の電界の変動要因としての影響力をほとんど喪失する。そのため、電気絶縁性のジャイロケース内のイオン移動を抑制してイオン分布状態を安定させることにより測定精度の向上を図ることができるので、上述の基本的な課題が解決される。

また、静電支持用電極の隣接対の面積差による測定誤差に関する更なる課題も同時に解決されている。すなわち、相補的な姿勢制御用制御電圧について、課題提示時と同じく、、オフセット電圧がＶofであり、姿勢制御用制御電圧成分がＶであり、隣接対のうち一方の電極は面積がＳ１であり、隣接対のうち他方の電極は面積がＳ２であり、ジャイロロータの電位がＶｒであり、ジャイロロータとジャイロケースとの距離がｘであり、誘電率がεｏであるとする。さらに、本発明では、正の印加電圧＋Ｖof＋Ｖと負の印加電圧−Ｖof−Ｖが隣接対に交番で印加されるので、その割合が半分ずつであるとすると、隣接対からジャイロロータに作用する静電引力Ｆは、Ｆ＝（１／４）×｛（εｏ×Ｓ１＋εｏ×Ｓ２）／ｘ^２｝×（＋Ｖof＋Ｖ−Ｖｒ）^２＋（１／４）×｛（εｏ×Ｓ１＋εｏ×Ｓ２）／ｘ^２｝×（＋Ｖof＋Ｖ＋Ｖｒ）^２ で求められる。さらに、これをＶで微分して、関係式［ｄＦ／ｄＶ＝（εｏ×Ｓ１／ｘ^２）×（＋Ｖof＋Ｖ）＋（εｏ×Ｓ２／ｘ^２）×（＋Ｖof＋Ｖ）］が得られる。

この式によると、隣接対に面積差があろうとなかろうとｄＦ／ｄＶがＶｒに依存しないこととなる。このようにＶｒとｄＦ／ｄＶとの依存関係が無くなるので、Ｖの変化からＦの変化を求めて加速度を計算しても、さらには隣接対に面積差があったとしても、そのことに起因して算出加速度に誤差が発生するということは無い。
これにより、静電支持用電極の隣接対の面積差による測定誤差を低減して測定精度の向を図ることができるので、上述した更なる課題も同時に解決される。
したがって、この発明によれば、ジャイロケースの絶縁体内部におけるイオン移動を抑制してイオン分布状態を安定させると同時に、静電支持用電極の隣接対の面積差による測定誤差をも低減して、測定精度の向上を図ることができる。

また、本発明の静電浮上型ジャイロ装置にあっては（解決手段２）、静電支持用電極の隣接対が多数分散して設けられているが、それぞれの隣接対について姿勢制御用制御電圧の印加に際して相補的電圧の入替が行われるにとどまらず、その隣接対に係る相補的電圧の入替に伴って、静電支持用電極のうち少なくとも二つについて正負の異なるときが生じる。すなわち、隣接対をなしていない電極同士についても、どこかのタイミングで正負の異なるときが生じる。そうすると、ジャイロケース内面のうち該当する二つの電極の間に付着していた荷電粒子は、周囲電界の急激な変化によって強く揺さぶられるので、多くが、何れかの電極に引きつけられて電荷を放出して、無害な粒子になる。

上述のように静電支持用電極の隣接対への姿勢制御用制御電圧の印加に際して相補的電圧の入替を行うと、ジャイロケースの内部空間に紛れ込んでいた微細粒子が帯電して荷電粒子になる頻度が増加する傾向がみられる。また、隣接対の電極間に存在していた又はそこで生じた荷電粒子が、交番電界によって飛ばされて、ジャイロケースの内面のうち他の部位に付着して、測定精度の劣化を招いたり、場合によってはジャイロロータに付着することもある。これに対し、相補的電圧の入替の作用を隣接対から隣接対以外の二つまで拡張した本発明（解決手段２）にあっては、ジャイロケース内面の荷電粒子が速やかに減少するので、相補的電圧の入替に伴う二次的問題の悪化も未然にくい止められる。
したがって、この発明によれば、ジャイロケース内面への荷電粒子の付着を抑制することまでもできる。

さらに、本発明の静電浮上型ジャイロ装置にあっては（解決手段３）分周を利用して、本発明の静電浮上型ジャイロ装置にあっては（解決手段４）疑似ランダム雑音コードを利用して、簡便かつ確実に解決手段２を具現化することができる。
なお、相補的電圧の入替を隣接対以外の二電極まで拡張するに際しては、隣接対ではないけれども隣り合っている二つの静電支持用電極は入替対象の重要候補であり、隣り合ってはいなくても近くに配置されている二つの静電支持用電極は入替対象の好ましい候補であり、遠くに離れて配置されている二つの静電支持用電極は入替対象に含めても良く含めなくても良い。

このような本発明の静電浮上型ジャイロ装置について、これを実施するための具体的な形態を、以下の実施形態１〜３及び実施例１〜２により説明する。
図４に示した実施形態１は、上述した解決手段１（出願当初の請求項１）を具現化したものであり、図５に示した実施形態２は、上述した解決手段２，３（出願当初の請求項２，３）を具現化したものであり、図６に示した実施形態３は、上述した解決手段２，４（出願当初の請求項２，４）を具現化したものである。
また、図７〜９に示した実施例１は、本発明を特許文献３(P2004-191296A）に適用したものであり、図１０〜１２に示した実施例２は、本発明を特許文献５(P2005-214948A）に適用したものである。
なお、それらの図示に際し従来と同様の構成要素には同一の符号を付して示したので、重複する再度の説明は割愛し、以下、従来との相違点を中心に説明する。

［実施形態１］
本発明の静電浮上型ジャイロ装置の実施形態１について、その構成を、図面を引用して説明する。図４は、（ａ）が電子回路部のブロック図、（ｂ）〜（ｄ）が何れも信号波形例である。

ジャイロ機構部１０＋２０（図１参照）と電子回路部５０（図２（ａ）参照）は、切替回路の介挿による僅かな付随的改造は別として、そのまま引き継がれており、この静電浮上型ジャイロ装置が既述の従来装置と相違するのは、電子回路部５０に反転信号発生回路５５及び切替回路６１〜６６，７１〜７６が追加された点である（図４（ａ）参照）。
反転信号発生回路５５は（図４（ａ）参照）、例えば発振回路と波形整形回路とで具体化され、二値の極性反転信号Ｂを生成して切替回路６１〜６６，７１〜７６に一斉送出するようになっている。極性反転信号Ｂは、例えば“０”か“１”の何れかの値を採るが、一定周期たとえば数ｍｓ周期で値の反転するものである。

切替回路６１〜６６，７１〜７６は（図４（ａ）参照）、電子回路部５０の制御出力回路５４からジャイロケース２０の静電支持用電極３１〜３６，４１〜４６に至る制御電圧伝送ラインにそれぞれ介挿接続されている。すなわち、図示の例を述べると、切替回路６１は電極３１の制御電圧伝送ラインに、切替回路６２は静電支持用電極３２の制御電圧伝送ラインに、切替回路６６は電極３６の制御電圧伝送ラインに、切替回路７１は電極４１の制御電圧伝送ラインに、切替回路７２は電極４２の制御電圧伝送ラインに、切替回路７６は電極４６の制御電圧伝送ラインに、介挿されている。図示を割愛した電極３３，３４，３５，４３，４４，４５にも、それぞれに対応して、切替回路（後述の６３，６４，６５，７３，７４，７５）が設けられている。

切替回路６１は、対応する静電支持用電極３１に電子回路部５０から印加される印加電圧Ｖ１ａ，Ｖ１ｂを極性反転信号Ｂに応じて入れ替えるようになっている。電極３１が隣接対３１ａ＋３１ｂからなり、印加電圧Ｖ１ａ，Ｖ１ｂが正負の異なる相補的な姿勢制御用制御電圧になっているので、姿勢制御回路５３から隣接対３１ａ＋３１ｂに印加される相補的電圧を入れ替えるものとなる。具体的な切替回路６１は、例えば、電極３１ａの印加電圧Ｖ１ａの制御電圧伝送ラインに介挿される二入力一出力のＭＯＳ−ＦＥＴ製スイッチ６１ａと、電極３１ｂの印加電圧Ｖ１ｂの制御電圧伝送ラインに介挿される二入力一出力のＭＯＳ−ＦＥＴ製スイッチ６１ｂとからなる。

スイッチ６１ａ，６１ｂは何れも制御出力回路５４の出力する相補的な電圧を入力して何れか一方を選択出力するとともに極性反転信号Ｂの値に対応して選択の切り替わるものであるが、スイッチ６１ａとスイッチ６１ｂは正負の異なる印加電圧を選択して出力するようになっている。同様に、切替回路７１も、二入力一出力のスイッチ７１ａ，７１ｂからなり、姿勢制御回路５３から隣接対４１ａ＋４１ｂに印加される相補的電圧Ｖ１２ａ，Ｖ１２ｂを極性反転信号Ｂに応じて入れ替えるようになっている。切替回路７２は二入力一出力のスイッチ７２ａ，７２ｂからなり隣接対４２ａ＋４２ｂへの相補的電圧Ｖ１１ａ，Ｖ１１ｂを極性反転信号Ｂに応じて入れ替えるようになっており、切替回路６６は二入力一出力のスイッチ６６ａ，６６ｂからなり隣接対３６ａ＋３６ｂへの相補的電圧Ｖ６ａ，Ｖ６ｂを極性反転信号Ｂに応じて入れ替えるようになっている。他の切替回路６２，７６，（後述の６３，６４，６５，７３，７４，７５）も同様である。

このような静電浮上型ジャイロ装置の使用態様及び動作は従来と概ね同様であり、従来と相違するのは、静電支持用電極の隣接対に印加する相補的電圧の入替に係る動作状態なので、それを詳述する。隣接対３１ａ＋３１ｂへの印加電圧Ｖ１ａ，Ｖ１ｂと隣接対４１ａ＋４１ｂへの印加電圧Ｖ１２ａ，Ｖ１２ｂとを代表例として図面を引用しながら説明する。対比のため、一定のオフセット電圧をＶofとし、変化する姿勢制御用制御電圧成分をＶｘとして、既述内容を再掲すると、切替回路６１の無い従来装置では（図２（ｂ）参照）、電極３１ａの印加電圧Ｖ１ａの主成分は−Ｖof−Ｖｘで常に負となり、電極３１ｂの印加電圧Ｖ１ｂの主成分は＋Ｖof＋Ｖｘで常に正となり、電極４１ａの印加電圧Ｖ１２ａの主成分は−Ｖof＋Ｖｘで常に負となり、電極４１ｂの印加電圧Ｖ１２ｂの主成分は＋Ｖof−Ｖｘで常に正となっていた。

これに対し、反転信号発生回路５５から出力される極性反転信号Ｂを切換動作制御信号とする切替回路６１，７１が電極３１，４１の制御電圧伝送ラインに介挿された本発明の静電浮上型ジャイロ装置にあっては（図４（ａ）参照）、隣接対３１ａ＋３１ｂ，４１ａ＋４１ｂへの印加電圧Ｖ１ａ，Ｖ１ｂ，Ｖ１２ａ，Ｖ１２ｂが以下のようになる（図４（ｂ）〜（ｄ）参照）。
先ず、電子回路部５０の動作中には、極性反転信号Ｂの値が、一定の周期で、“０”から“１”へ、そして“１”から“０”へと、変化する（図４（ｂ）参照）。

すると、極性反転信号Ｂが“０”のときには印加電圧Ｖ１ａ，Ｖ１ｂ，Ｖ１２ａ，Ｖ１２ｂが従来と同じであるが、極性反転信号Ｂが“１”のときには印加電圧Ｖ１ａ，Ｖ１ｂが入れ替わるとともに印加電圧Ｖ１２ａ，Ｖ１２ｂも入れ替わる。具体的には、電極３１ａの印加電圧Ｖ１ａの主成分は一定周期で交互に負の−Ｖof−Ｖｘか正の＋Ｖof＋Ｖｘになる（図４（ｃ）参照）。同様に、電極４１ａの印加電圧Ｖ１２ａの主成分は一定周期で交互に負の−Ｖof＋Ｖｘか正の＋Ｖof−Ｖｘになる。また（図４（ｄ）参照）、電極３１ｂの印加電圧Ｖ１ｂの主成分は一定周期で交互に正の＋Ｖof＋Ｖｘか負の−Ｖof−Ｖｘになり、電極４１ｂの印加電圧Ｖ１２ｂの主成分は一定周期で交互に正の＋Ｖof−Ｖｘか負の−Ｖof＋Ｖｘになる。

静電支持用電極の他の隣接対３２ａ＋３２ｂ〜３６ａ＋３６ｂ，４２ａ＋４２ｂ〜４６ａ＋４６ｂについても繰り返しとなる説明は割愛するが同様である。
こうして、総ての隣接対に印加される姿勢制御用制御電圧について相補的電圧の入替が行われるので、ジャイロケース２０の絶縁体の内部におけるイオンの移動が抑制されるとともに、静電支持用電極の隣接対の面積差が加速度の算出に及ぼす影響が解消または低減される。
そのため、この静電浮上型ジャイロ装置にあっては、測定精度が向上する。

［実施形態２］
本発明の静電浮上型ジャイロ装置の実施形態２について、その構成を、図面を引用して説明する。図５は、（ａ）が電子回路部の要部ブロック図、（ｂ）〜（ｄ）が何れも信号波形例である。

この静電浮上型ジャイロ装置が上述した実施形態１のものと相違するのは、切替回路６１〜６６，７１〜７６に共通の極性反転信号Ｂを発生する反転信号発生回路５５に代えて分周利用の反転信号発生回路５６が導入された点である。
反転信号発生回路５６は（図５（ａ）参照）、一定周期たとえば１ｍｓ周期の発振信号を発振回路にて発生し、これをそのまま極性反転信号Ｂ１として例えば切替回路６６の切換動作制御に供するようになっている。また、極性反転信号Ｂ１を２分周して極性反転信号Ｂ２としこれを例えば切替回路７２の切換動作制御に供する。さらに、極性反転信号Ｂ１を４分周，８分周，１６分周，…，２０４８分周して他の極性反転信号Ｂ１２等を生成し、それらを他の切替回路６１等に分配するようになっている。

この場合、極性反転信号Ｂ１，Ｂ２と印加電圧Ｖ６ａ，Ｖ６ｂ，Ｖ１１ａ，Ｖ１１ｂを代表例として上記実施形態１と同様に説明すると（図５（ｂ）〜（ｄ）参照）、
電子回路部５０の動作中に極性反転信号Ｂ１の値が一定の周期で交互に“０”と“１”を採ると、極性反転信号Ｂ２の値はその２倍の周期で交互に“０”と“１”を採る（図５（ｂ）参照）。
すると（図５（ｃ），（ｄ）参照）、極性反転信号Ｂ１，Ｂ２が共に“０”のときには印加電圧Ｖ６ａ，Ｖ６ｂ，Ｖ１１ａ，Ｖ１１ｂが総て従来と同じであるが、極性反転信号Ｂ１が“１”のときには印加電圧Ｖ６ａ，Ｖ６ｂが入れ替わり、極性反転信号Ｂ２が“１”のときには印加電圧Ｖ１１ａ，Ｖ１１ｂが入れ替わる。

具体的には、一定のオフセット電圧をＶofとし、変化する姿勢制御用制御電圧成分をＶｙとして、電極３６ａの印加電圧Ｖ６ａの主成分は一定周期で交互に負の−Ｖof−Ｖｙか正の＋Ｖof＋Ｖｙになるのに対し、電極４２ａの印加電圧Ｖ１１ａの主成分は２倍の周期で交互に負の−Ｖof＋Ｖｙか正の＋Ｖof−Ｖｙになる（図５（ｃ）参照）。また（図５（ｄ）参照）、電極３６ｂの印加電圧Ｖ６ｂの主成分は一定周期で交互に正の＋Ｖof＋Ｖｙか負の−Ｖof−Ｖｙになり、電極４２ｂの印加電圧Ｖ１１ｂの主成分は２倍の周期で交互に正の＋Ｖof−Ｖｙか負の−Ｖof＋Ｖｙになる。

静電支持用電極の他の隣接対３１ａ＋３１ｂ〜３５ａ＋３５ｂ，４１ａ＋４１ｂ，４３ａ＋４３ｂ〜４６ａ＋４６ｂについても繰り返しとなる説明は割愛するが概ね同様である。ただし、それぞれの極性反転信号Ｂ３〜Ｂ１２の反転周期が互いに異なっており極性反転信号Ｂ１，Ｂ２とも異なっていて、極性反転信号Ｂ１〜Ｂ１２からどの二つをとっても、値が“０”と“１”とに分かれるタイミングが存在する。そのため、静電支持用電極３１〜３６，４１〜４６のうち何れの二つについても姿勢制御用制御電圧の印加状態が正負に分かれるときが生じる。そして、そのとき、ジャイロケース２０の内面のうち該当する二つの電極の間に荷電粒子が付着していた場合、その荷電粒子は、周囲電界の急激な変化によって強く揺さぶられて、何れかの電極に引きつけられ、無害な粒子になる。

こうして、総ての隣接対に印加される姿勢制御用制御電圧について相補的電圧の入替が行われるとともに、それに随伴して相補的電圧の入替の作用が隣接対から任意の二つにまで拡張される。
そのため、この静電浮上型ジャイロ装置にあっては、更に測定精度が向上する。なお、反転信号発生回路５６で用いるのに適した分周値群としては、上述したように２の累乗から幾つかを選出する他、例えば素数列１，２，３，５，７，１１，…から幾つかを選出しても良く、それらを因数として含む整数の群であっても良い。

［実施形態３］
本発明の静電浮上型ジャイロ装置の実施形態３について、その構成を、図面を引用して説明する。図６は、（ａ）が電子回路部の要部ブロック図、（ｂ）〜（ｄ）が何れも信号波形例である。

この静電浮上型ジャイロ装置が上述した実施形態２のものと相違するのは、極性反転信号Ｂ１〜Ｂ１２を発生する反転信号発生回路５６が疑似ランダム雑音コード利用の反転信号発生回路５７になった点である。
疑似ランダム雑音コードは、ＰＮ系列（Pseudo Noise sequences）やＰＮコード・ＰＮ符号（Pseudo Noise code）とも言われ、中でも、Ｍ系列（Maximal-length sequences）や、Ｇｏｌｄ系列符号が多用されている。何れも、二値の数の列からなり、一巡に亘る加算ちがほぼゼロになり、異なるコードの積和もぼゼロになる、という性質を示す。

反転信号発生回路５７は（図６（ａ）参照）、例えば、そのようなコードから異なるものを選出した例えば１２個のＭ系列Ｍ１〜Ｍ１２をＲＯＭに書き込んでおき、それらを所定周期で順に読み出して極性反転信号Ｂ１〜Ｂ１２とするようになっている。なお、図示は割愛したが、Ｍ系列はシフトレジスタ等を主体した小規模なデジタル回路で発生することができるので、そうしても良い。いずれにしても、切替回路６１〜６６，７１〜７６それぞれに別の疑似ランダム雑音コードＭ１〜Ｍ１２を順次供給するようになっている。

この場合、疑似ランダム雑音コードの性質から、極性反転信号Ｂ１〜Ｂ１２の値が不定周期で“０”／“１”変化し（図６（ｂ）参照）、その際、極性反転信号Ｂ１〜Ｂ１２における“０”と“１”の割合がほぼ半々になる。また、極性反転信号Ｂ１〜Ｂ１２のうち何れの二つをとってみても、値が“０”と“１”に分かれるときが必ずある。
そのため、この場合も（図６（ｃ），（ｄ）参照）、極性反転信号Ｂ１の“０”／“１”に応じて切替回路６６が切り替わって隣接対３６ａ＋３６ｂの印加電圧Ｖ６ａ，Ｖ６ｂについて正負が入れ替わり、極性反転信号Ｂ２の“０”／“１”に応じて切替回路７２が切り替わって隣接対４２ａ＋４２ｂの印加電圧Ｖ１１ａ，Ｖ１１ｂについて正負が入れ替わる。他の隣接対の印加電圧についても同様に正負が入れ替わる。

しかも、静電支持用電極３１〜３６，４１〜４６の何れについても正電圧の印加時間と負電圧の印加時間との割合が概ね半々になるうえ、静電支持用電極３１〜３６，４１〜４６のうち何れの二つについても姿勢制御用制御電圧の印加状態が正負に分かれるときが生じる。
こうして、総ての隣接対に印加される姿勢制御用制御電圧について相補的電圧の入替が不定周期ながら等分で行われるとともに、それに随伴して相補的電圧の入替の作用が隣接対から任意の二つにまで拡張される。
そのため、この静電浮上型ジャイロ装置にあっても、測定精度が向上する。

本発明の静電浮上型ジャイロ装置の実施例１について、その具体的な構成を、図面を引用して説明する。図７は、電子回路部の構造を示し、（ａ）が制御回路と信号検出回路を含む全体回路図、（ｂ）が変位検出信号発生回路、（ｃ）が電流検出回路である。また、図８は、（ａ）が姿勢制御回路の信号入力部、（ｂ）がロータ制御回路の信号入力部である。

本発明は円板状ロータ型ジャイロ（特許文献１）にも適用できるが、この実施例では環状ロータ型ジャイロ（特許文献２〜６参照）を具体例にして説明するので、ジャイロ機構部１０＋２０に係る図１も引用する。
なお、図１では図示を割愛したロータ駆動用電極３７，４７について付言すると、ロータ駆動用電極３７は上側底部材２１の下面に円状配置で列設されており、変位検出用電極４７は下側底部材２２の上面に円状配置で列設されており、それらが上下で対向対をなしている。

この実施例１の静電浮上型ジャイロ装置は、背景技術の欄で既述したジャイロ機構部１０＋２０と（図１参照）、改良された電子回路部とを具えている（図７〜図９参照）。
電子回路部には、静電支持用電極３１〜３６，４１〜４６と共に拘束制御系をなす姿勢制御回路５３と、ロータ駆動用電極３７，４７と共にロータ駆動系をなすロータ制御回路５８と、変位検出用電極３８，４８と共に変位検出系をなす信号検出回路８１＋８４と、改良のため拘束制御系に追加された相補的電圧入替回路５５＋６１〜７６とが具わっている。なお、制御出力回路５４は、姿勢制御回路５３やロータ制御回路５８の一部とも言えるが、説明の簡明化等のため、各電極毎に図示した。

信号検出回路８１＋８４は（図７（ａ）参照）、一つの変位検出信号発生回路８１と、多数の電流検出回路８４とからなる。
その変位検出方式は、変位検出信号を変位検出用電極から静電支持用電極へ流して、姿勢制御用制御電圧信号に重畳している変位検出信号の電流を検出するものを（特許文献３参照）、踏襲している。
ジャイロロータ１０とジャイロケース２０との相対変位が静電支持用電極３１〜３６，４１〜４６の容量変化に基づき多点について算出されるので、それらの容量を検出するため変位検出信号が変位検出用電極３８，４８だけでなく静電支持用電極３１〜３６，４１〜４６も経由するようになっている。

変位検出信号発生回路８１は、周波数がジャイロロータ１０の運動に影響しないほど高いという要件を満たせば変位検出用印加信号Ｖ０（印加される変位検出信号）として正弦波の信号を発生するものでも良く、変位検出用印加信号Ｖ０の振幅は電源電圧の許す範囲で任意に設定して良いが、ここでは（図７（ｂ）参照）、変位検出用印加信号Ｖ０として三角波の電圧信号を発生するために、一対の定電流回路を逆向きに設け、クロックＣＬＫａで切り替わるスイッチ等にて、電流送出と電流吸入とを交互に繰り返すようになっている。

このような定電流回路対とスイッチ回路とによって生成された変位検出用印加信号Ｖ０は、図示のように適宜なカップリングコンデンサ８１ａを介して又はそのようなものを介さず直に変位検出用電極３８，４８に印加される。そのように構成すると、変位検出信号発生回路８１から変位検出用電極３８，４８の並列接続点に供給される変位検出用印加電流ｉ０は、定電流の向きがクロックＣＬＫａに同期して反転する矩形波状のものとなり、変位検出用印加信号Ｖ０は三角波の電圧信号となる。なお、クロックＣＬＫａの周波数は例えば１ＭＨｚ以上にされる。これは制御電圧の有効周波数とされる数十ｋＨｚより遙かに高く、上記要件が満たされる。

電流検出回路８４は（図７（ａ）参照）、姿勢制御回路５３から静電支持用電極３１〜３６，４１〜４６へ姿勢制御用の制御電圧Ｖ１，Ｖ１２等を送出する１２個または１２組の制御出力回路５４それぞれに付設されるとともに、ロータ制御回路５８からロータ駆動用電極３７へ回転駆動用の制御電圧を送出する制御出力回路５４それぞれにも付設される。それぞれの電流検出回路８４は（図７（ｃ）参照）、一対のカレントミラー８４ａ，８４ｂと、それらの出力ライン同士を接続させた差動出力ライン８４ｃと、信号増幅や雑音除去等を行って変位検出用検出電流ｉ１等を出力するアンプ等８４ｄからなる。

カレントミラー８４ａは、入力側が付設先の制御出力回路５４（そのうち特に出力段回路）の給電線のうち高電位側のもの（＋）に介挿接続され、カレントミラー８４ｂは、入力側が付設先の制御出力回路５４（そのうち特に出力段回路）の給電線のうち低電位側（−）のものに介挿接続され、両者の出力側は共に差動出力ライン８４ｃに接続される。これにより、電流検出回路８４は、何れも、該当する制御出力回路５４の出力電流を検出してそれと同じか又は対応している変位検出用検出電流ｉ１〜ｉ１２，ｒ１〜ｒ６（検出される変位検出信号）を生成するものとなっている。

姿勢制御回路５３は（図７（ａ）参照）、既述したように、ジャイロロータ１０とジャイロケース２０とのＺ軸周り以外の相対変位すなわちＸ方向変位ΔＸとＹ方向変位ΔＹとＺ方向変位ΔＺとφ方向変位Δφとθ方向変位Δθとから、公知の演算を行って、姿勢制御用の制御電圧Ｖ１，Ｖ１２等を生成し、それぞれを複数の電極３１〜４８のうちの静電支持用電極３１〜３６，４１〜４６に印加する等のことで、それらの相対変位をゼロにする姿勢制御を行うものである。各制御電圧Ｖ１，Ｖ１２等は、正電圧信号とそれを反転させた負電圧信号とを出力する制御出力回路５４によって、印加前に、所要のレベルまで増幅されるようになっている。

このように姿勢制御回路５３の演算内容は基本的に既述したものと変わらないが、回路構成は（図８（ａ）参照）、デジタルプロセッサ５３ｂ（ＤＳＰ）の前段に設けられているＡ／Ｄ変換回路５３ａは、多数の変位検出信号を取り込むために、この例では６個が設けられている。何れのＡ／Ｄ変換回路５３ａも、クロックＣＬＫｂのタイミングでサンプリング・標本化して、例えば１２ビットで量子化するようになっている。クロックＣＬＫｂは、上述したクロックＣＬＫａの位相を例えば９０゜ずらしたものであり、クロックＣＬＫａに同期している。なお、スイッチング時の過渡状態を外せば、位相差は９０゜以外でも良く、周波数は逓倍または逓減されていても良い。

６個のＡ／Ｄ変換回路５３ａは、静電支持用電極３１への変位検出用検出電流ｉ１と静電支持用電極４１への変位検出用検出電流ｉ１２との差をとってＸ方向変位ΔＸの成分を抽出した信号と、静電支持用電極３２への変位検出用検出電流ｉ２と静電支持用電極４２への変位検出用検出電流ｉ１１との差をとってＹ方向変位ΔＹの成分を抽出した信号と、静電支持用電極３３への変位検出用検出電流ｉ３と静電支持用電極４３への変位検出用検出電流ｉ１０との差をとってＺ＋φ方向変位ΔＺ＋Δφの成分を抽出した信号と、静電支持用電極３４への変位検出用検出電流ｉ４と静電支持用電極４４への変位検出用検出電流ｉ９との差をとってＺ＋θ方向変位ΔＺ＋Δθの成分を抽出した信号と、静電支持用電極３５への変位検出用検出電流ｉ５と静電支持用電極４５への変位検出用検出電流ｉ８との差をとってＺ−φ方向変位ΔＺ−Δφの成分を抽出した信号と、静電支持用電極３６への変位検出用検出電流ｉ６と静電支持用電極４６への変位検出用検出電流ｉ７との差をとってＺ−θ方向変位ΔＺ−Δθの成分を抽出した信号とに割り振られる。

ロータ制御回路５８は（図７（ａ）参照）、ジャイロロータ１０のＺ軸周りの回転状態から、やはり公知の演算を行って、回転駆動用の制御電圧たとえば三相のパルス状信号を生成し、それらをロータ駆動用電極３７，４７へ循環的に印加する等のことで、ジャイロロータ１０を一定速度で回転させる回転制御を行うようになっている。なお、ジャイロロータ１０の回転状態は、ロータ駆動用電極３７，４７の容量変化から検出される。これらの制御電圧も、制御出力回路５４又は同様の出力回路によって、印加前に、所要のレベルまで増幅されるようになっている。

このようなロータ制御回路５８も（図８（ｂ）参照）、やはりＤＳＰ（デジタルシグナルプロセッサ）の採用によってデジタル化されている。そのため、前段に量子化手段が設けられている。量子化手段は、Ａ／Ｄ変換回路５３ａと同じでも良いが、ロータ回転制御の遂行には変位検出用検出電流ｒ１〜ｒ６のうち一つ以上の位相が把握できれば足りるので、この例では、Ａ／Ｄ変換回路５３ａより簡便なコンパレータＣＯＭＰが変位検出用検出電流ｒ１〜ｒ６それぞれに設けられている。二値化された各変位検出信号は、ＤＳＰのサンプリングプログラムの処理によってＤＳＰに随時入力されて標本化された後、ジャイロロータ１０のＺ軸周りの回転状態に基づいて三相パルス状信号などの回転駆動用制御電圧を生成する公知の演算に供されるようになっている。

相補的電圧入替回路５５＋６１〜７６は、上記実施形態１〜３で述べた反転信号発生回路５５，５６，５７のうち何れか一つの反転信号発生回路と、上記実施形態１〜３に共通の切替回路６１〜６６，７１〜７６とからなる。
上述したように、切替回路６１〜６６，７１〜７６は、それぞれ静電支持用電極３１〜３６，４１〜４６の隣接対に対応して設けられ、対応隣接対への相補的電圧を入れ替えるようになっている。また、反転信号発生回路５５，５６，５７は、二値の極性反転信号Ｂ，Ｂ１〜Ｂ１２を生成して切替回路６１〜６６，７１〜７６に送出することにより、切替回路６１〜６６，７１〜７６それぞれの入れ替え動作を規定するようになっている。

この実施例１の静電浮上型ジャイロ装置について、その使用態様及び動作を、図面を引用して説明する。図９は、（ａ）が制御出力回路の詳細な接続図、（ｂ）〜（ｆ）は何れも信号波形例である。

ここでは（図９（ａ）参照）、環状ロータ型の６対の静電支持用電極のうち電極対３１，４１を代表例にとって、制御電圧の印加状況等を詳述する。制御電圧Ｖ１はやはり印加電圧Ｖ１ａと印加電圧Ｖ１ｂとの対に分けられて、印加電圧Ｖ１ａは静電支持用電極３１ａに印加され、印加電圧Ｖ１ｂは隣接の静電支持用電極３１ｂに印加される。これらの相補的な印加電圧Ｖ１ａ，Ｖ１ｂは、極性反転信号Ｂに従う切替回路６１によって定期的に又は不定期に正負が入れ替えられる。また、制御電圧Ｖ１２も印加電圧Ｖ１２ａと印加電圧Ｖ１２ｂとの対に分けられて、印加電圧Ｖ１２ａは静電支持用電極４１ａに印加され、印加電圧Ｖ１２ｂは隣接の静電支持用電極４１ｂに印加される。これらの相補的な印加電圧Ｖ１２ａ，Ｖ１２ｂは、極性反転信号Ｂに従う切替回路７１によって定期的に又は不定期に正負が入れ替えられる。

そして（図９（ｂ）参照）、ジャイロロータ１０がＺ軸周りの回転は別として中立位置に静止しているとき静電支持用電極３１，４１に印加される一定のオフセット電圧をＶofとし、姿勢制御のために算出され変化するＸ軸制御電圧成分をＶｘとし、極性反転信号Ｂの反転する時刻をｔ０，ｔ１とすると、印加電圧Ｖ１ａの主成分は負の−Ｖof−Ｖｘと正の＋Ｖof−Ｖｘとを反転時刻ｔ０，ｔ１で入れ替えながら交互にとり、印加電圧Ｖ１ｂの主成分は正の＋Ｖof−Ｖｘと負の−Ｖof−Ｖｘとを反転時刻ｔ０，ｔ１で入れ替えながら交互にとる。また、印加電圧Ｖ１２ａの主成分は負の−Ｖof＋Ｖｘと正の＋Ｖof−Ｖｘとを反転時刻ｔ０，ｔ１で入れ替えながら交互にとり、印加電圧Ｖ１２ｂの主成分は正の＋Ｖof−Ｖｘと負の−Ｖof＋Ｖｘとを反転時刻ｔ０，ｔ１で入れ替えながら交互にとる。

さらに、これらの制御電圧Ｖ１，Ｖ１２には変位検出信号が重畳する。すなわち（図９（ｃ）参照）、変位検出信号発生回路８１によって、電圧波形が三角波状に変化する変位検出用印加信号Ｖ０が発生され、これが変位検出用電極３８，４８とジャイロロータ１０と静電支持用電極３１，４１を順に経て制御電圧Ｖ１，Ｖ１２に重畳する。変位検出用印加電圧信号Ｖ０の振幅は、変位検出信号発生回路８１に昇圧回路等を付設すれば、制御出力回路５４の電源電圧Ｖccを超えることも可能である。これに対し（図９（ｂ）参照）、制御電圧Ｖ１，Ｖ１２に重畳する電圧成分は極めて小さいので、印加電圧Ｖ１ａ，Ｖ１ｂ，Ｖ１２ａ，Ｖ１２ｂの波形は上述した主成分の波形から大きく離れることなくそれに沿う。

一方、変位検出用印加電圧信号Ｖ０と共に変位検出用印加電流ｉ０（図９（ｄ）参照）も変位検出用電極３８，４８とジャイロロータ１０と静電支持用電極３１，４１と切替回路６１，７１を順に経て制御出力回路５４の出力ラインに伝達されるが、その際に変位検出用印加電流ｉ０は複数電極３１〜４８の容量に基づいて分割され、伝達先でそれぞれ該当個所の電流検出回路８４によって変位検出用検出電流信号ｉ１〜ｉ１２として検出される。これらの電流信号は（図９（ｅ）の変位検出用検出電流ｉ１を参照）、切替回路６１，７１介挿の影響を受けることなく、分割に応じた明確な電流値を示し、クロックＣＬＫａに対応した周波数の矩形波となる。

そして（図９（ｆ）及び図８（ａ）参照）、クロックＣＬＫａに同期しているが位相のずれているクロックＣＬＫｂのタイミングで、Ｘ方向変位ΔＸを反映した電流信号（ｉ１−ｉ１２）や同様の信号がＡ／Ｄ変換回路５３ａによって量子化され、それらを取り込んだデジタルプロセッサ５３ｂによって姿勢制御のための公知の演算が行われる。また、慣性空間に対する角速度や加速度なども算出される。こうして、この場合も、姿勢制御や加速度検出等が適切に遂行される。さらに、変位検出用検出電流ｒ１〜ｒ６が二値化されてＤＳＰに取り込まれ、それらを取り込んだＤＳＰによって回転駆動のための公知の演算が行われる。回転駆動用制御電圧の基本周波数は上限が数百Ｈｚ程度であるが、変位検出用検出電流ｒ１〜ｒ６の基本周波数は上述したように高いので、両者は容易かつ正確に弁別される。こうして、ロータ回転駆動も適切に遂行される。

以上の説明より明らかに、この実施例１の静電浮上型ジャイロにあっては、変位検出用印加電圧信号Ｖ０を必要に応じて拡大することが可能かつ容易であり、しかも、制御電圧Ｖ１〜Ｖ１２も制御出力回路５４の電源電圧Ｖcc近くまで拡大できるので、例えジャイロ機構部の小形化に伴って複数電極３１〜４８の容量が小さくなったとしても、十分な信号レベルを確保することができて、変位の検出を適切に果たすことはもちろん、姿勢制御性能の向上にも貢献する。さらに、そのような変位検出手法を何ら損なうことなく、静電支持用電極の隣接対に印加される相補的な電圧の入替が行われるので、電気絶縁性のジャイロケース内のイオン分布状態を安定するとともに静電支持用電極の隣接対の面積差による測定誤差も低減して、測定精度が向上する。

本発明の静電浮上型ジャイロ装置の実施例２について、その具体的な構成を、図面を引用して説明する。図１０は、電子回路部の構造を示し、（ａ）が制御回路と信号検出回路を含む全体回路図、（ｂ）が制御回路と信号検出回路の内部ブロック図、（ｃ）が制御出力回路の詳細な接続図である。

この静電浮上型ジャイロ装置が上述した実施例１のものと相違するのは、信号検出回路の変位検出信号発生回路５２と姿勢制御回路５３の信号入力回路と制御出力回路５４とが時分割回路で具体化されている点と（図１０（ａ）参照）、それらの大部分がプログラム可能なデジタル回路であるＤＳＰ９３（デジタルシグナルプロセッサ）で具体化されている点である（図１０（ｂ）参照）。

なお、ここでは制御回路の改造が姿勢制御回路５３にとどまりロータ制御回路５８には及んでいないものとする。
また、静電支持用電極の隣接対への相補的電圧を入れ替える相補的電圧入替回路５５＋６１〜７６は同じく設けられているが、変位検出信号は既述の変位検出信号検出回路５１にて変位検出用電極３８，４８から検出電流Ｉｐを検出するようになっている。すなわち、変位検出方式には、変位検出信号を静電支持用電極から変位検出用電極へ流し、時分割を利用して変位検出信号を検出する、というものを踏襲している（特許文献５参照）。

この実施例２でもジャイロ機構部１０＋２０は同じとして、電子回路部を説明する。この電子回路部には（図１０（ａ），（ｂ）参照）、変位検出信号検出回路５１で検出電流Ｉｐを検出して得た変位検出用検出信号Ｖｐを入力するＡ／Ｄ変換回路９２（アナログ−デジタル変換回路）と、振分入力部９３ａや変位等演算部９３ｂなどの処理プログラムをインストールしたＤＳＰ９３（共有のデジタル回路）と、負側Ｄ／Ａ変換器９４ａと正側Ｄ／Ａ変換器９４ｂとからなるＤ／Ａ変換回路９４と、一入力十二出力の負側切換回路９５ａとやはり一入力十二出力の正側切換回路９５ｂとからなる切換回路９５（ＤＭＵＸ）とが設けられている。

また、変位検出信号には、ジャイロロータ１０の運動に影響しない程度に周波数の高い変位検出用印加信号ｆ０が用いられ、それが時分割されて多数の変位検出用印加信号ｆ１〜ｆ１２となるので、変位検出用印加信号ｆ１〜ｆ１２における発振波形部分の周波数は、どの変位検出用印加信号ｆ１〜ｆ１２でも同じである。変位検出用印加信号ｆ１は姿勢制御用制御電圧Ｖ１に重畳されて静電支持用電極３１に印加され、他の変位検出用印加信号ｆ２〜ｆ１２もそれぞれ姿勢制御用制御電圧Ｖ２〜Ｖ１２に重畳されて静電支持用電極３２〜３６，４１〜４６に印加され、その検出が変位検出用電極３８，４８から電流検出回路５１で行われるようになっている。

詳述すると（図１０（ａ），（ｂ）参照）、Ａ／Ｄ変換回路９２は、変位検出用検出信号Ｖｐを例えば周期２５０ｎｓ（周波数４ＭＨｚ）で８ビットや１２ビットのデジタル値に変換してＤＳＰ９３に送出するものであり、図示の例では、汎用の高速Ａ／Ｄ変換器一個で構成されている。処理能力とコストが折り合えば、それで良いが、処理能力を高める等のために、多数個のＡ／Ｄ変換器を並列に設置しても良く、コストダウン等のために安価なＡ／Ｄ変換器を少数個と追加の切換回路とを組み合わせて具現しても良い。何れの構成であれ、Ａ／Ｄ変換回路９２の変換周期は、逆数である周波数がジャイロロータ１０の運動に影響する数十ｋＨｚより高くなるように、設定されている。

ＤＳＰ９３には（図１０（ｂ）参照）、振分入力部９３ａと変位等演算部９３ｂと正弦波生成部９３ｃと選択部９３ｄとが、何れもプログラムで具体化されて、インストールされている。また、ＤＳＰ９３では、検出信号入力値ｇ１〜ｇ１２及び姿勢制御用制御電圧Ｖ１〜Ｖ１２をデジタル値で記憶保持しておくため、それぞれにメモリの一部領域が割り振られており、それらのデジタル値を介して、具体的にはデジタル値を随時更新するとともに随時参照することにより、上記プログラム９３ａ，９３ｂ，９３ｃ，９３ｄが協動するようになっている。なお、姿勢制御用制御電圧Ｖ１〜Ｖ１２はそれぞれが正負一対（±Ｖ１〜±Ｖ１２）で記憶保持されるが、検出信号入力値ｇ１〜ｇ１２は、変位検出用検出信号Ｖｐの信号レベル（振幅値）で記憶保持されるようになっている。なお、ＤＳＰ９３の扱う姿勢制御用制御電圧Ｖ１〜Ｖ１２は、切替回路６１〜６６，７１〜７６による相補的電圧の入替が施される前のものなので、正負が明瞭に分かれている。

振分入力部９３ａは、選択部９３ｄが入力先に変位検出用印加信号ｆ０を選択し且つ切換回路９５が出力先に静電支持用電極３１を選択しているときにＡ／Ｄ変換回路９２からデジタル値を入力して検出信号入力値ｇ１とし、選択部９３ｄが入力先に変位検出用印加信号ｆ０を選択し且つ切換回路９５が出力先に静電支持用電極３２を選択しているときにＡ／Ｄ変換回路９２からデジタル値を入力して検出信号入力値ｇ２とし、同様に、選択部９３ｄが入力先に変位検出用印加信号ｆ０を選択し且つ切換回路９５が出力先に静電支持用電極３３〜３６の何れかを選択しているときにＡ／Ｄ変換回路９２からデジタル値を入力して検出信号入力値ｇ３〜ｇ６のうちの該当値とし、選択部９３ｄが入力先に変位検出用印加信号ｆ０を選択し且つ切換回路９５が出力先に静電支持用電極４１〜４６の何れかを選択しているときにＡ／Ｄ変換回路９２からデジタル値を入力して検出信号入力値ｇ７〜ｇ１２のうちの該当値とするようになっている。

変位等演算部９３ｂは、静電支持用電極３１〜３６，４１〜４６に対して個別に変位検出用印加信号ｆ０を印加したときの変位検出用検出信号Ｖｐに検出信号入力値ｇ１〜ｇ１２それぞれが一致しているものとして、静電支持用電極３１〜３６，４１〜４６の容量を時々刻々反映した検出信号入力値ｇ１〜ｇ１２から公知の式で相対変位ΔＸ，ΔＹ，ΔＺ，Δφ，Δθを算出し、更にそれらの変位をゼロするために、公知の演算を行って（なお、その演算内容は従来と同様で良いので詳細な説明は割愛する。特許文献１，２参照。）、入替前の姿勢制御用制御電圧Ｖ１〜Ｖ１２を算出し、それらのデジタル値をメモリの該当領域に上書き記憶するようになっている。

正弦波生成部９３ｃは、ジャイロロータ１０の運動に影響する数十ｋＨｚよりも桁違いに高い周波数たとえば数ＭＨｚや十数ＭＨｚの正弦波を近似的に発生するものであり、時間の進行の度に公知の三角関数の演算を繰り返しても良いが、予め一周期当たり数点〜数十点について算出して記憶しておいた一連の折れ線近似値を循環的に読み出すようにしても良い。何れにしても、生成した正弦波を変位検出用印加信号ｆ０として選択部９３ｄへ送出するようになっている。

選択部９３ｄは、十三入力一出力の選択手段（ＭＵＸ）を二つ具えたものであり、何れの選択手段も、ジャイロロータ１０の運動に影響する数十ｋＨｚよりは高いが変位検出用印加信号ｆ０よりは低い周波数たとえば数百ｋＨｚや１ＭＨｚ台の周波数で一巡する選択処理を繰り返す。その一巡選択処理の各周期は十二等分され、更にそれぞれの等分期間が、この例では大半を占める前期と、僅かな期間の後期とに分けられる。

そして、一方の選択手段は、十二等分期間のいつでも前期には変位検出用印加信号ｆ０を選択し、後期には十二等分期間内の位置づけに対応して順に姿勢制御用制御電圧Ｖ１〜Ｖ１２のうちの正電圧＋Ｖ１〜＋Ｖ１２を選択し、それらを正側Ｄ／Ａ変換器９４ｂへ送出するようになっている。また、他方の選択手段も前期には十二等分期間のいつでも変位検出用印加信号ｆ０を選択するが、後期には、他方の選択手段の場合、十二等分期間内の位置づけに対応して順に姿勢制御用制御電圧Ｖ１〜Ｖ１２のうちの負電圧−Ｖ１〜−Ｖ１２を選択し、それらを負側Ｄ／Ａ変換器９４ａへ送出するようになっている。

Ｄ／Ａ変換回路９４の負側Ｄ／Ａ変換器９４ａ及び正側Ｄ／Ａ変換器９４ｂは（図１０（ａ）〜（ｃ）参照）、何れも、選択部９３ｄから送られてきた例えば８ビットや１２ビットのデジタル値をアナログ信号に高速で変換するものであり、変位検出用印加信号ｆ０の折れ線近似の時間幅より変換周期の短いものが採用されており、例えば周期２５ｎｓ（周波数４０ＭＨｚ）で変換を繰り返すようになっている。

切換回路９５の負側切換回路９５ａは、負側Ｄ／Ａ変換器９４ａの出力を入力し、選択部９３ｄの選択手段による十二等分期間に対応して出力先を循環的に切り換えるものであり、選択部９３ｄが前期に変位検出用印加信号ｆ０を選択し後期に姿勢制御用制御電圧Ｖ１を選択する十二等分期間には、そのアナログ信号（−Ｖ１＋ｆ１）を負側Ｄ／Ａ変換器９４ａから入力し、この負電圧を切替回路６１の一方の入力に送出するようになっている。また、選択部９３ｄが前期に変位検出用印加信号ｆ０を選択し後期に姿勢制御用制御電圧Ｖ１２を選択する十二等分期間には、そのアナログ信号（−Ｖ１２＋ｆ１２）を負側Ｄ／Ａ変換器９４ａから入力し、この負電圧を切替回路７１の一方の入力に送出するようになっている。

また、切換回路９５の正側切換回路９５ｂは、正側Ｄ／Ａ変換器９４ｂの出力を入力し、選択部９３ｄの選択手段による十二等分期間に対応して出力先を循環的に切り換えるものであり、選択部９３ｄが前期に変位検出用印加信号ｆ０を選択し後期に姿勢制御用制御電圧Ｖ１を選択する十二等分期間には、そのアナログ信号（＋Ｖ１＋ｆ１）を正側Ｄ／Ａ変換器９４ｂから入力し、この正電圧を切替回路６１の他方の入力に送出するようになっている。また、選択部９３ｄが前期に変位検出用印加信号ｆ０を選択し後期に姿勢制御用制御電圧Ｖ１２を選択する十二等分期間には、そのアナログ信号（＋Ｖ１２＋ｆ１２）を正側Ｄ／Ａ変換器９４ｂから入力し、この正電圧を切替回路７１の他方の入力に送出するようになっている。

切替回路６１，７１は、極性反転信号Ｂに応じて入力と出力との対応を入れ替えるようになっているので、静電支持用電極３１ａの印加電圧Ｖ１ａは負のアナログ電圧（−Ｖ１＋ｆ１）と正のアナログ電圧（＋Ｖ１＋ｆ１）とを交互にとり、隣接の静電支持用電極３１ｂの印加電圧Ｖ１ｂは正のアナログ電圧（＋Ｖ１＋ｆ１）と負のアナログ電圧（−Ｖ１＋ｆ１）とを交互にとる。また、静電支持用電極４１ａの印加電圧Ｖ１２ａは負のアナログ電圧（−Ｖ１２＋ｆ１２）と正のアナログ電圧（＋Ｖ１２＋ｆ１２）とを交互にとり、隣接の静電支持用電極４１ｂの印加電圧Ｖ１２ｂは正のアナログ電圧（＋Ｖ１２＋ｆ１２）と負のアナログ電圧（−Ｖ１２＋ｆ１２）とを交互にとることとなる。

さらに、負側切換回路９５ａも正側切換回路９５ｂも、選択部９３ｄが前期に変位検出用印加信号ｆ０を選択し後期に姿勢制御用制御電圧Ｖ２〜Ｖ１１を選択する十二等分期間には、そのアナログ信号をＤ／Ａ変換回路９４から入力し、それを切替回路６２〜６６，７２〜７６の入力に振り分け送出するようになっている。また、切替回路６２〜６６，７２〜７６も、極性反転信号Ｂに応じて入力と出力との対応を入れ替えるようになっているので、印加電圧Ｖ２〜Ｖ１１は、何れも、静電支持用電極３２〜３６，４２〜４６に印加されるとき、隣接対の印加電圧と入れ替えられて、正負のアナログ電圧を交互にとることとなる。

なお、変位検出用印加信号ｆ１は、変位検出用印加信号ｆ０の一部が周期的に切り出された間欠的な発振信号であり、姿勢制御用制御電圧Ｖ１の印加先である静電支持用電極３１に印加される。同様に、変位検出用印加信号ｆ２〜ｆ１２も、変位検出用印加信号ｆ０の一部が周期的に切り出された間欠的な発振信号であり、それぞれ姿勢制御用制御電圧Ｖ２〜Ｖ１２の印加先である静電支持用電極３２〜３６，４１〜４６に印加される。

この実施例２の静電浮上型ジャイロ装置について、その使用態様及び動作を、図面を引用して説明する。図１１（ａ）〜（ｃ）、図１２（ａ）〜（ｇ）は、何れも信号波形例である。
ここでも、対比明瞭化等のため、環状ロータ型の六対の静電支持用電極のうち電極対３１，４１に対する姿勢制御用制御電圧Ｖ１，Ｖ１２及び変位検出用印加信号ｆ１，ｆ１２の印加状況を中心に詳述する。

この場合、姿勢制御用制御電圧Ｖ１〜Ｖ１２は（図１１参照）、選択部９３ｄと切換回路９５とによる時分割や、切替回路６１〜６６，７１〜７６による相補的電圧の入替を無視すると、入替前で正負がハッキリ分かれているので主成分を正電圧／負電圧と呼ぶこととして、正電圧＋Ｖ１〜＋Ｖ１２も、負電圧−Ｖ１〜−Ｖ１２も、波形の基本的な部分については従来の波形を踏襲するが（図１１（ａ）における二点鎖線の波形を参照）、振幅については、変位検出用印加信号ｆ１〜ｆ１２と無関係に、電源電圧±Ｖccを目一杯利用して、拡大されている（図１１（ａ）における実線波形および波線波形を参照）。

そして、選択部９３ｄと切換回路９５とによる時分割を反映させると、姿勢制御用制御電圧Ｖ１〜Ｖ１２は、ステップ状・階段状の波形になる。具体的には（図１１（ｂ）参照）、正電圧＋Ｖ１〜＋Ｖ１２も、負電圧−Ｖ１〜−Ｖ１２も、選択部９３ｄの一巡選択処理の周期ごとに（例えば上述した数百ｋＨｚや１ＭＨｚ台の周波数の逆数で）、不連続・飛躍的に変化する。

さらに、変位検出用印加信号ｆ０から時分割にて生成される変位検出用印加信号ｆ１〜ｆ１２も反映させると（図１１（ｃ）参照）、正電圧＋Ｖ１＋ｆ１，＋Ｖ１２＋ｆ１２も、負電圧−Ｖ１＋ｆ１〜−Ｖ１２＋ｆ１２も、ステップ状・階段状の段差部分に大振幅の正弦波を組み込んだ波形になる。それらの正弦波は、姿勢制御用制御電圧Ｖ１〜Ｖ１２それぞれを見れば正負対＋Ｖ１，−Ｖ１〜＋Ｖ１２，−Ｖ１２に同相で同時に組み込まれるが、姿勢制御用制御電圧Ｖ１〜Ｖ１２相互間では選択部９３ｄの一巡選択処理の周期の十二分の一の期間ずつずれている。

これに切替回路６１，７１による相補的電圧の入替を反映させると（図１１（ｃ）時刻ｔ０参照）、静電支持用電極３１ａの印加電圧Ｖ１ａは負電圧−Ｖ１＋ｆ１と正電圧＋Ｖ１＋ｆ１とを交互にとり、静電支持用電極３１ｂの印加電圧Ｖ１ｂは正電圧＋Ｖ１＋ｆ１と負電圧−Ｖ１＋ｆ１とを交互にとり、静電支持用電極４１ａの印加電圧Ｖ１２ａは負電圧−Ｖ１２＋ｆ１２と正電圧＋Ｖ１２＋ｆ１２とを交互にとり、静電支持用電極４１ｂの印加電圧Ｖ１２ｂは正電圧＋Ｖ１２＋ｆ１２と負電圧−Ｖ１２＋ｆ１２とを交互にとる。他の静電支持用電極３２〜３６，４２〜４６についても同様であり、何れの隣接対についても、正負の異なる相補的電圧の静電引力作用を損なうことなく、また変位検出信号を損なうこともなく、相補的電圧の入替が行われる。

なお、変位検出用印加信号ｆ１〜ｆ１２の組み込みタイミングが姿勢制御用制御電圧Ｖ１〜Ｖ１２相互間で選択部９３ｄの一巡選択処理の周期の十二分の一の期間ずつずれているのは、選択部９３ｄと切換回路９５との時分割によって、姿勢制御用制御電圧Ｖ１〜Ｖ１２の印加に際して、静電支持用電極３１〜３６，４１〜４６のうち変位検出用印加信号ｆ１〜ｆ１２の印加中の電極については正電圧＋Ｖ１〜＋Ｖ１２及び負電圧−Ｖ１〜−Ｖ１２の出力が抑制され、変位検出用印加信号ｆ１〜ｆ１２の印加終了後に正電圧＋Ｖ１〜＋Ｖ１２及び負電圧−Ｖ１〜−Ｖ１２の出力が行われ、さらに、変位検出用印加信号ｆ１〜ｆ１２の印加の印加に続く正電圧＋Ｖ１〜＋Ｖ１２及び負電圧−Ｖ１〜−Ｖ１２の出力が変位検出用印加信号ｆ１〜ｆ１２の印加先の時分割に随伴して切り替わるからである。

時間軸を拡大した波形図を参照して時分割の状況を更に詳述すると（図１２参照）、連続した正弦波またはその近似波形である変位検出用印加信号ｆ０が（図１２（ａ）参照）ほぼ一周期分ずつに切り分けられ、それが先ず変位検出用印加信号ｆ１に割り振られてその発振部分が作られ（図１２（ｂ）参照）、次に変位検出用印加信号ｆ２に割り振られてその発振部分が作られ（図１２（ｃ）参照）、更に変位検出用印加信号ｆ３に割り振られてその発振部分が作られ（図１２（ｄ）参照）、同様にして順に変位検出用印加信号ｆ４〜ｆ１１の発振部分が作られ（図示せず）、それから変位検出用印加信号ｆ１２に割り振られてその発振部分が作られる（図１２（ｅ）参照）。これらが一巡単位となり、それが何巡も繰り返されて、発振周波数は等しいが発振部分が重なることのない変位検出用印加信号ｆ１〜ｆ１２が生成され、それぞれ静電支持用電極３１〜３６，４１〜４６に印加される。

変位検出用印加信号ｆ１の発振部分が静電支持用電極３１すなわち隣接対の静電支持用電極３１ａ，３１ｂに印加されると、その直後に、静電支持用電極３１ａには印加電圧Ｖ１ａ例えば負電圧−Ｖが印加され、静電支持用電極３１ｂには印加電圧Ｖ１ｂ例えば正電圧＋Ｖ１が印加される（図１２（ｆ）参照）。時間は変位検出用印加信号ｆ０の一周期分ずつずれるが、同様にして、変位検出用印加信号ｆ２〜ｆ１１の発振部分が静電支持用電極３２〜３６，４２〜４６の隣接対に同相で印加され、その直後には、姿勢制御用制御電圧Ｖ２〜Ｖ１１が静電支持用電極３２〜３６，４２〜４６の隣接対に逆相で印加される（図示せず）。それから、更に、変位検出用印加信号ｆ１２の発振部分が静電支持用電極４１すなわち隣接対の静電支持用電極４１ａ，４１ｂに印加され、その直後に、静電支持用電極４１ａには印加電圧Ｖ１２ａ例えば負電圧−Ｖ１２が印加され、静電支持用電極４１ｂには印加電圧Ｖ１２ｂ例えば正電圧＋Ｖ１２が印加される（図１２（ｇ）参照）。

姿勢制御用制御電圧Ｖ１〜Ｖ１２（±Ｖ１〜±Ｖ１２）の印加は何れも一瞬であるが、静電支持用電極３１〜３６，４１〜４６とジャイロロータ１０とが電気的には容量素子と等価になっているので、制御出力回路部分の電流駆動能力が十分であれば、直ちに、静電支持用電極３１〜３６，４１〜４６の示す電圧が、印加された姿勢制御用制御電圧Ｖ１〜Ｖ１２になる。この電圧は、時分割の一巡周期（すなわち選択部９３ｄの一巡選択処理の周期たとえば上述の数百ｋＨｚや１ＭＨｚ台の周波数の逆数）が短いので、容量素子の放電による変動がほとんど無くて、次の変位検出用印加信号ｆ１〜ｆ１２印加まで概ね一定に維持される。

こうして、静電支持用電極３１〜３６，４１〜４６の電圧は、ステップ状・階段状の電圧信号であって而もその段差部分に大振幅の正弦波を組み込んだ波形のものとなる。それは、巨視的には姿勢制御用制御電圧Ｖ１〜Ｖ１２に変位検出用印加信号ｆ１〜ｆ１２を重畳させたものといえるが、微視的には重畳が解消されていて、姿勢制御用制御電圧および変位検出用印加信号の何れについても電源電圧Ｖccを目一杯利用しうるようになっている。

そして、変位検出用印加信号ｆ１〜ｆ１２については電源電圧Ｖccに至る発振部分が同相で含まれ、姿勢制御用制御電圧Ｖ１〜Ｖ１２については電源電圧Ｖccを限度に適度な逆相の制御値が採られるので、変位検出用印加信号ｆ１〜ｆ１２も姿勢制御用制御電圧Ｖ１〜Ｖ１２も従来より強化される。変位検出用印加信号ｆ１〜ｆ１２が強化されていることから、検出電流Ｉｐに十分な電流が確保されるので、変位検出用検出信号Ｖｐがノイズの少ない明瞭なものとなる。なお、変位検出用印加信号ｆ１〜ｆ１２は、隣接電極に同相印加されるので、振幅の如何に関わらず、ジャイロロータ１０の制御や運動に影響することがない。

また、姿勢制御用制御電圧Ｖ１〜Ｖ１２の印加・維持の時間割合が少し（この例では一二分の一）減るので、その分だけ制御能力が低下することも懸念されるが、上述のように電圧振幅の強化によって余りあるほどに補われるので、制御能力が低下することもない。さらに、何れの時分割もジャイロロータ１０の運動に影響を及ぼさない短周期で行われているので、ジャイロロータ１０は従来通り円滑に運動する。

［その他］
本発明の適用は上記実施例で示した静電浮上型ジャイロ装置（特許文献３，５）に限られる訳でなく、本発明は他の静電浮上型ジャイロ装置（特許文献１，２，４）にも適用することができる。
上記の実施形態や実施例においては、隣接対から隣接対以外の二電極まで相補的電圧の入替を拡張する際に、静電支持用電極のうち何れの二つについても正負の異なるときの生じるようにしたが、このように任意の二電極まで総てを入替対象に含めるのは必須ではない。例えば、静電支持用電極３１〜３６，４１〜４６を、Ｘ方向静電引力担当のためＸ軸上に並ぶ静電支持用電極３１，４１と、Ｙ方向静電引力担当のためＹ軸上に並ぶ静電支持用電極３２，４２と、Ｚ方向静電引力担当のためＸＹ面上にない静電支持用電極３３〜３６，４３〜４６とに分けて、隣り合うところのないＸ軸上静電支持用電極３１，４１とＹ軸上静電支持用電極３２，４２とには同じ極性反転信号を割り振り、それらとＺ方向担当の静電支持用電極３３〜３６，４３〜４６との間では任意の二電極についても正負の異なるときが生じるようにしても良い。

また、例えば、静電支持用電極３１〜３６，４１〜４６を、Ｘ軸上に並ぶ静電支持用電極３１，４１と、Ｙ軸上に並ぶ静電支持用電極３２，４２と、ＸＺ面上に並ぶ静電支持用電極３３，３５，４３，４５と、ＹＺ面上に並ぶ静電支持用電極３４，３６，４４，４６とに分けて、隣り合うところのない電極群には同じ極性反転信号を割り振るようにしても良い。さらに、例えば、静電支持用電極３１〜３６，４１〜４６について、Ｘ軸上に並ぶ静電支持用電極３１，４１を正側に位置する電極と負側に位置する電極とに細分化し、Ｙ軸上に並ぶ静電支持用電極３２，４２も正側に位置する電極と負側に位置する電極とに細分化し、ＸＺ面上に並ぶ静電支持用電極３３，４３，３５，４５もＸ方向正側に位置する電極３３，４３とＸ方向負側に位置する電極３５，４５とに細分化し、ＹＺ面上に並ぶ静電支持用電極３４，４４，３６，４６もＹ方向正側に位置する電極とＹ方向負側に位置する電極とに細分化して、隣り合うところのない電極群には同じ極性反転信号を割り振るようにしても良い。

上記実施例において、姿勢制御回路５３のＤＳＰ５３ｂとロータ制御回路５８のＤＳＰは、別個に設けられていても良く、両方のプログラムをインストールしたＤＳＰやＭＰＵに纏められていても良い。また、ＤＳＰ９３の振分入力部９３ａや，変位等演算部９３ｂ，正弦波生成部９３ｃ，選択部９３ｄは、上述したようなプログラムによる具現化に限られる訳でなく、システムＬＳＩやその他のハードワイヤードロジックで具現されていても良い。検出信号入力値ｇ１〜ｇ１２や制御電圧Ｖ１〜Ｖ１２の保持もメモリに限らずラッチ等で行うようにしても良い。さらに、Ａ／Ｄ変換回路９２やＤＳＰ９３における振分入力部９３ａなどは、姿勢制御回路の一部であるとしても良く、あるいは姿勢制御回路に属するのでなく信号検出回路の一部をなしているとしても、さらには両者に属している重複部やインターフェイス部としても、不都合は無い。

従来の静電浮上型ジャイロ装置について、（ａ）がジャイロ機構部の縦断端面図、（ｂ）〜（ｄ）がジャイロ機構部における電極配置を示す斜視図であり、（ｂ）が斜め上から見下ろした図、（ｃ），（ｄ）が斜め下から見上げた図である。 （ａ）が電子回路部のブロック図、（ｂ）が信号波形例である。 課題説明用のジャイロ機構部縦断面一部拡大模式図であり、（ａ）が姿勢制御動作開始直後のイオン分布、（ｂ）が姿勢制御動作継続後のイオン分布、（ｃ）が荷電粒子の付着状態を示している。 本発明の静電浮上型ジャイロ装置の実施形態１について、（ａ）が電子回路部のブロック図、（ｂ）〜（ｄ）が何れも信号波形例である。 本発明の静電浮上型ジャイロ装置の実施形態２について、（ａ）が電子回路部の要部ブロック図、（ｂ）〜（ｄ）が何れも信号波形例である。 本発明の静電浮上型ジャイロ装置の実施形態３について、（ａ）が電子回路部の要部ブロック図、（ｂ）〜（ｄ）が何れも信号波形例である。 本発明の実施例１について、静電浮上型ジャイロ装置の電子回路部の構造を示し、（ａ）が制御回路と信号検出回路を含む全体回路図、（ｂ）が変位検出信号発生回路、（ｃ）が電流検出回路である。 （ａ）が姿勢制御回路の信号入力部、（ｂ）がロータ制御回路の信号入力部である。 （ａ）が制御出力回路の詳細な接続図、（ｂ）〜（ｆ）は何れも信号波形例である。 本発明の実施例２について、静電浮上型ジャイロ装置の電子回路部の構造を示し、（ａ）が制御回路と信号検出回路を含む全体回路図、（ｂ）が制御回路と信号検出回路の内部ブロック図、（ｃ）が制御出力回路の詳細な接続図である。 （ａ）〜（ｃ）何れも信号波形例である。 （ａ）〜（ｇ）何れも信号波形例である。

符号の説明

１０…ジャイロロータ、２０…ジャイロケース、
２１…上側底部材、２２…下側底部材、２３…スペーサ、
３１〜３６，４１〜４６…静電支持用電極、３１＋４１…対向対、
３１ａ＋３１ｂ…隣接対、３６ａ＋３６ｂ…隣接対、
４１ａ＋４１ｂ…隣接対、４２ａ＋４２ｂ…隣接対、
３７，４７…ロータ駆動用電極、３８，４８…変位検出用電極、
５０…電子回路部、５１…変位検出信号検出回路、
５２…変位検出信号発生回路、５３…姿勢制御回路、
５３ａ…Ａ／Ｄ変換回路、５３ｂ…デジタルプロセッサ、
５３ｃ…Ｄ／Ａ変換回路、５４…制御出力回路、
５５，５６，５７…反転信号発生回路、５８…ロータ制御回路、
６１〜６６，７１〜７６…切替回路、８１…変位検出信号発生回路、
８４…電流検出回路、８４ａ，８４ｂ…カレントミラー、
９２…Ａ／Ｄ変換回路、９３…ＤＳＰ、９３ａ…振分入力部、
９３ｂ…変位等演算部、９３ｃ…正弦波生成部、９３ｄ…選択部(MUX）、
９４…Ｄ／Ａ変換回路、９５…切換回路(DMUX)

Claims (4)

1. ジャイロロータを静電浮上可能かつ回転可能に内蔵する器体であって内面に静電支持用電極および変位検出用電極を含む複数電極が分散して形成されているジャイロケースと、前記変位検出用電極と前記静電支持用電極とを介して前記ジャイロロータと前記ジャイロケースとの相対変位に係る変位検出信号を検出する信号検出回路と、前記変位検出信号に基づき前記ジャイロロータの姿勢制御用制御電圧を生成して前記静電支持用電極に印加する姿勢制御回路とを備えた静電浮上型ジャイロ装置において、前記静電支持用電極が隣接対からなり、前記姿勢制御回路が、前記姿勢制御用制御電圧として正負の異なる相補的な電圧を生成して前記隣接対に印加するとともに、その印加に際して前記相補的電圧の入替を行うものであることを特徴とする静電浮上型ジャイロ装置。
2. ジャイロロータを静電浮上可能かつ回転可能に内蔵する器体であって内面に複数の静電支持用電極および変位検出用電極を含む多数電極が分散して形成されているジャイロケースと、前記変位検出用電極と前記静電支持用電極とを介して前記ジャイロロータと前記ジャイロケースとの相対変位に係る変位検出信号を検出する信号検出回路と、前記変位検出信号に基づき前記ジャイロロータの姿勢制御用制御電圧を前記静電支持用電極毎に生成して前記静電支持用電極それぞれに印加する姿勢制御回路とを備えた静電浮上型ジャイロ装置において、前記静電支持用電極それぞれが隣接対からなり、前記姿勢制御回路が、前記姿勢制御用制御電圧それぞれに正負の異なる相補的な電圧を生成して前記隣接対それぞれに印加するものであって、その印加に際して前記相補的電圧の入替を行うとともに、その入替を前記静電支持用電極のうち少なくとも二つについて正負の異なるときの生じるよう行うものであることを特徴とする静電浮上型ジャイロ装置。
3. ジャイロロータを静電浮上可能かつ回転可能に内蔵する器体であって内面に複数の静電支持用電極および変位検出用電極を含む多数電極が分散して形成されているジャイロケースと、前記変位検出用電極と前記静電支持用電極とを介して前記ジャイロロータと前記ジャイロケースとの相対変位に係る変位検出信号を検出する信号検出回路と、前記変位検出信号に基づき前記ジャイロロータの姿勢制御用制御電圧を前記静電支持用電極毎に生成して前記静電支持用電極それぞれに印加する姿勢制御回路とを備えた静電浮上型ジャイロ装置において、前記静電支持用電極それぞれが隣接対からなり、前記姿勢制御回路が前記姿勢制御用制御電圧それぞれに正負の異なる相補的な電圧を生成して前記隣接対それぞれに印加するものであり、前記相補的電圧を入れ替える切替回路が前記隣接対それぞれに対応して設けられ、前記切替回路それぞれの入れ替え動作を規定する複数の極性反転信号を分周にて発生するとともにそれぞれの分周値を前記切替回路ごとに異ならせることにより前記静電支持用電極のうち少なくとも二つについて正負の異なる電圧印加状態を生じさせる反転信号発生回路が具備されていることを特徴とする静電浮上型ジャイロ装置。
4. ジャイロロータを静電浮上可能かつ回転可能に内蔵する器体であって内面に複数の静電支持用電極および変位検出用電極を含む多数電極が分散して形成されているジャイロケースと、前記変位検出用電極と前記静電支持用電極とを介して前記ジャイロロータと前記ジャイロケースとの相対変位に係る変位検出信号を検出する信号検出回路と、前記変位検出信号に基づき前記ジャイロロータの姿勢制御用制御電圧を前記静電支持用電極毎に生成して前記静電支持用電極それぞれに印加する姿勢制御回路とを備えた静電浮上型ジャイロ装置において、前記静電支持用電極それぞれが隣接対からなり、前記姿勢制御回路が前記姿勢制御用制御電圧それぞれに正負の異なる相補的な電圧を生成して前記隣接対それぞれに印加するものであり、前記相補的電圧を入れ替える切替回路が前記隣接対それぞれに対応して設けられ、前記切替回路それぞれの入れ替え動作を規定する複数の極性反転信号を疑似ランダム雑音コードにて発生するとともにそれぞれの疑似ランダム雑音コードを前記切替回路ごとに異ならせることにより前記静電支持用電極のうち少なくとも二つについて正負の異なる電圧印加状態を生じさせる反転信号発生回路が具備されていることを特徴とする静電浮上型ジャイロ装置。

Images