JP4817535B2 - トランジスタの作製方法 - Google Patents
トランジスタの作製方法 Download PDFInfo
- Publication number
- JP4817535B2 JP4817535B2 JP2001169074A JP2001169074A JP4817535B2 JP 4817535 B2 JP4817535 B2 JP 4817535B2 JP 2001169074 A JP2001169074 A JP 2001169074A JP 2001169074 A JP2001169074 A JP 2001169074A JP 4817535 B2 JP4817535 B2 JP 4817535B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- light
- emitting device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電極間に発光性材料を挟んだ素子（以下、発光素子という）を有する装置（以下、発光装置という）に関する。特に発光性材料としてＥＬ（Electro Luminescence）が得られる有機化合物を用いた発光素子（以下、ＥＬ素子という）を有する発光装置に関する。なお、有機ＥＬディスプレイや有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）は本発明の発光装置に含まれる。
【０００２】
また、本発明に用いることのできる発光性材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光（燐光および／または蛍光）するすべての発光性材料を含む。
【０００３】
【従来の技術】
近年、陽極と陰極との間にＥＬが得られる有機化合物からなる薄膜を挟んだＥＬ素子の研究が進み、ＥＬ素子の自発光性を利用した発光装置の開発が進められている。この発光装置の開発はパッシブマトリクス型を主流に行われてきたが、画素部が高精細になるとＥＬ素子の発光輝度を増加させる必要があるため、信頼性（ＥＬ素子の長期寿命）を確保できないといった不具合が懸念されている。
【０００４】
そこで最近では高精細な表示を狙ってアクティブマトリクス型が注目されている。アクティブマトリクス型の発光装置は、各画素内に設けた半導体素子により入力信号を制御してＥＬ素子を発光させる点に特徴があり、半導体素子としては一般的にトランジスタが用いられている。
【０００５】
代表的な画素構造としては画素内に二つのトランジスタを有し、それぞれ異なる役割を持ってＥＬ素子の発光輝度を制御することができる。その結果、発光期間がほぼ１フレーム期間に相当し、高精細な画素部となっても発光輝度を抑えたまま画像を表示することが可能となる。そのため、高精細な画素部を持つ発光装置にはアクティブマトリクス型が有効と考えられるようになってきた。
【０００６】
しかしながら、アクティブマトリクス型発光装置は複数のトランジスタを同一の基板上に形成することになり、単純な構造のパッシブマトリクス型に比べて歩留まりを確保することが困難である。また、トランジスタの製造工程が比較的複雑であるため、パッシブマトリクス型発光装置に比べて製造コストが高くなることが懸念される。さらにその場合、アクティブマトリクス型発光装置を表示部に用いた電気器具の単価も上がってしまうという懸念があった。
【０００７】
【発明が解決しようとする課題】
本発明は、製造コストの低いアクティブマトリクス型の発光装置を作製するための技術を提供することを課題とする。この課題は、アクティブマトリクス型の液晶表示装置に比べてフォトリソグラフィ工程の多い発光装置において特に強く求められる課題である。
【０００８】
そして、延いてはアクティブマトリクス型発光装置を表示部に用いた電気器具の製造コストを低くすることを課題とする。
【０００９】
【課題を解決するための手段】
本発明はトランジスタの製造に係るフォトリソグラフィ工程を削減して発光装置の歩留まりの向上および製造期間の短縮を図り製造コストを低減する。特徴的な点は、ゲート電極を複数層の導電膜で形成し、それらのエッチング時の選択比を利用して信頼性の高い構造とする点にある。なお、本明細書において、トランジスタには、ＭＯＳトランジスタおよび薄膜トランジスタを含む。
【００１０】
本発明を特徴づけるｎチャネル型トランジスタの作製工程例について図１を用いて説明する。図１（Ａ）において、１００は絶縁体であり、表面に絶縁膜を設けた基板、絶縁基板もしくは絶縁膜である。絶縁体１００の上には半導体膜（典型的には珪素膜）１０１が形成されており、この半導体膜１０１はトランジスタの活性層となる。また、半導体膜１０１は珪素を含む絶縁膜１０２で覆われており、この絶縁膜１０２はトランジスタのゲート絶縁膜となる。なお、珪素を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜もしくはこれらを組み合わせた積層膜を用いることが可能である。
【００１１】
次に、珪素を含む絶縁膜１０２上に二層以上の導電膜を積層した導電膜を形成する。ここでは第１の導電膜１０３及び第２の導電膜１０４を形成する。ここで第１の導電膜１０３と第２の導電膜１０４との間でエッチング時の選択比がとれる組み合わせであることが好ましい。
【００１２】
そのような組み合わせの典型例としては、１）第１の導電膜として窒化タンタル膜、第２の導電膜としてタングステン膜を用いる組み合わせ、２）第１の導電膜としてタングステン膜、第２の導電膜としてアルミニウム合金膜を用いる組み合わせ、もしくは、３）第１の導電膜として窒化チタン膜、第２の導電膜としてタングステン膜を用いる組み合わせが挙げられる。
【００１３】
上記１）の組み合わせでは、塩素（Ｃｌ2）ガスと四フッ化炭素（ＣＦ4）ガスの組み合わせでタングステン膜と窒化タンタル膜がエッチングされ、このガス系に酸素（Ｏ2）ガスを加えることで窒化タンタル膜のエッチングレートが極端に低下するため選択比をとることができる。
【００１４】
また、上記２）の組み合わせでは、三塩化臭素（ＢＣｌ3）ガスと塩素（Ｃｌ2）ガスの組み合わせでアルミニウム膜はエッチングされるがタングステン膜はエッチングされない。また、塩素（Ｃｌ2）ガスと四フッ化炭素（ＣＦ4）ガスの組み合わせでタングステン膜はエッチングされるがアルミニウム膜はエッチングされない。こうして両者の選択比をとることができる。
【００１５】
なお、第２の導電膜にアルミニウム合金膜を用いる場合、その上に第３の導電膜としてチタン膜や窒化チタン膜を設けることが好ましい。こうすると他の配線との接触抵抗を低減できる上、アルミニウム合金に発生するヒロックを抑制できるといった利点も得られる。
【００１６】
次に、図１（Ｂ）に示すように、第２の導電膜１０４をレジスト１０５を用いてエッチングし、第２の導電膜からなる電極１０６を形成する。このエッチング条件は、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）を用いたドライエッチングにより行うことが好ましい。エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスと酸素（Ｏ2）との混合ガスを用いる。
【００１７】
典型的なエッチング条件としては、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として１５０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを２．５×１０-5ｍ3/ｍｉｎ、塩素ガスを２．５×１０-5ｍ3/ｍｉｎ、酸素ガスを１．０×１０-5ｍ3/ｍｉｎとすると良い。この酸素の存在により窒化タンタル膜のエッチングレートが抑制される。
【００１８】
そして、この状態で半導体をｎ型半導体にする不純物元素（以下、ｎ型不純物元素という）を半導体膜１０１に添加する。このとき、ゲート絶縁膜１０２は第１の導電膜１０３に覆われているため、第２の導電膜からなる電極１０６をマスクとして用い、第１の導電膜１０３を貫通させてｎ型不純物元素を添加する。即ち、第２の導電膜からなる電極１０６を用いたセルフアラインにより半導体膜１０１にｎ型不純物元素を添加することになる。なお、具体的にはｎ型不純物元素として周期表の１５族に属する元素（代表的にはリンもしくは砒素）を用いることができる。
【００１９】
このとき添加方法は公知のプラズマドーピング法もしくはイオンインプランテーション法を用いれば良い。また、半導体膜中に添加する濃度は１×１０20〜１×１０21atoms/cm3とすれば良い。このような濃度でｎ型不純物元素が添加された領域１０７、１０８を本明細書中ではｎ型不純物領域（ａ）と呼ぶことにする。
【００２０】
次に、図１（Ｃ）に示すように、第２の導電膜からなる電極１０６をマスクとしてセルフアラインにより第１の導電膜１０３をエッチングする。これにより第２の導電膜からなる電極１０６の下には第１の導電膜からなる電極１０９が形成される。
【００２１】
このエッチングは、ＩＣＰを用いたドライエッチング法により行い、エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスとの混合ガスを用いる。典型的なエッチング条件は、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを３．０×１０-5ｍ3/ｍｉｎ、塩素ガスを３．０×１０-5ｍ3/ｍｉｎとすると良い。
【００２２】
次に、図１（Ｄ）に示すように、第２の導電膜からなる電極１０６の線幅をエッチングにより狭め、第２のゲート電極１１０を形成する。なお、第２のゲート電極１１０は、第２の導電膜からなり、且つ、トランジスタのゲート電極として機能する電極を指す。
【００２３】
このエッチングは、ＩＣＰを用いたドライエッチング法で行い、エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスと酸素（Ｏ2）との混合ガスを用いる。典型的なエッチング条件は、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを２．５×１０-5ｍ3/ｍｉｎ、塩素ガスを２．５×１０-5ｍ3/ｍｉｎ、酸素ガスを１．０×１０-5ｍ3/ｍｉｎとすると良い。この酸素の存在により窒化タンタル膜のエッチングレートが抑制される。
【００２４】
次に、再びｎ型不純物元素の添加工程を行う。このとき、１１１、１１２で示される領域には１×１０17〜１×１０19atoms/cm3の濃度でｎ型不純物元素が添加された領域が形成される。このような濃度でｎ型不純物元素が添加された領域１１１、１１２を本明細書中ではｎ型不純物領域（ｂ）と呼ぶことにする。
【００２５】
この添加工程では二層以上の導電膜を積層した部分、即ち第１の導電膜からなる電極１０９と第２のゲート電極１１０との積層部分がマスクとなり、第１の導電膜からなる電極１０９のみが露呈した部分を貫通させてｎ型不純物元素が添加される。即ち、第２のゲート電極１１０を用いたセルフアラインにより半導体膜１０１にｎ型不純物元素が添加されることになる。
【００２６】
なお、ｎ型不純物元素が添加されなかった領域１１３はトランジスタのチャネル形成領域として機能する領域であり、第２のゲート電極１１０の直下に形成される。
【００２７】
次に、図１（Ｅ）に示すように、第１の導電膜からなる電極１０９の線幅をエッチングにより狭め、第１のゲート電極１１４を形成する。なお、第１のゲート電極１１４は、第１の導電膜からなり、且つ、トランジスタのゲート電極として機能する電極を指す。
【００２８】
このエッチングは、ＩＣＰを用いたドライエッチング法もしくはＲＩＥ（Reactive Ion Etching）モードによるドライエッチング法により行い、エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスとの混合ガスを用いる。典型的なエッチング条件は、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを２．５×１０-5ｍ3/ｍｉｎ、塩素ガスを２．５×１０-5ｍ3/ｍｉｎ、酸素ガスを１．０×１０-5ｍ3/ｍｉｎとすると良い。
【００２９】
なお、このエッチング工程では第１の導電膜（窒化タンタル膜）からなる電極１０９のエッチングを目的としているが、酸素ガスを添加することにより窒化タンタル膜のエッチングレートを抑制している。これは、第１の導電膜からなる電極１０９のエッチング量の微妙な調整を達成するためである。
【００３０】
このとき、第１のゲート電極１１４の端部がｎ型不純物領域（ｂ）１１１、１１２の一部にゲート絶縁膜１０２を介して重なるところでエッチングを止める点に特徴がある。即ち、ｎ型不純物領域（ｂ）１１１はゲート絶縁膜１０２を介して第１のゲート電極１１４に重なる領域１１１ｂと、重ならない領域１１１ａとに分けられる。ｎ型不純物領域（ｂ）１１２も同様にゲート絶縁膜１０２を介して第１のゲート電極１１４に重なる領域１１２ｂと、重ならない領域１１２ａとに分けられる。
【００３１】
このあと、図１（Ｆ）に示すように、パッシベーション膜１１６、層間絶縁膜１１７、トランジスタの活性層となる半導体膜に接するソース配線１１８およびドレイン配線１１９を形成すればｎチャネル型トランジスタが完成する。パッシベーション膜１１６としては窒化珪素膜もしくは窒化酸化珪素膜を用いれば良い。また、層間絶縁膜１１７としては無機絶縁膜、有機絶縁膜もしくはそれらの積層膜を用いれば良い。有機絶縁膜としてはポリイミド、アクリル樹脂、ポリアミド、ＢＣＢ（ベンゾシクロブテン）といった樹脂膜を用いることができる。また、ソース配線１１８およびドレイン配線１１９としては公知の導電膜を用いれば良い。
【００３２】
以上の作製工程において、フォトリソグラフィ工程は半導体膜１０１の形成時、第２の導電膜からなる電極１０６の形成時、層間絶縁膜１１７のコンタクトホールの形成時並びにソース配線１１８およびドレイン配線１１９の形成時の４回である。ＣＭＯＳ回路を形成する場合は、ｐチャネル型トランジスタを作製するために１回フォトリソグラフィ工程が増えるがそれでも５回で済む。
【００３３】
図１（Ｆ）のトランジスタは、チャネル形成領域１１３とドレイン領域１０８との間に、ｎ型不純物領域（ｂ）１１２が形成されている。ここでｎ型不純物領域（ｂ）１１２のうち１１２ｂで示される領域は第１のゲート電極１１４にゲート絶縁膜１０２を介して重なっており、この構造がホットキャリア劣化を防ぐ上で非常に有効である。またｎ型不純物領域（ｂ）１１２のうち１１２ａで示される領域は従来のＬＤＤ（ライトドープドレイン）領域と同様の作用をもつ領域である。
【００３４】
従って、図１（Ｆ）のトランジスタはホットキャリア対策が１１１ｂもしくは１１２ｂで示される領域により施され、リーク電流対策が１１１ａもしくは１１２ａで示される領域により施されており、信頼性の高い構造となっている。このように信頼性の高いトランジスタを５回のフォトリソグラフィ工程で作製できるため、発光素子を含めた発光装置全体の歩留まりの向上および製造期間の短縮を図るばかりでなく、安価で信頼性の高い発光装置を作製することが可能となる。
【００３５】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例を用いて詳細な説明を行うこととする。
【００３６】
【実施例】
〔実施例１〕
本実施例では、画素部とその周辺に設けられる駆動回路を同一の絶縁体上に製造する方法について説明する。但し、説明を簡単にするために、駆動回路に関してはｎチャネル型トランジスタとｐチャネル型トランジスタを組み合わせたＣＭＯＳ回路を図示することとする。
【００３７】
まず、図２（Ａ）に示すように、ガラス基板２０１を用意する。本実施例ではガラス基板２０１の両面（表面および裏面）に図示しない保護膜（炭素膜、具体的にはダイヤモンドライクカーボン膜）を設けている。また、可視光を透過する材料であればガラス以外の材料（例えばプラスチック）を用いても良い。
【００３８】
次にガラス基板２０１上に下地膜２０２を３００ｎｍの厚さに形成する。本実施例では下地膜２０２として窒化酸化珪素膜を積層して用いる。この時、ガラス基板２０１に接する層の窒素濃度を１０〜２５ｗｔ％としておき、他の層よりも高めに窒素を含有させると良い。
【００３９】
次に下地膜２０２の上に５０ｎｍの厚さの非晶質珪素膜（図示せず）をスパッタ法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。非晶質半導体膜としては非晶質珪素膜もしくは非晶質シリコンゲルマニウム膜（ゲルマニウムを１×１０18〜１×１０21atoms/cm3の濃度で含むシリコン膜）を用いることができる。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
【００４０】
そして、公知のレーザー結晶化法を用いて非晶質珪素膜の結晶化を行い、結晶質珪素膜２０３を形成する。なお、本実施例では固体レーザー（具体的にはＮｄ：ＹＡＧレーザーの第２高調波）を用いるが、エキシマレーザーを用いても良い。また、結晶化方法はファーネスアニール法を用いても良い。
【００４１】
次に、図２（Ｂ）に示すように、結晶質珪素膜２０３を１回目のフォトリソグラフィ工程によりエッチングして島状の結晶質珪素膜２０４〜２０７を形成する。これらは後にトランジスタの活性層となる結晶質珪素膜である。
【００４２】
なお、本実施例ではトランジスタの活性層として結晶質珪素膜を用いているが、非晶質珪素膜を活性層として用いることも可能である。
【００４３】
ここで本実施例では、島状の結晶質珪素膜２０４〜２０７上に酸化珪素膜からなる保護膜（図示せず）を１３０ｎｍの厚さにスパッタ法で形成し、半導体をｐ型半導体とする不純物元素（以下、ｐ型不純物元素という）を島状の結晶質珪素膜２０４〜２０７に添加する。ｐ型不純物元素としては周期表の１３族に属する元素（典型的にはボロンもしくはガリウム）を用いることができる。なお、この保護膜は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【００４４】
また、このとき添加されるｐ型不純物元素の濃度は、１×１０15〜５×１０17atoms/cm3（代表的には１×１０16〜１×１０17atoms/cm3）とすれば良い。この濃度で添加されたｐ型不純物元素はｎチャネル型トランジスタのしきい値電圧の調節に用いられる。
【００４５】
次に、島状の結晶質珪素膜２０４〜２０７の表面を洗浄する。まず、オゾンを含む純水を用いて表面を洗浄する。その際、表面に薄い酸化膜が形成されるため、さらに１％に希釈したフッ酸水溶液を用いて薄い酸化膜を除去する。この処理により島状の結晶質珪素膜２０４〜２０７の表面に付着した汚染物を除去できる。このときオゾンの濃度は６ｍｇ／Ｌ以上とすることが好ましい。これら一連の処理は大気開放することなく行われる。
【００４６】
そして、島状の結晶質珪素膜２０４〜２０７を覆ってゲート絶縁膜２０８を形成する。ゲート絶縁膜２０８としては、１０〜１５０ｎｍ、好ましくは５０〜１００ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では８０ｎｍ厚の窒化酸化珪素膜を用いる。
【００４７】
本実施例では、島状の結晶質珪素膜２０４〜２０７の表面洗浄からゲート絶縁膜２０８の形成までを大気開放することなく行い、半導体膜とゲート絶縁膜の界面における汚染物および界面準位の低減を図っている。この場合、洗浄室とスパッタ室とを少なくとも有したマルチチャンバー方式（もしくはインライン方式）の装置を用いれば良い。
【００４８】
次に、第１の導電膜２０９として３０ｎｍ厚の窒化タンタル膜を形成し、さらに第２の導電膜２１０として３７０ｎｍのタングステン膜を形成する。他にも第１の導電膜としてタングステン膜、第２の導電膜としてアルミニウム合金膜を用いる組み合わせ、または第１の導電膜としてチタン膜、第２の導電膜としてタングステン膜を用いる組み合わせを用いても良い。
【００４９】
これらの金属膜はスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。また、タングステンターゲットの純度を９９．９９９９％とすることで、抵抗率が２０ｍΩｃｍ以下の低抵抗なタングステン膜を形成することができる。
【００５０】
また、前述の半導体２０４〜２０７の表面洗浄から第２の導電膜２１０の形成までを大気開放することなく行うことも可能である。この場合、洗浄室、絶縁膜を形成するスパッタ室および導電膜を形成するスパッタ室を少なくとも有したマルチチャンバー方式（もしくはインライン方式）の装置を用いれば良い。
【００５１】
次に、レジスト２１１a〜２１１eを形成し、第２の導電膜２１０をエッチングする。ここでのエッチング条件は図１（Ｂ）で説明した条件を採用すれば良い。（図２（Ｃ））
【００５２】
これにより第２の導電膜（タングステン膜）２１０が選択的にエッチングされ、第１の導電膜からなる電極２１２〜２１６が形成される。第２の導電膜２１０が選択的にエッチングされる理由は、エッチングガスに酸素が加わることで第１の導電膜（窒化タンタル膜）のエッチングの進行が極端に遅くなるためである。
【００５３】
なお、ここで第１の導電膜２０９を残しておくには理由がある。このとき第１の導電膜をも一緒にエッチングすることは可能であるが、第１の導電膜をエッチングしてしまうと、同工程でゲート絶縁膜２０８もエッチングされて膜減りしてしまう。このときゲート絶縁膜２０８の膜厚が１００ｎｍ以上ならば問題とならないが、それ以下の厚さではその後の工程中にゲート絶縁膜２０８の一部が除去され、その下の半導体膜が露呈し、トランジスタのソース領域もしくはドレイン領域となる半導体膜まで除去されてしまうことが起こりうるからである。
【００５４】
しかしながら、本実施例のように第１の導電膜２０９を残しておくことで上記問題を解決することができる。
【００５５】
次に、レジスト２１１a〜２１１eおよび電極２１２〜２１６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。このときリンは第１の導電膜２０９を貫通して添加される。こうして形成される不純物領域２１７〜２２５にはｎ型不純物元素が１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）の濃度で含む。
【００５６】
次に、レジスト２１１a〜２１１eをマスクとして、第１の導電膜２０９のエッチングを行う。ここでのエッチング条件は図１（Ｃ）で説明した条件を採用すれば良い。こうして、第１の導電膜からなる電極２２６〜２３０が形成される。（図２（Ｄ））
【００５７】
次に、図２（Ｅ）に示すように、レジスト２１１a〜２１１gをそのまま用いて第２の導電膜からなる電極２１２〜２１６を選択的にエッチングする。このエッチング条件は図１（Ｄ）で説明した条件を採用すれば良い。こうして第２のゲート電極２３１〜２３５が形成される。
【００５８】
次に、ｎ型不純物元素（本実施例ではリン）を添加する。この工程では第２のゲート電極２３１〜２３５がマスクとして機能し、第１の導電膜からなる電極２２６〜２３０の一部を貫通してリンが添加され、リンを２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含むｎ型不純物領域２３６〜２４５が形成される。
【００５９】
また、ここでの添加条件は、リンが第１の導電膜およびゲート絶縁膜を貫通して島状の結晶質珪素膜に到達するよう加速電圧を７０〜１２０ｋＶ（本実施例では９０ｋＶ）と高めに設定する。
【００６０】
次に、図３（Ａ）に示すように、第１の導電膜からなる電極２２６〜２３０をエッチングして第１のゲート電極２４６〜２５０を形成する。このエッチング条件は図１（Ｅ）で説明した条件を採用すれば良い。
【００６１】
このとき、第１のゲート電極２４６〜２５０はｎ型不純物領域（ｂ）２３６〜２４５とゲート絶縁膜２０８を介して一部重なるようにエッチングされる。例えば、ｎ型不純物領域（ｂ）２３６は、ゲート絶縁膜２０８を介して第１のゲート電極２４６に重ならない領域２３６aおよび重なる領域２３６bに分けられ、ｎ型不純物領域（ｂ）２３７は、ゲート絶縁膜２０８を介して第１のゲート電極２４６に重ならない領域２３７aおよび重なる領域２３７bに分けられる。
【００６２】
次に、レジスト２５１a、２５１bを形成し、半導体をｐ型半導体にする不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては周期表の１３族に属する元素（代表的にはボロン）を添加すれば良い。ここではボロンが第１のゲート電極２４７、２５０およびゲート絶縁膜２０８を貫通して半導体膜に到達するよう加速電圧を設定する。こうしてｐ型不純物領域２５２〜２５５が形成される。（図３（Ｂ））
【００６３】
次に、図３（Ｃ）に示すように、第１の無機絶縁膜２５６として３０〜１００ｎｍの厚さの窒化珪素膜もしくは窒化酸化珪素膜を形成する。その後、添加されたｎ型不純物元素およびｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール、レーザーアニール、ランプアニールもしくはそれらを併用することができる。
【００６４】
次に、図３（Ｄ）に示すように、窒化珪素膜もしくは窒化酸化珪素膜からなる第２の無機絶縁膜２５７を５０〜２００ｎｍの厚さに形成する。この第２の無機絶縁膜２５７を形成したら、３５０〜４５０℃の温度範囲で加熱処理を行う。なお、第２の無機絶縁膜２５７を形成する前に、水素（Ｈ2）ガスもしくはアンモニア（ＮＨ3）ガスを用いたプラズマ処理を行うことは有効である。
【００６５】
次に、有機絶縁膜２５８として可視光を透過する樹脂膜を１〜２μmの厚さに形成する。樹脂膜としては、ポリイミド膜、ポリアミド膜、アクリル樹脂膜もしくはＢＣＢ（ベンゾシクロブテン）膜を用いれば良い。また、感光性樹脂膜を用いることも可能である。
【００６６】
なお、本実施例では第１の無機絶縁膜２５６、第２の無機絶縁膜２５７および有機絶縁膜２５８の積層膜を総称して層間絶縁膜と呼ぶ。
【００６７】
次に、図４（Ａ）に示すように、有機絶縁膜２５８の上に仕事関数が大きく、可視光に対して透明な酸化物導電膜からなる画素電極（陽極）２５９を８０〜１２０ｎｍの厚さに形成する。本実施例では、酸化亜鉛に酸化ガリウムを添加した酸化物導電膜を形成する。また、他の酸化物導電膜として、酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれらを組み合わせた化合物からなる酸化物導電膜を用いることも可能である。
【００６８】
なお、酸化物導電膜を成膜した後、パターニングを行って画素電極２５９を形成するが、パターニング前に酸化物導電膜の表面の平坦化処理を行うこともできる。平坦化処理は、プラズマ処理でも良いし、ＣＭＰ（ケミカルメカニカルポリッシング）処理でも良い。また、高分子材料（例えばポリビニルアルコール重合体）でこするなどの処理を用いても平坦化は可能である。
【００６９】
次に、層間絶縁膜に対してコンタクトホールを形成し、配線２６０〜２６６を形成する。また、このとき配線２６６は画素電極２５９と接続されるように形成する。なお、本実施例ではこの配線を、下層側から１５０ｎｍのチタン膜、３００ｎｍのチタンを含むアルミニウム膜、１００ｎｍのチタン膜をスパッタ法で連続形成した三層構造の積層膜とする。
【００７０】
このとき、配線２６０、２６２はＣＭＯＳ回路のソース配線、２６１はドレイン配線として機能する。また、配線２６３はスイッチングトランジスタのソース配線、配線２６４はスイッチングトランジスタのドレイン配線である。また、２６５は電流制御トランジスタのソース配線（電流供給線に相当する）、２６６は電流制御トランジスタのドレイン配線であり、画素電極２５９に接続される。
【００７１】
次に、図４（Ｂ）に示すように画素電極上に開口部を有した絶縁膜（以下、バンクという）２６７を形成する。バンク２６７は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。このバンク２６７は画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。また、次に形成する発光層等の有機ＥＬ膜が画素電極２５９の端部に直接触れないようにする目的もある。
【００７２】
なお、バンク２６７は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。バンク２６７の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げると、成膜時の静電気の発生を抑制することができる。その場合、バンク２６７の材料となる絶縁膜の抵抗率が１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【００７３】
また、バンク２６７にカーボン粒子や金属粒子を添加すると光吸収性が高まり、透過率が低下する。即ち、発光装置の外部からの光が吸収されるのでＥＬ素子の陰極面に外部の景色が映り込むといった不具合を避けることができる。
【００７４】
次に、ＥＬ層２６８を蒸着法により形成する。なお、本実施例では、正孔注入層および発光層の積層体をＥＬ層と呼んでいる。即ち、発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。本実施例では、公知の発光層、正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を用いることが可能である。
【００７５】
本実施例では、まず正孔注入層として銅フタロシアニン（ＣｕＰｃ）膜を２０ｎｍの厚さに成膜し、さらに発光層としてアルミキノリラト錯体（Ａｌｑ3）を８０ｎｍの厚さに形成する。また、発光層に対して発光中心となるドーパント（代表的には蛍光色素）を共蒸着により添加しても良い。
【００７６】
次に、ＥＬ層２６８を形成したら、仕事関数の小さい導電膜からなる陰極２６９を３００ｎｍの厚さに形成する。仕事関数の小さい導電膜としては、周期表の１族もしくは２族に属する元素を含む導電膜を用いれば良い。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【００７７】
こうして画素電極（陽極）２５９、ＥＬ層２６８および陰極２６９を含むＥＬ素子２７０が形成される。
【００７８】
なお、陰極２６９を形成した後、ＥＬ素子２７０を完全に覆うようにしてパッシベーション膜２７１を設けることは有効である。パッシベーション膜２７１としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【００７９】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層２６８の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ層２６８の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にＥＬ層２６８が酸化するといった問題を防止できる。
【００８０】
さらに、少なくとも画素部を囲むように基板２０１（もしくは下地膜２０２）上に、シール材（図示せず）を設け、カバー材２７２を貼り合わせる。シール材５６９としては脱ガスが少なく水や酸素を透過しにくい紫外線硬化樹脂を用いれば良い。また、空隙２７３は不活性ガス（窒素ガスもしくは希ガス）、樹脂（紫外線硬化樹脂もしくはエポキシ樹脂）または不活性液体で充填すれば良い。
【００８１】
また、空隙２７３に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、カバー材２７２はガラス基板、金属基板（好ましくはステンレス基板）、セラミックス基板もしくはプラスチック基板（プラスチックフィルムを含む）を用いれば良い。なお、プラスチック基板を用いる場合、表面および裏面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を設けて酸素や水の透過を防ぐことが好ましい。
【００８２】
こうして図４（Ｂ）に示すような構造の発光装置が完成する。なお、バンク２６７を形成した後、パッシベーション膜２７１を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材２７２を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【００８３】
こうして、ガラス基板２０１上にｎチャネル型トランジスタ６０１、ｐチャネル型トランジスタ６０２、スイッチングトランジスタ（映像データ信号を画素内に伝送するスイッチング素子として機能するトランジスタ）６０３および電流制御トランジスタ（ＥＬ素子に流れる電流を制御する電流制御素子として機能するトランジスタ）６０４が形成される。
【００８４】
このとき駆動回路は基本回路としてｎチャネル型トランジスタ６０１とｐチャネル型トランジスタ６０２とを相補的に組み合わせたＣＭＯＳ回路を含む。また、画素部はスイッチングトランジスタ６０３および電流制御トランジスタ６０４を含む複数の画素により形成されている。
【００８５】
ここまでの製造工程で必要としたフォトリソグラフィ工程は７回であり、一般的なアクティブマトリクス型発光装置よりも少ない。即ち、トランジスタの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【００８６】
さらに、図３（Ａ）を用いて説明したように、第１のゲート電極にゲート絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型トランジスタを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【００８７】
さらに、ＥＬ素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図５（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図２〜図４で用いた符号を引用する。
【００８８】
図５（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図、図５（Ｂ）は図５（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された５０１は画素部、５０２はソース側駆動回路、５０３はゲート側駆動回路である。また、５０４はカバー材、５０５は第１シール材、５０６は第２シール材である。
【００８９】
なお、５０７はソース側駆動回路５０２及びゲート側駆動回路５０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）５０８からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【００９０】
次に、断面構造について図５（Ｂ）を用いて説明する。ガラス基板２０１の上方には画素部５０１、ソース側駆動回路５０２が形成されており、画素部５０１は電流制御用トランジスタ６０４とそのドレインに電気的に接続された画素電極２５９を含む複数の画素により形成される。また、ソース側駆動回路５０２はｎチャネル型トランジスタ６０１とｐチャネル型トランジスタ６０２とを組み合わせたＣＭＯＳ回路（図４（Ｂ）参照）を用いて形成される。なお、ガラス基板２０１に偏光板（代表的には円偏光板）を貼り付けても良い。
【００９１】
画素電極２５９はＥＬ素子の陽極として機能する。また、画素電極２５９の両端にはバンク２６７が形成され、画素電極２５９上にはＥＬ層２６８およびＥＬ素子の陰極２６９が形成される。陰極２６９は全画素に共通の配線としても機能し、接続配線５０７を経由してＦＰＣ５０８に電気的に接続されている。さらに、画素部５０１及びソース側駆動回路５０２に含まれる素子は全てパッシベーション膜２７１で覆われている。
【００９２】
また、第１シール材５０５によりカバー材５０４が貼り合わされている。なお、カバー材５０４とＥＬ素子との間隔を確保するためにスペーサを設けても良い。そして、第１シール材５０５の内側には空隙２７３が形成されている。なお、第１シール材５０５は水分や酸素を透過しない材料であることが望ましい。さらに、空隙２７３の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を設けることは有効である。
【００９３】
なお、カバー材５０４の表面および裏面には保護膜として炭素膜（具体的にはダイヤモンドライクカーボン膜）５０９a、５０９bを２〜３０ｎｍの厚さに設けると良い。このような炭素膜は、酸素および水の侵入を防ぐとともにカバー材５０４の表面を機械的に保護する役割をもつ。
【００９４】
また、カバー材５０４を接着した後、第１シール材５０５の露呈面を覆うように第２シール材５０６を設けている。第２シール材５０６は第１シール材５０５と同じ材料を用いることができる。
【００９５】
以上のような構造でＥＬ素子を封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【００９６】
なお、図５（Ａ）、（Ｂ）に示したように、同一の基板上に画素部および駆動回路を有しＦＰＣまで取り付けられた発光装置を、本明細書中では特に駆動回路内蔵型発光装置と呼ぶ。
【００９７】
また、本実施例を実施して作製された発光装置は、デジタル信号により動作させることもアナログ信号により動作させることも可能である。
【００９８】
〔実施例２〕
本実施例では、実施例１と異なる作製工程によりアクティブマトリクス型発光装置を作製する例を示す。説明には図６を用いる。
【００９９】
まず、実施例１の作製工程に従って、図２（Ｃ）の工程までを行う。その状態を図６（Ａ）に示す。本実施例では、第１の導電膜２０９と第２の導電膜２１０の選択比を実施例１よりも小さくして第２の導電膜２１０をエッチングする。この場合、図２（Ｃ）のエッチング工程において酸素ガスの流量を５．０×１０-6〜８．０×１０-6ｍ3/ｍｉｎとすると良い。
【０１００】
このようにすると、第１の導電膜２０９のうち、第２の導電膜からなる電極２１２〜２１６に隠されていない部分は若干エッチングされて膜減りが起こる。本実施例ではこの状態でｎ型不純物元素（本実施例ではリン）を添加し、ｎ型不純物領域（ａ）２１７〜２２５を形成する。添加条件は図２（Ｃ）の工程に従えば良い。
【０１０１】
次に、実施例１の図２（Ｅ）のエッチング条件に従って第２の導電膜からなる電極２１２〜２１６をエッチングし、第２のゲート電極６０１〜６０５を形成する。この工程において、第１の導電膜２０９のうち、図６（Ａ）の工程で膜減りした部分は除去されてなくなり、第１の導電膜からなる電極６０６〜６１０が残存する。（図６（Ｂ））
【０１０２】
次に、この状態で再びｎ型不純物元素を図２（Ｅ）と同様の条件で行い、ｎ型不純物領域（ｂ）６１１〜６２０を形成する。（図６（Ｃ））
【０１０３】
次に、図３（Ａ）と同様のエッチング条件で第１の導電膜からなる電極６０６〜６１０をエッチングし、第１のゲート電極６２１〜６２５を形成する。このとき、ｎ型不純物領域（ｂ）６１１はゲート絶縁膜を介して第１のゲート電極６２１に重ならない領域６１１aおよび重なる領域６１１bに分けられ、ｎ型不純物領域（ｂ）６１２はゲート絶縁膜を介して第１のゲート電極６２１に重ならない領域６１２aおよび重なる領域６１２bに分けられる。（図６（Ｄ））
【０１０４】
この後の工程は、図３（Ｂ）以降の工程に従って行えば、図４（Ｂ）に示すアクティブマトリクス型発光装置が完成する。本実施例によれば、ゲート絶縁膜の膜減りを抑えることができるため、ゲート絶縁膜の膜厚が５０〜１００ｎｍと薄くなった場合において有効である。なお、本実施例は実施例１の作製工程の一部を変更したものであり、本実施例で説明した以外の構成は実施例１の構成を引用することが可能である。
【０１０５】
〔実施例３〕
本実施例では、実施例１と異なる作製工程によりアクティブマトリクス型発光装置を作製する例を示す。説明には図７を用いる。
【０１０６】
まず、実施例１の作製工程に従って、図２（Ｃ）の工程までを行う。その状態を図７（Ａ）に示す。次に、実施例１の図２（Ｅ）のエッチング条件に従って第２の導電膜からなる電極２１２〜２１６をエッチングし、第２のゲート電極７０１〜７０５を形成する。（図７（Ｂ））
【０１０７】
次に、この状態で再びｎ型不純物元素を図２（Ｅ）と同様の条件で行い、ｎ型不純物領域（ｂ）７０６〜７１５を形成する。
【０１０８】
次に、図３（Ａ）と同様のエッチング条件で第１の導電膜２０９をエッチングし、第１のゲート電極７１６〜７２０を形成する。このとき、ｎ型不純物領域（ｂ）７０６はゲート絶縁膜を介して第１のゲート電極７１６に重ならない領域７０６aおよび重なる領域７０６bに分けられ、ｎ型不純物領域（ｂ）７０７はゲート絶縁膜を介して第１のゲート電極７１６に重ならない領域７０７aおよび重なる領域７０７bに分けられる。（図７（Ｃ））
【０１０９】
この後の工程は、図３（Ｂ）以降の工程に従って行えば、図４（Ｂ）に示すアクティブマトリクス型発光装置が完成する。本実施例によれば、ゲート絶縁膜の膜減りを極力抑えることができるため、ゲート絶縁膜の膜厚が５０〜１００ｎｍと薄くなった場合において有効である。なお、本実施例は実施例１の作製工程の一部を変更したものであり、本実施例で説明した以外の構成は実施例１の構成を引用することが可能である。
【０１１０】
〔実施例４〕
本実施例では、結晶質半導体膜の作製方法を実施例１と異なる手段とした場合の例について説明する。説明には図８、図９を用いる。
【０１１１】
まず、ガラス基板８０１を用意し、その上に１００ｎｍ厚の第１の窒化酸化珪素膜８０２a、２００ｎｍ厚の第２の窒化酸化珪素膜８０２bおよび５０ｎｍ厚の非晶質珪素膜８０３を形成する。このとき第１の窒化珪素膜８０２aに含まれる窒素の濃度は第２の窒化珪素膜８０２bに含まれる窒素の濃度よりも高くしておくことが好ましい。（図８（Ａ））
【０１１２】
次に、非晶質珪素膜８０３に対してプラズマ処理によりニッケル（Ｎｉ）を添加する。ニッケルの添加方法は、電極としてニッケル電極を用いて窒素ガス、アンモニアガス、水素ガスもしくは希ガスのプラズマを形成すれば良い。なお、ニッケルの代わりに、パラジウム、コバルト、白金、銅、イリジウムもしくはゲルマニウムを用いることも可能である。こうしてニッケルの添加された非晶質珪素膜８０４が得られる。（図８（Ｂ））
【０１１３】
次に、保護膜８０５として５０〜１５０ｎｍの厚さの酸化珪素膜を形成する。その後、４００〜５００℃のファーネスアニールにより非晶質珪素膜８０４中の水素を脱離させ、そのまま５５０〜６５０℃のファーネスアニールにより非晶質珪素膜８０４の結晶化を行う。この結晶化工程により結晶質珪素膜８０６が形成される。（図８（Ｃ））
【０１１４】
なお、本実施例では、第１の窒化珪素膜８０２aの形成、第２の窒化珪素膜８０２bの形成、非晶質珪素膜８０３の形成、ニッケルのプラズマ処理および保護膜８０５の形成までの一連の工程を、同一の装置内で連続的に行う。そのためには、各成膜室およびプラズマ処理室を備えたマルチチャンバー方式（クラスターツール方式）の装置を用いれば良い。
【０１１５】
次に、保護膜８０５の上から結晶質珪素膜８０６中にｐ型不純物元素（本実施例ではボロン）を添加する。このとき添加されるボロンの濃度は１×１０15〜１×１０18atoms/cm3とすれば良い。こうして１×１０15〜１×１０18atoms/cm3の濃度でボロンが添加された結晶質珪素膜８０７が得られる。ここで添加されるボロンはトランジスタのしきい値電圧を調節するための不純物元素である。
【０１１６】
また、保護膜８０５を設けておくことで微妙な濃度調整を行うことも可能となる。なお、本実施例では、結晶質珪素膜８０６全体にボロンを添加する例を示しているが、マスクを用いて部分的に添加しても良い。また、ｎ型不純物元素を添加しても良いし、ｎ型不純物元素およびｐ型不純物元素を添加しても良い。
【０１１７】
次に、保護膜８０５を除去し、露呈した結晶質珪素膜８０７に対してレーザーアニールを行う。レーザーとしては、固体レーザー（代表的にはＮｄ：ＹＡＧレーザー）もしくはエキシマレーザーを用いれば良い。このレーザーアニールにより結晶性が改善された結晶質珪素膜８０８が得られる。
【０１１８】
なお、上記ファーネスアニールによる結晶化工程、ｐ型不純物元素の添加工程およびレーザーアニール工程の順序は入れ替えた工程を行うこともできる。例えば、ｐ型不純物元素の添加工程はファーネスアニールによる結晶化工程の前に行っても良いし、レーザーアニール工程の後に行っても良い。
【０１１９】
以上のようにして結晶質珪素膜８０８が得られたら、この後は実施例１の図２（Ｂ）以降の工程に従ってアクティブマトリクス型発光装置を作製すれば良い。ただし、本実施例を実施した場合、活性層となる結晶質珪素膜中に、ニッケル、パラジウム、コバルト、白金、銅もしくはイリジウムといった金属元素が含まれることになる。このような金属元素はシリサイド化してリーク電流のパスとなりうる可能性もあるため、極力除去しておくことが望ましい。
【０１２０】
そこで、本実施例ではリンによるニッケルのゲッタリング作用を用いて結晶質珪素膜中のニッケルを低減している。そのためには、図３（Ｃ）に示す活性化工程の温度を５００〜６００℃と高めに設定すれば良い。その様子を図９に示す。
【０１２１】
５００〜６００℃の温度範囲で活性化工程を行うと、同時にニッケルが図９の矢印の方向に移動し、リンが添加された領域に捕獲（ゲッタリング）される。そのため、９０１〜９０５で示される領域（トランジスタのチャネル形成領域）におけるニッケル濃度は、ＳＩＭＳ（質量二次イオン分析）による測定で１×１０17atoms/cm3以下にまで低減される。
【０１２２】
本実施例の構成に従って作製されたトランジスタは、活性層（特にチャネル形成領域）の結晶性に優れており、高い電界効果移動度、小さいサブスレッショルド係数を示す。従って、動作速度の速いトランジスタを形成することができる。
【０１２３】
なお、本実施例の構成は、実施例１〜実施例３のいずれの構成とも組み合わせて実施することが可能である。
【０１２４】
〔実施例５〕
本実施例では、実施例１と異なる作製方法でアクティブマトリクス型発光装置を作製した場合について説明する。
【０１２５】
実施例１では、第１の無機絶縁膜２５６の形成工程、活性化工程、第２の無機絶縁膜２５７の形成工程、３５０〜４５０℃の加熱処理工程の順で行われているが、この順序は入れ替えることも可能である。
【０１２６】
まず、第１の無機絶縁膜２５６の形成工程、第２の無機絶縁膜２５７の形成工程、活性化工程、３５０〜４５０℃の加熱処理工程の順序とすることができる。
【０１２７】
また、第１の無機絶縁膜２５６の形成工程を省略し、第２の無機絶縁膜２５７の形成工程、活性化工程、３５０〜４５０℃の加熱処理工程の順序とすることができる。
【０１２８】
また、第１の無機絶縁膜２５６の形成工程を省略し、活性化工程、第２の無機絶縁膜２５７の形成、３５０〜４５０℃の加熱処理の順序とすることができる。
【０１２９】
なお、本実施例の構成は、実施例１〜実施例４のいずれの構成とも組み合わせて実施することが可能である。
【０１３０】
〔実施例６〕
本実施例では、発光層として一重項励起子（シングレット）により発光する有機化合物（以下、シングレット化合物という）および三重項励起子（トリプレット）により発光する有機化合物（以下、トリプレット化合物という）を併用する例について説明する。なお、シングレット化合物とは一重項励起のみを経由して発光する化合物を指し、トリプレット化合物とは三重項励起を経由して発光する化合物を指す。
【０１３１】
トリプレット化合物は、としては以下の論文に記載の有機化合物が代表的な材料として挙げられる。
（１）T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.
（２）M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.
この論文には次の式で示される有機化合物が開示されている。
（３）M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.
（４）T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.
【０１３２】
また、本発明者は、上記論文に記載された発光性材料だけでなく、次の分子式で表される発光性材料（具体的には金属錯体もしくは有機化合物）を用いることが可能であると考えている。
【０１３３】
【式１】
【０１３４】
【式２】
【０１３５】
上記分子式において、Ｍは周期表の８〜１０族に属する元素である。上記論文では、白金、イリジウムが用いられている。また、本発明者はニッケル、コバルトもしくはパラジウムは、白金やイリジウムに比べて安価であるため、発光装置の製造コストを低減する上で好ましいと考えている。特に、ニッケルは錯体を形成しやすいため、生産性も高く好ましい。
【０１３６】
上記トリプレット化合物は、シングレット化合物よりも発光効率が高く、同じ発光輝度を得るにも動作電圧（ＥＬ素子を発光させるに要する電圧）を低くすることが可能である。本実施例ではこの特徴を利用する。
【０１３７】
本実施例のアクティブマトリクス型発光装置における画素部の断面構造を図１０に示す。図１０において、１０は絶縁体、１１は図４（Ｂ）の電流制御トランジスタ６０４、１２は画素電極（陽極）、１３はバンク、１４は公知の正孔注入層、１５は赤色に発光する発光層、１６は緑色に発光する発光層、１７は青色に発光する発光層、１８は公知の電子輸送層、１９は陰極である。
【０１３８】
このとき本実施例では、赤色に発光する発光層１５としてトリプレット化合物を用い、緑色に発光する発光層１６および青色に発光する発光層１７としてシングレット化合物を用いる。即ち、シングレット化合物を用いたＥＬ素子は緑色もしくは青色に発光するＥＬ素子であり、前記トリプレット化合物を用いたＥＬ素子は赤色に発光するＥＬ素子である。
【０１３９】
低分子の有機化合物を発光層として用いる場合、現状では赤色に発光する発光層の寿命が他の色に発光する発光層よりも短い。これは発光効率が他の色よりも劣るため、他の色と同じ発光輝度を得るためには動作電圧を高く設定しなければならず、その分劣化の進行も早いためである。
【０１４０】
しかしながら、本実施例では赤色に発光する発光層１５として発光効率の高いトリプレット化合物を用いているため、緑色に発光する発光層１６や青色に発光する発光層１７と同じ発光輝度を得ながらも動作電圧を揃えることが可能である。従って、赤色に発光する発光層１５の劣化が極端に早まることはなく、色ずれ等の問題を起こさずにカラー表示を行うことが可能となる。また、動作電圧を低く抑えることができることは、トランジスタの耐圧のマージンを低く設定できる点からも好ましいことである。
【０１４１】
なお、本実施例では、赤色に発光する発光層１５としてトリプレット化合物を用いた例を示しているが、さらに緑色に発光する発光層１６もしくは青色に発光する発光層１７にトリプレット化合物を用いることも可能である。
【０１４２】
次に、本実施例を実施した場合における画素部の回路構成を図１１に示す。なお、ここでは赤色に発光するＥＬ素子を含む画素（画素（赤））２０a、緑色に発光するＥＬ素子を含む画素（画素（緑））２０bおよび青色に発光するＥＬ素子を含む画素（画素（青））２０cの三つを図示しているが、いずれも回路構成は同一である。
【０１４３】
図１１（Ａ）において、２１はゲート配線、２２a〜２２cはソース配線（データ配線）、２３a〜２３cは電流供給線である。電流供給線２３a〜２３cはＥＬ素子の動作電圧を決定する配線であり、赤色発光の画素２０a、緑色発光の画素２０bおよび青色発光の画素２０cのいずれの画素においても同じ電圧が印加される。従って、配線の線幅（太さ）も全て同一設計で良い。
【０１４４】
また、２４a〜２４cはスイッチングトランジスタであり、ここではｎチャネル型トランジスタで形成されている。なお、ここではソース領域とドレイン領域との間に二つのチャネル形成領域を有した構造を例示しているが、二つ以上もしくは一つであっても構わない。
【０１４５】
また、２５a〜２５cは電流制御トランジスタであり、ゲートはスイッチングトランジスタ２４a〜２４cのいずれかに、ソースは電流供給線２３a〜２３cのいずれかに、ドレインはＥＬ素子２６a〜２６cのいずれかに接続される。なお、２７a〜２７cはコンデンサであり、各々電流供給線２５a〜２５cのゲートに印加される電圧を保持する。但し、コンデンサ２７a〜２７cは省略することも可能である。
【０１４６】
なお、図１１（Ａ）ではｎチャネル型トランジスタからなるスイッチングトランジスタ２４a〜２４cおよびｐチャネル型トランジスタからなる電流制御トランジスタ２５a〜２５cを設けた例を示しているが、図１１（Ｂ）に示すように、画素（赤）３０a、画素（緑）３０bおよび画素（青）３０cの各々に、ｐチャネル型トランジスタからなるスイッチングトランジスタ２８a〜２８cおよびｎチャネル型トランジスタからなる電流制御トランジスタ２９a〜２９cを設けることも可能である。
【０１４７】
さらに、図１１（Ａ）、（Ｂ）では一つの画素内に二つのトランジスタを設けた例を示しているが、トランジスタの個数は二つ以上（代表的には三つ〜六つ）であっても良い。その場合においても、ｎチャネル型トランジスタとｐチャネル型トランジスタとをどのように組み合わせて設けても構わない。
【０１４８】
本実施例では、ＥＬ素子２６aが赤色発光のＥＬ素子であり、発光層としてトリプレット化合物を用いている。また、ＥＬ素子２６bが緑色発光のＥＬ素子、ＥＬ素子２６cが青色発光のＥＬ素子であり、いずれも発光層としてシングレット化合物を用いている。
【０１４９】
こうしてトリプレット化合物とシングレット化合物を使い分けることでＥＬ素子２６a〜２６cの動作電圧をすべて同一（１０Ｖ以下、好ましくは３〜１０Ｖ）とすることが可能となる。従って、発光装置に必要な電源を例えば３Ｖもしくは５Ｖで統一することができるため、回路設計が容易となる利点がある。
【０１５０】
なお、本実施例の構成は、実施例１〜実施例５のいずれの構成とも組み合わせて実施することが可能である。
【０１５１】
〔実施例７〕
本実施例では、画素部および駆動回路をすべてｎチャネル型トランジスタで形成した場合について説明する。なお、ｎチャネル型トランジスタの製造工程は実施例１に従えば良いので説明は省略する。
【０１５２】
本実施例の発光装置の断面構造を図１２に示す。なお、基本的な構造は実施例１に示した図４（Ｂ）の断面構造と同じであるため、ここでは相違点のみを説明することとする。
【０１５３】
本実施例では、図４（Ｂ）のｐチャネル型トランジスタ６０２の代わりにｎチャネル型トランジスタ１２０１が設けられ、電流制御トランジスタ６０４の代わりにｎチャネル型トランジスタからなる電流制御トランジスタ１２０２が設けられている。
【０１５４】
また、電流制御トランジスタ１２０２のドレインに接続された配線２６６はＥＬ素子の陰極として機能し、その上にＥＬ層１２０３、酸化物導電膜からなる陽極１２０４、パッシベーション膜１２０５が設けられている。このとき配線２６６は周期表の１族もしくは２族に属する元素を含む金属膜で形成されるか、少なくともＥＬ層１２０３と接する面が、周期表の１族もしくは２族に属する元素を含む金属膜で形成されることが望ましい。
【０１５５】
また、本実施例で用いるｎチャネル型トランジスタはすべてエンハンスメント型トランジスタであっても良いし、すべてデプレッション型トランジスタであっても良い。勿論、両者を作り分けて組み合わせて用いることも可能である。
【０１５６】
ここで画素の回路構成を図１３に示す。なお、図１１と同一の符号を付した部分については図１１の説明を参照すれば良い。
【０１５７】
図１３に示すように、画素（赤）３５a、画素（緑）３５b、画素（青）３５cの各々に設けられたスイッチングトランジスタ２４a〜２４cおよび電流制御トランジスタ３５a〜３５cはすべてｎチャネル型トランジスタで形成されている。
【０１５８】
本実施例の構成によれば、実施例１の発光装置の製造工程においてｐチャネル型トランジスタを形成するためのフォトリソグラフィ工程、画素電極（陽極）を形成するためのフォトリソグラフィ工程を省略することができるため、さらに製造工程を簡略化することが可能である。
【０１５９】
なお、本実施例の構成は実施例１〜実施例６のいずれの構成とも組み合わせて実施することが可能である。
【０１６０】
〔実施例８〕
本実施例では、画素部および駆動回路をすべてｐチャネル型トランジスタで形成した場合について説明する。本実施例の発光装置の断面構造を図１４に示す。なお、実施例１に示した図４（Ｂ）と同一の符号を付してある部分は実施例１の説明を参照すれば良い。
【０１６１】
本実施例では、駆動回路がｐチャネル型トランジスタ１４０１およびｐチャネル型トランジスタ１４０２で形成されるＰＭＯＳ回路で形成され、画素部がｐチャネル型トランジスタからなるスイッチングトランジスタ１４０３およびｐチャネル型トランジスタからなる電流制御トランジスタ１４０４を有している。なお、ｐチャネル型トランジスタ１４０１の活性層は、ソース領域４１、ドレイン領域４２、ＬＤＤ領域４３a、４３bおよびチャネル形成領域４４を含む。活性層の構成は、ｐチャネル型トランジスタ１４０２、スイッチングトランジスタ１４０３、電流制御トランジスタ１４０４も同様である。
【０１６２】
ここで本実施例のｐチャネル型トランジスタの製造工程について図１５を用いて説明する。まず、実施例１の製造工程に従って図２（Ｂ）の工程まで行う。
【０１６３】
次に、レジスト２１１a〜２１１eを用いて第２の導電膜からなる電極２１２〜２１６を形成する。そして、レジスト２１１a〜２１１eおよび第２の導電膜からなる電極２１２〜２１６をマスクとして周期表の１３族に属する元素（本実施例ではボロン）を半導体膜に添加し、１×１０20〜１×１０21atoms/cm3の濃度でボロンを含む領域（以下、ｐ型不純物領域（ａ）という）３０１〜３０９を形成する。（図１５（Ａ））
【０１６４】
次に、レジスト２１１a〜２１１eを用いて第２の導電膜からなる電極２１２〜２１６を図１（Ｄ）と同様のエッチング条件でエッチングし、第２のゲート電極３１０〜３１４を形成する。（図１５（Ｂ））
【０１６５】
次に、レジスト２１１a〜２１１eおよび第２のゲート電極３１０〜３１４をマスクとして第１の導電膜２０９を図１（Ｃ）と同様のエッチング条件でエッチングし、第１のゲート電極３１５〜３１９を形成する。
【０１６６】
そして、レジスト２１１a〜２１１eおよび第２のゲート電極３１０〜３１４をマスクとして周期表の１３族に属する元素（本実施例ではボロン）を半導体膜に添加し、１×１０16〜１×１０19atoms/cm3（代表的には１×１０17〜１×１０18atoms/cm3）の濃度でボロンを含む領域（以下、ｐ型不純物領域（ｂ）という）３２０〜３２９を形成する。（図１５（Ｃ））
【０１６７】
この後の工程は実施例１の図３（Ｃ）以降の工程に従えば良い。以上のような工程により図１４に示す構造の発光装置を形成することができる。
【０１６８】
また、本実施例で用いるｐチャネル型トランジスタはすべてエンハンスメント型トランジスタであっても良いし、すべてデプレッション型トランジスタであっても良い。勿論、両者を作り分けて組み合わせて用いることも可能である。
【０１６９】
ここで画素の回路構成を図１６に示す。なお、図１１と同一の符号を付した部分については図１１の説明を参照すれば良い。
【０１７０】
図１６に示すように、画素（赤）５０a、画素（緑）５０b、画素（青）５０cの各々に設けられたスイッチングトランジスタ５１a〜５１cおよび電流制御トランジスタ５２a〜５２cはすべてｐチャネル型トランジスタで形成される。
【０１７１】
本実施例の構成によれば、実施例１の発光装置の製造工程において１回のフォトリソグラフィ工程を省略することができるため、実施例１よりも製造工程を簡略化することが可能である。
【０１７２】
なお、本実施例の構成は実施例１〜実施例６のいずれの構成とも組み合わせて実施することが可能である。
【０１７３】
〔実施例９〕
本発明のアクティブマトリクス型の発光装置は、半導体素子としてＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いることもできる。その場合、半導体基板（典型的にはシリコンウエハ）に公知の方法で形成されたＭＯＳトランジスタを用いれば良い。
【０１７４】
なお、本実施例の構成は、実施例１〜３、５〜８の構成と組み合わせて実施することが可能である。
【０１７５】
〔実施例１０〕
実施例１において、図５に示した駆動回路内蔵型発光装置は、同一の絶縁体上に画素部および駆動回路が一体形成された例であるが、駆動回路を外付けＩＣ（集積回路）で設けることも可能である。このような場合、構造は図１７（Ａ）のようになる。
【０１７６】
図１７（Ａ）に示すモジュールは、アクティブマトリクス基板６０（画素部６１、配線６２a、６２bを含む）にＦＰＣ６３が取り付けられ、そのＦＰＣ６３を介してプリント配線板６４が取り付けられている。ここでプリント配線板６４の機能ブロック図を図１７（Ｂ）に示す。
【０１７７】
図１７（Ｂ）に示すように、プリント配線板６４の内部には少なくともＩ／Ｏポート（入力もしくは出力部ともいう）６５、６８、ソース側駆動回路６６およびゲート側駆動回路６７として機能するＩＣが設けられている。
【０１７８】
このように、基板面に画素部が形成されたアクティブマトリクス基板にＦＰＣが取り付けられ、そのＦＰＣを介して駆動回路としての機能を有するプリント配線板が取り付けられた構成のモジュールを、本明細書では特に駆動回路外付け型発光モジュールと呼ぶことにする。
【０１７９】
また、図１８（Ａ）に示すモジュールは、駆動回路内蔵型発光装置７０（画素部７１、ソース側駆動回路７２、ゲート側駆動回路７３、配線７２a、７３aを含む）にＦＰＣ７４が取り付けられ、そのＦＰＣ７４を介してプリント配線板７５が取り付けられている。ここでプリント配線板７５の機能ブロック図を図１８（Ｂ）に示す。
【０１８０】
図１８（Ｂ）に示すように、プリント配線板７５の内部には少なくともＩ／Ｏポート７６、７９、コントロール部７７として機能するＩＣが設けられている。なお、ここではメモリ部７８が設けられているが、必ずしも必要ではない。また、コントロール部７７は、駆動回路の制御、映像データの補正などをコントロールするための機能を有した部位である。
【０１８１】
このように、基板面に画素部および駆動回路が形成された駆動回路内蔵型発光装置にコントローラーとしての機能を有するプリント配線板が取り付けられた構成のモジュールを、本明細書では特にコントローラー外付け型発光モジュールと呼ぶことにする。
【０１８２】
〔実施例１１〕
本発明を実施して形成された発光装置（実施例１０に示した形態のモジュールも含む）は様々な電気器具に内蔵され、画素部は映像表示部として用いられる。本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響機器、ノート型パーソナルコンピュータ、ゲーム機器、携帯機器（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍）、記録媒体を備えた画像再生装置などが挙げられる。それら電気器具の具体例を図１９、図２０に示す。
【０１８３】
図１９（Ａ）はＥＬディスプレイであり、筐体２００１、支持台２００２、表示部２００３を含む。本発明の発光装置は表示部２００３に用いることができる。表示部２００３にＥＬ素子を有した発光装置を用いる場合、ＥＬ素子が自発光型であるためバックライトが必要なく薄い表示部とすることができる。
【０１８４】
図１９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０１８５】
図１９（Ｃ）はデジタルカメラであり、本体２２０１、表示部２２０２、接眼部２２０３、操作スイッチ２２０４を含む。本発明の発光装置もしくは液晶表示装置は表示部２２０２に用いることができる。
【０１８６】
図１９（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明の発光装置はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には、ＣＤ再生装置、ゲーム機器なども含まれうる。
【０１８７】
図１９（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、表示部２４０２、受像部２４０３、操作スイッチ２４０４、メモリスロット２４０５を含む。本発明の発光装置は表示部２４０２に用いることができる。この携帯型コンピュータはフラッシュメモリや不揮発性メモリを集積化した記録媒体に情報を記録したり、それを再生したりすることができる。
【０１８８】
図１９（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４を含む。本発明の発光装置は表示部２５０３に用いることができる。
【０１８９】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。表示部にＥＬ素子を有した発光装置を用いた場合、ＥＬ素子の応答速度が非常に高いため遅れのない動画表示が可能となる。
【０１９０】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響機器のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１９１】
ここで図２０（Ａ）は携帯電話であり、キー操作を行う部位（操作部）２６０１、情報表示を行う部位（情報表示部）２６０２であり、操作部２６０１および情報表示部２６０２は連結部２６０３で連結している。また、操作部２６０１には音声入力部２６０４、操作キー２６０５が設けられ、情報表示部２６０２には音声出力部２６０６、表示部２６０７が設けられている。
【０１９２】
本発明の発光装置は表示部２６０７に用いることができる。なお、表示部２６０７に発光装置を用いる場合、黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１９３】
図２０（Ａ）に示した携帯電話の場合、表示部２６０４に用いた発光装置にＣＭＯＳ回路でセンサ（ＣＭＯＳセンサ）を内蔵させ、指紋もしくは手相を読みとることで使用者を認証する認証システム用端末として用いることもできる。また、外部の明るさ（照度）を読みとり、設定されたコントラストで情報表示が可能となるように発光させることもできる。
【０１９４】
さらに、操作スイッチ２６０５を使用している時に輝度を下げ、操作スイッチの使用が終わったら輝度を上げることで低消費電力化することができる。また、着信した時に表示部２６０４の輝度を上げ、通話中は輝度を下げることによっても低消費電力化することができる。また、継続的に使用している場合に、リセットしない限り時間制御で表示がオフになるような機能を持たせることで低消費電力化を図ることもできる。なお、これらはマニュアル制御であっても良い。
【０１９５】
また、図２０（Ｂ）は車載用オーディオであり、筐体２７０１、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明の発光装置は表示部２７０２に用いることができる。また、本実施例では音響機器の例として車載用オーディオ（カーオーディオ）を示すが、据え置き型のオーディオ（オーディオコンポーネント）に用いても良い。なお、表示部２７０４に発光装置を用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えられる。
【０１９６】
さらに、以上に示した電気器具は、表示部に用いた発光装置に光センサを内蔵させ、使用環境の明るさを検知する手段を設けることもできる。表示部に発光装置を用いる場合、使用環境の明るさに応じて発光輝度を変調させるような機能を持たせることもできる。
【０１９７】
具体的には表示部に用いた発光装置にＣＭＯＳ回路で形成したイメージセンサ（面状、線状もしくは点状のセンサ）を設けたり、本体もしくは筐体にＣＣＤ（Charge Coupled Device）を設けることで実施できる。使用者は使用環境の明るさに比べてコントラスト比で１００〜１５０の明るさを確保できれば問題なく画像もしくは文字情報を認識できる。即ち、使用環境が明るい場合は画像の輝度を上げて見やすくし、使用環境が暗い場合は画像の輝度を抑えて消費電力を抑えるといったことが可能である。
【０１９８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜１０のいずれの構成を含む発光装置もしくはモジュールを用いても良い。
【０１９９】
【発明の効果】
本発明を実施することにより、高い歩留まり且つ低いコストで発光装置を製造することができ、安価な発光装置を提供することができる。また、安価な発光装置を表示部に用いることで安価な電気器具を提供することが可能となる。
【図面の簡単な説明】
【図１】 ｎチャネル型トランジスタの製造工程を示す図。
【図２】 発光装置の製造工程を示す図。
【図３】 発光装置の製造工程を示す図。
【図４】 発光装置の製造工程を示す図。
【図５】 発光装置の上面構造および断面構造を示す図。
【図６】 発光装置の製造工程を示す図。
【図７】 発光装置の製造工程を示す図。
【図８】 発光装置の製造工程を示す図。
【図９】 発光装置の製造工程を示す図。
【図１０】 発光装置の断面構造を示す図。
【図１１】 発光装置の画素の回路構成を示す図。
【図１２】 発光装置の断面構造を示す図。
【図１３】 発光装置の画素の回路構成を示す図。
【図１４】 発光装置の断面構造を示す図。
【図１５】 発光装置の製造工程を示す図。
【図１６】 発光装置の画素の回路構成を示す図。
【図１７】 駆動回路外付け型発光装置の構造を示す図。
【図１８】 コントローラー外付け型発光装置の構造を示す図。
【図１９】 電気器具の具体例を示す図。
【図２０】 電気器具の具体例を示す図。
【発明の属する技術分野】
本発明は、電極間に発光性材料を挟んだ素子（以下、発光素子という）を有する装置（以下、発光装置という）に関する。特に発光性材料としてＥＬ（Electro Luminescence）が得られる有機化合物を用いた発光素子（以下、ＥＬ素子という）を有する発光装置に関する。なお、有機ＥＬディスプレイや有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）は本発明の発光装置に含まれる。
【０００２】
また、本発明に用いることのできる発光性材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光（燐光および／または蛍光）するすべての発光性材料を含む。
【０００３】
【従来の技術】
近年、陽極と陰極との間にＥＬが得られる有機化合物からなる薄膜を挟んだＥＬ素子の研究が進み、ＥＬ素子の自発光性を利用した発光装置の開発が進められている。この発光装置の開発はパッシブマトリクス型を主流に行われてきたが、画素部が高精細になるとＥＬ素子の発光輝度を増加させる必要があるため、信頼性（ＥＬ素子の長期寿命）を確保できないといった不具合が懸念されている。
【０００４】
そこで最近では高精細な表示を狙ってアクティブマトリクス型が注目されている。アクティブマトリクス型の発光装置は、各画素内に設けた半導体素子により入力信号を制御してＥＬ素子を発光させる点に特徴があり、半導体素子としては一般的にトランジスタが用いられている。
【０００５】
代表的な画素構造としては画素内に二つのトランジスタを有し、それぞれ異なる役割を持ってＥＬ素子の発光輝度を制御することができる。その結果、発光期間がほぼ１フレーム期間に相当し、高精細な画素部となっても発光輝度を抑えたまま画像を表示することが可能となる。そのため、高精細な画素部を持つ発光装置にはアクティブマトリクス型が有効と考えられるようになってきた。
【０００６】
しかしながら、アクティブマトリクス型発光装置は複数のトランジスタを同一の基板上に形成することになり、単純な構造のパッシブマトリクス型に比べて歩留まりを確保することが困難である。また、トランジスタの製造工程が比較的複雑であるため、パッシブマトリクス型発光装置に比べて製造コストが高くなることが懸念される。さらにその場合、アクティブマトリクス型発光装置を表示部に用いた電気器具の単価も上がってしまうという懸念があった。
【０００７】
【発明が解決しようとする課題】
本発明は、製造コストの低いアクティブマトリクス型の発光装置を作製するための技術を提供することを課題とする。この課題は、アクティブマトリクス型の液晶表示装置に比べてフォトリソグラフィ工程の多い発光装置において特に強く求められる課題である。
【０００８】
そして、延いてはアクティブマトリクス型発光装置を表示部に用いた電気器具の製造コストを低くすることを課題とする。
【０００９】
【課題を解決するための手段】
本発明はトランジスタの製造に係るフォトリソグラフィ工程を削減して発光装置の歩留まりの向上および製造期間の短縮を図り製造コストを低減する。特徴的な点は、ゲート電極を複数層の導電膜で形成し、それらのエッチング時の選択比を利用して信頼性の高い構造とする点にある。なお、本明細書において、トランジスタには、ＭＯＳトランジスタおよび薄膜トランジスタを含む。
【００１０】
本発明を特徴づけるｎチャネル型トランジスタの作製工程例について図１を用いて説明する。図１（Ａ）において、１００は絶縁体であり、表面に絶縁膜を設けた基板、絶縁基板もしくは絶縁膜である。絶縁体１００の上には半導体膜（典型的には珪素膜）１０１が形成されており、この半導体膜１０１はトランジスタの活性層となる。また、半導体膜１０１は珪素を含む絶縁膜１０２で覆われており、この絶縁膜１０２はトランジスタのゲート絶縁膜となる。なお、珪素を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜もしくはこれらを組み合わせた積層膜を用いることが可能である。
【００１１】
次に、珪素を含む絶縁膜１０２上に二層以上の導電膜を積層した導電膜を形成する。ここでは第１の導電膜１０３及び第２の導電膜１０４を形成する。ここで第１の導電膜１０３と第２の導電膜１０４との間でエッチング時の選択比がとれる組み合わせであることが好ましい。
【００１２】
そのような組み合わせの典型例としては、１）第１の導電膜として窒化タンタル膜、第２の導電膜としてタングステン膜を用いる組み合わせ、２）第１の導電膜としてタングステン膜、第２の導電膜としてアルミニウム合金膜を用いる組み合わせ、もしくは、３）第１の導電膜として窒化チタン膜、第２の導電膜としてタングステン膜を用いる組み合わせが挙げられる。
【００１３】
上記１）の組み合わせでは、塩素（Ｃｌ2）ガスと四フッ化炭素（ＣＦ4）ガスの組み合わせでタングステン膜と窒化タンタル膜がエッチングされ、このガス系に酸素（Ｏ2）ガスを加えることで窒化タンタル膜のエッチングレートが極端に低下するため選択比をとることができる。
【００１４】
また、上記２）の組み合わせでは、三塩化臭素（ＢＣｌ3）ガスと塩素（Ｃｌ2）ガスの組み合わせでアルミニウム膜はエッチングされるがタングステン膜はエッチングされない。また、塩素（Ｃｌ2）ガスと四フッ化炭素（ＣＦ4）ガスの組み合わせでタングステン膜はエッチングされるがアルミニウム膜はエッチングされない。こうして両者の選択比をとることができる。
【００１５】
なお、第２の導電膜にアルミニウム合金膜を用いる場合、その上に第３の導電膜としてチタン膜や窒化チタン膜を設けることが好ましい。こうすると他の配線との接触抵抗を低減できる上、アルミニウム合金に発生するヒロックを抑制できるといった利点も得られる。
【００１６】
次に、図１（Ｂ）に示すように、第２の導電膜１０４をレジスト１０５を用いてエッチングし、第２の導電膜からなる電極１０６を形成する。このエッチング条件は、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）を用いたドライエッチングにより行うことが好ましい。エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスと酸素（Ｏ2）との混合ガスを用いる。
【００１７】
典型的なエッチング条件としては、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として１５０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを２．５×１０-5ｍ3/ｍｉｎ、塩素ガスを２．５×１０-5ｍ3/ｍｉｎ、酸素ガスを１．０×１０-5ｍ3/ｍｉｎとすると良い。この酸素の存在により窒化タンタル膜のエッチングレートが抑制される。
【００１８】
そして、この状態で半導体をｎ型半導体にする不純物元素（以下、ｎ型不純物元素という）を半導体膜１０１に添加する。このとき、ゲート絶縁膜１０２は第１の導電膜１０３に覆われているため、第２の導電膜からなる電極１０６をマスクとして用い、第１の導電膜１０３を貫通させてｎ型不純物元素を添加する。即ち、第２の導電膜からなる電極１０６を用いたセルフアラインにより半導体膜１０１にｎ型不純物元素を添加することになる。なお、具体的にはｎ型不純物元素として周期表の１５族に属する元素（代表的にはリンもしくは砒素）を用いることができる。
【００１９】
このとき添加方法は公知のプラズマドーピング法もしくはイオンインプランテーション法を用いれば良い。また、半導体膜中に添加する濃度は１×１０20〜１×１０21atoms/cm3とすれば良い。このような濃度でｎ型不純物元素が添加された領域１０７、１０８を本明細書中ではｎ型不純物領域（ａ）と呼ぶことにする。
【００２０】
次に、図１（Ｃ）に示すように、第２の導電膜からなる電極１０６をマスクとしてセルフアラインにより第１の導電膜１０３をエッチングする。これにより第２の導電膜からなる電極１０６の下には第１の導電膜からなる電極１０９が形成される。
【００２１】
このエッチングは、ＩＣＰを用いたドライエッチング法により行い、エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスとの混合ガスを用いる。典型的なエッチング条件は、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを３．０×１０-5ｍ3/ｍｉｎ、塩素ガスを３．０×１０-5ｍ3/ｍｉｎとすると良い。
【００２２】
次に、図１（Ｄ）に示すように、第２の導電膜からなる電極１０６の線幅をエッチングにより狭め、第２のゲート電極１１０を形成する。なお、第２のゲート電極１１０は、第２の導電膜からなり、且つ、トランジスタのゲート電極として機能する電極を指す。
【００２３】
このエッチングは、ＩＣＰを用いたドライエッチング法で行い、エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスと酸素（Ｏ2）との混合ガスを用いる。典型的なエッチング条件は、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを２．５×１０-5ｍ3/ｍｉｎ、塩素ガスを２．５×１０-5ｍ3/ｍｉｎ、酸素ガスを１．０×１０-5ｍ3/ｍｉｎとすると良い。この酸素の存在により窒化タンタル膜のエッチングレートが抑制される。
【００２４】
次に、再びｎ型不純物元素の添加工程を行う。このとき、１１１、１１２で示される領域には１×１０17〜１×１０19atoms/cm3の濃度でｎ型不純物元素が添加された領域が形成される。このような濃度でｎ型不純物元素が添加された領域１１１、１１２を本明細書中ではｎ型不純物領域（ｂ）と呼ぶことにする。
【００２５】
この添加工程では二層以上の導電膜を積層した部分、即ち第１の導電膜からなる電極１０９と第２のゲート電極１１０との積層部分がマスクとなり、第１の導電膜からなる電極１０９のみが露呈した部分を貫通させてｎ型不純物元素が添加される。即ち、第２のゲート電極１１０を用いたセルフアラインにより半導体膜１０１にｎ型不純物元素が添加されることになる。
【００２６】
なお、ｎ型不純物元素が添加されなかった領域１１３はトランジスタのチャネル形成領域として機能する領域であり、第２のゲート電極１１０の直下に形成される。
【００２７】
次に、図１（Ｅ）に示すように、第１の導電膜からなる電極１０９の線幅をエッチングにより狭め、第１のゲート電極１１４を形成する。なお、第１のゲート電極１１４は、第１の導電膜からなり、且つ、トランジスタのゲート電極として機能する電極を指す。
【００２８】
このエッチングは、ＩＣＰを用いたドライエッチング法もしくはＲＩＥ（Reactive Ion Etching）モードによるドライエッチング法により行い、エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスとの混合ガスを用いる。典型的なエッチング条件は、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを２．５×１０-5ｍ3/ｍｉｎ、塩素ガスを２．５×１０-5ｍ3/ｍｉｎ、酸素ガスを１．０×１０-5ｍ3/ｍｉｎとすると良い。
【００２９】
なお、このエッチング工程では第１の導電膜（窒化タンタル膜）からなる電極１０９のエッチングを目的としているが、酸素ガスを添加することにより窒化タンタル膜のエッチングレートを抑制している。これは、第１の導電膜からなる電極１０９のエッチング量の微妙な調整を達成するためである。
【００３０】
このとき、第１のゲート電極１１４の端部がｎ型不純物領域（ｂ）１１１、１１２の一部にゲート絶縁膜１０２を介して重なるところでエッチングを止める点に特徴がある。即ち、ｎ型不純物領域（ｂ）１１１はゲート絶縁膜１０２を介して第１のゲート電極１１４に重なる領域１１１ｂと、重ならない領域１１１ａとに分けられる。ｎ型不純物領域（ｂ）１１２も同様にゲート絶縁膜１０２を介して第１のゲート電極１１４に重なる領域１１２ｂと、重ならない領域１１２ａとに分けられる。
【００３１】
このあと、図１（Ｆ）に示すように、パッシベーション膜１１６、層間絶縁膜１１７、トランジスタの活性層となる半導体膜に接するソース配線１１８およびドレイン配線１１９を形成すればｎチャネル型トランジスタが完成する。パッシベーション膜１１６としては窒化珪素膜もしくは窒化酸化珪素膜を用いれば良い。また、層間絶縁膜１１７としては無機絶縁膜、有機絶縁膜もしくはそれらの積層膜を用いれば良い。有機絶縁膜としてはポリイミド、アクリル樹脂、ポリアミド、ＢＣＢ（ベンゾシクロブテン）といった樹脂膜を用いることができる。また、ソース配線１１８およびドレイン配線１１９としては公知の導電膜を用いれば良い。
【００３２】
以上の作製工程において、フォトリソグラフィ工程は半導体膜１０１の形成時、第２の導電膜からなる電極１０６の形成時、層間絶縁膜１１７のコンタクトホールの形成時並びにソース配線１１８およびドレイン配線１１９の形成時の４回である。ＣＭＯＳ回路を形成する場合は、ｐチャネル型トランジスタを作製するために１回フォトリソグラフィ工程が増えるがそれでも５回で済む。
【００３３】
図１（Ｆ）のトランジスタは、チャネル形成領域１１３とドレイン領域１０８との間に、ｎ型不純物領域（ｂ）１１２が形成されている。ここでｎ型不純物領域（ｂ）１１２のうち１１２ｂで示される領域は第１のゲート電極１１４にゲート絶縁膜１０２を介して重なっており、この構造がホットキャリア劣化を防ぐ上で非常に有効である。またｎ型不純物領域（ｂ）１１２のうち１１２ａで示される領域は従来のＬＤＤ（ライトドープドレイン）領域と同様の作用をもつ領域である。
【００３４】
従って、図１（Ｆ）のトランジスタはホットキャリア対策が１１１ｂもしくは１１２ｂで示される領域により施され、リーク電流対策が１１１ａもしくは１１２ａで示される領域により施されており、信頼性の高い構造となっている。このように信頼性の高いトランジスタを５回のフォトリソグラフィ工程で作製できるため、発光素子を含めた発光装置全体の歩留まりの向上および製造期間の短縮を図るばかりでなく、安価で信頼性の高い発光装置を作製することが可能となる。
【００３５】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例を用いて詳細な説明を行うこととする。
【００３６】
【実施例】
〔実施例１〕
本実施例では、画素部とその周辺に設けられる駆動回路を同一の絶縁体上に製造する方法について説明する。但し、説明を簡単にするために、駆動回路に関してはｎチャネル型トランジスタとｐチャネル型トランジスタを組み合わせたＣＭＯＳ回路を図示することとする。
【００３７】
まず、図２（Ａ）に示すように、ガラス基板２０１を用意する。本実施例ではガラス基板２０１の両面（表面および裏面）に図示しない保護膜（炭素膜、具体的にはダイヤモンドライクカーボン膜）を設けている。また、可視光を透過する材料であればガラス以外の材料（例えばプラスチック）を用いても良い。
【００３８】
次にガラス基板２０１上に下地膜２０２を３００ｎｍの厚さに形成する。本実施例では下地膜２０２として窒化酸化珪素膜を積層して用いる。この時、ガラス基板２０１に接する層の窒素濃度を１０〜２５ｗｔ％としておき、他の層よりも高めに窒素を含有させると良い。
【００３９】
次に下地膜２０２の上に５０ｎｍの厚さの非晶質珪素膜（図示せず）をスパッタ法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。非晶質半導体膜としては非晶質珪素膜もしくは非晶質シリコンゲルマニウム膜（ゲルマニウムを１×１０18〜１×１０21atoms/cm3の濃度で含むシリコン膜）を用いることができる。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
【００４０】
そして、公知のレーザー結晶化法を用いて非晶質珪素膜の結晶化を行い、結晶質珪素膜２０３を形成する。なお、本実施例では固体レーザー（具体的にはＮｄ：ＹＡＧレーザーの第２高調波）を用いるが、エキシマレーザーを用いても良い。また、結晶化方法はファーネスアニール法を用いても良い。
【００４１】
次に、図２（Ｂ）に示すように、結晶質珪素膜２０３を１回目のフォトリソグラフィ工程によりエッチングして島状の結晶質珪素膜２０４〜２０７を形成する。これらは後にトランジスタの活性層となる結晶質珪素膜である。
【００４２】
なお、本実施例ではトランジスタの活性層として結晶質珪素膜を用いているが、非晶質珪素膜を活性層として用いることも可能である。
【００４３】
ここで本実施例では、島状の結晶質珪素膜２０４〜２０７上に酸化珪素膜からなる保護膜（図示せず）を１３０ｎｍの厚さにスパッタ法で形成し、半導体をｐ型半導体とする不純物元素（以下、ｐ型不純物元素という）を島状の結晶質珪素膜２０４〜２０７に添加する。ｐ型不純物元素としては周期表の１３族に属する元素（典型的にはボロンもしくはガリウム）を用いることができる。なお、この保護膜は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【００４４】
また、このとき添加されるｐ型不純物元素の濃度は、１×１０15〜５×１０17atoms/cm3（代表的には１×１０16〜１×１０17atoms/cm3）とすれば良い。この濃度で添加されたｐ型不純物元素はｎチャネル型トランジスタのしきい値電圧の調節に用いられる。
【００４５】
次に、島状の結晶質珪素膜２０４〜２０７の表面を洗浄する。まず、オゾンを含む純水を用いて表面を洗浄する。その際、表面に薄い酸化膜が形成されるため、さらに１％に希釈したフッ酸水溶液を用いて薄い酸化膜を除去する。この処理により島状の結晶質珪素膜２０４〜２０７の表面に付着した汚染物を除去できる。このときオゾンの濃度は６ｍｇ／Ｌ以上とすることが好ましい。これら一連の処理は大気開放することなく行われる。
【００４６】
そして、島状の結晶質珪素膜２０４〜２０７を覆ってゲート絶縁膜２０８を形成する。ゲート絶縁膜２０８としては、１０〜１５０ｎｍ、好ましくは５０〜１００ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では８０ｎｍ厚の窒化酸化珪素膜を用いる。
【００４７】
本実施例では、島状の結晶質珪素膜２０４〜２０７の表面洗浄からゲート絶縁膜２０８の形成までを大気開放することなく行い、半導体膜とゲート絶縁膜の界面における汚染物および界面準位の低減を図っている。この場合、洗浄室とスパッタ室とを少なくとも有したマルチチャンバー方式（もしくはインライン方式）の装置を用いれば良い。
【００４８】
次に、第１の導電膜２０９として３０ｎｍ厚の窒化タンタル膜を形成し、さらに第２の導電膜２１０として３７０ｎｍのタングステン膜を形成する。他にも第１の導電膜としてタングステン膜、第２の導電膜としてアルミニウム合金膜を用いる組み合わせ、または第１の導電膜としてチタン膜、第２の導電膜としてタングステン膜を用いる組み合わせを用いても良い。
【００４９】
これらの金属膜はスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。また、タングステンターゲットの純度を９９．９９９９％とすることで、抵抗率が２０ｍΩｃｍ以下の低抵抗なタングステン膜を形成することができる。
【００５０】
また、前述の半導体２０４〜２０７の表面洗浄から第２の導電膜２１０の形成までを大気開放することなく行うことも可能である。この場合、洗浄室、絶縁膜を形成するスパッタ室および導電膜を形成するスパッタ室を少なくとも有したマルチチャンバー方式（もしくはインライン方式）の装置を用いれば良い。
【００５１】
次に、レジスト２１１a〜２１１eを形成し、第２の導電膜２１０をエッチングする。ここでのエッチング条件は図１（Ｂ）で説明した条件を採用すれば良い。（図２（Ｃ））
【００５２】
これにより第２の導電膜（タングステン膜）２１０が選択的にエッチングされ、第１の導電膜からなる電極２１２〜２１６が形成される。第２の導電膜２１０が選択的にエッチングされる理由は、エッチングガスに酸素が加わることで第１の導電膜（窒化タンタル膜）のエッチングの進行が極端に遅くなるためである。
【００５３】
なお、ここで第１の導電膜２０９を残しておくには理由がある。このとき第１の導電膜をも一緒にエッチングすることは可能であるが、第１の導電膜をエッチングしてしまうと、同工程でゲート絶縁膜２０８もエッチングされて膜減りしてしまう。このときゲート絶縁膜２０８の膜厚が１００ｎｍ以上ならば問題とならないが、それ以下の厚さではその後の工程中にゲート絶縁膜２０８の一部が除去され、その下の半導体膜が露呈し、トランジスタのソース領域もしくはドレイン領域となる半導体膜まで除去されてしまうことが起こりうるからである。
【００５４】
しかしながら、本実施例のように第１の導電膜２０９を残しておくことで上記問題を解決することができる。
【００５５】
次に、レジスト２１１a〜２１１eおよび電極２１２〜２１６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。このときリンは第１の導電膜２０９を貫通して添加される。こうして形成される不純物領域２１７〜２２５にはｎ型不純物元素が１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）の濃度で含む。
【００５６】
次に、レジスト２１１a〜２１１eをマスクとして、第１の導電膜２０９のエッチングを行う。ここでのエッチング条件は図１（Ｃ）で説明した条件を採用すれば良い。こうして、第１の導電膜からなる電極２２６〜２３０が形成される。（図２（Ｄ））
【００５７】
次に、図２（Ｅ）に示すように、レジスト２１１a〜２１１gをそのまま用いて第２の導電膜からなる電極２１２〜２１６を選択的にエッチングする。このエッチング条件は図１（Ｄ）で説明した条件を採用すれば良い。こうして第２のゲート電極２３１〜２３５が形成される。
【００５８】
次に、ｎ型不純物元素（本実施例ではリン）を添加する。この工程では第２のゲート電極２３１〜２３５がマスクとして機能し、第１の導電膜からなる電極２２６〜２３０の一部を貫通してリンが添加され、リンを２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含むｎ型不純物領域２３６〜２４５が形成される。
【００５９】
また、ここでの添加条件は、リンが第１の導電膜およびゲート絶縁膜を貫通して島状の結晶質珪素膜に到達するよう加速電圧を７０〜１２０ｋＶ（本実施例では９０ｋＶ）と高めに設定する。
【００６０】
次に、図３（Ａ）に示すように、第１の導電膜からなる電極２２６〜２３０をエッチングして第１のゲート電極２４６〜２５０を形成する。このエッチング条件は図１（Ｅ）で説明した条件を採用すれば良い。
【００６１】
このとき、第１のゲート電極２４６〜２５０はｎ型不純物領域（ｂ）２３６〜２４５とゲート絶縁膜２０８を介して一部重なるようにエッチングされる。例えば、ｎ型不純物領域（ｂ）２３６は、ゲート絶縁膜２０８を介して第１のゲート電極２４６に重ならない領域２３６aおよび重なる領域２３６bに分けられ、ｎ型不純物領域（ｂ）２３７は、ゲート絶縁膜２０８を介して第１のゲート電極２４６に重ならない領域２３７aおよび重なる領域２３７bに分けられる。
【００６２】
次に、レジスト２５１a、２５１bを形成し、半導体をｐ型半導体にする不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては周期表の１３族に属する元素（代表的にはボロン）を添加すれば良い。ここではボロンが第１のゲート電極２４７、２５０およびゲート絶縁膜２０８を貫通して半導体膜に到達するよう加速電圧を設定する。こうしてｐ型不純物領域２５２〜２５５が形成される。（図３（Ｂ））
【００６３】
次に、図３（Ｃ）に示すように、第１の無機絶縁膜２５６として３０〜１００ｎｍの厚さの窒化珪素膜もしくは窒化酸化珪素膜を形成する。その後、添加されたｎ型不純物元素およびｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール、レーザーアニール、ランプアニールもしくはそれらを併用することができる。
【００６４】
次に、図３（Ｄ）に示すように、窒化珪素膜もしくは窒化酸化珪素膜からなる第２の無機絶縁膜２５７を５０〜２００ｎｍの厚さに形成する。この第２の無機絶縁膜２５７を形成したら、３５０〜４５０℃の温度範囲で加熱処理を行う。なお、第２の無機絶縁膜２５７を形成する前に、水素（Ｈ2）ガスもしくはアンモニア（ＮＨ3）ガスを用いたプラズマ処理を行うことは有効である。
【００６５】
次に、有機絶縁膜２５８として可視光を透過する樹脂膜を１〜２μmの厚さに形成する。樹脂膜としては、ポリイミド膜、ポリアミド膜、アクリル樹脂膜もしくはＢＣＢ（ベンゾシクロブテン）膜を用いれば良い。また、感光性樹脂膜を用いることも可能である。
【００６６】
なお、本実施例では第１の無機絶縁膜２５６、第２の無機絶縁膜２５７および有機絶縁膜２５８の積層膜を総称して層間絶縁膜と呼ぶ。
【００６７】
次に、図４（Ａ）に示すように、有機絶縁膜２５８の上に仕事関数が大きく、可視光に対して透明な酸化物導電膜からなる画素電極（陽極）２５９を８０〜１２０ｎｍの厚さに形成する。本実施例では、酸化亜鉛に酸化ガリウムを添加した酸化物導電膜を形成する。また、他の酸化物導電膜として、酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれらを組み合わせた化合物からなる酸化物導電膜を用いることも可能である。
【００６８】
なお、酸化物導電膜を成膜した後、パターニングを行って画素電極２５９を形成するが、パターニング前に酸化物導電膜の表面の平坦化処理を行うこともできる。平坦化処理は、プラズマ処理でも良いし、ＣＭＰ（ケミカルメカニカルポリッシング）処理でも良い。また、高分子材料（例えばポリビニルアルコール重合体）でこするなどの処理を用いても平坦化は可能である。
【００６９】
次に、層間絶縁膜に対してコンタクトホールを形成し、配線２６０〜２６６を形成する。また、このとき配線２６６は画素電極２５９と接続されるように形成する。なお、本実施例ではこの配線を、下層側から１５０ｎｍのチタン膜、３００ｎｍのチタンを含むアルミニウム膜、１００ｎｍのチタン膜をスパッタ法で連続形成した三層構造の積層膜とする。
【００７０】
このとき、配線２６０、２６２はＣＭＯＳ回路のソース配線、２６１はドレイン配線として機能する。また、配線２６３はスイッチングトランジスタのソース配線、配線２６４はスイッチングトランジスタのドレイン配線である。また、２６５は電流制御トランジスタのソース配線（電流供給線に相当する）、２６６は電流制御トランジスタのドレイン配線であり、画素電極２５９に接続される。
【００７１】
次に、図４（Ｂ）に示すように画素電極上に開口部を有した絶縁膜（以下、バンクという）２６７を形成する。バンク２６７は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。このバンク２６７は画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。また、次に形成する発光層等の有機ＥＬ膜が画素電極２５９の端部に直接触れないようにする目的もある。
【００７２】
なお、バンク２６７は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。バンク２６７の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げると、成膜時の静電気の発生を抑制することができる。その場合、バンク２６７の材料となる絶縁膜の抵抗率が１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【００７３】
また、バンク２６７にカーボン粒子や金属粒子を添加すると光吸収性が高まり、透過率が低下する。即ち、発光装置の外部からの光が吸収されるのでＥＬ素子の陰極面に外部の景色が映り込むといった不具合を避けることができる。
【００７４】
次に、ＥＬ層２６８を蒸着法により形成する。なお、本実施例では、正孔注入層および発光層の積層体をＥＬ層と呼んでいる。即ち、発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。本実施例では、公知の発光層、正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を用いることが可能である。
【００７５】
本実施例では、まず正孔注入層として銅フタロシアニン（ＣｕＰｃ）膜を２０ｎｍの厚さに成膜し、さらに発光層としてアルミキノリラト錯体（Ａｌｑ3）を８０ｎｍの厚さに形成する。また、発光層に対して発光中心となるドーパント（代表的には蛍光色素）を共蒸着により添加しても良い。
【００７６】
次に、ＥＬ層２６８を形成したら、仕事関数の小さい導電膜からなる陰極２６９を３００ｎｍの厚さに形成する。仕事関数の小さい導電膜としては、周期表の１族もしくは２族に属する元素を含む導電膜を用いれば良い。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【００７７】
こうして画素電極（陽極）２５９、ＥＬ層２６８および陰極２６９を含むＥＬ素子２７０が形成される。
【００７８】
なお、陰極２６９を形成した後、ＥＬ素子２７０を完全に覆うようにしてパッシベーション膜２７１を設けることは有効である。パッシベーション膜２７１としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【００７９】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層２６８の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ層２６８の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にＥＬ層２６８が酸化するといった問題を防止できる。
【００８０】
さらに、少なくとも画素部を囲むように基板２０１（もしくは下地膜２０２）上に、シール材（図示せず）を設け、カバー材２７２を貼り合わせる。シール材５６９としては脱ガスが少なく水や酸素を透過しにくい紫外線硬化樹脂を用いれば良い。また、空隙２７３は不活性ガス（窒素ガスもしくは希ガス）、樹脂（紫外線硬化樹脂もしくはエポキシ樹脂）または不活性液体で充填すれば良い。
【００８１】
また、空隙２７３に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、カバー材２７２はガラス基板、金属基板（好ましくはステンレス基板）、セラミックス基板もしくはプラスチック基板（プラスチックフィルムを含む）を用いれば良い。なお、プラスチック基板を用いる場合、表面および裏面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を設けて酸素や水の透過を防ぐことが好ましい。
【００８２】
こうして図４（Ｂ）に示すような構造の発光装置が完成する。なお、バンク２６７を形成した後、パッシベーション膜２７１を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材２７２を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【００８３】
こうして、ガラス基板２０１上にｎチャネル型トランジスタ６０１、ｐチャネル型トランジスタ６０２、スイッチングトランジスタ（映像データ信号を画素内に伝送するスイッチング素子として機能するトランジスタ）６０３および電流制御トランジスタ（ＥＬ素子に流れる電流を制御する電流制御素子として機能するトランジスタ）６０４が形成される。
【００８４】
このとき駆動回路は基本回路としてｎチャネル型トランジスタ６０１とｐチャネル型トランジスタ６０２とを相補的に組み合わせたＣＭＯＳ回路を含む。また、画素部はスイッチングトランジスタ６０３および電流制御トランジスタ６０４を含む複数の画素により形成されている。
【００８５】
ここまでの製造工程で必要としたフォトリソグラフィ工程は７回であり、一般的なアクティブマトリクス型発光装置よりも少ない。即ち、トランジスタの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【００８６】
さらに、図３（Ａ）を用いて説明したように、第１のゲート電極にゲート絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型トランジスタを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【００８７】
さらに、ＥＬ素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図５（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図２〜図４で用いた符号を引用する。
【００８８】
図５（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図、図５（Ｂ）は図５（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された５０１は画素部、５０２はソース側駆動回路、５０３はゲート側駆動回路である。また、５０４はカバー材、５０５は第１シール材、５０６は第２シール材である。
【００８９】
なお、５０７はソース側駆動回路５０２及びゲート側駆動回路５０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）５０８からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【００９０】
次に、断面構造について図５（Ｂ）を用いて説明する。ガラス基板２０１の上方には画素部５０１、ソース側駆動回路５０２が形成されており、画素部５０１は電流制御用トランジスタ６０４とそのドレインに電気的に接続された画素電極２５９を含む複数の画素により形成される。また、ソース側駆動回路５０２はｎチャネル型トランジスタ６０１とｐチャネル型トランジスタ６０２とを組み合わせたＣＭＯＳ回路（図４（Ｂ）参照）を用いて形成される。なお、ガラス基板２０１に偏光板（代表的には円偏光板）を貼り付けても良い。
【００９１】
画素電極２５９はＥＬ素子の陽極として機能する。また、画素電極２５９の両端にはバンク２６７が形成され、画素電極２５９上にはＥＬ層２６８およびＥＬ素子の陰極２６９が形成される。陰極２６９は全画素に共通の配線としても機能し、接続配線５０７を経由してＦＰＣ５０８に電気的に接続されている。さらに、画素部５０１及びソース側駆動回路５０２に含まれる素子は全てパッシベーション膜２７１で覆われている。
【００９２】
また、第１シール材５０５によりカバー材５０４が貼り合わされている。なお、カバー材５０４とＥＬ素子との間隔を確保するためにスペーサを設けても良い。そして、第１シール材５０５の内側には空隙２７３が形成されている。なお、第１シール材５０５は水分や酸素を透過しない材料であることが望ましい。さらに、空隙２７３の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を設けることは有効である。
【００９３】
なお、カバー材５０４の表面および裏面には保護膜として炭素膜（具体的にはダイヤモンドライクカーボン膜）５０９a、５０９bを２〜３０ｎｍの厚さに設けると良い。このような炭素膜は、酸素および水の侵入を防ぐとともにカバー材５０４の表面を機械的に保護する役割をもつ。
【００９４】
また、カバー材５０４を接着した後、第１シール材５０５の露呈面を覆うように第２シール材５０６を設けている。第２シール材５０６は第１シール材５０５と同じ材料を用いることができる。
【００９５】
以上のような構造でＥＬ素子を封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【００９６】
なお、図５（Ａ）、（Ｂ）に示したように、同一の基板上に画素部および駆動回路を有しＦＰＣまで取り付けられた発光装置を、本明細書中では特に駆動回路内蔵型発光装置と呼ぶ。
【００９７】
また、本実施例を実施して作製された発光装置は、デジタル信号により動作させることもアナログ信号により動作させることも可能である。
【００９８】
〔実施例２〕
本実施例では、実施例１と異なる作製工程によりアクティブマトリクス型発光装置を作製する例を示す。説明には図６を用いる。
【００９９】
まず、実施例１の作製工程に従って、図２（Ｃ）の工程までを行う。その状態を図６（Ａ）に示す。本実施例では、第１の導電膜２０９と第２の導電膜２１０の選択比を実施例１よりも小さくして第２の導電膜２１０をエッチングする。この場合、図２（Ｃ）のエッチング工程において酸素ガスの流量を５．０×１０-6〜８．０×１０-6ｍ3/ｍｉｎとすると良い。
【０１００】
このようにすると、第１の導電膜２０９のうち、第２の導電膜からなる電極２１２〜２１６に隠されていない部分は若干エッチングされて膜減りが起こる。本実施例ではこの状態でｎ型不純物元素（本実施例ではリン）を添加し、ｎ型不純物領域（ａ）２１７〜２２５を形成する。添加条件は図２（Ｃ）の工程に従えば良い。
【０１０１】
次に、実施例１の図２（Ｅ）のエッチング条件に従って第２の導電膜からなる電極２１２〜２１６をエッチングし、第２のゲート電極６０１〜６０５を形成する。この工程において、第１の導電膜２０９のうち、図６（Ａ）の工程で膜減りした部分は除去されてなくなり、第１の導電膜からなる電極６０６〜６１０が残存する。（図６（Ｂ））
【０１０２】
次に、この状態で再びｎ型不純物元素を図２（Ｅ）と同様の条件で行い、ｎ型不純物領域（ｂ）６１１〜６２０を形成する。（図６（Ｃ））
【０１０３】
次に、図３（Ａ）と同様のエッチング条件で第１の導電膜からなる電極６０６〜６１０をエッチングし、第１のゲート電極６２１〜６２５を形成する。このとき、ｎ型不純物領域（ｂ）６１１はゲート絶縁膜を介して第１のゲート電極６２１に重ならない領域６１１aおよび重なる領域６１１bに分けられ、ｎ型不純物領域（ｂ）６１２はゲート絶縁膜を介して第１のゲート電極６２１に重ならない領域６１２aおよび重なる領域６１２bに分けられる。（図６（Ｄ））
【０１０４】
この後の工程は、図３（Ｂ）以降の工程に従って行えば、図４（Ｂ）に示すアクティブマトリクス型発光装置が完成する。本実施例によれば、ゲート絶縁膜の膜減りを抑えることができるため、ゲート絶縁膜の膜厚が５０〜１００ｎｍと薄くなった場合において有効である。なお、本実施例は実施例１の作製工程の一部を変更したものであり、本実施例で説明した以外の構成は実施例１の構成を引用することが可能である。
【０１０５】
〔実施例３〕
本実施例では、実施例１と異なる作製工程によりアクティブマトリクス型発光装置を作製する例を示す。説明には図７を用いる。
【０１０６】
まず、実施例１の作製工程に従って、図２（Ｃ）の工程までを行う。その状態を図７（Ａ）に示す。次に、実施例１の図２（Ｅ）のエッチング条件に従って第２の導電膜からなる電極２１２〜２１６をエッチングし、第２のゲート電極７０１〜７０５を形成する。（図７（Ｂ））
【０１０７】
次に、この状態で再びｎ型不純物元素を図２（Ｅ）と同様の条件で行い、ｎ型不純物領域（ｂ）７０６〜７１５を形成する。
【０１０８】
次に、図３（Ａ）と同様のエッチング条件で第１の導電膜２０９をエッチングし、第１のゲート電極７１６〜７２０を形成する。このとき、ｎ型不純物領域（ｂ）７０６はゲート絶縁膜を介して第１のゲート電極７１６に重ならない領域７０６aおよび重なる領域７０６bに分けられ、ｎ型不純物領域（ｂ）７０７はゲート絶縁膜を介して第１のゲート電極７１６に重ならない領域７０７aおよび重なる領域７０７bに分けられる。（図７（Ｃ））
【０１０９】
この後の工程は、図３（Ｂ）以降の工程に従って行えば、図４（Ｂ）に示すアクティブマトリクス型発光装置が完成する。本実施例によれば、ゲート絶縁膜の膜減りを極力抑えることができるため、ゲート絶縁膜の膜厚が５０〜１００ｎｍと薄くなった場合において有効である。なお、本実施例は実施例１の作製工程の一部を変更したものであり、本実施例で説明した以外の構成は実施例１の構成を引用することが可能である。
【０１１０】
〔実施例４〕
本実施例では、結晶質半導体膜の作製方法を実施例１と異なる手段とした場合の例について説明する。説明には図８、図９を用いる。
【０１１１】
まず、ガラス基板８０１を用意し、その上に１００ｎｍ厚の第１の窒化酸化珪素膜８０２a、２００ｎｍ厚の第２の窒化酸化珪素膜８０２bおよび５０ｎｍ厚の非晶質珪素膜８０３を形成する。このとき第１の窒化珪素膜８０２aに含まれる窒素の濃度は第２の窒化珪素膜８０２bに含まれる窒素の濃度よりも高くしておくことが好ましい。（図８（Ａ））
【０１１２】
次に、非晶質珪素膜８０３に対してプラズマ処理によりニッケル（Ｎｉ）を添加する。ニッケルの添加方法は、電極としてニッケル電極を用いて窒素ガス、アンモニアガス、水素ガスもしくは希ガスのプラズマを形成すれば良い。なお、ニッケルの代わりに、パラジウム、コバルト、白金、銅、イリジウムもしくはゲルマニウムを用いることも可能である。こうしてニッケルの添加された非晶質珪素膜８０４が得られる。（図８（Ｂ））
【０１１３】
次に、保護膜８０５として５０〜１５０ｎｍの厚さの酸化珪素膜を形成する。その後、４００〜５００℃のファーネスアニールにより非晶質珪素膜８０４中の水素を脱離させ、そのまま５５０〜６５０℃のファーネスアニールにより非晶質珪素膜８０４の結晶化を行う。この結晶化工程により結晶質珪素膜８０６が形成される。（図８（Ｃ））
【０１１４】
なお、本実施例では、第１の窒化珪素膜８０２aの形成、第２の窒化珪素膜８０２bの形成、非晶質珪素膜８０３の形成、ニッケルのプラズマ処理および保護膜８０５の形成までの一連の工程を、同一の装置内で連続的に行う。そのためには、各成膜室およびプラズマ処理室を備えたマルチチャンバー方式（クラスターツール方式）の装置を用いれば良い。
【０１１５】
次に、保護膜８０５の上から結晶質珪素膜８０６中にｐ型不純物元素（本実施例ではボロン）を添加する。このとき添加されるボロンの濃度は１×１０15〜１×１０18atoms/cm3とすれば良い。こうして１×１０15〜１×１０18atoms/cm3の濃度でボロンが添加された結晶質珪素膜８０７が得られる。ここで添加されるボロンはトランジスタのしきい値電圧を調節するための不純物元素である。
【０１１６】
また、保護膜８０５を設けておくことで微妙な濃度調整を行うことも可能となる。なお、本実施例では、結晶質珪素膜８０６全体にボロンを添加する例を示しているが、マスクを用いて部分的に添加しても良い。また、ｎ型不純物元素を添加しても良いし、ｎ型不純物元素およびｐ型不純物元素を添加しても良い。
【０１１７】
次に、保護膜８０５を除去し、露呈した結晶質珪素膜８０７に対してレーザーアニールを行う。レーザーとしては、固体レーザー（代表的にはＮｄ：ＹＡＧレーザー）もしくはエキシマレーザーを用いれば良い。このレーザーアニールにより結晶性が改善された結晶質珪素膜８０８が得られる。
【０１１８】
なお、上記ファーネスアニールによる結晶化工程、ｐ型不純物元素の添加工程およびレーザーアニール工程の順序は入れ替えた工程を行うこともできる。例えば、ｐ型不純物元素の添加工程はファーネスアニールによる結晶化工程の前に行っても良いし、レーザーアニール工程の後に行っても良い。
【０１１９】
以上のようにして結晶質珪素膜８０８が得られたら、この後は実施例１の図２（Ｂ）以降の工程に従ってアクティブマトリクス型発光装置を作製すれば良い。ただし、本実施例を実施した場合、活性層となる結晶質珪素膜中に、ニッケル、パラジウム、コバルト、白金、銅もしくはイリジウムといった金属元素が含まれることになる。このような金属元素はシリサイド化してリーク電流のパスとなりうる可能性もあるため、極力除去しておくことが望ましい。
【０１２０】
そこで、本実施例ではリンによるニッケルのゲッタリング作用を用いて結晶質珪素膜中のニッケルを低減している。そのためには、図３（Ｃ）に示す活性化工程の温度を５００〜６００℃と高めに設定すれば良い。その様子を図９に示す。
【０１２１】
５００〜６００℃の温度範囲で活性化工程を行うと、同時にニッケルが図９の矢印の方向に移動し、リンが添加された領域に捕獲（ゲッタリング）される。そのため、９０１〜９０５で示される領域（トランジスタのチャネル形成領域）におけるニッケル濃度は、ＳＩＭＳ（質量二次イオン分析）による測定で１×１０17atoms/cm3以下にまで低減される。
【０１２２】
本実施例の構成に従って作製されたトランジスタは、活性層（特にチャネル形成領域）の結晶性に優れており、高い電界効果移動度、小さいサブスレッショルド係数を示す。従って、動作速度の速いトランジスタを形成することができる。
【０１２３】
なお、本実施例の構成は、実施例１〜実施例３のいずれの構成とも組み合わせて実施することが可能である。
【０１２４】
〔実施例５〕
本実施例では、実施例１と異なる作製方法でアクティブマトリクス型発光装置を作製した場合について説明する。
【０１２５】
実施例１では、第１の無機絶縁膜２５６の形成工程、活性化工程、第２の無機絶縁膜２５７の形成工程、３５０〜４５０℃の加熱処理工程の順で行われているが、この順序は入れ替えることも可能である。
【０１２６】
まず、第１の無機絶縁膜２５６の形成工程、第２の無機絶縁膜２５７の形成工程、活性化工程、３５０〜４５０℃の加熱処理工程の順序とすることができる。
【０１２７】
また、第１の無機絶縁膜２５６の形成工程を省略し、第２の無機絶縁膜２５７の形成工程、活性化工程、３５０〜４５０℃の加熱処理工程の順序とすることができる。
【０１２８】
また、第１の無機絶縁膜２５６の形成工程を省略し、活性化工程、第２の無機絶縁膜２５７の形成、３５０〜４５０℃の加熱処理の順序とすることができる。
【０１２９】
なお、本実施例の構成は、実施例１〜実施例４のいずれの構成とも組み合わせて実施することが可能である。
【０１３０】
〔実施例６〕
本実施例では、発光層として一重項励起子（シングレット）により発光する有機化合物（以下、シングレット化合物という）および三重項励起子（トリプレット）により発光する有機化合物（以下、トリプレット化合物という）を併用する例について説明する。なお、シングレット化合物とは一重項励起のみを経由して発光する化合物を指し、トリプレット化合物とは三重項励起を経由して発光する化合物を指す。
【０１３１】
トリプレット化合物は、としては以下の論文に記載の有機化合物が代表的な材料として挙げられる。
（１）T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.
（２）M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.
この論文には次の式で示される有機化合物が開示されている。
（３）M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.
（４）T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.
【０１３２】
また、本発明者は、上記論文に記載された発光性材料だけでなく、次の分子式で表される発光性材料（具体的には金属錯体もしくは有機化合物）を用いることが可能であると考えている。
【０１３３】
【式１】
【式２】
上記分子式において、Ｍは周期表の８〜１０族に属する元素である。上記論文では、白金、イリジウムが用いられている。また、本発明者はニッケル、コバルトもしくはパラジウムは、白金やイリジウムに比べて安価であるため、発光装置の製造コストを低減する上で好ましいと考えている。特に、ニッケルは錯体を形成しやすいため、生産性も高く好ましい。
【０１３６】
上記トリプレット化合物は、シングレット化合物よりも発光効率が高く、同じ発光輝度を得るにも動作電圧（ＥＬ素子を発光させるに要する電圧）を低くすることが可能である。本実施例ではこの特徴を利用する。
【０１３７】
本実施例のアクティブマトリクス型発光装置における画素部の断面構造を図１０に示す。図１０において、１０は絶縁体、１１は図４（Ｂ）の電流制御トランジスタ６０４、１２は画素電極（陽極）、１３はバンク、１４は公知の正孔注入層、１５は赤色に発光する発光層、１６は緑色に発光する発光層、１７は青色に発光する発光層、１８は公知の電子輸送層、１９は陰極である。
【０１３８】
このとき本実施例では、赤色に発光する発光層１５としてトリプレット化合物を用い、緑色に発光する発光層１６および青色に発光する発光層１７としてシングレット化合物を用いる。即ち、シングレット化合物を用いたＥＬ素子は緑色もしくは青色に発光するＥＬ素子であり、前記トリプレット化合物を用いたＥＬ素子は赤色に発光するＥＬ素子である。
【０１３９】
低分子の有機化合物を発光層として用いる場合、現状では赤色に発光する発光層の寿命が他の色に発光する発光層よりも短い。これは発光効率が他の色よりも劣るため、他の色と同じ発光輝度を得るためには動作電圧を高く設定しなければならず、その分劣化の進行も早いためである。
【０１４０】
しかしながら、本実施例では赤色に発光する発光層１５として発光効率の高いトリプレット化合物を用いているため、緑色に発光する発光層１６や青色に発光する発光層１７と同じ発光輝度を得ながらも動作電圧を揃えることが可能である。従って、赤色に発光する発光層１５の劣化が極端に早まることはなく、色ずれ等の問題を起こさずにカラー表示を行うことが可能となる。また、動作電圧を低く抑えることができることは、トランジスタの耐圧のマージンを低く設定できる点からも好ましいことである。
【０１４１】
なお、本実施例では、赤色に発光する発光層１５としてトリプレット化合物を用いた例を示しているが、さらに緑色に発光する発光層１６もしくは青色に発光する発光層１７にトリプレット化合物を用いることも可能である。
【０１４２】
次に、本実施例を実施した場合における画素部の回路構成を図１１に示す。なお、ここでは赤色に発光するＥＬ素子を含む画素（画素（赤））２０a、緑色に発光するＥＬ素子を含む画素（画素（緑））２０bおよび青色に発光するＥＬ素子を含む画素（画素（青））２０cの三つを図示しているが、いずれも回路構成は同一である。
【０１４３】
図１１（Ａ）において、２１はゲート配線、２２a〜２２cはソース配線（データ配線）、２３a〜２３cは電流供給線である。電流供給線２３a〜２３cはＥＬ素子の動作電圧を決定する配線であり、赤色発光の画素２０a、緑色発光の画素２０bおよび青色発光の画素２０cのいずれの画素においても同じ電圧が印加される。従って、配線の線幅（太さ）も全て同一設計で良い。
【０１４４】
また、２４a〜２４cはスイッチングトランジスタであり、ここではｎチャネル型トランジスタで形成されている。なお、ここではソース領域とドレイン領域との間に二つのチャネル形成領域を有した構造を例示しているが、二つ以上もしくは一つであっても構わない。
【０１４５】
また、２５a〜２５cは電流制御トランジスタであり、ゲートはスイッチングトランジスタ２４a〜２４cのいずれかに、ソースは電流供給線２３a〜２３cのいずれかに、ドレインはＥＬ素子２６a〜２６cのいずれかに接続される。なお、２７a〜２７cはコンデンサであり、各々電流供給線２５a〜２５cのゲートに印加される電圧を保持する。但し、コンデンサ２７a〜２７cは省略することも可能である。
【０１４６】
なお、図１１（Ａ）ではｎチャネル型トランジスタからなるスイッチングトランジスタ２４a〜２４cおよびｐチャネル型トランジスタからなる電流制御トランジスタ２５a〜２５cを設けた例を示しているが、図１１（Ｂ）に示すように、画素（赤）３０a、画素（緑）３０bおよび画素（青）３０cの各々に、ｐチャネル型トランジスタからなるスイッチングトランジスタ２８a〜２８cおよびｎチャネル型トランジスタからなる電流制御トランジスタ２９a〜２９cを設けることも可能である。
【０１４７】
さらに、図１１（Ａ）、（Ｂ）では一つの画素内に二つのトランジスタを設けた例を示しているが、トランジスタの個数は二つ以上（代表的には三つ〜六つ）であっても良い。その場合においても、ｎチャネル型トランジスタとｐチャネル型トランジスタとをどのように組み合わせて設けても構わない。
【０１４８】
本実施例では、ＥＬ素子２６aが赤色発光のＥＬ素子であり、発光層としてトリプレット化合物を用いている。また、ＥＬ素子２６bが緑色発光のＥＬ素子、ＥＬ素子２６cが青色発光のＥＬ素子であり、いずれも発光層としてシングレット化合物を用いている。
【０１４９】
こうしてトリプレット化合物とシングレット化合物を使い分けることでＥＬ素子２６a〜２６cの動作電圧をすべて同一（１０Ｖ以下、好ましくは３〜１０Ｖ）とすることが可能となる。従って、発光装置に必要な電源を例えば３Ｖもしくは５Ｖで統一することができるため、回路設計が容易となる利点がある。
【０１５０】
なお、本実施例の構成は、実施例１〜実施例５のいずれの構成とも組み合わせて実施することが可能である。
【０１５１】
〔実施例７〕
本実施例では、画素部および駆動回路をすべてｎチャネル型トランジスタで形成した場合について説明する。なお、ｎチャネル型トランジスタの製造工程は実施例１に従えば良いので説明は省略する。
【０１５２】
本実施例の発光装置の断面構造を図１２に示す。なお、基本的な構造は実施例１に示した図４（Ｂ）の断面構造と同じであるため、ここでは相違点のみを説明することとする。
【０１５３】
本実施例では、図４（Ｂ）のｐチャネル型トランジスタ６０２の代わりにｎチャネル型トランジスタ１２０１が設けられ、電流制御トランジスタ６０４の代わりにｎチャネル型トランジスタからなる電流制御トランジスタ１２０２が設けられている。
【０１５４】
また、電流制御トランジスタ１２０２のドレインに接続された配線２６６はＥＬ素子の陰極として機能し、その上にＥＬ層１２０３、酸化物導電膜からなる陽極１２０４、パッシベーション膜１２０５が設けられている。このとき配線２６６は周期表の１族もしくは２族に属する元素を含む金属膜で形成されるか、少なくともＥＬ層１２０３と接する面が、周期表の１族もしくは２族に属する元素を含む金属膜で形成されることが望ましい。
【０１５５】
また、本実施例で用いるｎチャネル型トランジスタはすべてエンハンスメント型トランジスタであっても良いし、すべてデプレッション型トランジスタであっても良い。勿論、両者を作り分けて組み合わせて用いることも可能である。
【０１５６】
ここで画素の回路構成を図１３に示す。なお、図１１と同一の符号を付した部分については図１１の説明を参照すれば良い。
【０１５７】
図１３に示すように、画素（赤）３５a、画素（緑）３５b、画素（青）３５cの各々に設けられたスイッチングトランジスタ２４a〜２４cおよび電流制御トランジスタ３５a〜３５cはすべてｎチャネル型トランジスタで形成されている。
【０１５８】
本実施例の構成によれば、実施例１の発光装置の製造工程においてｐチャネル型トランジスタを形成するためのフォトリソグラフィ工程、画素電極（陽極）を形成するためのフォトリソグラフィ工程を省略することができるため、さらに製造工程を簡略化することが可能である。
【０１５９】
なお、本実施例の構成は実施例１〜実施例６のいずれの構成とも組み合わせて実施することが可能である。
【０１６０】
〔実施例８〕
本実施例では、画素部および駆動回路をすべてｐチャネル型トランジスタで形成した場合について説明する。本実施例の発光装置の断面構造を図１４に示す。なお、実施例１に示した図４（Ｂ）と同一の符号を付してある部分は実施例１の説明を参照すれば良い。
【０１６１】
本実施例では、駆動回路がｐチャネル型トランジスタ１４０１およびｐチャネル型トランジスタ１４０２で形成されるＰＭＯＳ回路で形成され、画素部がｐチャネル型トランジスタからなるスイッチングトランジスタ１４０３およびｐチャネル型トランジスタからなる電流制御トランジスタ１４０４を有している。なお、ｐチャネル型トランジスタ１４０１の活性層は、ソース領域４１、ドレイン領域４２、ＬＤＤ領域４３a、４３bおよびチャネル形成領域４４を含む。活性層の構成は、ｐチャネル型トランジスタ１４０２、スイッチングトランジスタ１４０３、電流制御トランジスタ１４０４も同様である。
【０１６２】
ここで本実施例のｐチャネル型トランジスタの製造工程について図１５を用いて説明する。まず、実施例１の製造工程に従って図２（Ｂ）の工程まで行う。
【０１６３】
次に、レジスト２１１a〜２１１eを用いて第２の導電膜からなる電極２１２〜２１６を形成する。そして、レジスト２１１a〜２１１eおよび第２の導電膜からなる電極２１２〜２１６をマスクとして周期表の１３族に属する元素（本実施例ではボロン）を半導体膜に添加し、１×１０20〜１×１０21atoms/cm3の濃度でボロンを含む領域（以下、ｐ型不純物領域（ａ）という）３０１〜３０９を形成する。（図１５（Ａ））
【０１６４】
次に、レジスト２１１a〜２１１eを用いて第２の導電膜からなる電極２１２〜２１６を図１（Ｄ）と同様のエッチング条件でエッチングし、第２のゲート電極３１０〜３１４を形成する。（図１５（Ｂ））
【０１６５】
次に、レジスト２１１a〜２１１eおよび第２のゲート電極３１０〜３１４をマスクとして第１の導電膜２０９を図１（Ｃ）と同様のエッチング条件でエッチングし、第１のゲート電極３１５〜３１９を形成する。
【０１６６】
そして、レジスト２１１a〜２１１eおよび第２のゲート電極３１０〜３１４をマスクとして周期表の１３族に属する元素（本実施例ではボロン）を半導体膜に添加し、１×１０16〜１×１０19atoms/cm3（代表的には１×１０17〜１×１０18atoms/cm3）の濃度でボロンを含む領域（以下、ｐ型不純物領域（ｂ）という）３２０〜３２９を形成する。（図１５（Ｃ））
【０１６７】
この後の工程は実施例１の図３（Ｃ）以降の工程に従えば良い。以上のような工程により図１４に示す構造の発光装置を形成することができる。
【０１６８】
また、本実施例で用いるｐチャネル型トランジスタはすべてエンハンスメント型トランジスタであっても良いし、すべてデプレッション型トランジスタであっても良い。勿論、両者を作り分けて組み合わせて用いることも可能である。
【０１６９】
ここで画素の回路構成を図１６に示す。なお、図１１と同一の符号を付した部分については図１１の説明を参照すれば良い。
【０１７０】
図１６に示すように、画素（赤）５０a、画素（緑）５０b、画素（青）５０cの各々に設けられたスイッチングトランジスタ５１a〜５１cおよび電流制御トランジスタ５２a〜５２cはすべてｐチャネル型トランジスタで形成される。
【０１７１】
本実施例の構成によれば、実施例１の発光装置の製造工程において１回のフォトリソグラフィ工程を省略することができるため、実施例１よりも製造工程を簡略化することが可能である。
【０１７２】
なお、本実施例の構成は実施例１〜実施例６のいずれの構成とも組み合わせて実施することが可能である。
【０１７３】
〔実施例９〕
本発明のアクティブマトリクス型の発光装置は、半導体素子としてＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いることもできる。その場合、半導体基板（典型的にはシリコンウエハ）に公知の方法で形成されたＭＯＳトランジスタを用いれば良い。
【０１７４】
なお、本実施例の構成は、実施例１〜３、５〜８の構成と組み合わせて実施することが可能である。
【０１７５】
〔実施例１０〕
実施例１において、図５に示した駆動回路内蔵型発光装置は、同一の絶縁体上に画素部および駆動回路が一体形成された例であるが、駆動回路を外付けＩＣ（集積回路）で設けることも可能である。このような場合、構造は図１７（Ａ）のようになる。
【０１７６】
図１７（Ａ）に示すモジュールは、アクティブマトリクス基板６０（画素部６１、配線６２a、６２bを含む）にＦＰＣ６３が取り付けられ、そのＦＰＣ６３を介してプリント配線板６４が取り付けられている。ここでプリント配線板６４の機能ブロック図を図１７（Ｂ）に示す。
【０１７７】
図１７（Ｂ）に示すように、プリント配線板６４の内部には少なくともＩ／Ｏポート（入力もしくは出力部ともいう）６５、６８、ソース側駆動回路６６およびゲート側駆動回路６７として機能するＩＣが設けられている。
【０１７８】
このように、基板面に画素部が形成されたアクティブマトリクス基板にＦＰＣが取り付けられ、そのＦＰＣを介して駆動回路としての機能を有するプリント配線板が取り付けられた構成のモジュールを、本明細書では特に駆動回路外付け型発光モジュールと呼ぶことにする。
【０１７９】
また、図１８（Ａ）に示すモジュールは、駆動回路内蔵型発光装置７０（画素部７１、ソース側駆動回路７２、ゲート側駆動回路７３、配線７２a、７３aを含む）にＦＰＣ７４が取り付けられ、そのＦＰＣ７４を介してプリント配線板７５が取り付けられている。ここでプリント配線板７５の機能ブロック図を図１８（Ｂ）に示す。
【０１８０】
図１８（Ｂ）に示すように、プリント配線板７５の内部には少なくともＩ／Ｏポート７６、７９、コントロール部７７として機能するＩＣが設けられている。なお、ここではメモリ部７８が設けられているが、必ずしも必要ではない。また、コントロール部７７は、駆動回路の制御、映像データの補正などをコントロールするための機能を有した部位である。
【０１８１】
このように、基板面に画素部および駆動回路が形成された駆動回路内蔵型発光装置にコントローラーとしての機能を有するプリント配線板が取り付けられた構成のモジュールを、本明細書では特にコントローラー外付け型発光モジュールと呼ぶことにする。
【０１８２】
〔実施例１１〕
本発明を実施して形成された発光装置（実施例１０に示した形態のモジュールも含む）は様々な電気器具に内蔵され、画素部は映像表示部として用いられる。本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響機器、ノート型パーソナルコンピュータ、ゲーム機器、携帯機器（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍）、記録媒体を備えた画像再生装置などが挙げられる。それら電気器具の具体例を図１９、図２０に示す。
【０１８３】
図１９（Ａ）はＥＬディスプレイであり、筐体２００１、支持台２００２、表示部２００３を含む。本発明の発光装置は表示部２００３に用いることができる。表示部２００３にＥＬ素子を有した発光装置を用いる場合、ＥＬ素子が自発光型であるためバックライトが必要なく薄い表示部とすることができる。
【０１８４】
図１９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０１８５】
図１９（Ｃ）はデジタルカメラであり、本体２２０１、表示部２２０２、接眼部２２０３、操作スイッチ２２０４を含む。本発明の発光装置もしくは液晶表示装置は表示部２２０２に用いることができる。
【０１８６】
図１９（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明の発光装置はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には、ＣＤ再生装置、ゲーム機器なども含まれうる。
【０１８７】
図１９（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、表示部２４０２、受像部２４０３、操作スイッチ２４０４、メモリスロット２４０５を含む。本発明の発光装置は表示部２４０２に用いることができる。この携帯型コンピュータはフラッシュメモリや不揮発性メモリを集積化した記録媒体に情報を記録したり、それを再生したりすることができる。
【０１８８】
図１９（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４を含む。本発明の発光装置は表示部２５０３に用いることができる。
【０１８９】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。表示部にＥＬ素子を有した発光装置を用いた場合、ＥＬ素子の応答速度が非常に高いため遅れのない動画表示が可能となる。
【０１９０】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響機器のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１９１】
ここで図２０（Ａ）は携帯電話であり、キー操作を行う部位（操作部）２６０１、情報表示を行う部位（情報表示部）２６０２であり、操作部２６０１および情報表示部２６０２は連結部２６０３で連結している。また、操作部２６０１には音声入力部２６０４、操作キー２６０５が設けられ、情報表示部２６０２には音声出力部２６０６、表示部２６０７が設けられている。
【０１９２】
本発明の発光装置は表示部２６０７に用いることができる。なお、表示部２６０７に発光装置を用いる場合、黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１９３】
図２０（Ａ）に示した携帯電話の場合、表示部２６０４に用いた発光装置にＣＭＯＳ回路でセンサ（ＣＭＯＳセンサ）を内蔵させ、指紋もしくは手相を読みとることで使用者を認証する認証システム用端末として用いることもできる。また、外部の明るさ（照度）を読みとり、設定されたコントラストで情報表示が可能となるように発光させることもできる。
【０１９４】
さらに、操作スイッチ２６０５を使用している時に輝度を下げ、操作スイッチの使用が終わったら輝度を上げることで低消費電力化することができる。また、着信した時に表示部２６０４の輝度を上げ、通話中は輝度を下げることによっても低消費電力化することができる。また、継続的に使用している場合に、リセットしない限り時間制御で表示がオフになるような機能を持たせることで低消費電力化を図ることもできる。なお、これらはマニュアル制御であっても良い。
【０１９５】
また、図２０（Ｂ）は車載用オーディオであり、筐体２７０１、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明の発光装置は表示部２７０２に用いることができる。また、本実施例では音響機器の例として車載用オーディオ（カーオーディオ）を示すが、据え置き型のオーディオ（オーディオコンポーネント）に用いても良い。なお、表示部２７０４に発光装置を用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えられる。
【０１９６】
さらに、以上に示した電気器具は、表示部に用いた発光装置に光センサを内蔵させ、使用環境の明るさを検知する手段を設けることもできる。表示部に発光装置を用いる場合、使用環境の明るさに応じて発光輝度を変調させるような機能を持たせることもできる。
【０１９７】
具体的には表示部に用いた発光装置にＣＭＯＳ回路で形成したイメージセンサ（面状、線状もしくは点状のセンサ）を設けたり、本体もしくは筐体にＣＣＤ（Charge Coupled Device）を設けることで実施できる。使用者は使用環境の明るさに比べてコントラスト比で１００〜１５０の明るさを確保できれば問題なく画像もしくは文字情報を認識できる。即ち、使用環境が明るい場合は画像の輝度を上げて見やすくし、使用環境が暗い場合は画像の輝度を抑えて消費電力を抑えるといったことが可能である。
【０１９８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜１０のいずれの構成を含む発光装置もしくはモジュールを用いても良い。
【０１９９】
【発明の効果】
本発明を実施することにより、高い歩留まり且つ低いコストで発光装置を製造することができ、安価な発光装置を提供することができる。また、安価な発光装置を表示部に用いることで安価な電気器具を提供することが可能となる。
【図面の簡単な説明】
【図１】 ｎチャネル型トランジスタの製造工程を示す図。
【図２】 発光装置の製造工程を示す図。
【図３】 発光装置の製造工程を示す図。
【図４】 発光装置の製造工程を示す図。
【図５】 発光装置の上面構造および断面構造を示す図。
【図６】 発光装置の製造工程を示す図。
【図７】 発光装置の製造工程を示す図。
【図８】 発光装置の製造工程を示す図。
【図９】 発光装置の製造工程を示す図。
【図１０】 発光装置の断面構造を示す図。
【図１１】 発光装置の画素の回路構成を示す図。
【図１２】 発光装置の断面構造を示す図。
【図１３】 発光装置の画素の回路構成を示す図。
【図１４】 発光装置の断面構造を示す図。
【図１５】 発光装置の製造工程を示す図。
【図１６】 発光装置の画素の回路構成を示す図。
【図１７】 駆動回路外付け型発光装置の構造を示す図。
【図１８】 コントローラー外付け型発光装置の構造を示す図。
【図１９】 電気器具の具体例を示す図。
【図２０】 電気器具の具体例を示す図。
Claims (6)
- 絶縁体上に半導体膜を形成する第１工程と、
前記半導体膜を覆うゲート絶縁膜を形成する第２工程と、
前記ゲート絶縁膜上に第１の導電膜及び第２の導電膜を形成する第３工程と、
前記第２の導電膜をエッチングすることによって、第２の電極を形成する第４工程と、
前記第２の電極をマスクとし、且つ前記第１の導電膜及び前記ゲート絶縁膜を貫通させることによって、前記半導体膜にｎ型不純物元素を添加する第５工程と、
前記第２の電極をマスクとし、前記第１の導電膜をエッチングすることによって、第１の電極を形成する第６工程と、
前記第２電極をエッチングすることによって、第２のゲート電極を形成する第７工程と、
前記第２のゲート電極をマスクとし、且つ前記第１の導電膜からなる電極を貫通させることによって、前記半導体膜にｎ型不純物元素を添加する第８工程と、
前記第１の電極をエッチングすることによって、第１のゲート電極を形成する第９工程と、を有することを特徴とするトランジスタの作製方法。 - 請求項１において、前記第８の工程で、チャネル形成領域、ソース領域及びドレイン領域、ソース領域及びドレイン領域よりも低濃度のｎ型不純物元素が添加された不純物領域を形成することを特徴とするトランジスタの作製方法。
- 請求項２において、前記不純物領域は、前記ゲート絶縁膜を介して前記第１のゲート電極と重なる領域と、重ならない領域を有することを特徴とするトランジスタの作製方法。
- 請求項１乃至請求項３のいずれか一において、前記第１のゲート電極及び前記第２のゲート電極の端部は、テーパー形状を有することを特徴とするトランジスタの作製方法。
- 請求項１乃至請求項４のいずれか一において、前記第１の導電膜は窒化タンタル膜であり、前記第２の導電膜はタングステン膜であることを特徴とするトランジスタの作製方法。
- 請求項１乃至請求項４のいずれか一において、前記第１の導電膜はタングステン膜であり、前記第２の導電膜はアルミニウム合金膜であることを特徴とするトランジスタの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169074A JP4817535B2 (ja) | 2000-06-05 | 2001-06-05 | トランジスタの作製方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000168318 | 2000-06-05 | ||
| JP2000168318 | 2000-06-05 | ||
| JP2000-168318 | 2000-06-05 | ||
| JP2001169074A JP4817535B2 (ja) | 2000-06-05 | 2001-06-05 | トランジスタの作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002064207A JP2002064207A (ja) | 2002-02-28 |
| JP2002064207A5 JP2002064207A5 (ja) | 2008-07-17 |
| JP4817535B2 true JP4817535B2 (ja) | 2011-11-16 |
Family
ID=26593361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001169074A Expired - Fee Related JP4817535B2 (ja) | 2000-06-05 | 2001-06-05 | トランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4817535B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003280555A (ja) * | 2002-03-25 | 2003-10-02 | Sanyo Electric Co Ltd | 表示装置および表示装置の製造方法 |
| KR100652216B1 (ko) | 2003-06-27 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 액정표시소자 제조 방법 |
| JP2013047699A (ja) * | 2009-12-22 | 2013-03-07 | Sharp Corp | 表示パネルの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3474604B2 (ja) * | 1993-05-25 | 2003-12-08 | 三菱電機株式会社 | 薄膜トランジスタおよびその製法 |
| JP3086579B2 (ja) * | 1993-12-28 | 2000-09-11 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| JP3398453B2 (ja) * | 1994-02-24 | 2003-04-21 | 株式会社東芝 | 薄膜トランジスタの製造方法 |
| JPH08274336A (ja) * | 1995-03-30 | 1996-10-18 | Toshiba Corp | 多結晶半導体薄膜トランジスタ及びその製造方法 |
| JPH0955508A (ja) * | 1995-08-10 | 1997-02-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
-
2001
- 2001-06-05 JP JP2001169074A patent/JP4817535B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002064207A (ja) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6872604B2 (en) | Method of fabricating a light emitting device | |
| JP6546319B2 (ja) | 携帯電話、パーソナルコンピュータ、及び表示装置 | |
| US20200411603A1 (en) | Light-emitting device | |
| US8124973B2 (en) | Electronic appliance including transistor having LDD region | |
| JP4827313B2 (ja) | 発光装置の作製方法 | |
| JP4776792B2 (ja) | 発光装置および電気器具 | |
| JP2019061256A (ja) | 発光装置 | |
| JP4731714B2 (ja) | 発光装置 | |
| KR20010039643A (ko) | 전기 광학 장치 및 전자 장치 | |
| EP1154498A2 (en) | A method of manufacturing a light emitting device | |
| KR20010039644A (ko) | 전기 광학 장치의 제조 방법 | |
| JP2002151269A (ja) | 発光装置 | |
| JP2011187449A (ja) | 自発光装置の作製方法 | |
| JP4836339B2 (ja) | 半導体表示装置及びその作製方法 | |
| JP4731715B2 (ja) | 発光装置の作製方法 | |
| JP4817535B2 (ja) | トランジスタの作製方法 | |
| JP2002033191A (ja) | 発光装置の製造方法 | |
| JP2002351355A (ja) | 発光装置およびその作製方法 | |
| JP2002244590A (ja) | 発光装置及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4817535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |