JP4812226B2 - オシレータ回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、特許請求の範囲の主請求項のプリアンブルによるオシレータ回路、即ち、ＬＣ並列共振回路及び増幅器エレメントとしてトランジスタを伴うオシレータ回路に関する。
【０００２】
【従来の技術】
各種のタイプのフィードバック回路を有するＬＣ並列共振回路伴ったオシレータは周知である。その一例は、いわゆるコルピッツ・オシレータであり、それにおいては１乃至複数のバイポーラ又は電界効果トランジスタからなる増幅器エレメントとＬＣ並列共振回路の間におけるフィードバック回路が、共振回路のキャパシタンスを共振回路のインダクタの終端において機能する２つのキャパシタに分けることによってもたらされる。この種のオシレータ回路に伴う１つの問題は、温度の変動であり、その結果として招かれる周波数応答の変動をはじめ、振幅ノイズ及び位相ノイズである。これらの変動は、通常、増幅器エレメントの動作ポイントにおける変化に起因する。
【０００３】
【発明が解決しようとする課題】
従って、本発明は、単純な手段により動作ポイントを一定に維持し、上記の温度、周波数及び振幅の変動を回避することが可能なオシレータ回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
この目的は、特許請求の範囲の主請求項の前提項によるオシレータ回路、即ち、ＬＣ並列共振回路及び増幅器エレメントとしてトランジスタを伴うオシレータ回路を基礎とし、これにおける特徴を通じて達成される。更に、有利な発展がその従属請求項からもたらされる。
【０００５】
並列共振回路上に補償コイルを追加した結果として、一方においては半導体の内部キャパシタンス並びに可能性としてはハウジング及び残りの構造のキャパシタンスからなる寄生コレクタ・キャパシタンスの干渉効果が補償され、それによって並列共振回路のインダクタと並列に作用しなくなり、その結果、動作ポイントに依存する周波数の変化がなくなる。このように本発明による方法の結果として、周波数における変化が、増幅器エレメントの寄生コレクタ・キャパシタンスを変化させることによって防止され、それによって高いスペクトル純度を伴うオシレータが提供される。
【０００６】
コルピッツ・オシレータの場合には、そのバイポーラ増幅トランジスタがコレクタ回路において動作され、そのコレクタがアースされるが、寄生コレクタ・キャパシタンスが並列共振回路のインダクタ上において増幅されることなく作用し、この種のオシレータ回路の場合にも本発明による方法が利点を有する。しかしながら、特に有利なことは、この種のオシレータ回路、例えば、出力信号が増幅トランジスタのコレクタにおいて減結合され、従って、コレクタがアースされなくなるコルピッツ・オシレータの場合における本発明による方法である。この場合の寄生コレクタ・キャパシタンスは、コレクタ上の増幅係数が乗じられ、そのため並列共振回路のインダクタにおいて何倍にも増加する。しかしながら、これは、本発明により、容易に抑圧することが可能になる。
【０００７】
動作ポイントの安定化に関する、従って、前述した温度、周波数及び増幅の変動の防止に関する別の可能性は、本発明による従属請求項３に詳細に示しているように、可変利得増幅器を用いてトランジスタのコレクタ電流を一定に維持することである。この方法は、請求項１及び２によるオシレータ回路との組み合わせにおいて特に利点を有するが、それ単独でも非常に効果的である。この種の、コレクタ電流を一定にするレギュレーションの結果として、トランジスタの動作ポイントが一定に維持され、同時に搬送波に近い、トランジスタの内部干渉源によって生じるＡＣ成分が完全に安定化される。動作ポイントを安定させることによって、周波数の変化がある場合には、電流導通角における変化を防止することも可能になり、また、それから逆にもたらされる動作ポイントへの影響も防止される。オシレータの離調がある場合においても、動作ポイントの安定化の結果として、オシレータの出力振幅の変化が周知の回路より小さくなり、例えば、わずかに１ｄＢとなる。緩慢な変化が完全に安定化されるだけでなく、ＤＣから可変利得増幅器によって決定される限界周波数までの帯域幅全体にわたる変化も安定化される。トランジスタの動作ポイントにおける比較的高速の変化についても完全に安定化が可能になり、このようにして干渉変調を排除することが可能である。従って、振幅ノイズ及び結果的にもたらされる可能性のある位相ノイズも低減される。尚、オシレータの増幅器エレメントをはじめコントロール回路の増幅器エレメントについて、同一タイプのトランジスタ、例えば、ｎｐｎタイプのバイポーラ・トランジスタを使用すると特に好都合であることが明らかになっており、それに応じた回路のトポロジを選択することによってそれが可能になる。
【０００８】
この種のオシレータ回路において位相ノイズを可能な限り低く維持するために、従属請求項１６に詳細に示したように、本発明の別の発展によれば、直列共振回路をトランジスタのベース−エミッタ・セクションと並列に接続し、それをオシレータ周波数の２倍に同調させることが提案されている。このようにして増幅器エレメントの変調が、そのオシレータの共振周波数の第１高調波に対して最小に維持され、それにより位相ノイズも最小に維持される。この方法は、全ての通常のオシレータ回路に使用することができるが、好ましくはこの方法により、最適動作条件を作り出すために、請求項１によるオシレータ回路及び／又は請求項３によるオシレータ回路とともに使用する。
【０００９】
以下、図面を参照し、実施態様を示す形で本発明を更に詳細に説明する。
【００１０】
【発明の実施の形態】
図１は、インダクタＬ１並びに２つのキャパシタＣ１及びＣ２の直列回路からなる並列共振回路を伴うコルピッツ・オシレータの原理的な回路図を示している。トランジスタＴ１は、増幅器エレメントとして使用され、図示の実施態様においては、バイポーラｎｐｎトランジスタである。このオシレータの共振周波数は、Ｌ１及びＣ１／Ｃ２によって決定される。オシレータＴ１の動作ポイントは、抵抗Ｒ１、Ｒ２及びＲ３によって決定され、これらを介して電源電圧Ｖｃの印加も行われる。トランジスタＴ１のコレクタ上に備わるキャパシタＣ５を介して出力周波数の減結合が行われる場合には、出力抵抗を決定する抵抗Ｒ４が、コレクタとキャパシタＣ４の間に備えられる。図１に破線を用いて示したように、Ｃ８及びＲ８を介してトランジスタのエミッタ上において減結合が行われる場合には、この抵抗Ｒ４が不必要になり、トランジスタＴ１のコレクタがキャパシタＣ４を介して直接アースされる。キャパシタＣ３及びＣ４は、ＤＣ電気ショック・ハザード・キャパシタであり、Ｃ４は、電源電圧Ｖｃ上の低周波干渉ノイズを抑圧するための高キャパシタンス・キャパシタである。この種のノイズ干渉は、オシレータ周波数の妨害変調を招く可能性がある。
【００１１】
半導体の内部キャパシタンス量からなり、場合によっては、周りを取り囲むハウジング及び残りの構造のキャパシタンス量が追加される寄生キャパシタＣ６は、最も重要である。電圧増幅の場合（コレクタとＣ４の間に抵抗Ｒ４を伴うコレクタ上のＣ５を介した直接減結合）においては、この寄生キャパシタＣ６にトランジスタＴ１の増幅係数がコレクタ上に乗じられて、その結果インダクタＬ１に対して、より強い並列関係を有するようになり、従って、オシレータの周波数の決定に関係するようになる。この寄生キャパシタ部分Ｃ６が、また、動作ポイントに依存する変動を受けることから、結果的に、周波数のスペクトル純度も劣化することになる。この増幅効果は、破線を用いて示されるような減結合をエミッタ上において行えば防止されるが、擾乱をもたらす範囲でそれが生じることに変わりはない。
【００１２】
この寄生コレクタ・キャパシタＣ６の干渉を防止するために、本発明によれば追加の補償コイルＬ２が並列共振回路のインダクタＬ１に割り当てられ、それと結合される。これが、可変キャパシタＣ７及び可変抵抗Ｒ５を介してトランジスタＴ１のコレクタに結合されている。Ｃ７及びＲ５の対応する調整によって、前述した寄生コレクタ・キャパシタＣ６の影響が補償される形において量及び位相に応じたトランジスタのコレクタ電圧のレギュレーションが行われて補償コイルＬ２に供給される。
【００１３】
図２は、図１によるコルピッツ・オシレータの回路を示しているが、追加のコントロール回路によって拡張されており、このコントロール回路は、ＤＣ動作ポイントを一定に維持し、且つ、トランジスタＴ１の内部干渉源によって生じるＡＣ成分を搬送波の近傍に完全に安定させる。このコントロール回路については、更に、詳細を以下に説明するが、図１に示した補償コイルＬ２を伴わずに使用することも可能であり、従って、並列共振回路を伴う通常のあらゆる周知のオシレータ回路に適しているが、図１による回路と組み合わせると特に有利である。
【００１４】
並列共振回路及びバイポーラ・トランジスタＴ１を伴うオシレータ回路は、図１に示した回路に符合する。それに加えて、２つのトランジスタＴ２及びＴ３からなる可変利得増幅器がまた備えられる。より小さな、例えば、５０オームしかない抵抗Ｒ４と、より大きな、例えば、１，０００オームの抵抗Ｒ５の直列回路上において、コレクタ電流によって生じた電圧が、抵抗Ｒ１１を介して第１のトランジスタＴ２のベースに供給される。トランジスタＴ２及びＴ３は、共通エミッタ抵抗Ｒ１３を有しており、且つ、２つの概略で等しいサイズのコレクタ抵抗Ｒ１２及びＲ１４を有している。第１のトランジスタＴ２のベースは、Ｒ１１及びＲ４を介してトランジスタＴ１のコレクタに接続されており、これにおいてもＴ１のコレクタ上においてＣ５を介して減結合が行われている。第２のトランジスタＴ３のコレクタは、コイルＬ３を介してトランジスタＴ１のベースに接続されている。第２のトランジスタＴ３のベースにおいては、電圧スプリッタＲ１５及びＲ１６を介して基準電圧が生成され、また、第２のトランジスタＴ３のベースは、キャパシタＣ１２を介してＡＣに関するアースが行われる。
【００１５】
この可変利得増幅器は、以下のように動作する。
【００１６】
トランジスタＴ１のコレクタ電流における減少は、トランジスタＴ２のベース電圧の上昇をもたらし、その結果、トランジスタＴ２を通る電流が増加する。それにより抵抗Ｒ１３の電圧も上昇し、抵抗Ｒ１４を通る電流を減少させる。従って、このトランジスタＴ３のコレクタ上の電圧が上昇し、その結果、Ｌ３を介してトランジスタＴ１を流れる電流が増加する。つまり、安定した温度非依存のＤＣ状態がトランジスタＴ１上において結果的に生じ、このようにして動作ポイントが安定化される。それに加えて、周波数に変化がある場合においても電流導通角の変化がオシレータの動作ポイントを変化させることがなくなる。この結果、オシレータの離調が生じても、周知のオシレータに比較してその出力振幅の変化が小さくなり、例えば、わずかに１ｄＢにしかならない。これは、緩慢な変動に限らず、ＤＣから抵抗Ｒ１４及びキャパシタＣ１１によって決定される周波数までの帯域幅全体にわたる変動にも適用できる。従って、トランジスタＴ１の動作ポイントにおける比較的高速な変化、即ち、防止されない場合には妨害変調を招く変化を、結果としてもたらされる振幅ノイズ及び位相変調を含めて防止することも可能になる。
【００１７】
キャパシタＣ１２は、抵抗Ｒ１５及びＲ１６の熱雑音が好ましくない態様で回路に影響を及ぼさないことを保証する。同じ理由からトランジスタＴ１には、インダクタを介して基本電流が送られる。
【００１８】
可変利得増幅器は、そのトランジスタを介して多少の明確な温度依存を有し、それがトランジスタＴ３のベース上の基準電圧に影響を及ぼす。これを防止するためには、電圧スプリッタＲ１５及びＲ１６自体を相応して温度に依存させる設計を行い、且つ、例えば、ダイオードＤ１を抵抗Ｒ１６と直列に接続すると好都合である。従って、可能性のあるトランジスタＴ１の温度依存もまた、このダイオードＤ１の温度特性の適切な選択によって補償することができる。
【００１９】
コントロール回路を介して動作ポイントを安定化することによって、図１による抵抗Ｒ３を省略することが可能になり、図２により、好ましくはプリント・インダクタＬ４によって置き換えることができる。このようにして、ノイズ源（抵抗Ｒ３の熱雑音）を、更に、排除することが可能になる。
【００２０】
バイポーラ・トランジスタに代えて、電界効果トランジスタを使用することもできる。しかしながら、その場合においては、図２により、電流コントロールされるトランジスタＴ１の場合には省略することができた抵抗Ｒ１を、図１により、トランジスタＴ１に備えなければならない。
【００２１】
テクノロジという面から等しく効果的な部品が使用できるように、且つ、全体的なオシレータ回路が、よりシンプルな形で集積化されたスイッチング回路として設計できるように回路のトポロジを選択すると有利である。この目的から、例えば、図２において、全てのトランジスタＴ１、Ｔ２及びＴ３をバイポーラｎｐｎトランジスタとして設計すると好都合である。
【００２２】
図３は、より高い周波数用に考えられる構成における図２による回路のオシレータ部分を示している。この例のキャパシタＣ１及びＣ２は、結合される平面マイクロストリップＳ１、Ｓ２、Ｓ３として設計され、これらは、プリント回路テクノロジにおいて予め決定されたギャップを伴って互いに平行に回路基板（図示せず）の上面に取り付けられる。これらは、周知のように共面結合マイクロストリップ導体として作用し、適切に寸法設定されたそれらの長さ及び幅が、伝統的な設計においては高周波における取り扱いが容易でなく、値の小さいものの実現が困難であり、且つ、多くの場合には可変キャパシタとして使用することができないディスクリート・キャパシタＣ１及びＣ２に置き代わる。これらの共面結合マイクロストリップ導体のキャパシタンス値は、適切なＣＡＤプログラムを用いて容易に計算し、最適化することが可能である。また、これらは、容易に調整することが可能であり、製造許容誤差も最小になる。それに加えて、この種のキャパシタの製造は、非常にコスト効果が高い。
【００２３】
また、図３による補償コイルＬ２は、この種の結合される平面マイクロストリップＳ４から容易に構成することが可能であり、それが、キャパシタＣ１を形成するマイクロストリップＳ３とギャップを保って平行に配置され、Ｃ１を介してＬ１に結合される。
【００２４】
更に、並列共振回路の周波数決定インダクタＬ１もまた、プリント回路テクノロジにおける導体テクノロジにより、同一回路基板上に作ることが可能であり、図４にそれを示す。対向するマイクロストリップＳ５は、基板Ｇ１の上面及び底面に、キャパシタＣ１を形成するマイクロストリップＳ３の延長として配置され、互いに、複数の分散されたフィードスルーＳ６を介して直流的に接続される。これらのマイクロストリップＳ５に対して平行になる側において、回路基板Ｇ１の絶縁体が加工されてスリットＳ７及びＳ８が形成されているが、マイクロストリップＳ５の先端において基板材料の狭いブリッジＳ９が残されているだけで、それがどちらかといえば拘束されないマイクロストリップＳ５を機械的に支持しており、残りの部分が拘束されないこの部分の機械的な共振が防止される。回路基板Ｇ１は、略図的に示されている閉じたハウジングＧ２内に収められ、拘束されない導体部分Ｓ５が導体共振器として作用する。ハウジングＧ２内の共振器Ｓ５は、通常のシェル回路以上のものではないことから、この共振器Ｓ５の寸法（長さ、幅、厚さ）は、シェル回路に関して規定されている寸法標準により、周知の方法により決定される。この方法により、並列共振回路を設計することにより、本来的に備わる高い品質が達成され、従って、オシレータの位相ノイズにおける本質的な改善が得られる。
【００２５】
並列共振回路の周波数が最大達成品質を伴ってキャパシタンス・ダイオードにより決定されなければならない場合には、最適品質に関してキャパシタンス・ダイオードの数が選択されることを保証する必要がある。最適品質は、単一のキャパシタンス・ダイオードを使用するか、或いは、２×ｎ個のペアの逆平行接続したキャパシタンス・ダイオードを使用するときに限って達成され、それにおいてｎは１より大きくする必要があり、直列接続される、この種のキャパシタンス・ダイオードのペアの数の増加に伴って質が向上する。
【００２６】
説明したタイプのオシレータは、しばしば位相レギュレーション・ループ内に用いられ、それにおいては、位相検出器のオシレータ周波数が高品質基準オシレータ（例えば、水晶発振オシレータ）の基準周波数と比較される。その場合に、基準周波数のノイズがオシレータ回路のノイズより高くなるといったことがたまたま生じる可能性があり、即ち、搬送波に近い基準周波数ノイズが、中間周波数スプリッタの除法係数を超えて過剰に乗じられた場合にそれが起こり得る。その結果、オシレータ回路が位相ノイズに関して劣化する。これを防止するために、適切な低周波フィルタ、例えば、ロー・パス・フィルタを介して図２によるコントロール回路に、図２において略図的にＰとして示したコントロール・ラインを経由してノイズを供給すると好都合なことがある。オシレータ内におけるコントロール・ライン上のこの種の干渉ノイズ信号についても、コントロール・ラインから導かれたこのコントロール信号を介して完全な安定化が可能であり、従って、前述した位相ノイズにおける増加を補償することができる。
【００２７】
位相ノイズを低減するために、オシレータ周波数を超える周波数の場合には、増幅器エレメントＴ１の変調を可能な限り低く維持すると好都合である。これは、直列共振回路をトランジスタＴ１のベース−エミッタ・セクションと並列に接続し、それをオシレータ周波数の第１高調波に同調させることによって達成可能であり、図１において破線を用いて表されている、キャパシタＣ１に直列に接続された追加のコイルＬ５がそれになる。第１高調波は、通常、基本波の次に最も大きな振幅を有することから、結果として約６ｄＢの位相ノイズにおける改善を達成することが可能になる。図１に示したコルピッツ・オシレータの場合であれば、一方のキャパシタＣ１をこの追加の直列共振回路に使用することが可能であり、別のオシレータ回路の場合であれば、つまり共振回路のキャパシタンスを直列に接続される２つのキャパシタンスＣ１、Ｃ２に分ける分割が行われない回路の場合には、直列共振２ｆを伴うこの追加の直列共振回路をトランジスタＴ１のベースとエミッタの間に追加することができる。この場合においても、好ましくはインダクタＬ５をプリント・ストリップライン・テクノロジにおいて実現する。
【図面の簡単な説明】
【図１】 コルピッツ・オシレータの原理的な回路図である。
【図２】 追加のコントロール回路によって拡張された図１によるコルピッツ・オシレータを示した回路図である。
【図３】 より高い周波数用に考えられる図２による回路のオシレータ部分を示した回路図である。
【図４】 プリント回路テクノロジにおける導体テクノロジにより、同一回路基板上に作られる並列共振回路の周波数決定インダクタＬ１を示した概略図である。

Claims (19)

1. インダクタ（Ｌ１）及び前記インダクタ（Ｌ１）に並列で接続されるキャパシタ（Ｃ１，Ｃ２）から構成されるＬＣ並列共振回路、並びに、増幅器エレメントとしてのトランジスタ（Ｔ１）及び前記並列共振回路に結合する補償コイルを備えたオシレータ回路において、
   周波数及び作動ポイントに関して、前記トランジスタ（Ｔ１）の寄生コレクタ・キャパシタ（Ｃ６）の効果と反対となるように、前記トランジスタ（Ｔ１）のコレクタ電圧がコレクタ電圧及び位相に関して調整されて補償コイル（Ｌ２）に印加されることを特徴とする回路。
2. 前記トランジスタ（Ｔ１）のコレクタ電圧が、補償コイル（Ｌ２）とコレクタ間に設けられた可変キャパシタ（Ｃ７）及び可変抵抗（Ｒ５）の直列回路を介して、電圧及び位相において調整されることを特徴とする請求項１記載の回路。
3. 請求項１又は２によるＬＣ並列共振回路及び増幅器エレメントとしてのトランジスタ（Ｔ１）を伴うオシレータ回路と組み合わせて使用されるオシレータ回路において、
   トランジスタ（Ｔ１）のコレクタ電流が、可変利得増幅器（Ｔ２，Ｔ３）を介して供給されることを特徴とする回路。
4. 前記可変利得増幅器が、共通エミッタ抵抗（Ｒ１３）を有し、且つ、それぞれが概略で等しいコレクタ抵抗（Ｒ１２，Ｒ１４）を有する２つのトランジスタ（Ｔ２，Ｔ３）からなり、トランジスタ（Ｔ２）のベースが前記トランジスタ（Ｔ１）のコレクタに接続され、出力トランジスタ（Ｔ３）のコレクタが前記トランジスタ（Ｔ１）のベースに接続されることを特徴とする請求項３記載の回路。
5. 前記トランジスタ（Ｔ３）のベースが、キャパシタ（Ｃ１２）を介してＡＣについてアースされることを特徴とする請求項４記載の回路。
6. 前記トランジスタ（Ｔ３）のコレクタが、インダクタ（Ｌ３）を介して前記オシレータ・トランジスタ（Ｔ１）のベースに接続されることを特徴とする請求項４又は５記載の回路。
7. 前記トランジスタ（Ｔ３）のベースに作用し、且つ、前記可変利得増幅器の基準を決定する電圧スプリッタ（Ｒ１５，Ｒ１６）が、温度に依存して設計されること（ダイオードＤ１）を特徴とする請求項４乃至６のいずれかに記載した回路。
8. 前記トランジスタ（Ｔ１）のエミッタがインダクタ（Ｌ４）を介してアースされることを特徴とする請求項３乃至７のいずれかに記載した回路。
9. 前記オシレータ回路及び前記可変利得増幅器のトポロジが、同一タイプのトランジスタの使用が可能となるように選択されることを特徴とする請求項３乃至８のいずれかに記載した回路。
10. 前記トランジスタ（Ｔ１）及び前記可変利得増幅器のトランジスタ（Ｔ２，Ｔ３）が、ｎｐｎタイプのバイポーラ・トランジスタであることを特徴とする請求項９記載の回路。
11. 使用される前記キャパシタの少なくともいくつかは、結合コプレーナマイクロストリップ（Ｓ１，Ｓ２，Ｓ３）からなることを特徴とする請求項１乃至１０のいずれかに記載した回路。
12. 前記並列共振回路が、ストリップライン・テクノロジにおいて導体共振器として設計されることを特徴とする請求項１乃至１１のいずれかに記載した回路。
13. 前記導体共振器が、閉じたハウジング（Ｇ２）内に配置された回路基板（Ｇ１）からなり、回路基板（Ｇ１）の上面及び底面に同一のマイクロストリップ（Ｓ５）が配置され、前記マイクロストリップは、フィードスルー（Ｓ６）によって互いに直流的に接続され、そのエッジに沿って前記回路基板内に長さ方向のスリット（Ｓ７，Ｓ８）が加工されることを特徴とする請求項１２記載の回路。
14. 前記並列共振回路が、前記インダクタ（Ｌ１）と並列に接続される少なくとも１つのキャパシタンス・ダイオードを介して同調可能であり、キャパシタンス・ダイオードは、唯一のキャパシタンス・ダイオードか、或いは、それぞれが逆平行接続された２個のキャパシタンス・ダイオードからなり、ｎ＝２，３，４，．．．とした２ｎ個の直列接続されるペアのキャパシタンス・ダイオードが備えられることを特徴とする請求項１乃至１３のいずれかに記載の回路。
15. 請求項１又は請求項３によるＬＣ並列共振回路及び増幅器エレメントとしてトランジスタ（Ｔ１）を伴うオシレータ回路と組み合わせて使用されるオシレータ回路において、
    ２倍のオシレータ周波数に同調された直列共振回路（Ｃ１，Ｌ５）が、前記トランジスタ（Ｔ１）のベース−エミッタ・セクションと並列に、接続されることを特徴とするオシレータ回路。
16. トランジスタ（Ｔ１）のエミッタとＬＣ並列共振回路の間におけるフィードバックが、共振回路のキャパシタンスを直列に接続される２つのキャパシタ（Ｃ１，Ｃ２）に分割することによってもたらされるコルピッツ・オシレータであって、
    前記直列共振回路が、共振回路のキャパシタの一方（Ｃ１）と直列に接続されたインダクタ（Ｌ５）によって形成されることを特徴とする請求項１５記載のオシレータ回路。
17. 前記直列共振回路の前記インダクタ（Ｌ５）が、ストリップライン・テクノロジにおいて設計されることを特徴とする請求項１５又は１６記載の回路。
18. ＬＣ並列共振回路及び増幅器エレメントとしてのトランジスタ（Ｔ１）を伴うオシレータ回路と組み合わせて使用されるオシレータ回路において、
    トランジスタ（Ｔ１）のコレクタ電流が、可変利得増幅器（Ｔ２，Ｔ３）を介して供給されることを特徴とする回路。
19. ＬＣ並列共振回路及び増幅器エレメントとしてトランジスタ（Ｔ１）を伴うオシレータ回路と組み合わせて使用されるオシレータ回路において、
    ２倍のオシレータ周波数に同調された直列共振回路（Ｃ１，Ｌ５）が、前記トランジスタ（Ｔ１）のベース−エミッタ・セクションと並列に、接続されることを特徴とするオシレータ回路。

Images