JP4806455B2 - スイッチング電源およびスイッチング方法 - Google Patents
スイッチング電源およびスイッチング方法 Download PDFInfo
- Publication number
- JP4806455B2 JP4806455B2 JP2009078544A JP2009078544A JP4806455B2 JP 4806455 B2 JP4806455 B2 JP 4806455B2 JP 2009078544 A JP2009078544 A JP 2009078544A JP 2009078544 A JP2009078544 A JP 2009078544A JP 4806455 B2 JP4806455 B2 JP 4806455B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switching element
- switching
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4241—Arrangements for improving power factor of AC input using a resonant converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
図11に、一般的なスイッチング電源の回路図を示す。
図11に示すスイッチング電源1bは、前段の昇圧型PFCコンバータ41と、後段の絶縁型DC(Direct Current)−DCコンバータ42とを備えてなる。
昇圧型PFCコンバータ41(以下、PFCコンバータ41と記載)は、交流電源2に接続された整流ダイオードブリッジ3の正極側と負極側の間にコイル21とスイッチング素子22の直列回路を接続し、コイル21とスイッチング素子22の接続点に昇圧ダイオード23のアノード側を接続し、昇圧ダイオード23のカソード側を出力平滑コンデンサ24の高電圧側に接続し、出力平滑コンデンサ24の低電圧側とダイオードブリッジ2の負極側を接続した構成の回路である。
そして、PFC制御用のスイッチング素子22のオン期間の時比率を制御することで入力電流波形を制御し、昇圧ダイオード23を通過して出力平滑コンデンサ24に電荷を蓄積し、昇圧した電圧を出力平滑コンデンサ24に保持する。
また、図11のようなスイッチング電源1bの場合、PFCコンバータ41で用いられるスイッチング素子22と、絶縁型DC−DCコンバータ42で用いられるスイッチング素子25,26の制御信号は、非特許文献1で示されているように、それぞれ別個の制御IC(Integrated Circuit)を用いるのが一般的であるため、制御ICや、その他部品点数の削減などによる、全体のコスト低減には限界がある。
さらに、図11に示すようなスイッチング電源1bは、2段のコンバータ構成となっているため、例えば、各コンバータ41,42が90%の効率を実現しても、総合効率は積算して81%(0.9×0.9×100)となり、各コンバータ41,42を高効率化しても、結果的に全体の効率が低下してしまうという課題がある。
その他の手段については、実施形態中で適宜記述する。
まず、本発明の第1実施形態につき、図1〜図7を用いて説明する。
図1は、第1実施形態に係るスイッチング電源の回路図である。
スイッチング電源1において、まず、交流電源2からの入力電圧は、整流部としてのダイオードブリッジ3を介して入力電圧波形の全波整流波形となる。ダイオードブリッジ3からの入力電流をIin、ダイオードブリッジ3からの入力電圧をVinと記載する。なお、交流電源2およびダイオードブリッジ3は、図11に示す交流電源2および整流ダイオードブリッジ3と同様の構成であるため、同一の符号を付している。
ダイオードブリッジ3の直流側(出力側)の正側端子N1、負側端子N2間には第1のコンデンサとしてのコンデンサCdc1が並列接続されている。また、このコンデンサCdc1と並列に第2回路(第2の回路)が接続されている。第2回路は、第3のスイッチング素子であるスイッチング素子Q3と、第2のコンデンサであるコンデンサCdc2が直列に接続されているものである。また、第2回路の正側端子N3と、端子N1との間には、インダクタLinが直列に接続されている。
また、スイッチング素子Q2には、第3回路が並列接続されている。第3回路は、トランスTrの一次側(一次巻線)と第3のコンデンサであるコンデンサCr(共振コンデンサ)とが直列接続されているものである。
平滑回路において、トランスTrの二次側(二次巻線)は、中点を接地して2分した上で、それぞれの他端はダイオードD1,D2のアノードが接続され、ダイオードD1,D2のカソードは、コンデンサ4の正極側に共通接続されている。また、出力コンデンサ4の負極側は接地されており、この出力コンデンサ4が負荷5に並列接続されて出力を得る構成となっている。負荷5に出力される電流をIoutとし、出力される電圧をVoutとする。
次に、図2〜図5を参照して、本実施形態に係るスイッチング電源1の動作を説明する。
図2は、本実施形態に係るスイッチング電源による制御を行った際の入力電圧、入力電流、コンデンサCdc2および出力電圧の関係を示す図である。
つまり、図2は、ダイオードブリッジ3を経て全波整流後の入力電圧Vin(141V)と、ダイオードブリッジ3からの入力電流Iinおよびスイッチング素子Q3に接続されているコンデンサCdc2の電圧(Cdc2電圧)と、出力電圧Voutの時間の経過による推移をグラフに示したものである。
全波整流後の電圧Vinは、常に正の符号の正弦波形を示しており、この電圧波形に合わせて入力となるよう制御しているため、つまり、後記するようにコンデンサCdc1の印加電圧に従って、入力電流Iinが変化するため、入力電流Iinは図2に示すグラフのような波形となる。ただし、入力電圧Vinが「0」に近い点では、後記して説明するスイッチング素子Q1,Q2を同時にオン状態にすることによる入力電流Iinの導入が機能しなくなるため、その近傍では入力電流Iinの値(絶対値)もほぼゼロとなる。
二つの線が重なっている期間(期間T1)では、入力電流Iinが遮断されないので、後記する図3に示される制御、すなわち通常の電流共振モードで動作する。
他方、実線のCdc2電圧値より入力電圧Vinが低い期間(期間T2)では、入力電流Iinが遮断されてしまうため、図4で後記するようにスイッチング素子Q1,Q2を同時にオンする制御を行い、また、これと関連してスイッチング素子Q3もスイッチングを行うことで、入力電流Iinを制御する。このように入力電圧Vinの広い範囲にわたって入力電流Iinが得られるようになるため、最下段に示す出力電圧Vout(24V)は入力電流Iinに応じて若干の変動を示しながらも(リップルを含みながらも)、安定した出力を得ることができる。
なお、出力電圧Voutの変動については、負荷の特性を加味してきめ細かな制御を行うことにより、より安定した出力とすることができる。
電流共振を制御する二つのスイッチング素子Q1,Q2は、略50%の時比率で動作する。この場合、スイッチング素子Q1と、スイッチング素子Q2のオン期間は、互いに重なることがなく(相補的に)動作しており、スイッチング素子Q3は常時オンの制御を行っている。
スイッチング素子Q1,Q2にはそれぞれのオン期間に互いに相似した波形の電流(IQ1,IQ2)が通流し、二次側からは整流ダイオードD1,D2(電流波形ID1,ID2)を通じて、出力電流が供給される。なお、スイッチング素子Q3に流れる電流(IQ3)は、スイッチング素子Q1に流れる電流(IQ1)と、ほぼ同様となる。
また、図3に示す制御動作は、昇圧されないこと以外は図11に示すスイッチング電源1bなどで一般的に行われている制御動作と、ほぼ同様である。
図4は、図2の期間T2で行う制御動作を示すタイミングチャートであり、図5A、図5Bは、各時刻における回路と電流の状態を示した図である。なお、図4において時刻t1〜t5が最も下段のID2のグラフに示されている。
この制御において、スイッチング素子Q1は、図3と同様時比率略50%での制御が行われており、スイッチング素子Q2は、オン期間を、10%程度延長し、スイッチング素子Q1と、スイッチング素子Q2が同時にオンとなる期間(時刻t1〜t2)を設けている。このとき、スイッチング素子Q3はオフとなっているので、図5A(a)に示すようにスイッチング素子Q1と、スイッチング素子Q2にはコンデンサCdc1から供給される電流が、インダクタLinを介して通流し、図4に示すように概ね単調に増加していく。
図6は、スイッチング電源の動作の比較を行うためのタイミングチャートである。図6(a)は、図3における制御、図6(b)は、図4における制御のタイミングチャートを示している。ここでは、効果を説明するため、図6(a)、図6(b)とも、図2における期間T2で動作したときの状態を示す。
なお、図6は、図3,図4における必要な素子におけるタイミングチャートを3サイクル分記載したものである。
つまり、電源(ダイオードブリッジ3)からのエネルギが供給される期間T1(図2)では、図6(a)に示す制御を行い、電源(ダイオードブリッジ3)からのエネルギが供給されない期間T2(図2)では、図6(b)に示す制御を行うことによって、図2のVoutのグラフに示すように安定的な出力電圧Voutを得ることができる。
図7は、本実施形態に係るスイッチング電源を制御するためのコントローラへの入出力情報を示す図である。
演算器であるコントローラ20には、入力情報として、入力電圧(Vin)、入力電流(Iin)、出力電圧(Vout)、出力電流(Iout)およびコンデンサCdc2の電圧(Cdc2電圧)、そしてスイッチング素子Q3の電流(Q3電流)をリアルタイムでモニタリングする。そして、これらの入出力状態から必要な入力電流Iinを演算することで、基本となるスイッチング周波数を決定すると共に、Cdc2電圧と入力電圧Vinの電位差から、スイッチング素子Q1,Q2を同時にオン状態とする時間幅を演算し、スイッチング素子Q1,Q2それぞれのパルス幅(Q1パルス幅、Q2パルス幅)を決定する。
なお、入力電圧としてはダイオードブリッジ3を経てからの入力電圧Vinを検出しているが、代わりに商用電源1の出力Vac(図示せず)を検出し、同様の制御を行ってもよい。
一方で、スイッチング素子Q1,Q2を同時にオンしない、すなわち図3に示すような制御を行う場合には、コントローラ20はスイッチング素子Q3は常時ターンオン状態として制御を行う。すなわち、スイッチング素子Q3のパルス幅(Q3パルス幅)を決定する。
言い換えれば、コントローラ20はスイッチング素子Q1,Q2のスイッチング周波数を入力とし、スイッチング素子Q3のスイッチング周波数を決定・出力する。
これによれば、コントローラ20が1つあれば、スイッチング電源1の制御を行うことが可能となる。
このようなスイッチング電源の制御は、例えば、コントローラ20内の図示しないROM(Read Only Memory)などに格納されたプログラムが、コントローラ20内の図示しないCPU(Central Processing Unit)などによって実行されることによって実行される。
また、図1では本実施形態に係るスイッチング電源1の出力を負荷5で示しているが、例えば液晶テレビなどでは、その出力電力の多くをバックライト駆動用のインバータ回路で消費している。つまり、負荷5の一例としてインバータ回路が考えられる。現状において、スイッチング電源1とインバータ回路(負荷5)とは通常分離されているが、これらを一体化してもよい。
第1実施形態によれば、商用交流電源から絶縁された直流出力を得るために、変換回路を通過する回数を減らせるので、電源効率を向上させることが可能になる。つまり、昇圧部、降圧部とに分ける必要がないので、スイッチング電源1の効率のロスを防ぐことができる。
そして、第1実施形態によれば、入力電圧Vinが低い位相では、コンデンサCdc1のエネルギを放出することで、コンデンサCdc1の印加電圧を低くし、入力電圧Vinを引き込むことで、効率よく、かつ安定的な出力電圧を提供することができる。
さらに、1つのコントローラ20で制御できるので、制御ICなどに用いるコストを低下させることが可能となる。
次に、本発明に係る第2実施形態を図8と図9を参照して説明する。第2実施形態では、スイッチング素子Q1,Q2の同時にオンする期間を図4より長くする制御を行うことにより、コンデンサCdc2に蓄える電圧を高くし、交流電源2の瞬停に対応できるようにしたものである。
やがて、スイッチング素子Q2がターンオフされると同時に、スイッチング素子Q3をターンオンすると(時刻t7)、スイッチング素子Q2に流れていた電流は、スイッチング素子Q1、Q3の寄生ダイオードを通じて、いったん、コンデンサCdc2に流れ込む。このとき、スイッチング素子Q1,Q2の同時オン時間が長ければ(スイッチング周期内の時比率で25%以内で)、インダクタLinに蓄えられるエネルギも大きく、コンデンサCdc2に流れ込む電流も大きなものとなる。
やがて、図5B(c)と同様に、コンデンサCdc2に電荷が十分印加されると、スイッチング素子Q3の電流の向きは、コンデンサCdc2→スイッチング素子Q3の向きに変わり、コンデンサCdc2のエネルギが共振系(コンデンサCr、トランスTr)へ放出される。しかしながら、向きが変わった電流が、あまり大きくならないうちに、つまりコンデンサCdc2からエネルギがあまり放出されないうちに、スイッチング素子Q3をターンオフすると(時刻t8)、コンデンサCdc2にはエネルギが残った状態となる。
図9は、コンデンサCdc2の両端電圧を上昇させたときの入力電圧、入力電流、コンデンサCdc2および出力電圧の関係を示す図である。
図9では、商用交流電源の入力電圧141V(最大値)に対し、コンデンサCdc2に電荷を蓄積することで、コンデンサCdc2の両端電圧を380V程度まで上昇させている様子を示している。コンデンサCdc2の両端電圧は、前記したように、図2におけるスイッチング素子Q1,Q2を同時にオンする期間を延ばすことによって、コイルLinに蓄えられるエネルギを大きくすることで可能となる。ただし、前記したように、スイッチング素子Q1,Q2を同時にオンする期間をスイッチング周期内の時比率で25%程度以上とすることは望ましくない。なお、380Vは、一例であり、商用交流電源の入力電圧より高い電圧であればよい。
なお、入力電圧Vinが比較的高い位相においてはスイッチング素子Q3のオン期間を0とすることが可能であり、図11のスイッチング電源1bに比べて、スイッチング素子Q3のスイッチング回数を低減し、損失を低減することができる。
また、この際のコントローラ20の入出力情報については、図7に示したものと同様の入出力情報で実現可能である。停電については、入力電圧Vinのモニタリングで検出可能である。
第2実施形態によれば、コンデンサCdc2の印加電位を昇圧することで、瞬間的な停電が生じても、二次側に電力(エネルギ)を供給することが可能となる。
次に、図10を参照して、本発明に係る第3実施形態を説明する。
図10は、第3実施形態に係るスイッチング電源の回路図である。
図10に示すスイッチング電源1aが図1に示すスイッチング電源1と異なる点は、第3回路において、第2のインダクタであるインダクタLrが直列接続されている点である。
第3実施形態によれば、漏れインダクタンスが極力小さいトランスTrを実装した場合でも、電流共振に必要なインダクタンスを提供することができる。
2 交流電源
3 ダイオードブリッジ(整流部)
5 負荷
20 コントローラ
Cdc1 コンデンサ(第1のコンデンサ)
Cdc2 コンデンサ(第2のコンデンサ)
Cr コンデンサ(共振コンデンサ:第3のコンデンサ)
D1,D2 ダイオード
Lin インダクタ(第1のインダクタ)
Lr インダクタ(第2のインダクタ)
Q1 スイッチング素子(第1のスイッチング素子)
Q2 スイッチング素子(第2のスイッチング素子)
Q3 スイッチング素子(第3のスイッチング素子)
Tr トランス
Claims (5)
- 交流電圧を入力とし、直流電圧を出力とするスイッチング電源であって、
前記交流を整流する整流部と、第1のコンデンサと、第1の回路と、第2の回路と、コントローラと、を備え、
前記第1のコンデンサと、前記第1の回路と、前記第2の回路とが前記整流部に対して、並列に接続されており、
前記第1のコンデンサの入力側端子と、前記第2の回路の入力側端子との間に、第1のインダクタが、前記整流部に対して、直列に接続されており、
前記第1の回路は、第1のスイッチング素子と、第2のスイッチング素子とが直列に接続されており、
さらに、前記第1の回路は、トランスの1次巻線と、第3のコンデンサとが直列に接続されている第3の回路が、前記第2のスイッチング素子に対して、並列に接続されており、
前記トランスの1次巻線は、平滑回路におけるトランスの2次巻線に対応しており、
前記第2の回路は、第3のスイッチング素子と、第2のコンデンサとが直列に接続されており、
前記コントローラは、
前記第2のコンデンサの電位が、前記スイッチング電源への入力電圧と一致するときには、前記第1のスイッチング素子と、前記第2のスイッチング素子と、を相補的にオン・オフし、
前記第2のコンデンサの電位より、前記スイッチング電源への入力電圧が低いときには、前記第1のスイッチング素子と、前記第2のスイッチング素子と、が同時にオンとなる所定期間を設けるよう制御する
ことを特徴とするスイッチング電源。 - 前記第3の回路において、第2のインダクタが、前記1次巻線の入力側に、直列接続されている
ことを特徴とする請求項1に記載のスイッチング電源。 - 交流電圧を入力とし、直流電圧を出力とするスイッチング電源によるスイッチング方法であって、
前記スイッチング電源は、
前記交流を整流する整流部と、第1のコンデンサと、第1の回路と、第2の回路と、コントローラと、を備え、
前記第1のコンデンサと、前記第1の回路と、前記第2の回路とが前記整流部に対して、並列に接続されており、
前記第1のコンデンサの入力側端子と、前記第2の回路の入力側端子との間に、第1のインダクタが、前記整流部に対して、直列に接続されており、
前記第1の回路は、第1のスイッチング素子と、第2のスイッチング素子とが直列に接続されており、
さらに、前記第1の回路は、トランスの1次巻線と、第3のコンデンサとが直列に接続されている第3の回路が、前記第2のスイッチング素子に対して、並列に接続されており、
前記トランスの1次巻線は、平滑回路におけるトランスの2次巻線に対応しており、
前記第2の回路は、第3のスイッチング素子と、第2のコンデンサとが直列に接続されており、
前記コントローラが、
前記第2のコンデンサの電位が、前記スイッチング電源への入力電圧と一致するときには、前記第1のスイッチング素子と、前記第2のスイッチング素子と、を相補的にオン・オフし、
前記第2のコンデンサの電位より、前記スイッチング電源への入力電圧が低いときには、前記第1のスイッチング素子と、前記第2のスイッチング素子と、が同時にオンとなる所定期間を設けるよう制御する
ことを特徴とするスイッチング方法。 - 前記第1のスイッチング素子がオンであり、前記第2のスイッチング素子がオフである期間に、前記第3のスイッチング素子をオンとする
ことを特徴とする請求項3に記載のスイッチング方法。 - 前記第2のコンデンサに蓄えられた電荷がすべて流れないうちに、前記第3のスイッチング素子をオフにすることで、前記第2のコンデンサの印加電圧を昇圧する
ことを特徴とする請求項3に記載のスイッチング方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078544A JP4806455B2 (ja) | 2009-03-27 | 2009-03-27 | スイッチング電源およびスイッチング方法 |
CN2010101165253A CN101847938B (zh) | 2009-03-27 | 2010-02-10 | 开关电源以及开关方法 |
EP10153803A EP2234257A1 (en) | 2009-03-27 | 2010-02-17 | Switching power supply and method of switching |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078544A JP4806455B2 (ja) | 2009-03-27 | 2009-03-27 | スイッチング電源およびスイッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010233363A JP2010233363A (ja) | 2010-10-14 |
JP4806455B2 true JP4806455B2 (ja) | 2011-11-02 |
Family
ID=42145109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009078544A Expired - Fee Related JP4806455B2 (ja) | 2009-03-27 | 2009-03-27 | スイッチング電源およびスイッチング方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP2234257A1 (ja) |
JP (1) | JP4806455B2 (ja) |
CN (1) | CN101847938B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9331689B2 (en) * | 2012-04-27 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Power supply circuit and semiconductor device including the same |
JP6073077B2 (ja) * | 2012-05-30 | 2017-02-01 | 株式会社テーケィアール | スイッチング電源及びスイッチング電源を備えた電子機器 |
CN105045366B (zh) * | 2015-07-01 | 2019-01-15 | 湖南汽车工程职业学院 | 一种处理器多电源管理控制装置、系统及方法 |
CN105305842B (zh) * | 2015-11-30 | 2017-10-24 | 河南工程学院 | 具有功率因数校正功能的三相ac‑dc非接触供电系统 |
JP6839816B2 (ja) * | 2016-03-25 | 2021-03-10 | パナソニックIpマネジメント株式会社 | 共振型電力変換装置および異常判定方法 |
CN107294354A (zh) * | 2016-03-30 | 2017-10-24 | 日立金融设备系统(深圳)有限公司 | 延时供电电源及自助设备 |
JP7021568B2 (ja) * | 2018-03-08 | 2022-02-17 | Tdk株式会社 | コンバータ装置 |
JP6902673B2 (ja) * | 2018-03-20 | 2021-07-14 | アルプスアルパイン株式会社 | 直流電圧変換回路および電源装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0686553A (ja) * | 1992-07-15 | 1994-03-25 | Sony Corp | 電源回路 |
DE4419111A1 (de) * | 1994-06-01 | 1995-12-07 | Daimler Benz Ag | Stromrichter |
JP2001136739A (ja) * | 1999-11-04 | 2001-05-18 | Toshiba Corp | 電源回路 |
JP2006230135A (ja) * | 2005-02-18 | 2006-08-31 | Mitsumi Electric Co Ltd | スイッチング電源装置 |
JP2006230136A (ja) * | 2005-02-18 | 2006-08-31 | Zephyr Corp | 発電システム |
JP2007097320A (ja) * | 2005-09-29 | 2007-04-12 | Fuji Electric Device Technology Co Ltd | 電力変換回路 |
JP2008187821A (ja) * | 2007-01-30 | 2008-08-14 | Matsushita Electric Works Ltd | 絶縁型ac−dcコンバータおよびそれを用いるled用直流電源装置 |
-
2009
- 2009-03-27 JP JP2009078544A patent/JP4806455B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-10 CN CN2010101165253A patent/CN101847938B/zh not_active Expired - Fee Related
- 2010-02-17 EP EP10153803A patent/EP2234257A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN101847938A (zh) | 2010-09-29 |
EP2234257A1 (en) | 2010-09-29 |
CN101847938B (zh) | 2013-12-18 |
JP2010233363A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4806455B2 (ja) | スイッチング電源およびスイッチング方法 | |
US8488340B2 (en) | Power converter with boost-buck-buck configuration utilizing an intermediate power regulating circuit | |
JP5704124B2 (ja) | スイッチング電源装置 | |
JP4849070B2 (ja) | 多出力スイッチング電源装置 | |
US5790389A (en) | Consolidated soft-switching AC/DC converters | |
US20100259240A1 (en) | Bridgeless PFC converter | |
JP2015144554A (ja) | 電力変換装置 | |
CN108539984B (zh) | 开关电源电路的pfwm控制系统 | |
US20190199205A1 (en) | Quasi-resonant buck-boost converter with voltage shifter control | |
US10924004B2 (en) | AC-DC converter circuit arrangement and method for operating a respective AC-DC converter circuit arrangement | |
WO2019225262A1 (ja) | トーテムポール型単相pfcコンバータ | |
WO2010098486A1 (ja) | Dc-dcコンバータ | |
JP6829220B2 (ja) | スイッチング電源装置及びその制御方法 | |
JP6134492B2 (ja) | 点灯装置 | |
JP2007189780A (ja) | スイッチング電源回路 | |
JP2007185075A (ja) | スイッチング電源回路 | |
JP2007074779A (ja) | スイッチング電源回路 | |
JP2007014139A (ja) | スイッチング電源回路 | |
JP3725378B2 (ja) | 単相昇降圧形高力率コンバータ | |
JP2006054934A (ja) | Ac/dcコンバータ及び電子機器 | |
CN117691870A (zh) | 电源转换器 | |
JP3263709B2 (ja) | スイッチング電源装置 | |
JP2021058064A (ja) | 整流電圧平滑回路、交流直流変換回路及び電力変換回路 | |
CN117691871A (zh) | 电源转换器 | |
JP4961872B2 (ja) | Ac−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110812 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |