JP4805569B2 - 半導体素子製造装備の洗浄方法 - Google Patents

半導体素子製造装備の洗浄方法 Download PDF

Info

Publication number
JP4805569B2
JP4805569B2 JP2004356844A JP2004356844A JP4805569B2 JP 4805569 B2 JP4805569 B2 JP 4805569B2 JP 2004356844 A JP2004356844 A JP 2004356844A JP 2004356844 A JP2004356844 A JP 2004356844A JP 4805569 B2 JP4805569 B2 JP 4805569B2
Authority
JP
Japan
Prior art keywords
device manufacturing
semiconductor device
manufacturing equipment
film quality
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004356844A
Other languages
English (en)
Other versions
JP2005171386A (ja
Inventor
仁守 河
倫本 具
▲玄▼錫 林
千洙 韓
勝哲 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005171386A publication Critical patent/JP2005171386A/ja
Application granted granted Critical
Publication of JP4805569B2 publication Critical patent/JP4805569B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405Cleaning of reactor or parts inside the reactor by using reactive gases
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/905Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体素子製造装備の洗浄方法に係り、より詳しくは、金属酸化膜が形成されている半導体基板に導電性膜質を形成する場合に生成される副産物を導電性膜質を形成する毎に除去する半導体素子製造装備の洗浄方法に関する。
近年、情報通信分野の急速な発達とコンピュータのような情報媒体が広く普及することによって、半導体素子は高速に動作すると同時に大容量の貯蔵能力を保有するように要求されており、半導体素子の集積度、信頼度及び応答速度などが向上する方向に半導体素子の製造技術は発展している。
従って、半導体素子の集積度を高めるために、半導体基板に形成される誘電体物質の厚さは、次第に薄くなっている。しかしながら、誘電体物質の厚さが薄くなることによって誘電体物質を通じて漏洩する漏洩電流(leakage current)が増加されることによって、半導体素子の動作信頼性が低下している。
一般に半導体素子の誘電体物質は、金属酸化物(例えば、Al23)を使用しているが、前述した問題点解決により適した誘電体物質として誘電定数(constantdielectric constant)が大きな高誘電率の金属酸化物が研究されている。具体的に、安定的な半導体素子動作を得ることができる高誘電率の金属酸化物としては、Zr酸化物やHf酸化物の適用が検討されている。
図1Aから図1Dを参照して誘電体物質としてHf酸化物やZr酸化物を用いる場合の問題点を説明する。図1Aに示されたように、Hf酸化物(HfO2)が形成されている半導体基板2にNH3とTiCl4とを原料ガスとして用いてTiNのような導電性膜質を形成する場合、図1Bに示されたように、半導体基板2が外部に搬出された後に半導体基板2が置かれていた加熱部1上に残留する酸素成分、半導体素子製造装備内に残留する原料ガス又はHfイオンが反応して、HfNとHf酸化物とを含む副産物膜質3が半導体基板2が置かれていた領域の加熱部1上に形成される。
Zr酸化物(ZrO2)の場合にも半導体基板2にNH3とTiCl4とを原料ガスとして用いてTiNのような導電性膜質を形成する場合には、ZrNとZr酸化物とを含む副産物膜質3が半導体基板2が置かれていた領域の加熱部1上に形成される。
図1Cに示されたように、副産物膜質3が形成されている状態でHf酸化物やZr酸化物のような金属酸化物が形成されている半導体基板2にTiNのような導電性膜質を形成すると、、前述したように、HfNとHf酸化物、又はZrNとZr酸化物とを含む副産物膜質3が半導体基板2が置かれていた領域の加熱部1上に形成される。そしてHf酸化物やZr酸化物のような金属酸化物が形成されている半導体基板2にTiNのような導電性膜質を形成する工程を反復して遂行すると、半導体基板2が置かれていた領域の加熱部1上にHfNとHf酸化物、又はZrNとZr酸化物とを含む副産物膜質3が蓄積される。
半導体基板2が置かれていた領域の加熱部1上に蓄積される副産物3は、特許文献1に開示されている化学気相蒸着装置の洗浄方法を適用しても除去されず残留する。従って、導電性膜質を形成する工程が遂行される半導体素子製造装備を周期的にたびたび開放して副産物膜質3を除去するより外はない。半導体素子製造装備を周期的にたびたび開放すれば、半導体素子製造装備の稼働率が低下し半導体素子製造工程を効率的に遂行することができない。
特開2003−203907号公報
本発明の技術的課題は、金属酸化膜が形成されている半導体基板に導電性膜質を形成する場合に生成される副産物の蓄積を防止して半導体素子製造装備を効率的に洗浄することができる方法を提供するところにある。
前述した技術的課題を達成するための本発明に従う半導体素子製造装備の洗浄方法は、半導体素子製造装備内で導電性原子を含む原料ガスを用いて、金属酸化膜が形成されている半導体基板に導電性膜質を形成する段階と、半導体基板を半導体素子製造装備の外部に搬出させて半導体基板がない状態で原料ガスと金属酸化膜とが反応して生成される一つ以上の副産物を除去する段階と、を含み、副産物を除去する段階は、導電性膜質を形成する段階が遂行される毎に実施される。
前述した技術的課題を達成するための本発明の第1の実施形態による半導体素子製造装備の洗浄方法は、半導体素子製造装備内で導電性原子を含む原料ガスを用いて、金属酸化膜が形成されている半導体基板に導電性膜質を形成する段階と、半導体基板を半導体素子製造装備の外部に搬出させて半導体基板がない状態で原料ガスと金属酸化膜とが反応して生成される一つ以上の副産物を気化させる段階と、を含み、副産物を気化させる段階は、導電性膜質を形成する段階が遂行される毎に実施される。
前述した技術的課題を達成するための本発明の第2の実施形態による半導体素子製造装備の洗浄方法は、半導体素子製造装備内で導電性原子を含む原料ガスを用いて、金属酸化膜が形成されている半導体基板に導電性膜質を形成する段階と、半導体基板を半導体素子製造装備の外部に搬出させて半導体基板がない状態で半導体基板が置かれる半導体素子製造装備の加熱部の全面に導電性膜質を形成する段階と、を含み、加熱部の全面に導電性膜質を形成する段階は、半導体基板に導電性膜質を形成する段階が遂行される毎に実施される。
前述した本発明によれば、金属酸化膜が形成されている半導体基板に導電性膜質を形成する場合に生成される副産物を導電性膜質を形成する毎に除去する半導体素子製造装備の洗浄方法を提供することができる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
本発明に従う半導体素子製造装備の洗浄方法は、Hf酸化物又はZr酸化物のような高誘電率の金属酸化物を含む金属酸化膜が形成されている半導体基板にTiNのような導電性物質を含む導電性膜質を形成する工程を遂行した直後に直ちに半導体基板がない状態で金属酸化膜と導電性膜質の原料ガスとが反応して生成する一つ以上の副産物を除去する。これにより、半導体素子製造装備をたびたび開放しなくても良いため半導体素子製造装備の稼働率が向上されて半導体素子製造工程を効率的に遂行することができる。
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
図2及び図3A〜図3Fを参照して、本発明の第1の実施形態による半導体素子製造装備の洗浄方法について詳細に説明する。図2は、本発明の第1の実施形態による半導体素子製造装備の洗浄方法を示すフローチャートであり、図3A〜図3Fは、本発明の第1の実施形態による半導体素子製造装備の洗浄方法を示す断面図である。
先ず、最初の段階では、半導体素子製造装備内で、金属酸化膜が形成されている半導体基板12がない状態で半導体素子製造装備の加熱部11の全面に導電性膜質を形成する(S11)。具体的に、導電性膜質は、TiNのような導電性物質を含む。
金属酸化膜が形成されている半導体基板12がない状態で加熱部11の全面にNH3ガスとTiCl4ガスとが供給されて、加熱部11の全面にTiN膜質が形成される。これにより、後続段階で金属酸化膜が形成されている半導体基板12にTiN膜質を形成(S12)する場合に半導体素子製造装備の工程進行条件雰囲気を形成して効果的にTiN膜質を形成することができる。
この際、金属酸化膜が形成されている半導体基板12が置かれる領域を除外しTiN膜質125を形成するのが望ましい。これにより、段階(S11)を反復して遂行する場合に半導体基板12が置かれる領域の加熱部11上に蓄積するTiN膜質の厚さを減少させ得る。
半導体基板12が置かれる領域を除外しTiN膜質を形成するためには、図3Aに示されたように、金属酸化膜が形成されている半導体基板12が置かれる領域にダミー半導体基板112を位置させた状態で加熱部11の全面にNH3ガスとTiCl4ガスとを供給する。これにより、図3Bに示されたように、金属酸化膜が形成されている半導体基板12が置かれる領域を除外しTiN膜質125が形成される。
次の段階では、半導体素子製造装備内で導電性原子を含む原料ガスを用いて、金属酸化膜が形成されている半導体基板12に導電性膜質を形成する(S12)。具体的に、金属酸化膜は、Hf酸化物(HfO2)又はZr酸化物(ZrO2)のような高誘電率の金属酸化物を含み、導電性膜質は、TiNのような導電性物質を含む。
Hf酸化膜は、Hf[N(CH3)C254(Tetrakis EthylMethylAino Hafnium:TEMAH)又はHf[OC(CH334(Hafnium Tert-Butoxide)を原料ガスとして用いて形成され、Zr酸化膜は、Zr[N(CH3)C254(Tetrakis EthylMethylAino Zirconium:TEMAZ)又はZr[OC(CH334(Zirconium Tert-Butoxide)を原料ガスとして用いて形成され、TiN膜質は、NH3とTiCl4とを原料ガスとして用いて形成される。
図3Cに示されたように、半導体基板12にTiN膜質を形成するために半導体基板12が、600℃に加熱された半導体素子製造装備の加熱部11上に置かれている状態でNH3ガスとTiCl4ガスとが供給される。
金属酸化膜がHf酸化物を含む場合には、Hf成分とNH3とが反応してHfNを生成し、Hf成分とTiCl4とが反応してHfCl4を生成する。HfCl4は、気体として存在するが、HfNは固体として存在して図3Dに示されたように、半導体基板12が置かれていない領域にHfNを含む第2の副産物膜質14が形成される。
半導体基板12が半導体素子製造装備の外部搬出されて加熱部11上に半導体基板12がない状態では、半導体基板12が置かれていた加熱部11上に残留する酸素成分と半導体素子製造装備内に残留するHf成分とが反応してHf酸化物を生成し、半導体素子製造装備内に残留するHf成分とNH3とが反応してHfNを生成する。その結果、半導体基板12が置かれていた領域の加熱部11上にHf酸化物とHfNとを含む第1の副産物膜質13が形成される。
金属酸化膜がZr酸化物を含む場合には、半導体基板12が置かれていた領域の加熱部11上にZr酸化物とZrNとを含む第1の副産物膜質13が形成され、半導体基板12が置かれていない領域にZrNを含む第2の副産物膜質14が形成される。
次の段階では、半導体基板12を半導体素子製造装備の外部に搬出して半導体基板12がない状態で原料ガスと金属酸化膜とが反応して生成される一つ以上の副産物を気化させる(S13)。
金属酸化膜がHf酸化物を含む場合に、第1の副産物膜質13と第2の副産物膜質14とに含まれているHf酸化物とHfNとを気化させ得るガス物質としてTiCl4が用いられる。加熱部11を600℃に加熱した状態で、図3Eに示されたように、第1の副産物膜質13と第2の副産物膜質14とにTiCl4が供給されると、TiCl4はHf酸化物と反応してHfCl4を生成し、またHfNとも反応してHfCl4を生成する。しかしながら、HfCl4は、気体として存在するので気化されて図3Fに示されたように、第1の副産物膜質13と第2の副産物膜質14とは除去される。
そして、金属酸化膜がZr酸化物を含む場合にもTiCl4を用いて第1の副産物膜質13と第2の副産物膜質14とに含まれているZr酸化物とZrNとを気化させ得る。TiCl4は、Zr酸化物と反応してZrCl4を生成し、ZrNとも反応してZrCl4を生成し、ZrCl4も気体として存在するため第1の副産物膜質13と第2の副産物膜質14とが除去される。
TiCl4は、TiN膜質を形成する工程で原料ガスとして用いられるため、第1の副産物膜質13と第2の副産物膜質14とを除去するガスとしてTiCl4を用いる場合には、別途のガスを準備する必要がなくて望ましい。
副産物を気化させる段階(S13)は、TiN膜質を形成する段階(S12)が遂行される毎に実施されることが望ましい。TiN膜質を形成する段階が数回反復して遂行された後に、副産物を気化させる段階を実施する場合には、副産物が蓄積した副産物膜質の全体を十分に除去することができない。特に、第1の副産物膜質13が残留した状態でTiN膜質を形成する段階を遂行すれば、TiN膜質の特性に影響を及ぼして半導体素子製造工程の均一性(uniformity)が低下する。
半導体基板12にTiN膜質を形成する段階(S12)の以前に加熱部11の全面にTiN膜質を形成する段階(S11)は選択的に遂行することができる。
図4及び図5A〜図5Iを参照して、本発明の第2の実施形態による半導体素子製造装備の洗浄方法について詳細に説明する。 本発明の第1の実施形態による半導体素子製造装備の洗浄方法と同一な部分についての説明は省略する。図4は、本発明の第2の実施形態による半導体素子製造装備の洗浄方法を示すフローチャートであり、図5A〜図5Iは、本発明の第1の実施形態による半導体素子製造装備の洗浄方法を示す断面図である。
先ず、最初の段階では、半導体素子製造装備内で、金属酸化膜が形成されている半導体基板22がない状態で半導体素子製造装備の加熱部21の全面に導電性膜質を形成する(S21)。具体的に、金属酸化膜は、Hf酸化物(HfO2)又はZr酸化物(ZrO2)のような高誘電率の金属酸化物を含み、導電性膜質は、TiNのような導電性物質を含む。
金属酸化膜が形成されている半導体基板22がない状態で加熱部21の全面にNH3ガスとTiCl4ガスとが供給されて、加熱部21の全面にTiN膜質が形成される。これにより、後続段階で金属酸化膜が形成されている半導体基板22にTiN膜質を形成(S22)する場合に半導体素子製造装備の工程進行条件雰囲気を形成して効果的にTiN膜質を形成することができる。
この際、金属酸化膜が形成されている半導体基板22が置かれる領域を除外しTiN膜質225を形成するのが望ましい。これにより、段階(S21)を反復して遂行する場合に半導体基板22が置かれる領域の加熱部21上に蓄積するTiN膜質の厚さを減少させ得る。
半導体基板22が置かれる領域を除外しTiN膜質を形成するためには、図5Aに示されたように、金属酸化膜が形成されている半導体基板22が置かれる領域にダミー半導体基板222を位置させた状態で加熱部21の全面にNH3ガスとTiCl4ガスとを供給する。これにより、図5Bに示されたように、金属酸化膜が形成されている半導体基板22が置かれる領域を除外しTiN膜質225が形成される。
次の段階では、図5Cに示されたように、金属酸化膜が形成されている半導体基板22が加熱部21上に置かれている状態で加熱部21の全面にNH3ガスとTiCl4ガスとを供給して半導体基板22にTiN膜質を形成する(S22)。これにより、図5Dに示されたように、半導体基板22が置かれていた領域の加熱部21上には、第1の副産物膜質23が形成され、TiN膜質が形成されている領域には第2の副産物膜質24が形成される。
次の段階では、図5Eに示されたように、半導体基板22を半導体素子製造装備の外部に搬出して半導体基板22がない状態で第1の副産物膜質23及び第2の副産物膜質24の全面にTiN膜質を形成するためにNH3ガスとTiCl4ガスとを供給する(S23)。第1の副産物膜質23と第2の副産物膜質24の全面にTiCl4ガスが供給されると、前述したように、TiCl4ガスが第1の副産物膜質23の副産物や第2の副産物膜質24の副産物と反応して気化されるため、第1の副産物膜質23及び第2の副産物24は除去され、図5Fに示されたように加熱部21の全面にTiN膜質が形成される。加熱部21の全面にTiN膜質が形成される場合には、別途の副産物が生成せず、第1の副産物膜質23と第2の副産物膜質24とを除去することができるため望ましい。また、前述したように、加熱部21の全面にTiN膜質を形成する段階(S23)は、半導体基板22にTiN膜質を形成する段階S22が遂行される毎に実施するのが望ましい。
第1の副産物膜質23と第2の副産物膜質24との全面にNH3ガスとTiC4ガスとを供給する場合、TiCl4ガスをNH3ガスより先に供給するのが望ましい。TiCl4ガスを、第1の副産物膜質23の副産物や第2の副産物膜質24の副産物と反応して気化物(例えば、HfCl4)を形成することができる程度の時間、NH3ガスより先に供給することによって、第1の副産物膜質23と第2の副産物膜質24とをより効果的に除去することができる。
半導体基板22が置かれる領域の加熱部21上に形成されるTiN膜質25の厚さdは、5Å 〜20Åであるのが望ましい。これにより、第1の副産物膜質23と第2の副産物膜質24とを十分に除去するだけではなく、段階(S23)を反復して遂行する場合に半導体基板22が置かれる領域の加熱部21上には、蓄積するTiN膜質25の厚さを減少させ得る。
次の段階では、半導体基板22にTiN膜質を形成する段階(S22)及び加熱部21の全面にTiN膜質を形成する段階(S23)を反復して遂行した後に加熱部21上に蓄積するTiN膜質を除去する(S25)。
半導体基板22にTiN膜質を形成する段階(S22)及び加熱部21の全面にTiN膜質を形成する段階S23を反復して遂行すれば図5Gに示されたように、加熱部21の全面にTiN膜質25,225が順に形成される。
特に、半導体基板22が置かれる領域の加熱部21上に蓄積するTiN膜質25の厚さ(dtotal)が7000Å以上である状態で半導体基板22にTiN膜質を形成する場合には、半導体基板22に形成されるTiN膜質の比抵抗特性に影響を与えてTiN膜質の抵抗値を変動させ得る。従って、半導体基板22が置かれる領域の加熱部21上に蓄積するTiN膜質の厚さが7000Å以上になれば加熱部21の全面に形成されているTiN膜質25,225を除去することが望ましい。
加熱部21の全面に形成されているTiN膜質25,225は、図5Gに示されたように、300℃で加熱された加熱部21の全面にClF3ガスを流入させて除去する。ClF3ガスは、TiNと反応してTiF4を生成し、TiF4は気化される。結局、図5Iに示されたように、加熱部21の全面に形成されているTiN膜質25,225が除去される。
半導体基板22にTiN膜質を形成する段階(S22)の以前に加熱部21の全面にTiN膜質を形成する段階(S21)や加熱部21上に累積されて形成されるTiN膜質を除去する段階(S24)は選択的に遂行することができる。
本発明は、以下の非制限的な実験例を通じてより詳細に説明する。一方、ここに記載されない内容は当業者であれば、十分に技術的に類推することができるためその説明を省略する。
(実験例1)
半導体素子製造装備内でNH3ガスとTiCl4ガスとを原料ガスとして用いてHf酸化物を含む金属酸化膜が形成されている半導体基板にTiN膜質を形成した。そして半導体基板を半導体素子製造装備の外部に搬出して、半導体基板がない状態で半導体素子製造装備の加熱部上に残留する副産物と半導体素子製造装備の原料ガス提供部の表面に残留する副産物の成分を分析した。
分析の結果、半導体素子製造装備の加熱部上に残留する副産物と原料ガス提供部表面に残留する副産物の成分は、HfNとHf酸化物であることが分かった。
(実験例2)
本発明の第2の実施形態による半導体素子製造装備の洗浄方法を遂行した後に半導体素子製造装備の加熱部上に残留する副産物と半導体素子製造装備の原料ガス提供部の表面に残留する副産物の成分を分析した。
分析の結果、半導体素子製造装備の加熱部上に残留する副産物と原料ガス提供部の表面に残留する副産物の成分には、HfNとHf酸化物の成分が殆ど存在しないことが分かった。
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
(産業上の利用可能性)
本発明は、DRAMのような半導体素子を製造する半導体素子製造装備の洗浄方法に適用されうる。
従来の半導体素子製造装備において金属酸化膜が形成されている半導体基板に導電性膜質を形成する段階を示す断面図である。 従来の半導体素子製造装備において金属酸化膜が形成されている半導体基板に導電性膜質を形成する段階を示す断面図である。 従来の半導体素子製造装備において金属酸化膜が形成されている半導体基板に導電性膜質を形成する段階を示す断面図である。 従来の半導体素子製造装備において金属酸化膜が形成されている半導体基板に導電性膜質を形成する段階を示す断面図である。 本発明の第1の実施形態による半導体素子製造装備の洗浄方法を示すフローチャートである。 本発明の第1の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第1の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第1の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第1の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第1の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第1の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を示すフローチャートである。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。 本発明の第2の実施形態による半導体素子製造装備の洗浄方法を適用した半導体素子を示す断面図である。
符号の説明
11、21 加熱部、12、22 半導体基板、13、23 第1の副産物膜質、14、24 第2の副産物膜質、25、125、225導電性膜質

Claims (17)

  1. 半導体素子製造装備内でTiCl 4 とNH 3 原料ガスを用いて、Hf酸化物又はZr酸化物からなる金属酸化膜が形成されている半導体基板にTiN膜質を形成する段階と、
    前記半導体基板を前記半導体素子製造装備内部の加熱部上から外部に搬出させ前記半導体基板がない状態で前記原料ガスと前記金属酸化膜とが反応して前記加熱部の表面に生成される副産物を除去する段階と、を含ことを特徴とする半導体素子製造装備の洗浄方法。
  2. 前記副産物を除去する段階は、前記TiN膜質を形成する段階が遂行される毎に実施することを特徴とする請求項1に記載の半導体素子製造装備の洗浄方法。
  3. 前記副産物は、Hf酸化物、Hf窒化物、Zr酸化物、又はZr窒化物であることを特徴とする請求項1に記載の半導体素子製造装備の洗浄方法。
  4. 前記副産物を除去する段階では、前記副産物をTiCl4 ガスを用いて気化させることを特徴とする請求項に記載の半導体素子製造装備の洗浄方法。
  5. 記半導体基板に前記TiN膜質を形成する段階以前に前記半導体基板がない状態で前記加熱部の面にTiCl 4 とNH 3 の原料ガスを用いてTiN膜質を形成する段階をさらに含むことを特徴とする請求項に記載の半導体素子製造装備の洗浄方法。
  6. 前記加熱部の表面前記TiN膜質を形成する段階では、
    前記加熱部の表面の前記半導体基板が置かれる領域を除外し前記TiN膜質が形成されることを特徴とする請求項に記載の半導体素子製造装備の洗浄方法。
  7. 前記加熱部の表面に生成される前記副産物を気化させた後に、前記加熱部の全面にTiCl 4 とNH 3 の原料ガスを用いてTiN膜質を形成する段階を含むことを特徴とする請求項4に記載の半導体素子製造装備の洗浄方法。
  8. 前記加熱部の全面に前記TiN膜質を形成する段階では、前記半導体基板が置かれる領域における前記加熱部上に形成されるTiN膜質の厚さは、5Å〜20Åであることを特徴とする請求項に記載の半導体素子製造装備の洗浄方法。
  9. 前記半導体基板に前記TiN膜質を形成する段階及び前記加熱部の全面に前記TiN膜質を形成する段階を反復して遂行した後、前記加熱部上に蓄積している前記TiN膜質を除去する段階をさらに含むことを特徴とする請求項に記載の半導体素子製造装備の洗浄方法。
  10. 前記TiN膜質を除去する段階では、
    前記半導体基板が置かれる領域の前記加熱部上に蓄積している前記TiN膜質の厚さが7000Å以上である場合に除去することを特徴とする請求項に記載の半導体素子製造装備の洗浄方法。
  11. 前記TiN膜質を除去する段階では、
    前記加熱部上に蓄積されている前記TiN膜質は、ClF3ガスを用いて除去することを特徴とする請求項に記載の半導体素子製造装備の洗浄方法。
  12. Hf酸化物又はZr酸化物からなる金属酸化膜を含む半導体基板を準備する段階と、
    半導体素子製造装備の内部に前記半導体基板を搬入し前記半導体素子製造装備内部の加熱部の所定の位置に前記半導体基板を位置させる段階と、
    TiCl4とNH3の原料ガスを前記半導体素子製造装備に注入して前記金属酸化膜の上部にTiN膜質を形成する段階と、
    前記半導体基板を前記半導体素子製造装備の外部に搬出させる段階と、
    前記原料ガスと前記金属酸化膜とが反応して生成される副産物をTiCl4 ガスを用いて気化させる段階と、
    を含むことを特徴とする半導体素子製造装備の洗浄方法。
  13. 前記原料ガスは、前記半導体基板が前記半導体素子製造装備に搬入される前に前記半導体素子製造装備に注入されることを特徴とする請求項12に記載の半導体素子製造装備の洗浄方法。
  14. 前記加熱部の上部の前記半導体基板が置かれる領域にダミー半導体基板を位置させた状態で前記半導体素子製造装備に前記原料ガスを注入させる段階をさらに含み、
    前記加熱部の上部の前記半導体基板が置かれる領域を除外しTiN膜質が形成されることを特徴とする請求項13に記載の半導体素子製造装備の洗浄方法。
  15. 前記副産物をTiCl4 ガスを用いて気化させる段階後に、前記半導体基板が置かれる領域の前記加熱部上に前記半導体基板がない状態で前記半導体素子製造装備にTiCl4とNH3 の原料ガスを供給する段階をさらに含み、
    前記半導体基板が置かれる領域の前記加熱部上には、TiN膜質が形成されることを特徴とする請求項12に記載の半導体素子製造装備の洗浄方法。
  16. 前記半導体基板が置かれる領域の前記加熱部上に蓄積される前記TiN膜質の厚さが7000Å以上である場合に前記TiN膜質を除去する段階をさらに含むことを特徴とする請求項15に記載の半導体素子製造装備の洗浄方法。
  17. 前記副産物は、Hf酸化物、Hf窒化物、Zr酸化物、又はZr窒化物であることを特徴とする請求項12に記載の半導体素子製造装備の洗浄方法。
JP2004356844A 2003-12-11 2004-12-09 半導体素子製造装備の洗浄方法 Expired - Fee Related JP4805569B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030090202A KR100568256B1 (ko) 2003-12-11 2003-12-11 반도체 소자 제조 장비의 세정 방법
KR2003-090202 2003-12-11

Publications (2)

Publication Number Publication Date
JP2005171386A JP2005171386A (ja) 2005-06-30
JP4805569B2 true JP4805569B2 (ja) 2011-11-02

Family

ID=34651377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004356844A Expired - Fee Related JP4805569B2 (ja) 2003-12-11 2004-12-09 半導体素子製造装備の洗浄方法

Country Status (4)

Country Link
US (2) US7141512B2 (ja)
JP (1) JP4805569B2 (ja)
KR (1) KR100568256B1 (ja)
DE (1) DE102004059616B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568256B1 (ko) * 2003-12-11 2006-04-07 삼성전자주식회사 반도체 소자 제조 장비의 세정 방법
KR101234690B1 (ko) * 2006-07-31 2013-02-19 삼성전자주식회사 유전막을 갖는 반도체 소자 및 그 형성방법
KR101603737B1 (ko) * 2010-05-11 2016-03-16 삼성전자주식회사 기상 세정을 이용한 금속 잔류물 제거 방법, 도전막 패턴의 형성 방법, 반도체 소자의 제조 방법 및 관련 설비
US20120171797A1 (en) * 2010-12-08 2012-07-05 Applied Materials, Inc. Seasoning of deposition chamber for dopant profile control in led film stacks
CN105551954A (zh) * 2016-01-27 2016-05-04 武汉新芯集成电路制造有限公司 一种沉积氮化钛薄膜的方法
JP6600588B2 (ja) 2016-03-17 2019-10-30 東京エレクトロン株式会社 基板搬送機構の洗浄方法及び基板処理システム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB788353A (en) 1954-07-26 1958-01-02 Plessey Co Ltd Improvements in and relating to storage devices
IT1115156B (it) * 1979-04-06 1986-02-03 Getters Spa Leghe zr-fe per l'assorbimento di idrogeno a basse temperature
US5685963A (en) * 1994-10-31 1997-11-11 Saes Pure Gas, Inc. In situ getter pump system and method
US6699530B2 (en) * 1995-07-06 2004-03-02 Applied Materials, Inc. Method for constructing a film on a semiconductor wafer
US5610106A (en) * 1995-03-10 1997-03-11 Sony Corporation Plasma enhanced chemical vapor deposition of titanium nitride using ammonia
US6419986B1 (en) * 1997-01-10 2002-07-16 Chevron Phillips Chemical Company Ip Method for removing reactive metal from a reactor system
JP3624628B2 (ja) * 1997-05-20 2005-03-02 東京エレクトロン株式会社 成膜方法及び成膜装置
JPH1116858A (ja) * 1997-06-21 1999-01-22 Tokyo Electron Ltd 成膜装置のクリーニング方法及び処理方法
IT1297013B1 (it) * 1997-12-23 1999-08-03 Getters Spa Sistema getter per la purificazione dell'atmosfera di lavoro nei processi di deposizione fisica da vapore
KR20010062209A (ko) * 1999-12-10 2001-07-07 히가시 데쓰로 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치
US6395100B1 (en) * 2000-01-03 2002-05-28 Advanced Micro Devices, Inc. Method of improving vacuum quality in semiconductor processing chambers
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Necエレクトロニクス株式会社 半導体装置
JP3806868B2 (ja) 2002-01-07 2006-08-09 株式会社日立製作所 Cvd装置のクリーニング方法
JP2003221671A (ja) * 2002-01-30 2003-08-08 Tokyo Electron Ltd ガス処理方法
US6617209B1 (en) * 2002-02-22 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6787481B2 (en) 2002-02-28 2004-09-07 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device
US20050169766A1 (en) * 2002-09-13 2005-08-04 Saes Getters S.P.A. Getter compositions reactivatable at low temperature after exposure to reactive gases at higher temperature
KR100568256B1 (ko) * 2003-12-11 2006-04-07 삼성전자주식회사 반도체 소자 제조 장비의 세정 방법

Also Published As

Publication number Publication date
DE102004059616B4 (de) 2007-08-16
US20070037407A1 (en) 2007-02-15
US7141512B2 (en) 2006-11-28
DE102004059616A1 (de) 2005-07-14
US20050126586A1 (en) 2005-06-16
US7538046B2 (en) 2009-05-26
KR100568256B1 (ko) 2006-04-07
JP2005171386A (ja) 2005-06-30
KR20050057967A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
KR102533116B1 (ko) 반도체 표면의 패시베이션 방법 및 관련 시스템들
US7232492B2 (en) Method of forming thin film for improved productivity
JP4704618B2 (ja) ジルコニウム酸化膜の製造方法
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
JP2005536063A (ja) High−k金属酸化物の原子層堆積
JP2000208508A (ja) 珪酸塩高誘電率材料の真空蒸着
JP2006245089A (ja) 薄膜形成方法
KR102179230B1 (ko) 하프니아 및 지르코니아의 기상 에칭
CN107863289B (zh) 半导体装置的制造方法、基板处理装置和存储介质
JP2006179834A (ja) 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法
US7538046B2 (en) Method of cleaning semiconductor device fabrication apparatus
JP2007048926A (ja) W系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体
JP2004022991A (ja) 半導体装置の製造方法
US20110114114A1 (en) Cleaning method of apparatus for depositing carbon containing film
US8685494B2 (en) ALD method of forming thin film comprising a metal
KR20080064259A (ko) 개선된 금속 전구체 공급 및 퍼지 단계를 갖는 박막 증착방법
US6835658B2 (en) Method of fabricating capacitor with hafnium
JP4718272B2 (ja) レニウム系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
TWI568877B (zh) 周期式薄膜沉積方法、半導體製造方法及半導體裝置
KR100766007B1 (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법
JP2006093240A (ja) 成膜方法
KR20230066784A (ko) 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110811

R150 Certificate of patent or registration of utility model

Ref document number: 4805569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees