JP4799878B2 - プローブアッセンブリ - Google Patents
プローブアッセンブリ Download PDFInfo
- Publication number
- JP4799878B2 JP4799878B2 JP2005038711A JP2005038711A JP4799878B2 JP 4799878 B2 JP4799878 B2 JP 4799878B2 JP 2005038711 A JP2005038711 A JP 2005038711A JP 2005038711 A JP2005038711 A JP 2005038711A JP 4799878 B2 JP4799878 B2 JP 4799878B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- film
- probe unit
- electrode
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
特許文献1には、1つの電子デバイスの周縁に矩形に配列された全ての電極と一対一に対応する複数の接触部を1枚の基板に固定することにより、電子デバイスの電極とプローブカードの接触部とを高精度に位置合わせできるプローブカードが開示されている。しかしながら、特許文献1に記載のプローブカードによると、接触部が固定された基板のウェハへの投影面積が大きいため、1つのウェハに狭い間隔で形成された複数の電子デバイスを同時に検査することができない。また、特許文献1に開示されたプローブカードは、電極が矩形に配列されている電子デバイスのみを検査可能であって、電極が任意に配列された電子デバイスを検査することができない。
本発明によると、リソグラフィを用いて一体に形成されているプローブユニットに第一位置決め部が形成され、1つの検体に対応する複数のプローブユニットの第一位置決め部にユニット位置決め部が当接するため、異なるプローブユニットの接触部を1つの検体の複数の電極に対して正確に整列させることができる。したがって本発明によると検体の複数の電極に対して導線の接触部を正確に位置合わせすることができる。
本発明によると、第一位置決め部自体がリソグラフィを用いて形成されるため、異なるプローブユニットの接触部を1つの検体の複数の電極に対してより正確に整列させることができる。
本発明によると、ユニット位置決め部がリソグラフィを用いて形成されるため、異なるプローブユニットの接触部を1つの検体の複数の電極に対してより正確に整列させることができる。
本発明によると、ウェハ上に狭い間隔で配列された複数の検体に対応するようにプローブアッセンブリを狭い間隔で配列することができる。
前記第一位置決め部は、前記連結部に形成されている。前記ユニット位置決め部は、前記ブロックの側面に形成されている。
(2) 前記プローブユニットは、第二位置決め部が形成された絶縁性の保護膜を前記連結部上に有している。前記プローブアッセンブリは、前記第二位置決め部に当接し、前記検体に対して複数の前記プローブユニットを整列させる第三位置決め部を有するアッセンブラをさらに備える。
(3) 前記第二位置決め部及び前記第三位置決め部は、リソグラフィにより形成されている。
(4) 前記導線は、一方に前記接触部を有し、他方に第一電極を有している。前記プローブアッセンブリは、前記第一電極に接触する複数の第二電極と、前記第二電極に導通し複数の前記第二電極同士の間隔より広い間隔で配列される複数の第三電極と、前記第二電極及び前記第三電極が固定された基板とを有する拡散配線部をさらに備える。
(5) 前記拡散配線部は、前記第二電極と前記第三電極とを導通させる連絡線と、リソグラフィにより形成された位置決め部を有している。前記アッセンブラは、前記拡散配線部に形成された前記位置決め部に対応するようリソグラフィにより形成され前記拡散配線部を前記アッセンブラに位置決めするための位置決め部を有する。
(第一実施例)
1.プローブカードと検体
図1は、本発明の第一実施例によるプローブカードを示す平面図である。
図1に示すように、プローブカード1は、円形の配線盤11と、配線盤11上に取り付けられているプローブアッセンブリ10とを備える。プローブカード1は、1枚のウェハに形成された4つのLCDドライバICを同時に検査するためのものである。検体としてのLCDドライバICは、図2に示すように、チップの周辺にAuで形成された電極3が狭小な間隔で多数設けられている。プローブカード1は、検査装置本体から出力される検査信号を検体2の電極に入力し、検体2の電極から出力信号を取り出して検査装置本体に伝達する機能を有する。
2−1.プローブブロックの構成
図5(A)はプローブブロック12を示す斜視図である。図5(B)はプローブユニット18を示す斜視図である。
図5(A)に示すように、プローブブロック12は、矩形柱のブロック20と、ブロック20の四つの側面22a、22b、22c、22dにそれぞれ固定されている四つのプローブユニット18とを有する。ブロック20の側面22a、22b、22c、22dは、請求項に記載の壁部に相当し、検査装置本体に取り付けられた状態ではウェハに対して垂直になる。ブロック20のウェハに対して垂直になる側面22a、22b、22c、22dにプローブユニット18を固定することで、一つの検体2を検査するための一つのプローブブロック12のウェハへの投影面積を小さくすることができる。従って、投影面積の小さなプローブブロック12を複数配列したプローブカード1を用いることにより、ウェハ上に狭い間隔で配列された複数の検体2を同時に検査することができる。
尚、図6(B)に示すように、基板26がウェハに対して傾いた状態で第一突出部32の突面33と検体2の電極3の頂面とを接触させ、第一突出部32を電極3の頂面で摺動させてもよい。
<第一の構成>
図7から図10は、1つのブロックに固定される複数のプローブユニットを整列させるための第一の構成を示す図である。
第一の構成では、図7に示すように、ブロック20はセラミックなどからなり、研磨などで精密に加工されている。請求項に記載のユニット位置決め部としての複数の位置決めロッド13はブロック20を貫通し両端部がブロック20から突出している。対向する二つの側面22aと22b、又は22cと22dに対して垂直な方向にブロック20を貫通する精密加工された一部材の位置決めロッド13がプローブユニット18自体に形成された位置決め部に当接する構成により、ブロック20を間に挟んで対向するプローブユニット18同士の相対的な位置が高い精度で合わせられる。
図11は、1つのブロックに固定される複数のプローブユニットを整列させるための第二の構成を示す図である。
図11に示すように、第二の構成では、位置決め板15が請求項に記載のユニット位置決め部に相当する。位置決め板15は、リソグラフィを用いて形成され、プローブユニット18の導線24の第一突出部32間又は第二突出部34間に嵌合する突出部27を外縁に有する。また、櫛歯状に突出している第一突出部32又は第二突出部34が請求項に記載の第一位置決め部に相当する。二枚の位置決め板15をブロックの第一面と、第一面と反対側の第二面とに固定し、位置決め板15をそれぞれプローブユニット18の第一突出部32又は第二突出部34に嵌合させることで、四つのプローブユニット18の全ての第一突出部32が一つの検体2の4辺に沿って設けられた電極に対して正確な位置に整列する。
図12から図14は、1つのブロックに固定される複数のプローブユニットを整列させるための第三の構成を示す図である。尚、図14(A)では導線の図示を省略した。
図12に示すように、第三の構成では、四つのプローブユニットのうちブロックを間に挟んで対向する2つのプローブユニット35aに第一位置決め部28を設ける。第一位置決め部28は、リソグラフィを用いて基板26又は保護膜30と一体に、プローブユニット35aがプローブブロック12を構成するとき内側になる面の両縁に導線と平行に延びる直線状の凸形状に形成されている。図12には、基板26に第一位置決め部28が形成されているプローブユニット35aを図示した。
図15及び図16は、1つのブロックに固定される複数のプローブユニットを整列させるための第四の構成を示す斜視図である。
図15及び図16に示すように、第四の構成では、ブロックを二つの小ブロック20a、20bで構成する。小ブロック20aの側面41a、41bにはユニット位置決め部としての位置決めロッド13が突出している。小ブロック20aの側面41a、41bにそれぞれ接合されるプローブユニット35aには、基板26に第一位置決め部28が形成されている。小ブロック20aの側面41a、41bから突出している位置決めロッド13と、プローブユニット35aの第一位置決め部28の切り欠き部位とを当接させることにより、小ブロック20aを間に挟んで対向する二つのプローブユニット35a同士を整列させる。プローブユニット35aと小ブロック20aとはプローブユニット35a同士が整列した状態で接着、ねじ等により結合される。同様に、小ブロック20bの対向する二つの側面43a、43bから突出している位置決めロッド13と、二つのプローブユニット35bの第一位置決め部28とを当接させ、プローブユニット35b同士を整列させる。プローブユニット35bと小ブロック20bとはプローブユニット35b同士が整列した状態で接着、ねじ等により結合される。小ブロック20aと小ブロック20bとは接着、ねじ等により結合される。小ブロック20a、20bに予め位置決め部を形成しておき、その位置決め部同士を合わせることで、小ブロック20a、20b同士を高精度に嵌合させることができる。
図17及び図18は、プローブユニット同士の整列条件を説明するための模式図である。
図17(A)は、四つのプローブユニット18a、18b、18c、18dが位置ずれなく正確に整列した状態を示す。図17(A)に示すように、正確に整列した四つのプローブユニット18a、18b、18c、18dの導線24の第一突出部32は全て、1つの検体2の電極3に一対一に対応して接触する。
以上から、対向するプローブユニット同士は検体2の電極3に対して高い位置精度で整列している必要があるが、隣接するプローブユニット同士では対向するプローブユニット同士ほど高い位置精度で整列する必要はないと言える。
図19から図27は、プローブユニット18を製造する方法を示す図である。以下、プローブユニット18の製造方法を(1)から(7)の順に説明する。
(1)犠牲膜形成工程
はじめに図19に示すように、基板26に溝状の凹部36を形成し、凹部36が犠牲膜38で充填されるように基板26上に犠牲膜38を成長させた後、表面の研磨、研削、ポリッシュ等により平坦面40を形成する。凹部36の壁面が基板26の完成状態の2つの端面を形成するように凹部36の位置及び形状を設定する。基板26にはガラス基板、セラミック基板、シリコン基板、樹脂基板、金属基板などを用いる。金属基板を用いる場合には、予めその表面を有機絶縁層または無機絶縁層で被覆してから用いる。基板26の厚みは例えば0.1mm以上2mm以下にする。
犠牲膜38には後続工程で選択的に除去可能な素材を用いる。例えばCuやSnなどのようにエッチングで選択的に除去可能な金属を用いる。Cuを用いた場合、無電解めっきまたはスパッタにより第一層形成段階と、電解めっきによる第二層形成段階とによって犠牲膜38を形成する。また、レジスト剥離液で除去可能なハードベークされたレジスト、不飽和ポリエステルなどのように加水分解で除去可能な有機ポリマーを用いてもよい。あるいはRIEで除去可能なSiO2のCVD膜を用いてもよい。
次に図20に示すように、導線24の第一突出部32及び第二突出部34の下層を構成する第一膜24aを犠牲膜38上に至るように平坦面40上に形成する。第一膜24aは、導線24の基板26に近い部位に大きな引っ張り応力を内部に残存させるために形成する。第一膜24aの厚みは例えば1μm以上10μm以下にする。第一膜24aには感光性ポリイミド、フォトレジストなどの有機膜を用いる。またはNi、Fe、Co、Mn、Cr、Ti、Cu、Au、Pt、Pd、Rhなどの金属単体膜、あるいはその合金膜を用いる。尚、第一膜24aは、導線24の下層全体を構成するように形成してもよい。
第一膜24aに金属膜を用いる場合、スパッタまたはめっきによって金属膜を形成する。第一膜24aをスパッタで形成する場合、まず平坦面40の表面全体にスパッタで金属膜を形成する。このとき、スパッタガス圧を大きくする、スパッタ温度を高くするなど、金属膜内に引っ張り応力が残留するようにスパッタの条件を設定する。その後、リソグラフィによって金属膜上に所定のレジストパターンを形成した後、不要な金属膜をエッチングで除去し、金属膜を所定のパターンに形成する。また第一膜24aを湿式めっきで形成する場合、例えば厚さ0.05μmのTi及び厚さ0.1μmのNiの複層からなるめっき下地層をまず平坦面40上にスパッタで形成する。次にリソグラフィでめっき下地層上に所定のレジストパターンを形成した後、レジストパターンの開口部にNiなどの金属を電解めっきでめっきする。このとき、めっき浴の温度を高くする、サッカリンなどの添加剤を減らすなど、めっき層内に引っ張り応力が残留するようにめっき条件を設定する。
次に図23に示すように、基板26の完成形領域の真上に絶縁性の保護膜30を形成する。その結果、第二膜24b及び第三膜24cの中間部と第一膜24aの一部は基板26及び保護膜30によって覆われる。第一膜24a、第二膜24b及び第三膜24cの犠牲膜38上に形成された部位は、第一突出部32及び第二突出部34となるため、保護膜30を形成しないようにする。保護膜30は、導線24が外力によって傷つけられ剥離したりごみなどの付着によってショートしたりするのを防止し、導線24を保護するために形成される。尚、保護膜30は必ずしも形成しなくてもよい。
次に図24に示すように、基板26の導線24と反対側の面を犠牲膜38が露出するまで研磨し、基板26及び犠牲膜38からなる研磨面42を形成する。
次に図25に示すように、基板26の研磨面42側に第一位置決め部28又は第四位置決め部31を形成する。第一突出部32及び第二突出部34が内向きになるようにブロック20に固定されるプローブユニット18の場合、本工程で第一位置決め部28を形成する。第一突出部32及び第二突出部34が外向きになるようにブロック20に固定されるプローブユニット18の場合、本工程で第四位置決め部31を形成する(図5参照)。以下、研磨面42に第一位置決め部28を形成する場合を例に採り、説明する。
次に図26に示すように、保護膜30上に第四位置決め部31を形成する。プローブユニット18の第四位置決め部31は、請求項に記載の第四位置決め部又は第二位置決め部に相当する。第四位置決め部31の具体的な形成方法は、上述の(5)の第一位置決め部28の形成工程に準じる。上述の(5)の工程で第四位置決め部31を形成した場合は、本工程で第一位置決め部28を形成する。このようにリソグラフィを用いて第四位置決め部31を形成することにより、複数のプローブブロック同士の相対的な位置を正確に設定できるため、1つの検体の複数の電極に対し複数のプローブユニットを高精度に整列させることができる。
次に図27に示すように、犠牲膜38をエッチングで除去する。犠牲膜38を除去すると、基板26の両端の不要な部位がプローブユニット18から分離する。また、第一膜24a、第二膜24b及び第三膜24cの犠牲膜38上に形成された部位は、犠牲膜38の支持がなくなって片持ち梁状態となる。さらに、第一膜24aの引張り応力の作用、又は第二膜24bの圧縮応力の作用によって、第一膜24a、第二膜24b及び第三膜24cの基板26から突出した部位は基板26の裏面側に回り込む方向に湾曲する。その結果、第一突出部32及び第二突出部34が形成される。
以上、プローブユニット18の製造方法を説明した。
図29は、拡散配線部14を示す図である。
図29に示すように、拡散配線部14は、基板44と、基板44の第一面44aに設けられた複数の第二電極46と、基板44の第二面44bに設けられた複数の第三電極48とを備える。基板44にはFRP、セラミック、シリコンなどが用いられる。第三電極48は、基板44に形成された互いに平行な直線状の連絡線50によって第二電極46に導通している。第二電極46は、プローブユニット18の第二突出部34に一対一に対応して接触するように配列されている。第三電極48は、配線盤11の電極又はインターポーザの電極の配列間隔に応じて、第二電極46の配列方向に直交する方向では第二電極46よりも広い間隔で配列されている。このため、プローブユニット18の第二突出部34の配列間隔が狭くても、プローブユニット18と配線盤11とを容易に接続することができる。第二電極46及び第三電極48は、接触抵抗を低下させるためにAuや、Pt、Pd、Rhなどの白金族で形成することが望ましい。また配線抵抗を低下させるために、連絡線50はCu、Alなどで形成することが望ましい。尚、連絡線50は曲線状であってもよいし、互いに平行でなくてもよい。
図30に示すように、接続位置決め板16は、複数のプローブブロック12を位置決めするための複数の位置決め部56と、複数の拡散配線部14を位置決めするための複数の位置決め部58とを有する。位置決め部56は請求項に記載の第六位置決め部又は第三位置決め部に相当する。位置決め部58は請求項に記載の第七位置決め部に相当する。位置決め部56及び位置決め部58は、複数のプローブブロック12をウェハ上の複数の検体2に対して位置決めし、プローブユニット18に対して拡散配線板14を位置決めするために、リソグラフィによって高い位置精度で形成されている。
尚、接続位置決め板16には補強部17を取り付けてもよいし取り付けなくてもよい。例えば図3及び図30に示したように、二つの接続位置決め板16を補強部17で連結して用いてもよい。
図31は、配線盤を示す図である。
図31に示すように、配線盤11は、円形の基板59と、基板59の中心付近に設けられた複数の電極60と、基板59の外縁部に設けられた複数の外部接続電極62と、電極60から放射状に配線盤11内部を通って延びている配線(図示せず)とを有する。配線は、電極60と外部接続電極62とを導通させている。電極60は請求項に記載の第六電極に相当する。
本発明の第二実施例は、プローブブロックの構成について第一実施例と異なる。以下プローブブロックについて詳しく説明する。
1.プローブブロックの構成
図33(A)は、本発明の第二実施例によるプローブブロックを示す図である。図33(B)は本発明の第二実施例によるプローブユニットを示す図である。
図33(A)に示すように、第二実施例によるプローブブロック47は、矩形柱のブロック20の四つの側面22a、22b、22c、22dにそれぞれプローブユニット19が固定されている構成である。
次に、プローブユニット19の変形例について説明する。図35は、プローブユニット19の複数の変形例を示す図である。
また図35(B)に示すように、導線24を基板26a、26b、26c上に固定されるNi層25aと、Ni層25a上に形成されるAu層25bとの複層で構成してもよい。
尚、導線24の第一突出部32は検体2の電極3の頂面に接触させてもよい。
また図36(B)に示すように、導線24の第二突出部34は拡散配線部14の第二電極46に弾性接触する。拡散配線部14の第二電極46に導通している第三電極48は、配線盤11の電極60に導通している。配線盤11の電極60は、検査信号を入力するための外部電極に接続されている。導線24の第一突出部32を検体2の電極3に対して摺動させた後、外部電極から配線盤11の電極60と、拡散配線部14の第三電極48及び第二電極46と、導線24とを介して電極3に検査信号を入力し検体2の検査を行う。
<第一の構成>
図37は、1つの検体に対応する複数のプローブユニットを整列させるための第一の構成を示す図である。
図37に示すように、第一の構成では、導線24自体が第一位置決め部に相当する。プローブユニット19の外側には保護膜30を形成せず、プローブユニット19の外側に導線24が露出している構成である。導線24が基板26a、26b、26c上にリソグラフィで形成されることにより、ブロック20に対する位置決め部がプローブユニット19に高い精度で形成される。
図38は、1つの検体に対応する複数のプローブユニットを整列させるための第二の構成を示す図である。第二の構成は、上述の第一実施例の複数のプローブユニットを整列させるための第二の構成と実質的に同じである(図11参照)。
図38に示すように、第二の構成では、二つの位置決め板15の複数の突出部27をそれぞれ第一突出部32間又は第二突出部34間に嵌合させることで四つのプローブユニット19同士を整列させる。二枚の位置決め板15はブロックの第一面と、第一面と反対側の第二面とに固定される。
図39は、1つの検体に対応する複数のプローブユニットを整列させるための第三の構成を示す図である。第三の構成は、上述の第一実施例の複数のプローブユニットを整列させるための第一の構成と実質的に同じである(図7から図10参照)。
図39に示すように、第三の構成では、プローブユニット19のブロック20に固定される側に第一位置決め部28が形成されている。ブロック20の側面から突出している位置決めロッド13をプローブユニット19の位置決め部28に当接させると、四つのプローブユニット19の複数の第一突出部32が一つの検体2の全ての電極3に対して整列する。
図40は、1つの検体に対応する複数のプローブユニットを整列させるための第四の構成を示す図である。
図40に示すように、第四の構成では、検体2の対向する二辺に沿って配列された電極に接触する第一接触部32が設けられた第一プローブユニット47aと、検体の対向する他の二辺に沿って配列された電極に接触する第一接触部32が設けられた第二プローブユニット47bとでプローブブロック47を構成する。
図41から図48は、プローブユニット19の製造方法を示す図である。以下、プローブユニット19の製造方法を(1)から(7)の順に説明する。
(1)犠牲膜形成工程
はじめに、図19に示す工程に準じて基板26上に犠牲膜38を形成し、基板26及び犠牲膜38で構成される平坦面40を形成する。
次に図41に示すように、導線24を構成する第一導体膜65aを平坦面40上に犠牲膜38を横断するように形成する。尚、第一導体膜65aは単層であっても複層であってもよい。第一導体膜65aの厚みは例えば0.5μm以上50μm以下にする。
第一導体膜65aをスパッタで形成する場合、第一導体膜65aにはNi、Fe、Co、Mn、Cr、Ti、Cu、Au、Pt、Pd、Rhなどの金属単体、またはその合金を用いる。具体的には、はじめに平坦面40上全体にスパッタで第一導体膜65aを形成する。その後、リソグラフィで所定のレジストパターンを形成し、レジストパターンをマスクとして不要な第一導体膜65aをエッチングで除去することにより、第一導体膜65aを所定のパターンに形成する。
第二導体膜65bを湿式めっきで形成する場合、第一導体膜65aのめっき工程においてレジストパターンの開口部に第一導体膜65aのめっき層を形成した後、連続して第二導体膜65bをめっきする。
次に図43に示すように、基板26上の犠牲膜38を除いた部位に保護膜30を形成する。具体的には図23に示す工程に準じる。この結果、第一導体膜65a及び第二導体膜65bは基板26及び保護膜30によって覆われる。
次に図44に示すように、基板26の保護膜30と反対側の面を、犠牲膜38が露出するまで研磨し、基板26及び犠牲膜38で構成される研磨面42を形成する。基板26の保護膜30と反対側の面を犠牲膜38が露出するまで研磨することにより、基板26は三つの基板26a、26b、26cに分割される。
次に図45に示すように、基板26の研磨面42上又は保護膜30上に第一位置決め部28及び第四位置決め部31を形成する。後続の(7)折り曲げ工程で保護膜30が内側になるように折り曲げる場合は、研磨面42上に第一位置決め部28及び第四位置決め部31を形成する。(7)折り曲げ工程で基板26が内側になるように折り曲げる場合は、保護膜30上に第一位置決め部28及び第四位置決め部31を形成する。図45では、研磨面42上に第一位置決め部28及び第四位置決め部31を形成した場合を図示している。具体的な形成方法は、図25に示す第一位置決め部の形成工程に準じる。
次に図46に示すように、犠牲膜38をエッチングで除去する。犠牲膜38を除去すると、第一導体膜65a及び第二導体膜65bの犠牲膜38上に形成された部位は、犠牲膜38の支持がなくなり、浮遊部位67となる。また、犠牲膜38によって結合されていた基板26a、26b、26cが分離する。
次に図47に示すように、浮遊部位67を折り曲げ、基板26a上の保護膜30aに基板26b上の保護膜30bと基板26c上の保護膜30cとを接着する。保護膜30上に第一位置決め部28及び第四位置決め部31を形成した場合は、図48に示すように基板26aに基板26bと26cとを接着する。
図49から図54は、第一プローブユニット47a及び第二プローブユニット47bの製造方法を示す図である。第一プローブユニット47aの製造方法と第二プローブユニット47bの製造方法とは実質的に同様であり、ここでは第一プローブユニット47aの場合を例に採り説明する。
このようにワークの第一面69aと第二面69bとには検体の対向する二辺に沿って配列される電極に接触する導線24が形成される。このため、ワークの第一面69aから第二面69bまでの距離は検体の対向する二辺の間隔に応じて設定しなければならず、基板68、70、70は十分に厚いものである必要がある。
次に図52に示すように、犠牲膜38を除去する。犠牲膜38を除去すると、導線24の犠牲膜38上に形成されていた部位67は浮遊状態になる。
次に図54に示すように、基板68に2つの凹部63aを形成すると第一プローブユニット47aが完成する。本工程で2つの凹部63aを形成する代わりに、図40に示す凹部63bを形成することにより、第二プローブユニット47bが形成される。
1.プローブカード及びプローブアッセンブリと検体
図55(A)は、本発明の第一参考例によるプローブカードを示す図である。図55(B)は、本発明の第一参考例によるプローブアッセンブリを示す図である。図56は、本発明の第一参考例によるプローブアッセンブリの一部を示す拡大図である。
図55(A)に示すように、第一参考例によるプローブカード4は、円形の配線盤11上に矩形板状のインターポーザ5が取り付けられ、インターポーザ5上にプローブアッセンブリ71が固定されている構成である。
一組のプローブブロック73及び拡散配線部74は一つ又は複数の検体に対応する。検体は、例えば図57に示すように、電極7が不均一な間隔で二列に配置されているDRAMなどである。この二列に配列された電極7に対応するために、一つのプローブブロック73には二つのプローブユニット75が設けられている。またアッセンブラ72に固定された複数組のプローブブロック73及び拡散配線部74は、1つのウェハ上に形成された複数の検体6に対応して整列している。従って、プローブカード4によれば、ウェハ上の複数の検体6を同時に検査することができる。
図58及び図59は、プローブユニット75を示す図である。
図58に示すように、プローブユニット75は、複数の導線76が連結部82で連結され、リソグラフィにより一体に構成されている。
プローブユニット75の両側の縁部85には第一位置決め部としての固定孔86が形成されている。縁部85の第二接触部79側端部には第二位置決め部としての突部87が形成されている。固定孔86は、プローブユニット75をブロック108に位置合わせして固定するのに用いられる。突部87は、プローブブロック73とそのプローブブロック73に固定された拡散配線板74とをアッセンブラ72に位置合わせするのに用いられる。
この変形例では、図60に示すように、複数の導線76が直線状に形成され互いに平行に配列されている。検体6に多くの電極7が狭い間隔で配列され、かつ検体同士の間隔が狭い場合には、プローブユニット内で複数の導線を屈曲させるスペースを確保できない場合があるため、例えば本変形例によるプローブユニット75を用いる。第二接触部79同士の間隔が狭くても、拡散配線部74の電極と第二接触部79とを正確に位置合わせできる構成であれば、拡散配線部74によって配線間隔を拡張できる。拡散配線部74でも配線間隔を広げられない場合であっても、直線状の配線の長手方向に電極を分散させて配置することにより、その電極と外部電極との接続が容易になる。
以下、プローブユニットの製造方法を、(1)第一接触部側の製造工程、(2)第二接触部側の製造工程、(3)縁部の製造工程、(4)プローブユニット同士の分離工程の順に説明する。
(1)第一接触部側の製造工程
図61から図76は、一つのプローブユニットの第一接触部近傍の製造工程を示す図である。
次に図66に示すように、第一導体膜94とその近傍の第一犠牲膜89とが露出する開口部96を有するレジスト膜95を第一犠牲膜89上に形成する。具体的な形成方法は、図62に示す工程に準じる。
次に図69に示すように、第一ガイド部88及び基部81を形成する部位に開口部102を有するレジスト膜101を形成する。レジスト膜101は、レジスト膜95よりも厚く形成される。具体的な形成方法は図62に準じる。
次に図71に示すように、レジスト膜101を除去する。具体的には図65に示す工程に準じる。尚、本実施例では図69から図71に示す工程で基部81を第二導体膜103で第一ガイド部88と同時に形成した。基部81を第一導体膜94で第一接触部77及び第一ばね部78と同時に形成してもよい。
次に図73に示すように、連結部82を構成する絶縁膜104を基板90上全体に形成する。絶縁膜104は連結部82に対応する部分が少なくとも第三犠牲膜97の上面より高くなる厚さに形成する。絶縁膜104には、アルミナ、SiO2などのセラミックのスパッタ膜を用いる。バイアスを基板90に印加したバイアススパッタを用いて絶縁膜104を形成すると、本工程以前で基板90上に凹凸が形成されていても、凹部を絶縁膜104で埋めることができ、平坦度に優れた絶縁膜104を得ることができる。尚、絶縁膜104には樹脂を用いてもよい。例えばレジストを塗布しハードベークによって硬化させたものを用いてもよい。
次に図75に示すように、レジスト膜130を除去する。具体的な方法は図65に示す工程に準じる。
以上、プローブユニット75の第一接触部77側の製造工程を説明した。
また図66から図68に示す第三犠牲膜97の形成工程を省略し、図65に示す工程後、図78に示すように、第一ガイド部88及び基部81を構成する第二導体膜103をリソグラフィを用いて形成することにより、第一接触部77及び第一ばね部78と第一ガイド部88及び基部81とを連続的に形成してもよい。第一ガイド部88と第一接触部77との間隙を形成するために、第一接触部77の側壁を薄く覆うレジスト膜101をリソグラフィで形成する。しかしながら、レジストの露光時、露光に用いられる光が第一接触部77の側壁で反射しその反射光によってもレジストが露光されるため、第一ガイド部88と第一接触部77との間隔が第一ガイド部88の厚さに対して相当薄い場合、レジスト膜101のパターニング精度が低下する。
第二接触部79、第二ばね部80及び第二ガイド部83は、図62から図71に示す第一接触部77、第一ばね部78及び第一ガイド部88の形成工程に準じて形成する。第一接触部77、第一ばね部78及び第一ガイド部88と同時に形成してもよい。
縁部85は、第一接触部77と同時にリソグラフィを用いて形成する。あるいは、第一接触部77を形成するためのリソグラフィ工程で使用された位置決めパターンを基準としてリソグラフィで形成されるレジストパターンを用いためっきにより形成する。リソグラフィを用いることで、縁部85の固定孔86及び突部87を第一接触部77及び第二接触部79に対して高い位置精度で形成することができる。
基板90上には、上述の(1)から(3)の製造工程に基いて、図79に示すように複数のプローブユニット75が同時に形成される。プローブユニット75間には犠牲膜107を形成しておき、図76に示す犠牲膜除去工程で基板90からプローブユニット75が分離するとき、プローブユニット75同士も分離するようにする。複数のプローブユニット75を一つの基板90上で同時に製造することにより、均一品質の複数のプローブユニットを一時に得られる。尚、ダイシングで切断することにより、プローブユニット75同士を分離させてもよい。
図80は、プローブブロックを構成するブロックを示す図である。図81及び図82は、ブロックとプローブユニットとの固定方法を示す図である。
図80に示すように、ブロック108のほぼ直方体の本体110には、対向する側面115a、115bに直交する方向に本体110を横断している二つの溝111が形成されている。溝111にはプローブユニット75が収容される。溝111は、ブロック本体110の第一面118に垂直な二つの側壁117を有する。ブロック本体110には、対向する側面115c、115dに直交する方向、すなわち溝111と直交する方向にブロック本体110を貫通する二つの第一固定孔112が形成されている。第一固定孔112は1つのブロック108に固定される複数のプローブユニット75を互いに位置決めするための後述する固定ピン109を挿入するための孔である。ブロック本体110には、第一面118に直交する方向にブロック本体110を貫通する第二固定穴113が形成されている。第二固定孔113は、ブロック108をアッセンブラ72に固定するための後述するねじ128を挿入するための孔である。ブロック本体110の第二面116には二つの脚部114が設けられている。脚部114はブロック108と拡散配線部74とを位置合わせするためのものである。
図83は、拡散配線部を示す図である。図84は、プローブブロックと拡散配線部との固定方法を示す図である。
図83に示すように、拡散配線部74の第一基板123a上には複数の電極46が設けられている。電極46は例えばAuからなる。電極46は、プローブユニット75の第二接触部79に一対一に対応して接触するように配列されている。第一基板123aの電極46と反対側に固定された第二基板123bにはインタポーザ5に接触するばね電極122が埋め込まれている。ばね電極122は、一端が第一基板123aに埋め込まれた導電部52に接し、他端が第二基板123bから突出し、中間部にばねを有している。プローブユニット75の第二接触部79に接触する電極46とインタポーザ5に接触するばね電極122とは、第一基板123aに形成された互いに平行な直線状の連絡線55と導電部52とによって導通している。ばね電極122は、電極46の配列方向に直交する方向では電極46よりも広い間隔で配列されている。このため、プローブユニット75の第二接触部79の配列間隔が狭くても、拡散配線部74とインターポーザ5とを容易に接続することができる。尚、連絡線55は曲線状であってもよいし、互いに平行でなくてもよい。
図85は、アッセンブラを示す図である。
図85に示すように、アッセンブラ72は、拡散配線部74が収容される複数の装着孔124と、プローブブロック73をアッセンブラ72に位置決めして固定するための位置決め孔125及び固定孔126とを有する。ウェハ上の複数の検体6と、アッセンブラ72に固定された複数のプローブブロック73とを一対一に正確に位置合わせするために、アッセンブラ72とウェハとの熱膨張係数が近似していることが好ましい。例えばウェハがSiであれば、アッセンブラ72にはSiや石英を用いることが好ましい。装着孔124、位置決め孔125及び固定孔126は機械加工で形成してもよいし、リソグラフィ及びエッチングを用いて形成してもよい。リソグラフィ及びエッチングを用いると、高い位置精度及び寸法精度で形成できる。
図86及び図87は、プローブアッセンブリの配線盤への取付を説明するための図である。
図55及び図86に示すように、アッセンブラ72は、インターポーザ5を介して配線盤11に固定される。インターポーザ5は、拡散配線部74のばね電極122に接続される電極127を有する。配線盤11の電極とインターポーザ5の電極127とを位置合わせした状態で配線盤11にインターポーザ5を取り付けてから、インターポーザ5上にアッセンブラ72を取り付ける。尚、アッセンブラ72を配線盤11に直に取り付け、拡散配線部74のばね電極122を配線盤11の電極に直に接続してもよい。
図88は、プローブカード4の構成要素間の導通を説明するための模式図である。
図88に示すように、プローブユニット75の第一接触部77は、第一接触部77よりも配列間隔が広い第二接触部79に導通している。第二接触部79は、拡散配線部74の電極46に接触して導通する。電極46は、電極46の配列間隔より広い間隔で配列されたばね電極122に導通している。ばね電極122は、インターポーザ5を介して、又は直に配線盤11の電極に導通する。配線盤11の電極は外部接続電極62に導通している。従って、外部接続電極62に検査信号を入力すると、その検査信号は順に配列間隔が狭まるばね電極122、電極46、第二接触部79及び第一接触部77を通じて検体6の電極7に入力される。
本発明の第二参考例は、プローブユニットの構成が第一参考例と異なる。以下、プローブユニットについて詳しく説明する。
1.プローブユニットの構成
図89は、第二参考例によるプローブユニットを示す図である。
図89に示すように、本実施例によるプローブユニット129では、第一ガイド部88及び第二ガイド部83が連結部82の一部として形成されている。本実施例によると、第一ガイド部88及び第二ガイド部83を連結部82の一部として形成するため、導線76の第一接触部77をより狭小な間隔で配列することができる。
図90に示す変形例では、導線76は連結部82から突出している両端が湾曲しているC字形状である。本変形例では、その湾曲した突出部の一方32が第一接触部及び第一ばね部に相当し、突出部の他方34が第二接触部及び第二ばね部に相当する。導線76の連結部82から突出している部位を扁平にすることによって、ガイド部を用いることなしに、その部位の移動方向を規制することができる。
図92(A1)、(A2)に示す変形例では、第一ばね部78が蛇腹形状ではなく、C字形状である。
図92(B1)、(B2)に示す変形例では、第一接触部77が検体6の電極7と接触したとき第一ばね部78が挫屈変形するように構成される。第一ばね部78は、予め決められた方向に挫屈変形するように、挫屈させたい方向に僅かに凸に曲がった形状にすることが望ましい。
以下、プローブユニットの製造方法を第一接触部側の製造工程について説明する。その他の工程については、上述の第一参考例に準ずるので説明を省略する。
図93から図104は、プローブユニットの第一接触部側の製造工程を示す図である。
はじめに図61に示す工程に準じて、基板90上に第一犠牲膜89を形成する。その後、図93に示すように、第一接触部77、第一ばね部78及び基部81を形成する部位に開口部92を有するレジスト膜91を第一犠牲膜89上に形成する。具体的には図62に示す工程に準じる。
次に図95に示すように、第一接触部77、第一ばね部78及び基部81を構成する第一導体膜94を第二犠牲膜93上にめっきで形成する。具体的には図64に示す工程に準じる。尚、第一接触部77と第一ばね部78と基部81とをそれぞれ別の導体膜で構成してもよいし、第一接触部77の先端のみ別の導体膜で構成してもよい。
次に図97に示すように、開口部96を有するレジスト膜95を第一犠牲膜89上に形成する。開口部96は、第一導体膜94の第一接触部77及び第一ばね部78に対応する部位と、その近傍の第一犠牲膜89とが露出するように形成する。具体的な形成方法は、図62に示す工程に準じる。
次に図99に示すように、レジスト膜95を除去する。具体的な方法は図65に示す工程に準じる。
次に図100に示すように、第一ばね部78と連結部82との間の空隙に対応する部位上と、第一接触部77の先端部とにレジスト膜130を形成する。レジスト膜130は、連結部82を形成しない部位を保護するために形成される。具体的な方法は図62に示す工程に準じる。
次に図103に示すように、残存しているレジスト膜130を除去する。具体的には図65に示す工程に準じる。
本発明の第三参考例は、プローブユニットに補強部が接合されている点で第一参考例と異なる。以下、プローブユニットについて詳しく説明する。
1.プローブユニットの構成
図105は、第三参考例によるプローブユニットを示す図である。
図105に示すように、第三参考例によるプローブユニット133では、プローブユニット本体75の両側に補強部134が接合されている。ユニット本体75の構成は、第一参考例のプローブユニットと同じである。
第二接触部79及び第二ばね部80が第二ガイド部83よりも薄いため、第二接触部79及び第二ばね部80が補強部134によって係止されることはない。補強部134は第二接触部79の移動方向を案内する。
以下、プローブユニットの製造方法を第一接触部側の製造工程について説明する。その他の工程については、上述の第一参考例に準ずるので説明を省略する。
図107から図114は、プローブユニットの第一接触部側の製造工程を示す図である。
次に図109に示すように、露出している第一犠牲膜89上に第二犠牲膜138をめっきで形成する。第二犠牲膜138の基板90からの高さが絶縁膜136aよりも高くなるように、めっき厚を調整する。第二犠牲膜138にはめっきが容易であって除去も容易な金属を用いる。例えばCuやSnなどを用いる。
次に図62から図74に示す工程に準じて、プローブユニット本体75を形成するための複数の膜を平坦面139上に形成してからワークの表面を研磨し、図111に示すように平坦面140を形成する。
次に図114に示すように、レジスト膜130をアルカリ溶液、有機溶剤などのレジスト剥離液で除去し、犠牲膜89、93、97、138を全てエッチャントで溶解させると、基板90からプローブユニット133が分離する。絶縁膜136b及び導体膜137bに開口部141、142を形成したことにより、開口部141、142からレジスト剥離液や、犠牲膜を溶解させるエッチャントが浸透し易いため、レジスト膜130及び犠牲膜89、93、97、138を容易に除去できる。
本発明の第四参考例は、プローブユニットの連結部が接地導体部を有する点で第二参考例と異なる。以下、プローブユニットの構成について説明する。
図115は、本発明の第四参考例によるプローブユニットを示す図である。
図115に示すように、プローブユニット143の1つの連結部82は、2つの絶縁部84と、2つの絶縁部84の間に形成され配電盤11のグランド電極に接続される接地導体部144とで構成される。絶縁部84は、導線76の基部81に結合されている。絶縁部84の幅の調整により、導線76を通過する信号の高周波特性を向上させることができる。さらにプローブユニット143の両面に絶縁膜を接合し絶縁膜のプローブユニット143の反対側に配電盤11のグランド電極に接続された導体膜を接合すると、グランドに接続された導体によって導線76が取り囲まれるため、導線76の高周波特性をさらに向上させることができる。
本発明の第五参考例は、補強部の一部がプローブユニットの連結部の一部を構成している点で第三参考例と異なる。
図116は本発明の第五参考例によるプローブユニットを示す図である。
図116に示すように、導線76及び絶縁部84の両側には補強部を構成する絶縁膜136が形成されている。絶縁膜136の導線76及び絶縁部84と反対側に接地導体部144が形成されている。接地導体部144と絶縁膜136とで補強部134が構成される。
本実施例によると、接地導体部144が絶縁部84及び絶縁膜136を介して導線76を取り囲んでいるため、接地導体部144は、プローブユニットを補強するとともに、グランドに接続されて導線76の高周波特性を向上させる。
図117及び図118は、導線の高周波特性を向上させるためにプローブユニットに設けられたグランド電位の導体を配電盤11のグランド電極に接続するための拡散配線部14の構成を示す図である。図117及び図118に示すように、拡散配線部14、74の表裏両面は導体層202、204で覆われている。導体層202と導体層204とは配線盤11の電極又はインターポーザの電極に接続される第五電極206に接続されている。導体層202は請求項に記載された第四電極に相当する。プローブユニット18、19、35a、35b、47a,47b、75、129、133、143(図4,33,12,40,57,89,105,115等参照)には、上述した接地導体層66(図35参照)、補強部134の導体膜137(図105参照)、接地導体部144(図115参照)等の導体に接続され、拡散配線部14、74に向かって延びる突出部200が設けられる。突出部200は、弾性変形可能な薄い導体薄膜であって、導体層202に接触したときに変形する方向が定まるように予め湾曲している。プローブユニットの導線と接地導体部の第二電極とを接触させると、突出部200と導体層202が圧接するため、突出部200に接続されているプローブユニットの導体は、拡散配線部14、74を介して配線盤11のグランド電極に導通する。
また上述した複数の実施例では、全てのプローブユニットがウェハに対して垂直に固定される例を説明したが、プローブユニットは必ずしもウェハに対して垂直でなくともよい。
Claims (5)
- 検体の電極に接触する接触部を有する複数の導線と、複数の前記導線が固定された連結部と、を有するプローブユニットと、
前記検体が形成されたウェハに対して垂直になる壁部を有し、当該壁部に複数の前記プローブユニットが固定されるブロックと、を備え、
前記プローブユニットには、リソグラフィを用いて第一位置決め部が前記連結部に形成され、
前記ブロックは、前記プローブユニットの前記第一位置決め部に当接し複数の前記プローブユニットの前記接触部を前記検体の複数の前記電極に対して整列させる、リソグラフィを用いて前記ブロックの側面に形成されたユニット位置決め部を有することを特徴とするプローブアッセンブリ。 - 前記プローブユニットは、第二位置決め部が形成された絶縁性の保護膜を前記連結部上に有し、
前記第二位置決め部に当接し、前記検体に対して複数の前記プローブユニットを整列させる第三位置決め部を有するアッセンブラをさらに備えることを特徴とする請求項1に記載のプローブアッセンブリ。 - 前記第二位置決め部及び前記第三位置決め部は、リソグラフィにより形成されていることを特徴とする請求項2に記載のプローブアッセンブリ。
- 前記導線は、一方に前記接触部を有し、他方に第一電極を有し、
前記第一電極に接触する複数の第二電極と、前記第二電極に導通し複数の前記第二電極同士の間隔より広い間隔で配列される複数の第三電極と、前記第二電極及び前記第三電極が固定された基板とを有する拡散配線部をさらに備えることを特徴とする請求項1に記載のプローブアッセンブリ。 - 前記導線は、一方に前記接触部を有し、他方に第一電極を有し、
前記第一電極に接触する複数の第二電極と、前記第二電極に導通し複数の前記第二電極同士の間隔より広い間隔で配列される複数の第三電極と、前記第二電極及び前記第三電極が固定された基板とを有する拡散配線部をさらに備え、
前記拡散配線部は、前記第二電極と前記第三電極とを導通させる連絡線と、リソグラフィにより形成された位置決め部を有し、
前記アッセンブラは、前記拡散配線部に形成された前記位置決め部に対応するようリソグラフィにより形成され前記拡散配線部を前記アッセンブラに位置決めするための位置決め部を有することを特徴とする請求項2または3に記載のプローブアッセンブリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005038711A JP4799878B2 (ja) | 2005-02-16 | 2005-02-16 | プローブアッセンブリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005038711A JP4799878B2 (ja) | 2005-02-16 | 2005-02-16 | プローブアッセンブリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006226747A JP2006226747A (ja) | 2006-08-31 |
JP4799878B2 true JP4799878B2 (ja) | 2011-10-26 |
Family
ID=36988264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005038711A Expired - Fee Related JP4799878B2 (ja) | 2005-02-16 | 2005-02-16 | プローブアッセンブリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4799878B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101971599B1 (ko) * | 2017-06-08 | 2019-05-02 | 주식회사 마이크로컨텍솔루션 | 컨택트 장치 제조 방법 및 컨택트 장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01265167A (ja) * | 1988-04-18 | 1989-10-23 | Nippon Maikuronikusu:Kk | Ic用プローブボード |
JPH01295185A (ja) * | 1988-05-21 | 1989-11-28 | Tokyo Electron Ltd | 検査装置 |
JPH03231438A (ja) * | 1990-02-06 | 1991-10-15 | Oki Electric Ind Co Ltd | プローブカード及びこれを用いたプローブ装置 |
US5463324A (en) * | 1993-10-26 | 1995-10-31 | Hewlett-Packard Company | Probe with contacts that interdigitate with and wedge between adjacent legs of an IC or the like |
JPH08146038A (ja) * | 1994-11-18 | 1996-06-07 | Aica Kogyo Co Ltd | 電気信号測定用の電極ユニット |
US5552563A (en) * | 1995-03-17 | 1996-09-03 | Sharp Microelectronics Technology, Inc. | Shielded low noise multi-lead contact |
JPH08313556A (ja) * | 1995-05-17 | 1996-11-29 | Fujitsu Ltd | プローブとプローブ用アダプタとプローブ位置決め治具 |
JPH1167854A (ja) * | 1997-08-08 | 1999-03-09 | Texas Instr Japan Ltd | ウエハプローバ |
JP4662587B2 (ja) * | 1998-11-13 | 2011-03-30 | 株式会社日本マイクロニクス | コンタクトユニット及び電気的接続装置 |
JP4060985B2 (ja) * | 1999-04-07 | 2008-03-12 | 株式会社日本マイクロニクス | プローブカード |
JP4434371B2 (ja) * | 1999-08-31 | 2010-03-17 | 株式会社日本マイクロニクス | プローブユニット及びプローブカード |
JP2001318116A (ja) * | 2000-05-11 | 2001-11-16 | Micronics Japan Co Ltd | 表示用パネル基板の検査装置 |
JP4109028B2 (ja) * | 2002-07-15 | 2008-06-25 | 山一電機株式会社 | プローブユニット及びその製造方法 |
JP3651451B2 (ja) * | 2001-09-20 | 2005-05-25 | ヤマハ株式会社 | プローブユニットおよびその製造方法 |
-
2005
- 2005-02-16 JP JP2005038711A patent/JP4799878B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006226747A (ja) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868636B2 (en) | Probe card and method for fabricating the same | |
US6414501B2 (en) | Micro cantilever style contact pin structure for wafer probing | |
KR100687027B1 (ko) | 프로브와 프로브 카드 구조 및 그 제조 방법 | |
KR20010021185A (ko) | 마이크로 제조 공정에 의해 형성된 콘택 구조물 | |
US8117740B2 (en) | Method and apparatus for manufacturing a probe card | |
TWI227781B (en) | Semiconductor-device inspecting apparatus and a method for manufacturing the same | |
KR100670999B1 (ko) | 프로브 구조, 프로브 콘택 기판 및 그 제조 방법 | |
JP2014112046A (ja) | プローブ、プローブ組立体及びプローブカード | |
JP4649248B2 (ja) | プローブユニット | |
KR100393452B1 (ko) | 반도체소자검사용 기판의 제조방법 | |
JP4721725B2 (ja) | プローブアッセンブリ | |
JP4799878B2 (ja) | プローブアッセンブリ | |
JP4700353B2 (ja) | プローブエレメントの製造方法 | |
KR102289131B1 (ko) | 셀프 얼라인 버티컬 프로브 카드의 컨택터 블록 및 그 제조방법 | |
JP3735556B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20220149555A1 (en) | Contactor block of self-aligning vertical probe card and manufacturing method therefor | |
JP2002071719A (ja) | プローブカード及びその製造方法 | |
KR100684677B1 (ko) | 프로브 유닛 및 그 제조 방법 | |
WO2008153342A2 (en) | Probe substrate assembly | |
JP4523438B2 (ja) | プローブユニット、プローブアッセンブリ及び電子デバイスの検査方法 | |
JP2007132847A (ja) | プローブユニット及びその製造方法 | |
JP2006214863A (ja) | プローブユニット、プローブアッセンブリ及び電子デバイスの検査方法 | |
WO2023175800A1 (ja) | 複合プローブ、プローブの取り付け方法及びプローブカードの製造方法 | |
JP4630784B2 (ja) | プローブユニット及びその製造方法 | |
KR20090057208A (ko) | 프로브 기판 조립체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060705 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061213 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |