JP4797611B2 - 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 - Google Patents
電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4797611B2 JP4797611B2 JP2005356945A JP2005356945A JP4797611B2 JP 4797611 B2 JP4797611 B2 JP 4797611B2 JP 2005356945 A JP2005356945 A JP 2005356945A JP 2005356945 A JP2005356945 A JP 2005356945A JP 4797611 B2 JP4797611 B2 JP 4797611B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- copper
- layer
- seed layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Magnetic Heads (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
(付記1) 表面が銅層からなるシード層を電極として前記シード層上にめっき膜を形成する電気めっき方法において、
前記銅層を硫化処理して、前記銅層の表面に銅の硫化物からなる保護膜を形成する工程と、
前記保護膜を除去した後に、前記シード層を電極としてめっき膜を形成する工程とを有することを特徴とする電気めっき方法。
(付記2) 前記硫化処理は、前記銅層を硫化水素を含む雰囲気ガスに暴露する、又は、前記銅層を多硫化アンモニウム若しくは硫化水素を溶解した溶液中に浸漬する工程を含むことを特徴とする付記1記載の電気めっき方法。
(付記3)前記硫化処理は、前記銅層に多硫化アンモニウム若しくは硫化水素を溶解した溶液を噴霧する工程を含むことを特徴とする付記1記載の電気めっき方法。
(付記4)前記硫化処理は、前記銅層を超音波が印加された多硫化アンモニウム若しくは硫化水素を溶解した溶液中に浸漬する工程を含むことを特徴とする付記1記載の電気めっき方法。
(付記5) 前記保護膜の除去は、イオンエッチング又はアルカリ性溶液をエッチャントとするケミカルエッチングによりなされることを特徴とする付記1又は2記載の電気めっき方法。
(付記6)前記保護膜の除去は、イオンエッチングによりなされることを特徴とする付記5記載の電気めっき方法。
(付記7)前記保護膜の除去は、アンモニア、水酸化ナトリウム又は水酸化テトラメチルアンモニウム(Tetramethyl ammonium hydroxide)を含む溶液をエッチャントとするケミカルエッチングによりなされることを特徴とする付記1又は2記載の電気めっき方法。
(付記8) 基板上に表面が銅層からなるシード層を形成する工程と、
前記銅層を硫化処理して、前記銅層の表面に銅の硫化物からなる保護膜を形成する工程と、
前記保護膜上に、コイルを画定する開口を有するレジストパターンを形成する工程と、
前記開口の底面に表出する前記保護膜を除去する工程と、
前記シード層を電極として、前記開口を埋め込むめっき膜からなるコイルを形成する工程と、
前記レジストパターンを除去したのち、前記めっき膜の外側に表出する前記保護膜及び前記シード層を除去する工程とを有する磁気ヘッド用コイルの製造方法。
(付記9) 絶縁膜に形成された配線溝を埋め込むCuめっき膜からなる上層配線及び下層配線と、前記上層配線と下層配線とを接続するビアとを有する半導体装置の製造方法において、
第1絶縁膜に形成された第1配線溝を埋め込むCuめっき膜からなる下層配線を形成する工程と、
次いで、前記下層配線の表面を硫化処理して、前記下層配線の表面に銅の硫化物からなる保護膜を形成する工程と、
次いで、前記下層配線及び前記下層配線の外側に延在する前記第1絶縁膜上に、第2の絶縁膜を形成する工程と、
次いで、前記第2の絶縁膜に、前記ビアを画定するビアホールを形成する工程と、
前記ビアホールの形成と同時に又はその後に、前記ビアホールの底面に表出する前記保護膜を除去する工程と、
次いで、前記ビアホールをCuめっき膜により埋め込み、前記めっき膜からなる前記ビアを形成する工程とを有することを特徴とする半導体装置の製造方法。
2 シード層
2a Ti層
2b Cu層
3 保護膜
4 反応容器
5、30 保管容器
6 エッチング槽
6a エッチャント
7 めっき膜
11 レジストパターン
11a 開口
22 絶縁膜
23 下層配線
23a、24a 配線溝
24 上層絶縁膜
25 層間絶縁膜
25a ビアホール
26 上層配線
27 めっき膜(ビア)
Claims (5)
- 表面が銅層からなるシード層を電極として前記シード層上にめっき膜を形成する電気めっき方法において、
前記銅層を硫化処理して、前記銅層の表面に銅の硫化物からなる保護膜を形成する工程と、
前記保護膜を除去した後に、前記シード層を電極としてめっき膜を形成する工程とを有することを特徴とする電気めっき方法。 - 前記硫化処理は、前記銅層を硫化水素を含む雰囲気ガスに暴露する、又は、前記銅層を多硫化アンモニウム若しくは硫化水素を溶解した溶液中に浸漬する工程を含むことを特徴とする請求項1記載の電気めっき方法。
- 前記保護膜の除去は、イオンエッチング又はアルカリ性溶液をエッチャントとするケミカルエッチングによりなされることを特徴とする請求項1又は2記載の電気めっき方法。
- 基板上に表面が銅層からなるシード層を形成する工程と、
前記銅層を硫化処理して、前記銅層の表面に銅の硫化物からなる保護膜を形成する工程と、
前記保護膜上に、コイルを画定する開口を有するレジストパターンを形成する工程と、
前記開口の底面に表出する前記保護膜を除去する工程と、
前記シード層を電極として、前記開口を埋め込むめっき膜からなるコイルを形成する工程と、
前記レジストパターンを除去したのち、前記めっき膜の外側に表出する前記保護膜及び前記シード層を除去する工程とを有する磁気ヘッド用コイルの製造方法。 - 絶縁膜に形成された配線溝を埋め込むCuめっき膜からなる上層配線及び下層配線と、前記上層配線と下層配線とを接続するビアとを有する半導体装置の製造方法において、
第1絶縁膜に形成された第1配線溝を埋め込むCuめっき膜からなる下層配線を形成する工程と、
次いで、前記下層配線の表面を硫化処理して、前記下層配線の表面に銅の硫化物からなる保護膜を形成する工程と、
次いで、前記下層配線及び前記下層配線の外側に延在する前記第1絶縁膜上に、第2の絶縁膜を形成する工程と、
次いで、前記第2の絶縁膜に、前記ビアを画定するビアホールを形成する工程と、
前記ビアホールの形成と同時に又はその後に、前記ビアホールの底面に表出する前記保護膜を除去する工程と、
次いで、前記ビアホールをCuめっき膜により埋め込み、前記めっき膜からなる前記ビアを形成する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356945A JP4797611B2 (ja) | 2005-12-09 | 2005-12-09 | 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356945A JP4797611B2 (ja) | 2005-12-09 | 2005-12-09 | 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007162043A JP2007162043A (ja) | 2007-06-28 |
JP4797611B2 true JP4797611B2 (ja) | 2011-10-19 |
Family
ID=38245297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005356945A Expired - Fee Related JP4797611B2 (ja) | 2005-12-09 | 2005-12-09 | 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4797611B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117328113A (zh) * | 2023-10-16 | 2024-01-02 | 广东省广新离子束科技有限公司 | 一种金属化膜酸性镀铜工艺及应用 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374346A (en) * | 1993-08-09 | 1994-12-20 | Rohm And Haas Company | Electroplating process and composition |
JP3953252B2 (ja) * | 1999-02-23 | 2007-08-08 | 三井化学株式会社 | クロメート系防錆膜の除去方法および配線基板の製造方法 |
US6355153B1 (en) * | 1999-09-17 | 2002-03-12 | Nutool, Inc. | Chip interconnect and packaging deposition methods and structures |
EP1234063A2 (en) * | 1999-11-02 | 2002-08-28 | University of Massachusetts | Chemical fluid deposition for the formation of metal and metal alloy films on patterned and unpatterned substrates |
JP2002324766A (ja) * | 2001-04-25 | 2002-11-08 | Hitachi Ltd | 半導体装置の製造方法 |
-
2005
- 2005-12-09 JP JP2005356945A patent/JP4797611B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007162043A (ja) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7213329B2 (en) | Method of forming a solder ball on a board and the board | |
US8418361B2 (en) | Method of manufacturing printed circuit board having landless via hole | |
TWI564978B (zh) | 改善冠狀缺陷之線路結構及其製作方法 | |
US20070181993A1 (en) | Printed circuit board including reinforced copper plated film and method of fabricating the same | |
JP6157968B2 (ja) | 配線回路基板およびその製造方法 | |
US9263326B2 (en) | Interconnection structure and method of forming the same | |
JP2009111387A (ja) | 印刷回路基板の製造方法及びその方法により製造した印刷回路基板 | |
US9941158B2 (en) | Integrated circuit and process for fabricating thereof | |
JP4551229B2 (ja) | 半導体装置の製造方法およびエッチング液 | |
JP4797611B2 (ja) | 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 | |
TW201116652A (en) | Nickel-chromium alloy stripper for flexible wiring boards | |
KR20110093621A (ko) | Cof 기판의 제조방법 | |
WO2019244687A1 (ja) | ガラス配線基板 | |
US9041166B2 (en) | Manufacturing method of circuit structure | |
JP2006291242A (ja) | 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置 | |
TWI575111B (zh) | 蝕刻經錫或錫合金填充之凹陷結構的方法 | |
US8431029B2 (en) | Circuit board and method of manufacturing the same | |
JP4345742B2 (ja) | 配線基板及びその製造方法 | |
JP5621671B2 (ja) | 電子部品の製造方法 | |
JPH09316650A (ja) | 無電解ニッケルめっき用活性化処理液及びエッチング液並びに半導体装置の製造方法 | |
JP4645492B2 (ja) | 金属パターン形成方法 | |
KR102186147B1 (ko) | 코어기판 및 이의 제조방법 | |
JP2009182263A (ja) | 半導体装置の製造方法 | |
JP2007113092A (ja) | めっき方法 | |
JP2004146669A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |