JP4797611B2 - 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 - Google Patents

電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4797611B2
JP4797611B2 JP2005356945A JP2005356945A JP4797611B2 JP 4797611 B2 JP4797611 B2 JP 4797611B2 JP 2005356945 A JP2005356945 A JP 2005356945A JP 2005356945 A JP2005356945 A JP 2005356945A JP 4797611 B2 JP4797611 B2 JP 4797611B2
Authority
JP
Japan
Prior art keywords
protective film
copper
layer
seed layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005356945A
Other languages
English (en)
Other versions
JP2007162043A (ja
Inventor
裕幸 福田
良三 ▲高▼須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005356945A priority Critical patent/JP4797611B2/ja
Publication of JP2007162043A publication Critical patent/JP2007162043A/ja
Application granted granted Critical
Publication of JP4797611B2 publication Critical patent/JP4797611B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Magnetic Heads (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、表面が銅層のシード層を電極としてシード層上にめっき膜を形成する電気めっき方法、その電気めっき方法を用いて製造する磁気ヘッド用コイル及びその電気めっき方法を用いて製造されるCu多層配線を備えた半導体装置の製造方法に関し、とくに、シード層の保管期間の劣化を抑制する方法に関する。
薄い導電材料からなるシード層上にめっきパターンを画定する開口を有するレジストパターンを設け、シード層を電極とする電気めっきにより開口を埋めるめっきパターンを形成する電気めっき方法は、電子機器の製造、例えば回路基板の配線、磁気ヘッドのコイルあるいは半導体装置のダマシン配線の製造等に広く使用されている。(例えば特許文献1参照。)。
図6は従来の磁気ヘッド用コイルの製造工程断面図であり、基板上に設けられた平面コイルの断面を表している。
図6(a)を参照して基板1上にTi/Cu層2a、2bからなるシード層2を形成した後、図6(b)を参照して、コイルの形状を画定する開口11aを有するレジストパターン11を形成する。
次いで、図6(c)を参照して、シード層2を電極するめっきにより、開口11aを埋め込むめっき膜7を堆積し、図6(d)を参照して、レジストパターン11を除去する。次いで、図6(e)を参照して、めっき膜7をマスクとするエッチングにより、めっき膜7の外側に表出するシード層2を除去し、めっき膜11からなる磁気ヘッド用コイルが作製される。
銅は電気抵抗が低くシード層の材料として優れており、とくに銅めっき膜を形成するためのシード層にはしばしば利用されている。しかし、銅は耐蝕性が劣り、塩酸や硝酸等の腐食性ガスを含む雰囲気に晒されると容易に腐食してしまう。
これらの腐食性ガスは電子機器の製造で広く使用されており、作業環境中に含まれることも多い。一方、シード層の形成後から電気めっきをするまで間、シード層が形成された基板を保管することがある。作業環境中に含まれる腐食性ガスは、この保管の雰囲気中に侵入し保管されているシード層を腐食してしまう。電子機器の小型化のために幅狭のめっき膜パターンが使用されると、ますますシード層の腐食が電子機器の重大な不良原因となり得る。そこで、保管中のシード層の腐食を防止するため、ケミカルフィルターを備えた保管容器が用いられている。
以下、ケミカルフィルターを備えた保管容器を使用した従来の電気めっき方法について説明する。
図5は従来の電気めっき工程断面図であり、基板上にめっき膜を形成する工程を基板面に垂直な断面で表している。
まず、図5(a)を参照して、絶縁基板1上を準備する。次いで、図5(b)を参照して、Ti層とCu層とを順次スパッタしてCu/Tiの2層からなるシード層2を形成する。
次いで、図5(c)を参照して、シード層2が形成された基板1は、後のめっき工程までの間、シード層の腐食を回避するために保管容器30に収納されて保管される。保管容器30は、ケミカルフィルタ30aを備え、容器内雰囲気への腐食性ガスの混入を防止している。
次いで、図5(d)を参照して、基板1を保管容器30から取り出し、シード層2上に銅めっき膜を形成する。
このように、保管容器30にケミカルフィルタ30aを用いることで保管中のシード層2を腐食を防止することができる。しかし、ケミカルフィタは高価であり、しかも寿命が短いため頻繁に交換しなければならず製造コストが上昇する。
他方、銅配線の腐食防止のために、銅配線の表面を硫化処理して銅配線の表面に保護膜を形成する方法が開示されている。(例えば特許文献2を参照。)。この方法では、銅配線の表面を硫化水素を含む雰囲気に曝して、銅配線の表面を銅の硫化物層に変換し、この銅の硫化物層を保護膜として利用する。この保護膜は、雰囲気中に含まれる酸化性のガスによる銅配線の腐食を防止する。
しかし、この保護膜をシード層に適用しても、銅の硫化物は比抵抗が高いため保護層が表面に形成されたシード層をめっきシード層として使用することができない。
特開平6−44529号公報 特開2000−77412号公報
上述したように、従来の電気めっき方法では、シード層を保管する間に雰囲気中に含まれる腐食性ガスによりシード層を構成する銅層が腐食され、このシード層上に形成されるめっきパターンの欠陥を惹起するという問題がある。
ケミカルフィタにより保管容器内の腐食性ガスを除去する方法では、高価なケミカルフィタを使用するためコストが高いという問題がある。
また、シード層表面を銅の硫化物からなる保護膜で覆うのでは、銅の硫化物が高抵抗であるためシード層として有効に機能することができない。
本発明は、シード層の表面を銅の硫化物からなる保護膜で保護してシード層の腐食を防止するとともに、めっき時にシード層として有効に機能する方法を提供することを目的とする。
上記課題を解決するための本発明の第1構成では、シード層の表面の銅層を硫化処理して銅層の表面に銅の硫化物からなる保護膜を形成し、その後、保護膜を除去した後に、シード層を電極としてめっき膜を形成する。
本第1構成では、シード層の最表面をなす銅層の表面を硫化処理して、銅の硫化物からなる保護膜を形成する。この保護膜は、腐食ガスによる銅層の腐食を防止するので、この保護膜が形成されたシード層を長期間保管しても腐食を回避することができる。
一方、この保護膜は、イオンエッチングあるいはアルカリ性のエッチャントにより容易に除去することができる。本第1構成では、めっきの直前に保護膜を除去するので、めっき面には腐食のない銅層表面が表出しており、その上に良質のめっき膜が形成される。
このように、最表面に銅層を有するシード層を腐食ガスが存在する保管雰囲気中に腐食することなく保管することができるとともに、腐食のないシード層を用いて良質のめっき膜を形成することができる。
上記第1構成の硫化処理は、硫化水素を含む雰囲気ガスに暴露することでなすことができる。また、多硫化アンモニウム又は硫化水素を溶解した溶液、例えば水溶液中に浸漬することでなすこともできる。このとき、隅々まで均一に硫化するために、溶液中に超音波を印加してもよい。また、溶液中に浸漬する方法に代えて、この溶液のミストを噴霧することもできる。
上記第1構成における保護膜の除去は、イオンエッチングで行なうことができる。また、アルカリ薬液、例えばアンモニア、水酸化ナトリウム又は水酸化テトラメチルアンモニウム(Tetramethyl ammonium hydroxide)を含む溶液をエッチャントとするケミカルエッチングにより行なうこともできる。
本発明によれば、銅を最表面とするシード層を硫化処理して腐食ガスによる銅の腐食を防止するので、シード層の形成後からめっきまでの間の保管の間に発生するシード層の腐食を効果的に防止することができるので、腐食のないシード層を用いた良質のめっき膜を形成することができる。
本発明の第1実施形態は、銅表面に形成された銅の硫化物が、保管雰囲気中に含まれる腐食性ガスによる銅の腐食を抑制することを明らかにした実験結果に関する。
図1は本発明の第1実施形態の電気めっき工程断面図であり、基板上にめっき膜を形成する工程を基板面に垂直な断面で表している。
まず、図1(a)を参照して、絶縁性の基板を準備して、次いで、図1(b)を参照して、基板上に、スパッタにより厚さ300nmの銅層を堆積し、レジストマスクを用いたエッチングによりパターニングして、幅300nm、ピッチ600nmのラインアンドスペースからなる銅パターンをシード層2として形成した。
次いで、図1(c)を参照して、シード層2が形成された基板1を反応容器4内に収納し、濃度10ppmの硫化水素(H2 S)を含む窒素(N2 )ガスを硫化処理用ガスとして反応容器4内に流入した。そして、基板1を、30分間この硫化処理用ガスに暴露してシード層2表面を硫化処理した。その結果、シード層2の最表面の銅の表面が硫化して厚さ3nmの銅の硫化物からなる保護膜3が形成された。
次いで、図1(d)を参照して、基板1を保管容器5内にいれて保管した。そして、保管期間中に増加した重量を測定した。なお、保管容器5内は、10ppmの亜硫酸ガス(SO2 )を含む空気中で満たされている。
表1に保管期間中に増加した重量を示す。表1中、保護膜ありと表記された試料は上述した本第1実施形態のシード層2の表面に銅の硫化物からなる厚さ3nmの保護膜3が形成された試料を表す。保護膜なしと表記された試料は、比較例であり、シード層2の硫化処理がされていない試料を表す。なお、両試料はシード層2の硫化処理の有無を除き、他は同様である。
Figure 0004797611
保護膜3が形成された本第1実施形態の試料では、空気中に10ppmの亜硫酸ガスを含む保管雰囲気中での保管時間が10時間から63時間に及んでも、重量の増加は検出限界の0.1mg以下であった。このことは、銅のシード層2の腐食が進行しないことを示している。
これに対して保護膜3のない比較例では、保管期間が経過するに従って重量が増加している。このことは、保護膜3のないシード層2では、保管雰囲気により銅のシード層が腐食して腐食生成物による重量増加があったことを示している。
上述した表1の結果は、シード層2の表面を硫化処理して銅の硫化物からなる保護膜を形成することで、保管中のシード層2の腐食を効果的に防止できることを明らかにしている。従って、本実施形態に係る銅のシード層2は、腐食性のガスを含む雰囲気中でも腐食されることなく保管することができる。
次いで、保管期間を経過した後、図1(e)を参照して、基板1を、エッチング槽6内を満たすアンモニア水中に浸漬する。この結果、銅の硫化物からなる保護膜3はアンモニア水をエッチャント6aとしてエッチングされ、除去されてシード層2の表面に銅が表出する。この後、基板1を水洗して次ぎのめっき工程へ給する。
次いで、図1(f)を参照して、シード層2を電極とする電気めっきによりシード層2上に厚さ300μmの銅めっき膜7を形成した。この銅めっき膜7には、シード層2の腐食に起因する不良は観察されなかった。
保護膜3のめっきへの影響を知るため、硫化条件が異なる保護膜3について、保護膜3の有無によるめっき電圧の関係を調べた。その結果を表2に示した。
Figure 0004797611
表2の保護膜3付きは、シード層2の表面に保護膜3を付けたままめっきをした場合を示し、保護膜3なしは、保護膜3をアンモニア水でエッチングして除去したシード層2を用いてめっきをした場合を示している。
表2を参照して、10ppmの硫化水素濃度で形成された保護膜3を有する場合はめっき電圧が8.6Vと高い。これは保護膜3の比抵抗が高いためで、これでは実用的なめっきは困難である。さらに高い硫化水素濃度で形成された保護膜3を有する場合のめっき電圧は10Vを超え、めっきをすることができない。
これに対して、保護膜3を除去した場合は、めっき電圧はいずれの硫化条件で形成された保護膜3においても0.9V〜0.8Vと低く、良好なめっきを行なうことができた。このように、保護膜3を形成し、その後保管期間を経過しても、保護膜3を除去することで良好なめっき膜7を形成することができる。
次ぎに、保護膜3のシード層2の腐食防止の効果、及び、腐食防止に有効な保護膜3の厚さを確認する実験を行なった。
この実験では、上述した第1実施形態の図1(b)の工程で形成された銅パターンからなるシード層2が設けられた基板1を、硫化水素(H2 S)と塩素(Cl2 )とを含む空気に暴露し、銅パターン(シード層2のパターン)の断線を観測した。
図2はシード層2の不良率の硫化水素濃度依存性を示す図であり、上述の実験結果を表している。不良率は、断線した銅パターンの割合を表している。また、塩素ガス濃度は5ppbで一定であり、暴露時間は24時間である。
図2を参照して、空気中の硫化水素(H2 S)濃度が10ppmでは、不良率は約60%〜90%に達する。しかし、硫化水素濃度が30ppmでは、不良率は20%以下に激減し、さらに硫化水素濃度が高くなると不良率は10%以下に減少する。
この実験結果は、硫化水素の添加が塩素による銅パターンの腐食を防止することを明らかにしている。表1を参照して説明したように、この腐食防止の効果は、銅パターン(シード層2)の硫化処理により形成された保護膜3によりもたらされる。即ち、硫化処理により形成される保護膜3は化学的に安定であるため、一旦保護膜3が形成されるとその後に塩素に暴露されても破壊されず、塩素が保護膜3を透過して銅パターンを腐食することを阻止するからである。
図2に示す結果は、硫化水素濃度が薄く保護膜3が薄い場合は腐食防止の効果が小さく、有効な腐食防止効果を得るにはある程度の厚さの保護膜3が必要なことを示唆している。
しかし、銅パターンを硫化水素濃度が10ppm〜200ppmの硫化処理ガスに30分以上暴露しても、銅パターンの表面に形成される保護膜3の厚さは常に3nm程度であり、硫化水素濃度を濃く又は暴露時間を長くしても変わらない。これは、硫化処理により形成される保護膜3が硫化水素の拡散バリアとなり、3nm以上の深さには硫化が進行しないからである。
従って、確実な腐食防止の効果と硫化時間の短縮の観点から、保護膜3はほぼ3nmの厚さとすることが好ましい。かかる厚さ3nmの保護膜3は、銅パターンを硫化水素濃度が10ppmの硫化処理ガスに25分間暴露することで形成することができる。
本発明の第2実施形態は、磁気ヘッド用コイルを銅めっきで製造する方法に関する。
図3は本発明の第2実施形態の磁気ヘッド用コイルの製造工程断面図である。
第2実施形態の磁気ヘッド用コイルの製造では、図3(a)を参照して、まず、磁気ヘッドの基体となる基板1上に、Ti層2a及びCu層2bをスパッタにより順次堆積し、下がTi層2a、上がCu層2bの2層からなるシード層2を形成する。
次いで、図3(b)を参照して、シード層2を硫化処理して、シード層2の表面に銅の硫化物からなる保護膜3を形成する。この硫化処理は、硫化水素をバブリングさせた水溶液中に基板1を5分間浸漬してなされた。浸漬後、基板1を水溶液から引き上げ、直ちに水洗した。なお、硫化水素処理を、多硫化アンモニウムの水溶液に浸漬することで行なってもよい。
次いで、図3(c)を参照して、保護膜3上にレジストを塗布し、そのレジストをフォトリソグラフィを用いてパターニングして、コイルパターンを画定する開口11aを有するレジストパターン11を形成した。
レジストパターン11形成後、基板1をこのまま空気雰囲気中に保管した。その後、次ぎの工程に給した。
次いで、図3(d)を参照して、開口11aの底面に表出する保護膜3を除去した。この除去は、基板1を水酸化テトラメチルアンモニウム(Tetramethyl ammonium hydroxide)水溶液に浸漬することでなされた。なお、浸漬後、基板1を水洗した。この工程で、開口11aの底面にシード層2の銅層2bが表出する。
次いで、図3(e)を参照して、シード層2を一方の電極とするめっきにより、開口11aの底面に表出するシード層2上に開口11aを埋め込む銅のめっき膜7を形成した。奈緒、このめっき工程は、図3(d)に示す開口11aの底面に表出する保護膜3の除去工程のあと、可能な限り直ちに行なうことが、保護膜3除去後のシード層2の腐食を抑制する観点から好ましい。
次いで、図3(f)を参照して、レジストパターン11を除去した。さらに、レジストパターン11を除去した領域に表出する保護膜3及びシード層2を、めっき膜7をマスクとするケミカルエッチングにより除去した。その結果、コイルパターン形状を有するめっき膜7からなる磁気ヘッド用コイルが形成された。なお、保護膜3の除去には、エッチャントとして水酸化テトラメチルアンモニウムの水溶液を用いた。
本第2実施形態では、レジストパターン11を形成した状態で基板1を空気中に保管したが、シード層2の腐食によるめっき膜7の不良は発生しなかった。
本発明の第3実施形態は半導体装置の製造方法に関し、とくに多層配線間を接続するビアの形成方法に関する。
図4は本発明の第3実施形態の製造工程断面図であり、半導体装置の多層配線の断面を表している。 第3実施形態の半導体装置の製造方法では、図4(a)を参照して、まず、上面にトランジスタが形成されている半導体基板21上に、絶縁膜22を形成する。次いで、絶縁膜22に下層配線パターンを有する配線溝23aを形成する。次いで、配線溝23a及びその外側に延在する絶縁膜22の表面に、Ti層/Cu層からなるシード層2をスパッタにより堆積する。次いで、シード層2を電極とする電気めっきにより、配線溝23aを埋め込み絶縁膜22上に延在する配線材料23b、即ちCuを堆積する。
次いで、図4(b)を参照して、CMP(化学的機械的研摩)により配線材料23bを平坦に研摩し、絶縁膜22上の配線材料及びシード層2を除去して、配線溝23aを埋め込む配線材料23bを残して下層配線(Cu配線である。)を形成する。以上の工程は通常の半導体装置の製造方法と同じである。
次いで、図4(c)を参照して、基板21を多硫化アッモニウム水溶液に浸漬し、CMPで研摩された下層配線23の表面に銅の硫化物からなる保護膜3を形成した。この保護膜の形成では、基板21を10ppmの硫化水素を含む雰囲気中に30分間暴露して保護膜3を形成することもできる。この保護膜3の形成方法では、CMP後に乾燥処理された基板21表面をドライ工程で硫化することができる。
この状態の基板21を、次ぎのめっき工程まで保管箱に収容して保管した。このとき、雰囲気に暴露される下層配線23の表面は保護膜3で被覆されているので、大気中に保管しても下層配線23の腐食が発生しない。
次いで、基板21を保管箱から取り出し、図4(d)を参照して、基板21上全面に層間絶縁膜25を堆積し、層間絶縁膜25の下層配線23の直上の位置に、層間絶縁膜25を貫通するビアホール25aをイオンエッチングにより開設した。
このとき、ビアホール25aの開設と同時に、ビアホール25aの底面に表出する保護膜3を除去し、ビアホール25aの底面に下層配線23のCu表面を表出させた。なお、この保護膜3の除去はケミカルエッチングで行なうこともできる。
次いで、図4(e)を参照して、下層配線23を電極として銅をめっきし、ビアホール25a内を埋める銅のめっき膜27を形成した。このめっき膜27は、下層配線23と上層配線24とを接続するビアとなる。
次いで、図4(f)を参照して、基板21上全面に上層絶縁膜24を形成し、その上層絶縁膜24を貫通する上層配線溝24aを形成する。この上層配線溝24aの底面には、めっき膜27の上面が表出する。
次いで、下層配線23と同様の形成方法で、シード層2を形成し、その上にめっきにより銅を堆積後、CMPにより平坦化して、上層配線溝24aを埋め込む銅のめっき膜からなる上層配線26を形成する。これにより、シングルダマシン法により形成された下層配線23と上層配線24とを接続するビア(銅のめっき膜27)を有する半導体装置が製造される。
本実施形態によれば、ビア(銅のめっき膜27)が接続する下層配線23の表面を、ビア形成の直前まで保護膜3で保護するので、下層配線23の表面の腐食が回避され、信頼性の高い半導体装置が製造される。
上記の本明細書には以下の付記記載の発明が開示されている。
(付記1) 表面が銅層からなるシード層を電極として前記シード層上にめっき膜を形成する電気めっき方法において、
前記銅層を硫化処理して、前記銅層の表面に銅の硫化物からなる保護膜を形成する工程と、
前記保護膜を除去した後に、前記シード層を電極としてめっき膜を形成する工程とを有することを特徴とする電気めっき方法。
(付記2) 前記硫化処理は、前記銅層を硫化水素を含む雰囲気ガスに暴露する、又は、前記銅層を多硫化アンモニウム若しくは硫化水素を溶解した溶液中に浸漬する工程を含むことを特徴とする付記1記載の電気めっき方法。
(付記3)前記硫化処理は、前記銅層に多硫化アンモニウム若しくは硫化水素を溶解した溶液を噴霧する工程を含むことを特徴とする付記1記載の電気めっき方法。
(付記4)前記硫化処理は、前記銅層を超音波が印加された多硫化アンモニウム若しくは硫化水素を溶解した溶液中に浸漬する工程を含むことを特徴とする付記1記載の電気めっき方法。
(付記5) 前記保護膜の除去は、イオンエッチング又はアルカリ性溶液をエッチャントとするケミカルエッチングによりなされることを特徴とする付記1又は2記載の電気めっき方法。
(付記6)前記保護膜の除去は、イオンエッチングによりなされることを特徴とする付記5記載の電気めっき方法。
(付記7)前記保護膜の除去は、アンモニア、水酸化ナトリウム又は水酸化テトラメチルアンモニウム(Tetramethyl ammonium hydroxide)を含む溶液をエッチャントとするケミカルエッチングによりなされることを特徴とする付記1又は2記載の電気めっき方法。
(付記8) 基板上に表面が銅層からなるシード層を形成する工程と、
前記銅層を硫化処理して、前記銅層の表面に銅の硫化物からなる保護膜を形成する工程と、
前記保護膜上に、コイルを画定する開口を有するレジストパターンを形成する工程と、
前記開口の底面に表出する前記保護膜を除去する工程と、
前記シード層を電極として、前記開口を埋め込むめっき膜からなるコイルを形成する工程と、
前記レジストパターンを除去したのち、前記めっき膜の外側に表出する前記保護膜及び前記シード層を除去する工程とを有する磁気ヘッド用コイルの製造方法。
(付記9) 絶縁膜に形成された配線溝を埋め込むCuめっき膜からなる上層配線及び下層配線と、前記上層配線と下層配線とを接続するビアとを有する半導体装置の製造方法において、
第1絶縁膜に形成された第1配線溝を埋め込むCuめっき膜からなる下層配線を形成する工程と、
次いで、前記下層配線の表面を硫化処理して、前記下層配線の表面に銅の硫化物からなる保護膜を形成する工程と、
次いで、前記下層配線及び前記下層配線の外側に延在する前記第1絶縁膜上に、第2の絶縁膜を形成する工程と、
次いで、前記第2の絶縁膜に、前記ビアを画定するビアホールを形成する工程と、
前記ビアホールの形成と同時に又はその後に、前記ビアホールの底面に表出する前記保護膜を除去する工程と、
次いで、前記ビアホールをCuめっき膜により埋め込み、前記めっき膜からなる前記ビアを形成する工程とを有することを特徴とする半導体装置の製造方法。
本発明を銅シード層を用いて銅めっきパターンを形成する電子機器の製造方法に適用することで、高価なケミカルフィルタを用いることなくめっき膜の不良パターンの発生を抑制することができる。
本発明の第1実施形態の電気めっき工程断面図 シード層の不良率の硫化水素濃度依存性を示す図 本発明の第2実施形態の磁気ヘッド用コイルの製造工程断面図 本発明の第3実施形態の製造工程断面図 従来の電気めっき工程断面図 従来の磁気ヘッド用コイルの製造工程断面図
符号の説明
1、21 基板
2 シード層
2a Ti層
2b Cu層
3 保護膜
4 反応容器
5、30 保管容器
6 エッチング槽
6a エッチャント
7 めっき膜
11 レジストパターン
11a 開口
22 絶縁膜
23 下層配線
23a、24a 配線溝
24 上層絶縁膜
25 層間絶縁膜
25a ビアホール
26 上層配線
27 めっき膜(ビア)

Claims (5)

  1. 表面が銅層からなるシード層を電極として前記シード層上にめっき膜を形成する電気めっき方法において、
    前記銅層を硫化処理して、前記銅層の表面に銅の硫化物からなる保護膜を形成する工程と、
    前記保護膜を除去した後に、前記シード層を電極としてめっき膜を形成する工程とを有することを特徴とする電気めっき方法。
  2. 前記硫化処理は、前記銅層を硫化水素を含む雰囲気ガスに暴露する、又は、前記銅層を多硫化アンモニウム若しくは硫化水素を溶解した溶液中に浸漬する工程を含むことを特徴とする請求項1記載の電気めっき方法。
  3. 前記保護膜の除去は、イオンエッチング又はアルカリ性溶液をエッチャントとするケミカルエッチングによりなされることを特徴とする請求項1又は2記載の電気めっき方法。
  4. 基板上に表面が銅層からなるシード層を形成する工程と、
    前記銅層を硫化処理して、前記銅層の表面に銅の硫化物からなる保護膜を形成する工程と、
    前記保護膜上に、コイルを画定する開口を有するレジストパターンを形成する工程と、
    前記開口の底面に表出する前記保護膜を除去する工程と、
    前記シード層を電極として、前記開口を埋め込むめっき膜からなるコイルを形成する工程と、
    前記レジストパターンを除去したのち、前記めっき膜の外側に表出する前記保護膜及び前記シード層を除去する工程とを有する磁気ヘッド用コイルの製造方法。
  5. 絶縁膜に形成された配線溝を埋め込むCuめっき膜からなる上層配線及び下層配線と、前記上層配線と下層配線とを接続するビアとを有する半導体装置の製造方法において、
    第1絶縁膜に形成された第1配線溝を埋め込むCuめっき膜からなる下層配線を形成する工程と、
    次いで、前記下層配線の表面を硫化処理して、前記下層配線の表面に銅の硫化物からなる保護膜を形成する工程と、
    次いで、前記下層配線及び前記下層配線の外側に延在する前記第1絶縁膜上に、第2の絶縁膜を形成する工程と、
    次いで、前記第2の絶縁膜に、前記ビアを画定するビアホールを形成する工程と、
    前記ビアホールの形成と同時に又はその後に、前記ビアホールの底面に表出する前記保護膜を除去する工程と、
    次いで、前記ビアホールをCuめっき膜により埋め込み、前記めっき膜からなる前記ビアを形成する工程とを有することを特徴とする半導体装置の製造方法。
JP2005356945A 2005-12-09 2005-12-09 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 Expired - Fee Related JP4797611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005356945A JP4797611B2 (ja) 2005-12-09 2005-12-09 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005356945A JP4797611B2 (ja) 2005-12-09 2005-12-09 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007162043A JP2007162043A (ja) 2007-06-28
JP4797611B2 true JP4797611B2 (ja) 2011-10-19

Family

ID=38245297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005356945A Expired - Fee Related JP4797611B2 (ja) 2005-12-09 2005-12-09 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4797611B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117328113A (zh) * 2023-10-16 2024-01-02 广东省广新离子束科技有限公司 一种金属化膜酸性镀铜工艺及应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374346A (en) * 1993-08-09 1994-12-20 Rohm And Haas Company Electroplating process and composition
JP3953252B2 (ja) * 1999-02-23 2007-08-08 三井化学株式会社 クロメート系防錆膜の除去方法および配線基板の製造方法
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
EP1234063A2 (en) * 1999-11-02 2002-08-28 University of Massachusetts Chemical fluid deposition for the formation of metal and metal alloy films on patterned and unpatterned substrates
JP2002324766A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007162043A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
US7213329B2 (en) Method of forming a solder ball on a board and the board
US8418361B2 (en) Method of manufacturing printed circuit board having landless via hole
TWI564978B (zh) 改善冠狀缺陷之線路結構及其製作方法
US20070181993A1 (en) Printed circuit board including reinforced copper plated film and method of fabricating the same
JP6157968B2 (ja) 配線回路基板およびその製造方法
US9263326B2 (en) Interconnection structure and method of forming the same
JP2009111387A (ja) 印刷回路基板の製造方法及びその方法により製造した印刷回路基板
US9941158B2 (en) Integrated circuit and process for fabricating thereof
JP4551229B2 (ja) 半導体装置の製造方法およびエッチング液
JP4797611B2 (ja) 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法
TW201116652A (en) Nickel-chromium alloy stripper for flexible wiring boards
KR20110093621A (ko) Cof 기판의 제조방법
WO2019244687A1 (ja) ガラス配線基板
US9041166B2 (en) Manufacturing method of circuit structure
JP2006291242A (ja) 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置
TWI575111B (zh) 蝕刻經錫或錫合金填充之凹陷結構的方法
US8431029B2 (en) Circuit board and method of manufacturing the same
JP4345742B2 (ja) 配線基板及びその製造方法
JP5621671B2 (ja) 電子部品の製造方法
JPH09316650A (ja) 無電解ニッケルめっき用活性化処理液及びエッチング液並びに半導体装置の製造方法
JP4645492B2 (ja) 金属パターン形成方法
KR102186147B1 (ko) 코어기판 및 이의 제조방법
JP2009182263A (ja) 半導体装置の製造方法
JP2007113092A (ja) めっき方法
JP2004146669A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees