JP4787923B2 - 弾球遊技機 - Google Patents

Description

本発明は弾球遊技機の、逐次変化する遊技状態等を記憶するＲＡＭのクリア処理に関する。

弾球遊技機は、遊技客の操作で発射された遊技球が遊技盤の盤面上に設けられた入賞口に入ると賞球として遊技球を払い出す遊技機で、パチンコ遊技機が広く普及している。遊技球は、例えばパチンコ遊技機に隣接して付設された貸し球ユニットの挿入口に現金やプリペイドカードを挿入すると、貸し球としての所定数の遊技球が遊技球を容れる遊技球皿に払い出される。また、賞球は入賞口の種類や遊技の進行状態に応じて定められた個数が払い出される。

今日の弾球遊技機は、ワンチップマイコン等によるＣＰＵを中心に構成された制御手段としての通常複数の制御用の基板が、遊技の進行や遊技球の払い出し等を司る各種の被制御対象を制御するようにしたものが一般的であり、従来に増して、より娯楽性が付加されて遊技の進行が複雑かつ高度化している。例えば特別図柄の表示や確率変動として知られているように、遊技は遊技環境がダイナミックに変化しながら進行する。

また、遊技球の払い出しは、センサが通過した遊技球を１つずつ検出し、遊技球の未払い数を減算更新しながら、遊技球の払い出しが決められた数だけなされるようになっている。

このため、上記ＣＰＵの制御プログラムの作業領域としてのＲＡＭには遊技状態や未払いの賞球個数等、種々のデータが格納されている。

ところで、弾球遊技機の中には上記ＲＡＭの内容をクリアするクリアスイッチを備えたものがある。かかるＲＡＭクリア処理が必要になる場合としては、パチンコ店において、パチンコ遊技機の管理上の要請から、例えば朝の開店時にパチンコ遊技機を前日の状態から連続していない状態にしておくべく、パチンコ遊技機の状態を初期状態に復することが必要になる場合が考えられる。また、制御用のＣＰＵが暴走した場合に、ＲＡＭに異常値が書き込まれた状態から回復することが必要になる場合が考えられる。また、パチンコ遊技機を工場から出荷するに際し、確実にパチンコ遊技機の状態を初期状態としておくのが望ましいという要請も考えられる。

しかしながら、単純にＲＡＭをクリアするだけでは、かかる要請に応えることはできても、上記のごとく制御内容が複雑、高度化しているので、故障等のトラブル発生時に適正に対処できるとは限らない。

また、ＲＡＭには上記のごとく複雑な遊技状態の詳細を規定するデータが格納されており、ＲＡＭの記憶内容をクリアする機能を付加すると、誤ってそのスイッチ操作をしてしまった時の結果が重大であることから、パチンコ店の従業員が点検その他の作業をする際に従業員に過度の注意負担を強いることになる。

本発明は上記実情に鑑みなされたもので、故障等のトラブル発生時に適正に対処でき、かつ、ＲＡＭクリアスイッチを操作する者の誤操作を防止することのできる弾球遊技機を提供することを目的とする。

請求項１記載の発明では、遊技制御プログラムの作業領域としてのＲＡＭを備え被制御対象の作動を制御する制御手段と、上記ＲＡＭをクリアする時に操作されるクリアスイッチとを備え、電源投入時に上記クリアスイッチが操作されていれば上記ＲＡＭをクリアする弾球遊技機であって、
上記制御手段として遊技の進行全体を司る主制御基板と、及び上記制御手段としての入賞に応じた賞球の払出し制御を行う払出制御基板と、
ＬＣＤパネルユニットを駆動制御する図柄制御基板と、
上記主制御基板、払出制御基板及び図柄制御基板に電源を供給する電源基板と、を有し、
該電源基板はバックアップ電源生成回路から上記主制御基板及び払出制御基板に停電時に上記ＲＡＭの記憶を保持するバックアップ電源を供給し、
上記払出制御基板のＣＰＵは、電源投入時のみに上記ＲＯＭに記憶されたプログラムに従ってセキュリティチェックを行い、該セキュリティチェック終了後であって上記遊技制御プログラムにより実行される通常時の処理の前に上記クリアスイッチが操作されているか否かを判断し、該判断の結果により上記ＲＡＭをクリアすべきと判断すれば初期状態から起動し、クリアすべきでないと判断すれば電源遮断前の状態から再開し、
一方、上記主制御基板のＣＰＵは、電源投入時のみに上記ＲＯＭに記憶されたプログラムに従ってセキュリティチェックを行い、該セキュリティチェック終了後であって上記遊技制御プログラムにより実行される通常時の処理の前に上記クリアスイッチが操作されているか否かを判断し、該判断の結果により上記ＲＡＭをクリアすべきと判断すれば初期状態から起動し、クリアすべきでないと判断すれば電源遮断前の状態から再開し、更に、上記初期状態から起動するときには上記ＲＡＭをクリアしたことを報知する上記初期画像の表示を遊技機本体の上記ＬＣＤパネルユニットで行い、
更に、上記主制御基板のＣＰＵは、上記セキュリティチェックの後、上記電源遮断時の停電処理が適正に為されているか否かを判断し、適正に為されていないと判断すれば上記初期状態から起動し、上記初期状態から起動するときには初期画像の表示を遊技機本体の上記ＬＣＤパネルユニットで行い、
上記主制御基板及び払出制御基板の両ＣＰＵは、電源投入時でないときには上記クリアスイッチが操作されているか否かを判断しなく、
上記ＲＡＭをクリアすべきとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作している場合に行われ、
上記ＲＡＭをクリアすべきでないとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作していない場合に行われる構成とする。
請求項２記載の発明では、
遊技制御プログラムの作業領域としてのＲＡＭを備え被制御対象の作動を制御する制御手段と、上記ＲＡＭをクリアする時に操作されるクリアスイッチとを備え、電源投入時に上記クリアスイッチが操作されていれば上記ＲＡＭをクリアする弾球遊技機であって、
上記制御手段として遊技の進行全体を司る主制御基板と、
ＬＣＤパネルユニットを駆動制御する図柄制御基板と、
上記主制御基板及び図柄制御基板に電源を供給する電源基板と、を有し、
該電源基板はバックアップ電源生成回路から上記主制御基板に停電時に上記ＲＡＭの記憶を保持するバックアップ電源を供給し、
上記主制御基板のＣＰＵは、電源投入時のみに上記ＲＯＭに記憶されたプログラムに従ってセキュリティチェックを行い、該セキュリティチェック終了後であって上記遊技制御プログラムにより実行される通常時の処理の前に上記クリアスイッチが操作されているか否かを判断し、該判断の結果により上記ＲＡＭをクリアすべきと判断すれば初期状態から起動し、クリアすべきでないと判断すれば電源遮断前の状態から再開し、更に、上記初期状態から起動するときには上記ＲＡＭをクリアしたことを報知する初期画像の表示を遊技機本体の上記ＬＣＤパネルユニットで行い、
上記主制御基板のＣＰＵは、上記セキュリティチェックの後、上記電源遮断時の停電処理が適正に為されているか否かを判断し、適正に為されていないと判断すれば上記初期状態から起動し、上記初期状態から起動するときには上記初期画像の表示を遊技機本体の上記ＬＣＤパネルユニットで行い、
上記主制御基板のＣＰＵは、電源投入時でないときには上記クリアスイッチが操作されているか否かを判断しなく、
上記ＲＡＭをクリアすべきとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作している場合に行われ、
上記ＲＡＭをクリアすべきでないとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作していない場合に行われ、
更に、上記電源遮断時の停電処理が適正に為されているか否かの判断を上記セキュリティチェック終了後であって上記クリアスイッチを操作しているかの判断の前に実行し、適正に為されていないと判断された場合は上記クリアスイッチを操作しているかの判断を実行しない構成とする。
請求項３記載の発明では、
遊技制御プログラムの作業領域としてのＲＡＭを備え被制御対象の作動を制御する制御手段と、上記ＲＡＭをクリアする時に操作されるクリアスイッチとを備え、電源投入時に上記クリアスイッチが操作されていれば上記ＲＡＭをクリアする弾球遊技機であって、
上記制御手段として遊技の進行全体を司る主制御基板と、
ランプの点灯制御を行うランプ制御基板と、
上記主制御基板及びランプ制御基板に電源を供給する電源基板と、を有し、
該電源基板はバックアップ電源生成回路から上記主制御基板に停電時に上記ＲＡＭの記憶を保持するバックアップ電源を供給し、
上記主制御基板のＣＰＵは、電源投入時のみに上記ＲＯＭに記憶されたプログラムに従ってセキュリティチェックを行い、該セキュリティチェック終了後であって上記遊技制御プログラムにより実行される通常時の処理の前に上記クリアスイッチが操作されているか否かを判断し、該判断の結果により上記ＲＡＭをクリアすべきと判断すれば初期状態から起動し、クリアすべきでないと判断すれば電源遮断前の状態から再開し、更に、上記初期状態から起動するときには上記ＲＡＭをクリアしたことを報知する初期装飾を表示する旨のコマンドデータを上記ランプ制御基板に送信し、
上記主制御基板のＣＰＵは、上記セキュリティチェックの後、上記電源遮断時の停電処理が適正に為されているか否かを判断し、適正に為されていないと判断すれば上記初期状態から起動し、上記初期状態から起動するときには上記ＲＡＭをクリアしたことを報知する上記初期装飾を表示する旨のコマンドデータを上記ランプ制御基板に送信し、
上記主制御基板のＣＰＵは、電源投入時でないときには上記クリアスイッチが操作されているか否かを判断しなく、
上記ＲＡＭをクリアすべきとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作している場合に行われ、
上記ＲＡＭをクリアすべきでないとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作していない場合に行われ、
更に、上記電源遮断時の停電処理が適正に為されているか否かの判断を上記セキュリティチェック終了後であって上記クリアスイッチを操作しているかの判断の前に実行し、適正に為されていないと判断された場合は上記クリアスイッチを操作しているかの判断を実行しない構成とする。

クリアスイッチが操作されているか否かの判断を、電源投入時に制限することで、クリアスイッチの誤操作を防止することができる。

本発明を適用したパチンコ遊技機の全体斜視図である。 上記パチンコ遊技機の遊技盤の正面図である。 上記パチンコ遊技機の背面図である。 上記パチンコ遊技機の電気構成を示すブロック図である。 上記パチンコ遊技機の要部の詳細電気構成を示すブロック図である。 上記パチンコ遊技機の電源基板の分解斜視図である。 上記パチンコ遊技機の作動を示すタイミングチャートである。 上記パチンコ遊技機を構成する払出制御基板のＣＰＵで実行されるソフトウェアを示すフローチャートである。 上記パチンコ遊技機を構成する主制御基板のＣＰＵで実行されるソフトウェアを示すフローチャートである。 本発明を適用した別のパチンコ遊技機の要部の詳細電気構成を示すブロック図である。 上記パチンコ遊技機の電源基板の分解斜視図である。 本発明を適用したさらに別のパチンコ遊技機の要部の詳細電気構成を示すブロック図である。

（第１実施形態）
本発明の好適な実施の形態を図面にしたがって説明する。図１は本発明を適用したパチンコ遊技機の全体を示すもので、本パチンコ遊技機は、後述する遊技盤等の遊技機本体部分を保持する長方形の外枠１１１と前面枠１１２とを有し、外枠１１１の左隣に公知のプリペードカードユニット１３１が設置されている。前面枠１１２は、左端上下のヒンジ１１６ａ，１１６ｂにより外枠１１１に対し水平方向に回動自在に取り付けられており、メンテナンス時等に上記遊技機本体部分を手前側に出すことが可能である。

前面枠１１２の内側には、前面枠１１２の高さ方向の上側略２／３の大きさをカバーする金枠１１３が取り付けられ、金枠１１３の左側を支軸にして金枠１１３の内周を縁取るガラス枠１１４が開閉可能に蝶着される。ガラス枠１１４には板ガラス１１５が二重にはめ込まれている。ガラス枠１１４と金枠１１３とにガラス枠１１４の開放を検出するガラス枠開放スイッチ１６１が取り付けられている。板ガラス１１５の奥には図示しない遊技盤が収納され、板ガラス１１５を挟んで遊技者と対向するようになっている。

前面枠１１２の内側にはまた、金枠１１３の下方にバスタブ状の遊技球皿である上皿１２１と下皿１２４とが手前側に突出して設けられている。上皿１２１は遊技球を容れる凹み部分がやや左側に偏して形成され、凹み非形成の右端部には上面に貸出釦１３４、精算釦１３５および残高表示部１３６が設けられている。残高表示部１３６には、上記プリペードカードユニット１３１のカード口１３２にプリペードカードを挿入するとプリペードカードに記憶された残高が表示され、貸出釦１３４を押下すると所定数の遊技球の貸出しが実行され、上皿１２１の側面に開口する払い出し口１２２から上皿１２１内に遊技球が払い出される。

下皿１２４は遊技者が上皿球抜きレバー１２３を操作することにより上皿１２１と連通自在に構成され、上皿１２１の遊技球を溢れ球排出口１２５から下皿１２４に移動することが可能である。また、下皿１２４が遊技球で満杯となった時には、下皿球抜きレバー１２６の操作により下皿１２４の底面が開口して下皿１２４の下方に排出可能であり、遊技球を別箱に移すことができる。

下皿１２４の右側には発射ハンドル１４１が設けられている。発射ハンドル１４１は、手前側に突出して取り付けられたグリップ部１４２の外周にリング状のタッチプレート１４３を同軸に設けてなり、遊技者がタッチプレート１４３を時計方向に回動すれば、上皿１２１から供給される遊技球を後述する遊技盤の盤面上に発射することができる。

また、前面枠１１２には、上辺部に確変表示部１５２と大当たり表示部１５３とを備えたトップランプ１５１が設けてあり、前面枠１１２の右辺部には発射ハンドル１４１が操作されていることを示すタッチランプ１５４が設けられている。

次に、図２により遊技盤について説明する。遊技盤２１の盤面上には、盤面上を略円形に縁取るように盤面に対して垂直に帯状のレール２２、２３が設けてある。レール２２、２３は図中左側の一部が二重になっており、発射ハンドル１４１の操作で遊技球が外側レール２３に沿って発射され、レール２２、２３で囲まれた盤面中央の略円形領域内に入る。この略円形領域の中央の開口部には図柄表示枠２４が嵌設され、図柄表示枠２４内に特別図柄を表示するＬＣＤパネルユニット６４１が表示面を手前に向けて設けられる。図柄表示枠２４の上部には普通図柄表示部４１が設けられ、図柄表示枠２４の下部には普通図柄保留表示部４２が設けられる。そして、普通図柄表示部４１に表示される図柄の変動開始に用いられる普通図柄作動ゲート３４が図柄表示枠２４の左右に設けられる。

図柄表示枠２４の下方には、入賞口である第１種始動口としての普通電動役物３１と、アタッカー扉３３が電動で開閉する大入賞口３２とがこの順に設けられる。遊技盤２１の盤面上にはまた、その他の各種の入賞口３５、３６が各所に配置されるとともに、盤面の最下部にはアウト口３７が開口している。また盤面には、多数の遊技釘２５、風車２６、２７等が備えられている。

遊技盤２１の盤面上に発射された遊技球は、上記各入賞口３１等に入賞すれば遊技盤２１の裏側へと入賞球として取り込まれ、入賞しなければアウト口３７からアウト球として取り込まれる。

また、遊技盤２１の盤面にはその左右両端部にサイドランプ２８が設けられ、また、一部の風車２７は、色付き透明プラスティック製とするとともに、その背後に図示しないランプを設けて輝くように構成され、さらに、図示しないスピーカから遊技の進行に合わせて音を発生させて、臨場感を高めている。

図３によりパチンコ遊技機の裏側の構成について説明する。上述の遊技盤２１には、その裏面に沿って機構盤５１が脱着可能に設けてある。機構盤５１には、上部に球タンク５２が設けられ、遊技球がタンクレール５３、カーブレール５４を介して貸球払い出し装置５５と賞球払い出し装置５６とにそれぞれ供給可能となっている。貸球払い出し装置５５は内蔵の貸球ソレノイド８５が作動すると、賞球払い出し装置５６は内蔵の賞球モータ９３が作動すると、遊技球の下流への流下が許容され、上皿１２１へと供給するようになっている。

また、遊技盤２１や機構盤５１には、遊技の進行全体を司る主制御基板６１が、また、主制御基板６１との一方向通信により本パチンコ遊技機各部を作動せしめる種々のサブ制御基板６２、６３、６４２、６５、６６が取り付けられる。サブ制御基板６２〜６６には、貸球や賞球の払い出しを制御するもの（以下、適宜、払出制御基板という）６２、遊技球の発射を制御するもの（以下、適宜、発射制御基板という）６３、ＬＣＤパネルユニット６４１における表示を制御するもの（以下、適宜、図柄制御基板という）６４２、種々の表示用、演出用のランプの発光を制御するもの（以下、適宜、ランプ制御基板という）６５、スピーカの出力音を制御するもの（以下、適宜、音制御基板という）６６がある。かかる制御用の基板６１〜６６の他、本パチンコ遊技機の各部に給電するための電源基板６７が設けられている。図柄制御基板６４２は上記ＬＣＤパネルユニット６４１や図示しない付属ユニットとともにアッセンブリ化され特別図柄表示装置６４となっている。また、第１の外部接続端子基板６８と第２の外部接続端子基板６８ａとが設けられており、第１外部接続端子基板６８と第２外部接続端子基板６８ａとは、図示を省略したパチンコ店管理コンピュータに接続され、パチンコ遊技機等の管理をしている。

第１外部接続端子基板６８は遊技状況の送信手段を備えており、大当たり、特別図柄表示装置６４の図柄変動および入賞状況の送信を行っている。第２外部接続端子基板６８ａは遊技状況を除く当該パチンコ遊技機の動作状況を送信するものであって、ガラス枠１１４の開放、満杯検出、払出個数、遊技客がタッチプレート１４３を回動していた時間等が送信され、さらに当該パチンコ遊技機の稼働を停止目的の打ち止め信号を受信するようにもなっている。これら外部接続端子基板６８，６８ａから出力される情報に基づいて、入賞信号、払出信号および満杯信号から停電現象により記憶された入賞情報が当該パチンコ遊技機に記憶されたものと管理コンピュータに記憶されたものとに不一致が生じないように管理している。

また、当該パチンコ遊技機より送信されるこれらの種々の情報に基づいて、パチンコ店管理コンピュータは、遊技中におけるベース値管理を行っている。このベース値管理は、例えば設定値４０として打ち球数１００に対して遊技球を４０個、賞球として払い出したかを監視するもので、ベース値が設定値よりも異常に上昇したら、当該パチンコ遊技機に何らかの故障が発生したか又は遊技客の違法行為によりベース値が変化したものと判断し、即座にこれらの事態に対応することができる。この他にも管理コンピュータは、パチンコ遊技機の良否の判定材料となる稼働率の監視および稼働率に対してガラス枠１１４が何回開放されたかも調査対象となっており、発射ハンドル１４１の操作中を示すタッチ信号、上皿１２１の満杯を示す満杯信号およびガラス枠１１４の開放信号とで、遊技客と店員とのなれ合いによる不正の調査もしている。

なお、管理コンピュータの作動に関わる詳細説明は省略する。

図４により、上記主制御基板６１、サブ制御基板６２〜６６等により構成される本パチンコ遊技機の電気的構成を説明する。なお、図中には信号の受け渡しを行う所謂中継基板等は記載を省略している。

主制御基板６１は、遊技制御プログラムを記憶したＲＯＭおよび演算等の作業領域として働くＲＡＭを内蔵した８ビットワンチップマイコンを中心とした論理演算回路として構成され、この他に各基板または各種スイッチ類および各種アクチュエータ類との入出力を行うための外部入出力回路も設けられている。

主制御基板６１に入力するスイッチ類として、第１種始動口スイッチ７１１、普通図柄作動スイッチ７１２、役物連続作動スイッチ（以下、単にＶスイッチという）７１３、カウントスイッチ７１４、複数のその他入賞口スイッチ７１５、満タンスイッチ７１６、補給スイッチ７１７等が設けられている。また、主制御基板６１の出力側には、普通役物ソレノイド７２１、大入賞口ソレノイド７２２、Ｖソレノイド７２３および外部接続端子基板６８等が接続されている。

第１種始動口スイッチ７１１は普通電動役物３１内に、普通図柄作動スイッチ７１２は普通図柄作動ゲート３４内に設けられ、Ｖスイッチ７１３は大入賞口３２内の特別装置作動領域（以下、特別領域という）内に、カウントスイッチ７１４も同じく大入賞口３２内に設けられ、その他入賞口スイッチ７１５は普通電動役物３１および大入賞口３２以外の各入賞口３５、３６に設けられ、それぞれの作動ゲート３４や入賞口３１等を遊技球が通過したことを検知する。ここで、Ｖスイッチ７１３は大入賞口３２内に入賞した遊技球が特別領域を通過したことを、カウントスイッチ７１４は大入賞口３２内に入賞するすべての遊技球を検出する。

満タンスイッチ７１６は下皿１２４内に設けられ、下皿１２４が遊技球で満タン状態になったことを検出する。補給スイッチ７１７は球タンク５２内に設けられ、球タンク５２内に遊技球が存在することを検出する。

また、賞球センサ９４，９５は賞球払出装置５５内に設けられ、払い出される賞球を１つずつ検出する。主制御基板６１では入賞の種類に対応した規定の賞球個数を初期値とする未払い数を、賞球センサ９４、９５により遊技球が検出されるごとに減算更新し、未払いの賞球個数を監視する。

また、主制御基板６１の出力側に接続された普通役物ソレノイド７２１は普通電動役物３１の開閉に、大入賞口ソレノイド７２２はアタッカー扉３３の開閉に、Ｖソレノイド７２３は大入賞口３２内の上記特別領域の開閉に、それぞれ使用される。

払出制御基板６２はマイクロコンピュータを用いた論理演算回路として構成され、主制御基板６１からの指令コマンドに従って入賞があった場合に賞球の払い出しの制御を行うとともに、上記のプリペードカードユニット１３１およびＣＲ精算表示基板６９と双方向通信を行い貸球の払い出しの制御を行う。ＣＲ精算表示基板６９は上記上皿１２１内の釦類１３４、１３５および残高表示部１３６形成位置に内蔵され、貸出釦１３４の押下でオンする貸出スイッチ６９１、精算釦１３４の押下でオンする精算スイッチ６９２および残高表示部１３６における数値表示用のＬＥＤ６９３から構成されている。

払出制御基板６２の入力側には、上記主制御基板６１の他、貸球センサ８９、賞球センサ９４、９５が接続されている。

払出制御基板６２の出力側には、上記貸球払出装置５５に内蔵された上記貸し球ソレノイド８５が、賞球払出装置５６に内蔵された上記賞球モータ９３が接続される。

払出制御基板６２は、上皿１２１にある上記貸出釦１３４が押下されると上記球貸しソレノイド８５を作動せしめて遊技球を払い出すとともに、貸出釦１３４に応じた所定の貸し球数を初期値とする未払い数を、貸球センサ８９により遊技球が検出されるごとに減算更新して、未払い数が０になると球貸しソレノイド８５を停止する。これにより、遊技球が上記所定の貸し球数だけ払い出し口１２２から上皿１２１内に払い出される。

払出制御基板６２はまた、遊技盤２１の上記各入賞口３１等に遊技球が入賞すれば、上記賞球モータ９３を作動せしめて遊技球を払い出すとともに、入賞口に対応した所定の賞球数を初期値とする未払い数を、賞球センサ９４、９５により遊技球が検出されるごとに減算更新して、未払い数が０になると賞球モータ９３を停止する。これにより、遊技球が上記所定の賞球数だけ払い出し口１２２から上皿１２１内に払い出される。

発射制御基板６３は、遊技者が操作する発射ハンドル１４１からの回動量に応じて発射モータ７６１を駆動制御するもので、入力側にはまた、タッチスイッチ７５１、発射停止スイッチ７５２が接続される。タッチスイッチ７５１は発射ハンドル１４１に内蔵され、遊技者が発射ハンドル１４１に触れていることを検出する。発射制御基板６３は上記タッチスイッチ７５１がオン状態のときタッチランプ１５４を点灯させたり、遊技者が発射停止スイッチ７５２を押下したとき発射を停止させる。

上記図柄制御基板６４２は上記ＬＣＤパネルユニット６４１を駆動制御するもので、上記主制御基板６１と同様に８ビットワンチップマイコンを中心とした論理演算回路として構成される。図柄制御基板６４２は、上述のようにバックライトやインバータ基板等の付属ユニット６４３および上記ＬＣＤパネルユニット６４１とともに特別図柄表示装置６４を構成する。

ランプ制御基板６５は、主としてトランジスタ等の駆動素子から構成されており、主制御基板６１からの指令を受けて普通図柄表示部４１の７セグメントのＬＥＤ７７１、普通図柄保留表示部４２のランプ７７２、大当たり表示部１５３に内蔵のランプ等の各種ランプ７７３やＬＥＤ類７７４を点灯させるためのものである。

音制御基板６６は多数の音声データを記憶したマスクＲＯＭ内蔵の１チップＣＰＵと、このＣＰＵに制御される音源ＩＣおよびアンプ等から構成されており、主制御基板６１および図柄制御基板６４２の指令を受けてスピーカ７８１を駆動制御する。

主制御基板６１と上記サブ制御基板６２〜６６との間の送受信回路は、主制御基板６１からのみ送信する一方向通信の回路として構成されている。この一方向通信の構成はインバータ回路やラッチ回路を用いて構成できる。

図５に電源基板６７と、主制御基板６１、払出制御基板６２を含む遊技機各部との間の給電および信号系を示し、図６に電源基板６７の外観を示す。各パチンコ遊技機の電源基板６７は、パチンコ店側に設けられたＡＣ２４Ｖ電源を電源スイッチ６７１を介して電源生成回路６７２が受けており、電源生成回路６７２が、図示の主制御基板６１、払出制御基板６２を含む遊技機各部に給電する。電源スイッチ６７１はオンまたはオフの操作をするとその状態を保持するタイプが用いられる。図例のようにスライド方式のスイッチの他、セルフロック方式の押し釦タイプが用いられ得る。

電源生成回路６７２における全波２４Ｖ出力は電源電圧監視回路６７３に入力し、電源電圧監視回路６７３による全波２４Ｖ出力の有無の検出結果に基づいてリセット信号発生回路６７４がリセット信号を出力もしくは解除する。すなわち、電源電圧監視回路６７３は所定の基準電圧以上の非出力状態が所定の時間、維持すれば全波２４Ｖ出力停止と判断し、リセット信号発生回路６７４は全波２４Ｖ出力停止との判断に応じてリセット信号を出力する。一方、全波２４Ｖ出力が開始されるとリセット信号は解除される。ここで、リセット信号の出力とはロウレベルの信号を出力することであり、解除とはロウレベルからハイレベルに変化することをいう。なお、リセット信号の解除は、全波２４Ｖ出力の検出時点から遅延時間Ｔa の後なされる。

リセット信号発生回路６７４の出力は主制御基板６１、払出制御基板６２それぞれの遅延回路６１２、６２２を介して各制御基板６１、６２のＣＰＵ６１１、６２１のリセット端子に出力される。主制御基板６１の遅延回路６１２ではリセット信号の解除に所定の遅延時間Ｔc が与えられ、払出制御基板６２の遅延回路６２２ではリセット信号の解除に所定の遅延時間Ｔb が与えられる。

電源電圧監視回路６７３の出力を入力として停電信号発生回路６７５が設けてあり、停電等の電源遮断時に停電信号を各制御基板ＣＰＵ６１１、６２１のＮＭＩ端子に出力するようになっており、制御基板ＣＰＵ６１１、６２１は所定の電源遮断に伴う制御プログラムを実行する。すなわち、遊技の進行や賞球の払い出し等を停止せしめるとともに、ＲＡＭの所定領域にバックアップフラグとして所定の事項が書き込まれ、その後、ＲＡＭへのアクセスを禁止する。停電信号は電源遮断に伴ってハイレベルからロウレベルに変化する信号であり、リセット信号が出力するに先立って出力するように出力タイミングが設定されている。

また、電源基板６７は、コンデンサを含み構成されたバックアップ電源生成回路６７９によりＤＣ５Ｖのバックアップ電源（ＶBB）を生成する構成となっており、バックアップ電源（ＶBB）出力は各制御基板ＣＰＵ６１１、６２１のバックアップ端子（ＶBB) に出力され、上記電源遮断時には主制御基板ＣＰＵ６１１のＲＡＭでは遊技の進行が禁止された後の特別図柄や図柄変動の保留数等の遊技状態や未払いの賞球の個数等のデータが保持される。また、払出制御基板ＣＰＵ６２１のＲＡＭでは未払いの賞球の個数等のデータが保持される。

電源基板６７はまた、ＲＡＭクリアスイッチ６７６を備えている。ＲＡＭクリアスイッチ６７６は後述するように制御基板ＣＰＵ６１１、６２１のＲＡＭに記憶されている内容をクリアするために設けられる。

ＲＡＭクリアスイッチ６７６には押下時のみオンするノンロック方式の押し釦スイッチが用いられ、上記リセット信号の解除時にＲＡＭクリアスイッチ６７６がオンであれば、ＲＡＭクリア信号発生回路６７７が、ハイレベルの信号であるＲＡＭクリア信号を主制御基板６１、払出制御基板６２それぞれの入力ポート６１３、６２３に一定時間Ｔg の間、出力する。すなわち、ＲＡＭクリア信号はリセット信号が解除される電源投入時のみ出力される。ここで電源スイッチ６７１のオンからリセット信号解除までの遅延時間Ｔa は例えば１００ｍｓに設定され、ＲＡＭクリア信号を発生せしめるにはＲＡＭクリアスイッチ６７６を押下しながら電源スイッチ６７１をオンすることになる。

また、電源基板６７には設定手段であるＤＩＰスイッチ回路６７８が設けてあり、その各スイッチは非接地側の接点がＤＣ５Ｖでプルアップされ、このＤＣ５Ｖと０Ｖの二値信号が、スイッチの出力信号として主制御基板６１、払出制御基板６２の各入力ポート６１３，６２３に入力している。ＤＩＰスイッチ回路６７８の各スイッチは、後述するようにクリアするＲＡＭの範囲を設定するもので、５種類のクリアするＲＡＭの範囲が１対１に対応している。すなわち、第１のスイッチは主制御基板ＣＰＵ６１１のＲＡＭ、払出制御基板ＣＰＵ６２１のＲＡＭの両方の全領域のクリア、第２のスイッチは主制御基板ＣＰＵ６１１のＲＡＭの全領域のクリア、第３のスイッチは払出制御基板ＣＰＵ６２１のＲＡＭの全領域のクリア、第４のスイッチは主制御基板ＣＰＵ６１１のＲＡＭのうち遊技状態が格納された領域のクリア、第５のスイッチは主制御基板ＣＰＵ６１１のＲＡＭのうち払い出すべき賞球の個数が格納された領域および払出制御基板ＣＰＵ６２１のＲＡＭのうち払い出すべき賞球の個数が格納された領域のクリアとなっている。

各制御基板ＣＰＵ６１１、６２１は入力ポート６１３、６２３におけるＲＡＭクリア信号の有無およびＤＩＰスイッチ回路６７８の設定状態をデータバスを介して監視する。

また、電源基板６７の外観を示す図６において、電源スイッチ６７１、ＲＡＭクリアスイッチ６７６は、いずれも電源基板６７の一方の面に固定されており、電源基板６７は、これらスイッチ６７１、６７６固定面側から樹脂を成形した箱状のカバー８により覆われている。カバー８は開口端面の一部が対向辺位置で舌片状に突出して係合爪８ａ、８ｂとしてある。係合爪８ａ、８ｂはその端縁部が外側方向に厚肉に成形されて、電源基板６７の対向位置に形成された係合穴６７０ａ、６７０ｂと係合し、カバー８が電源基板６７に固定されるようになっている。カバー８を外すにはカバー８を係合爪８ａ、８ｂの配置方向に押して変形させつつ外す。

電源スイッチ６７１は電源基板６７の１辺の近傍に設けられ、ＲＡＭクリアスイッチ６７６はその対向辺の近傍に設けられており、電源スイッチ６７１とＲＡＭクリアスイッチ６７６とが互いに離れた位置に配置してある。

図７にＲＡＭクリアスイッチ６７６を押下しながら電源スイッチ６７１をオンし電源基板６７から給電を開始した時の電源基板６７、主制御基板６１および払出制御基板６２の各部の作動状態を示す。

電源スイッチ６７１のオンから時間Ｔa 経過後にリセット信号が解除され、このリセット信号解除が主制御基板ＣＰＵ６１１においては時間Ｔc 経過後に、払出制御基板ＣＰＵ６２１においては時間Ｔb 経過後に有効になると、有効になった時点から各制御基板ＣＰＵ６１１、６２１がセキュリティチェックを開始する。ここで、主制御基板ＣＰＵ６１１の遅延時間Ｔc が払出制御基板ＣＰＵ６２１の遅延時間Ｔb よりも長く設定されている。セキュリティチェック時間Ｔd はＣＰＵの種類、システムクロック周波数等にもよるが、本具体例において主制御基板ＣＰＵ６１１、払出制御基板ＣＰＵ６２１両方に使用したLE2080A-PA（システムクロック周波数６ＭＨｚ）では１８５ｍｓとした。なお、セキュリティチェックとは、周知のごとくワンチップマイコンである各ＣＰＵ６１１、６２１等が遊技の進行内容を書き込んだＲＯＭの内容が正規の内容であるか否かをチェックすることである。

主制御基板ＣＰＵ６１１のセキュリティチェック時間Ｔd が払出制御基板ＣＰＵ６２１と同等以上で、かつ、主制御基板ＣＰＵ６１１のセキュリティチェック開始時期が払出制御基板ＣＰＵ６２１のセキュリティチェック開始時期よりも遅く実行されるようになっていれば（Ｔb ＜Ｔc ）、主制御基板ＣＰＵ６１１のセキュリティチェック完了時には払出制御基板ＣＰＵ６２１はセキュリティチェックが完了し、主制御基板ＣＰＵ６１１がＲＯＭに書き込まれたプログラムにしたがって遊技の制御を開始する時には、払出制御基板ＣＰＵ６２１は既に遊技の制御を実行している。この結果、電源投入後、主制御基板ＣＰＵ６１１が直ちに払出制御基板ＣＰＵ６２１にデータを送信しても、払出制御基板ＣＰＵ６２１はセキュリティチェックを終え自身の制御を実行しているので確実にデータを受信することができる。

一方、ＲＡＭクリアスイッチ６７６を押下しながら電源スイッチ６７１をオンしているので、リセット信号が解除された時点からＲＡＭクリア信号が時間Ｔg の間出力されることになる。ここで、ＲＡＭクリア信号の出力時間Ｔg を、遅くセキュリティチェックの完了する主制御基板ＣＰＵ６１１についてのリセット信号解除からセキュリティチェック完了までの時間（リセット信号遅延時間Ｔc ＋セキュリティチェック時間Ｔd ）を考慮して、払出制御基板ＣＰＵ６２１がセキュリティチェック完了後にＲＡＭクリア信号を確実に受信できるようにする。

本パチンコ遊技機の電源投入時の処理について説明する。図８に払出制御基板ＣＰＵ６２１の電源投入時の概略制御フローを示す。セキュリティチェックが完了しＲＡＭへのアクセスが許可されると（ステップＳ１０１）、ステップＳ１０２でバックアップフラグがオンか否かを判断する。この判断は、上記バックアップフラグの領域の記憶内容と上記所定事項とに差異がないか否かを判断することで行う。

ステップＳ１０２で肯定判断されると、ＲＡＭクリア信号がオンか否かを判断する（ステップＳ１０３）。ここでは、ＲＡＭクリア信号が非入力の場合の他、ＤＩＰスイッチ回路６７８のうち、払出制御基板ＣＰＵ６２１のＲＡＭをクリアする旨の上記第１、第３、第５のスイッチがオンしていない場合も否定判断される。

ステップＳ１０３が肯定判断されるとステップＳ１０４に進む。ステップＳ１０４ではＤＩＰスイッチ回路６７８の設定内容によってＲＡＭをクリアするモードを判定する。第５のスイッチがオンの場合には賞球個数の格納領域のみをクリアするモード（第１のＲＡＭクリアモード）と判定し、第１または第３のスイッチがオンの場合にはＲＡＭの全領域をクリアするモード（第２のＲＡＭクリアモード）と判定する。

第１のＲＡＭクリアモードの場合はＲＡＭの賞球個数の格納領域をクリアし（ステップＳ１０５）、電源復帰時処理が実行される（ステップＳ１０６）。そして、遊技進行プログラムが再開され、通常処理を再開する（ステップＳ１０７）。

第２のＲＡＭクリアモードの場合はスタックの設定処理（ステップＳ１０８）、ＲＡＭの作業領域のクリア処理（ステップＳ１０９）を実行し、作業領域を初期化する（ステップＳ１１０）。以降、通常時の処理となる（ステップＳ１１１）。

なお、バックアップフラグがオフのときは適正に停電時処理がなされていないということであり、第２のＲＡＭクリアモードの場合と同様に上記ステップＳ１０８〜Ｓ１１１を実行する。

ＲＡＭクリア信号がオンか否かを判じるステップＳ１０３が否定判断された場合は、電源復帰時処理が実行され（ステップＳ１１２）、電源遮断時における払出制御基板６２の作動状態を示すＲＡＭの記憶データに基づいて停電発生により中断された遊技進行プログラムが再開される（ステップＳ１１２）。

図９に主制御基板ＣＰＵ６１１の電源投入時の概略制御フローを示す。セキュリティチェックが完了しＲＡＭへのアクセスが許可されると（ステップＳ２０１）、ステップＳ２０２でバックアップフラグがオンか否かを判断する。この判断は、上記バックアップフラグの領域の記憶内容と上記所定事項とに差異がないか否かを判断することで行う。

ステップＳ２０２で肯定判断されると、ＲＡＭクリア信号がオンか否かを判断する（ステップＳ２０３）。ここでは、ＲＡＭクリア信号が非入力の場合の他、ＤＩＰスイッチ回路６７８のうち、主制御基板ＣＰＵ６１１のＲＡＭをクリアする旨の上記第１、第２、第４、第５のスイッチがオンしていない場合も否定判断される。

ステップＳ２０３が肯定判断されるとステップＳ２０４に進む。ステップＳ２０４ではＤＩＰスイッチ回路６７８の設定内容によってＲＡＭをクリアするモードを判定する。第５のスイッチがオンの場合には賞球個数の格納領域のみをクリアするモード（第１のＲＡＭクリアモード）と判定し、第４のスイッチがオンの場合には遊技状態の格納領域のみをクリアするモード（第２のＲＡＭクリアモード）と判定し、第１または第２のスイッチがオンの場合にはＲＡＭの全領域をクリアするモード（第３のＲＡＭクリアモード）と判定する。

第１のＲＡＭクリアモードの場合はＲＡＭの賞球個数の格納領域をクリアし（ステップＳ２０５）、電源復帰時処理が実行される（ステップＳ２０６）。そして、遊技進行プログラムが再開され、通常時の処理を再開する（ステップＳ２０７）。電源復帰時処理では各サブ制御基板６２〜６６に停電から復旧したことを報知するコマンドコードを送信する。このコマンドコードを受信した特別図柄表示基板６４はＬＣＤパネル６４１の画面上に「停電復旧処理中」、「停電前のゲーム内容から続行しています」等のメッセージを表示する処理を行う。あるいは音制御基板６６が音声により上記メッセージと同等の内容で停電があったことを報知する。

第２のＲＡＭクリアモードの場合はＲＡＭの遊技状態の格納領域をクリアする（ステップＳ２０８）。次いで、特別図柄表示装置６４へ、初期画面を表示する旨のコマンドデータを送信し（ステップＳ２０９）、ランプ制御基板６５へ、初期装飾を表示すべき旨のコマンドデータを送信する（ステップＳ２１０）。以降、通常時の処理となる（ステップＳ２１１）。

第３のＲＡＭクリアモードの場合はスタックの設定処理（ステップＳ２１２）、ＲＡＭの作業領域のクリア処理（ステップＳ２１３）を実行し、作業領域を初期化する（ステップＳ２１４）。次いで、第２のクリアモードと同様に上記ステップＳ２０９〜Ｓ２１１を実行する。

なお、バックアップフラグがオフのときは適正に停電時処理がなされていないということであり、第３のＲＡＭクリアモードの場合と同様に上記ステップＳ２１２以降の手順を実行する。

ＲＡＭクリア信号がオンか否かを判じるステップＳ２０３が否定判断された場合は、電源復帰時処理が実行され（ステップＳ２０６）、電源遮断時における主制御基板ＣＰＵ６１１の作動状態を示すＲＡＭの記憶データに基づいて停電発生により中断された遊技進行プログラムが再開される（ステップＳ２０７）。この場合は、すべてが実質的に停電前と連続した作動となる。

以上、説明したように、ＲＡＭクリア信号がオンの時にＤＩＰスイッチ回路６７８の設定に応じてＲＡＭの所定範囲をクリアすることができるが、ＲＡＭクリア信号は上記のごとくＲＡＭクリアスイッチ６７６を押下しながら電源スイッチ６７１をオンした時にのみ生成されるから、ＲＡＭクリアスイッチ６７６を電源スイッチ６７１をオンする時以外で押下してもＲＡＭクリアがなされることがなく不用意にパチンコ遊技機の一部又は前部が初期状態に戻されることを防止できる。

また、クリアするＲＡＭの範囲をＤＩＰスイッチ回路６７８により設定できるので、例えば、主制御基板ＣＰＵ６１１が暴走してもＤＩＰスイッチ回路６７８を第２のスイッチをオンに設定してＲＡＭクリア処理を行えば、払出制御基板ＣＰＵ６２１のＲＡＭのデータはリセットされずに払出個数はそのまま残り、そのデータに基づいて賞球の払い出しを適正に行い得る。

また、賞球個数をカウントするための賞球センサ９４の異常等があれば、ＤＩＰスイッチ回路６７８の第５のスイッチをオンに設定してＲＡＭクリア処理を行うことで、異常値の蓋然性の高い賞球個数の格納領域のみがクリアされて他の遊技状態等のデータはそのまま保持されるから、大当たり中か否かや保留記憶数等の遊技者にとって重要なデータが改変しない。しかも、賞球センサ９４により払い出すべき賞球個数をカウントするのは主制御基板ＣＰＵ６１１と払出制御基板ＣＰＵ６２１との両方で行われ、いずれもＲＡＭの賞球個数の格納領域がクリアされるので、主制御基板ＣＰＵ６１１と払出制御基板ＣＰＵ６２１とで賞球個数の不整合が生じるのを回避することができる。

また、クリアするＲＡＭの範囲を５種類変えられるので、トラブル発生時には、それぞれについて作動結果を観察することで、トラブル原因の究明に有効な情報を得ることができる。

また、ＲＡＭのクリア範囲をＤＩＰスイッチ回路６７８により予め設定しておけるから、ＲＡＭのクリア範囲が何であってもＲＡＭクリア処理において同じスイッチ６７１，６７６を同じように操作すればよく、操作性がよい。

また、電源基板６７のサイズを目一杯使って電源スイッチ６７１とＲＡＭクリアスイッチ６７６とをできる限り離すことで、上記のごとくＲＡＭクリア信号を出力する必要がある場合には、スイッチ６７１、６７６操作において、一方の手でＲＡＭクリアスイッチ６７６を押下しながら他方の手で電源スイッチ６７１をオンに切り替えることが要求される。これにより、ＲＡＭクリアが不用意になされない。しかも、電源スイッチ６７１およびＲＡＭクリアスイッチ６７６を脱着可能なカバー８で覆い、ＲＡＭクリア時にはスイッチ６７１、６７６操作に先立ってカバー８を外すことを作業者に要求することになるので、より、誤操作の回避を図ることができる。

本パチンコ遊技機は、クリアスイッチであるＲＡＭクリアスイッチ６７６と、クリア許容スイッチである電源スイッチ６７１と、クリア許容スイッチのオンに応じて一時的にクリア許容信号を出力するクリア許容信号出力手段であるリセット信号発生回路６７５とを具備している。一時的に出力されるクリア許容信号はリセット信号のロウレベルからハイレベルへの変化であり、この変化は、上記のごとく電源スイッチ６７１のオンに際して一度だけ生じる。そして、遊技の進行を制御する制御手段を構成する演算手段である主制御基板ＣＰＵ６１１、払出制御基板ＣＰＵ６２１は、クリア許容信号の出力時期に予めクリアスイッチがオン状態のとき、ＲＡＭのクリアを可能とする構成として、クリアスイッチのオン時期を、クリア許容スイッチをオンする際に制限したから、誤操作を防止することができる。

ここで、クリア許容スイッチを電源スイッチ６７１としたからクリア許容信号が電源投入の際以外では生成されず、クリア許容スイッチを電源スイッチ６７１とは別体とした構成に比してメモリクリアの機会がさらに限定され、より誤操作の回避を図ることができるようになっているが、勿論、クリア許容スイッチは、クリア許容信号出力手段に一時的にクリア許容信号を出力せしめる、電源スイッチではないスイッチとするのもよい。

また、ＤＩＰスイッチ回路６７８により設定可能なＲＡＭの範囲は上記５種類に限定されるものではなく、本発明の趣旨に関しない限り、任意である。

（第２実施形態）
図１０に本発明の第２実施形態になるパチンコ遊技機の主制御基板、払出制御基板および電源基板を中心とする電気構成を示し、図１１に電源基板の外観を示す。第１実施形態とは別の構成で、クリアするＲＡＭの範囲を設定可能としたもので、各部は基本的に第１実施形態のものと同じ作動をするようになっており、第１実施形態と実質的に同じ作動をする部分には同じ番号を付して説明する。

本実施形態における電源基板６７ＡはＲＡＭクリアスイッチとＲＡＭクリア信号発生回路が２組設けてある。各ＲＡＭクリアスイッチ６７６ａ，６７６ｂおよびＲＡＭクリア信号発生回路６７７ａ，６７７ｂは第１実施形態のものと同様である。電源スイッチ６７１が投入された状態で第１のＲＡＭクリアスイッチ６７６ａを押下すると第１のＲＡＭクリア信号発生回路６７７ａがＲＡＭクリア信号を主制御基板６１の入力ポート６１３に出力する。一方、電源スイッチ６７１が投入された状態で第２のＲＡＭクリアスイッチ６７６ｂを押下すると第２のＲＡＭクリア信号発生回路６７７ｂがＲＡＭクリア信号を払出制御基板６２Ａの入力ポート６２３に出力する。

また、払出制御基板６２ＡのＣＰＵ６２１Ａは電源投入時において、バックアップフラグがオンでＲＡＭクリア信号の入力があると、ＲＡＭの全作業領域をクリアする（上記ステップＳ１０８〜Ｓ１１１参照）。

また、主制御基板６１ＡのＣＰＵ６１１Ａは電源投入時において、バックアップフラグがオンでＲＡＭクリア信号の入力があると、ＲＡＭの全作業領域をクリアし、特別図柄表示装置６４に初期画面を表示する旨のコマンドを送信する等の、ＲＡＭクリアに伴う作動を行う（上記ステップＳ２１２〜Ｓ２１４，Ｓ２０９〜Ｓ２１１参照）。

ここで、両ＲＡＭクリアスイッチ６７６ａ，６７６ｂは互いに近接して設けられて片手で一時に操作可能としてある。一方、これらＲＡＭクリアスイッチ６７６ａ，６７６ｂと電源スイッチ６７１とは電源基板６７Ａの異なる辺の近くに互いに間をとって配置されており、両手を使って操作する方が容易で自然な操作となる。

しかして、押下するＲＡＭクリアスイッチ６７６ａ，６７６ｂの選択で、主制御基板ＣＰＵ６１１ＡのＲＡＭもしくは払出制御基板ＣＰＵ６２１ＡのＲＡＭのいずれかをクリアすることができる。また、両ＲＡＭクリアスイッチ６７６ａ，６７６ｂは片手で一時に操作可能であるから、両方を押下すれば、主制御基板ＣＰＵ６１１ＡのＲＡＭと払出制御基板ＣＰＵ６２１ＡのＲＡＭの両方をクリアすることができ、クリアするＲＡＭの範囲を３種類選択することができる。勿論、操作性では落ちるが、一方のＲＡＭクリアスイッチを電源スイッチに近接して配置するのもよい。

このように本実施形態によっても、クリアするＲＡＭの範囲を選択することができる。

（第３実施形態）
図１２に本発明の第３実施形態になるパチンコ遊技機の主制御基板、払出制御基板および電源基板を中心とする電気構成を示す。ＲＡＭクリアスイッチによりクリアされるＲＡＭの範囲を第２実施形態と違えたもので、各部は基本的に第２実施形態のものと同じ作動をするようになっており、第１、第２実施形態と実質的に同じ作動をする部分には同じ番号を付して説明する。

本実施形態も電源基板６７ＢにＲＡＭクリアスイッチとＲＡＭクリア信号発生回路が２組設けてあり、各ＲＡＭクリアスイッチ６７６ａ，６７６ｂおよびＲＡＭクリア信号発生回路６７７ａ，６７７ｂは第２実施形態のものと同様の構成である。電源スイッチ６７１がオンされた状態で第１のＲＡＭクリアスイッチ６７６ａを押下すると第１のＲＡＭクリア信号発生回路６７７ａがＲＡＭクリア信号を主制御基板６１Ｂおよび払出制御基板６２Ｂの入力ポート６１３，６２３に出力する。一方、電源スイッチ６７１がオンされた状態で第２のＲＡＭクリアスイッチ６７６ｂを押下すると第２のＲＡＭクリア信号発生回路６７７ｂがＲＡＭクリア信号を主制御基板６１Ｂの入力ポート６１３のみに出力する。

主制御基板６１Ｂでは第１のＲＡＭクリア信号発生回路６７７ａから出力されるＲＡＭクリア信号と、第２のＲＡＭクリア信号発生回路６７７ｂから出力されるＲＡＭクリア信号とは入力ポート６１３の互いに異なる入力端に入力するようになっており、どのＲＡＭクリア信号であるかが知られるようになっている。

また、払出制御基板ＣＰＵ６２１Ｂは電源投入時において、バックアップフラグがオンで上記第１のＲＡＭクリア信号の入力があると、ＲＡＭの賞球個数領域をクリアする（上記ステップＳ１０５〜Ｓ１０７参照）。

また、主制御基板ＣＰＵ６１１Ｂは電源投入時において、バックアップフラグがオンで第１のＲＡＭクリア信号の入力があると、ＲＡＭの賞球個数領域をクリアする（上記ステップＳ２０５〜Ｓ２０７参照）。

また、主制御基板ＣＰＵ６１１Ｂは電源投入時において、バックアップフラグがオンで第２のＲＡＭクリア信号の入力があると、ＲＡＭの遊技状態領域をクリアし、特別図柄表示装置６４に初期画面を表示する旨のコマンドを送信する等の、ＲＡＭクリアに伴う作動を行う（上記ステップＳ２０８〜Ｓ２１１参照）。

かかる構成とすることにより、クリアするＲＡＭの範囲を設定することができる。本実施形態では賞球個数の領域と遊技状態の領域とを選択的にクリアでき、不具合の内容によって一方のみをクリアすることができる。また、両方のＲＡＭクリアスイッチを押下すれば賞球個数の領域と遊技状態の領域との両方をクリアすることができる。

しかも、賞球個数の領域をクリアする場合には主制御基板ＣＰＵ６１１Ｂと払出制御基板ＣＰＵ６２１Ｂの両方にＲＡＭクリア信号が出力されるので、主制御基板ＣＰＵ６１１Ｂと払出制御基板ＣＰＵ６２１Ｂとで賞球個数に不整合を生じない。

なお、ＲＡＭクリアスイッチおよびＲＡＭクリア信号発生回路をさらに２つ増設して、主制御基板ＣＰＵおよび払出制御基板ＣＰＵの制御プログラムを、増設されたＲＡＭクリア信号発生回路からのＲＡＭクリア信号に対して第２実施形態のごとく、主制御基板ＣＰＵのＲＡＭの全領域または払出制御基板ＣＰＵのＲＡＭの全領域がクリアされるように設定すれば、クリアするＲＡＭの範囲の種類を多くすることができる。

なお、上記各実施例ではＲＡＭクリア信号は電源スイッチのオンから１００ｍｓ程度で生成することになるが、作業者はどうしても電源スイッチのオン後もある程度余裕をもってＲＡＭクリアスイッチを押下し続けることになる。そこで、クリア許容信号としてのリセット信号の解除がなされたらパイロットランプが点灯もしくは消灯する構成とするのもよい。これにより、作業者はパイロットランプの点灯もしくは消灯を確認したらＲＡＭクリアスイッチから手を戻せばよく、ユーザーフレンドリーである。

また、電源基板を覆うカバーは電源スイッチ若しくはＲＡＭクリアスイッチのいずれかのみを覆う構成でもよい。また、箱状である必要はなく、電源スイッチ若しくはＲＡＭクリアスイッチの周囲の数カ所に電源基板表面からスイッチの高さよりも高い脚部を立設してその上に載置される平板状のものであってもよい。

また、ＲＡＭクリアスイッチは電源基板に固定する必要はなく、他の適当な場所に設けることができる。また、パチンコ遊技機ごとに設ける必要もなく、ＲＡＭクリアスイッチと電源スイッチとを複数のパチンコ遊技機群に共通に構成して、パチンコ遊技機群ごとにＲＡＭクリアを行うのでもよい。この場合、ＲＡＭクリアスイッチと電源スイッチとが、パチンコ店内すべてのパチンコ遊技機に共通とすることも可能である。

また、上記各実施形態においては、ＲＡＭクリアスイッチを押下した状態で電源スイッチをオフからオンに切り替えたときのみＲＡＭクリア信号発生回路からＲＡＭクリア信号を出力するよう構成したが、プログラム処理により判断する構成としてもよい。すなわち、ＲＡＭクリアスイッチのオンオフ信号をＤＣ５Ｖでプルアップして主制御基板ＣＰＵ、払出制御基板ＣＰＵのそれぞれの入力ポートに入力する構成とするとともに、主制御基板ＣＰＵ、払出制御基板ＣＰＵは、電源投入直後に実行されるセキュリティチェック終了後にＲＡＭクリアスイッチが押下されているか否かを判断し、押下されている場合にはＲＡＭをクリアするよう構成すればよい。

この場合は、上記クリア許容信号に相当するのは、セキュリティチェックに続いて立ち上がる、ＲＡＭクリアスイッチ６７６が押下されているか否かの判断プログラムにより生成されるデータである。上記のごとくセキュリティチェック時間はごく短時間であり、ＲＡＭクリアスイッチ６７６を押下した状態で、電源スイッチ６７１をクリア許容スイッチとしてオフからオンに切り替えることで、ＲＡＭクリア信号発生回路６７７がＲＡＭクリア信号を出力する上記具体例と同様にＲＡＭクリアを行い得る。セキュリティチェックは少なくとも電源投入直後には実行されるので、制御プログラムの構成を大きく変更することなく実施可能である。

また、上記各実施形態では、プリペードカードを使用して遊技球の貸し出しを行うパチンコ遊技機について説明したが、本発明は現金の投入により遊技球の貸し出しを行うパチンコ遊技機についても適用することができる。

６１，６１Ａ，６１Ｂ 主制御基板（制御手段）
６２，６２Ａ，６２Ｂ 払出制御基板（制御手段）
６１１，６１１Ｂ 主制御基板ＣＰＵ
６２１，６２１Ｂ 払出制御基板ＣＰＵ
６７，６７Ａ，６７Ｂ 電源基板（制御手段）
６４１ ＬＣＤパネルユニット
６４２ 図柄制御基板
６７１ 電源スイッチ
６７４ リセット信号発生回路
６７６，６７６ａ，６７６ｂ ＲＡＭクリアスイッチ
６７８ ＤＩＰスイッチ回路

Claims (3)

1. 遊技制御プログラムの作業領域としてのＲＡＭを備え被制御対象の作動を制御する制御手段と、上記ＲＡＭをクリアする時に操作されるクリアスイッチとを備え、電源投入時に上記クリアスイッチが操作されていれば上記ＲＡＭをクリアする弾球遊技機であって、
   上記制御手段として遊技の進行全体を司る主制御基板と、及び上記制御手段としての入賞に応じた賞球の払出し制御を行う払出制御基板と、
   ＬＣＤパネルユニットを駆動制御する図柄制御基板と、
   上記主制御基板、払出制御基板及び図柄制御基板に電源を供給する電源基板と、を有し、
   該電源基板はバックアップ電源生成回路から上記主制御基板及び払出制御基板に停電時に上記ＲＡＭの記憶を保持するバックアップ電源を供給し、
   上記払出制御基板のＣＰＵは、電源投入時のみに上記ＲＯＭに記憶されたプログラムに従ってセキュリティチェックを行い、該セキュリティチェック終了後であって上記遊技制御プログラムにより実行される通常時の処理の前に上記クリアスイッチが操作されているか否かを判断し、該判断の結果により上記ＲＡＭをクリアすべきと判断すれば初期状態から起動し、クリアすべきでないと判断すれば電源遮断前の状態から再開し、
   一方、上記主制御基板のＣＰＵは、電源投入時のみに上記ＲＯＭに記憶されたプログラムに従ってセキュリティチェックを行い、該セキュリティチェック終了後であって上記遊技制御プログラムにより実行される通常時の処理の前に上記クリアスイッチが操作されているか否かを判断し、該判断の結果により上記ＲＡＭをクリアすべきと判断すれば初期状態から起動し、クリアすべきでないと判断すれば電源遮断前の状態から再開し、更に、上記初期状態から起動するときには上記ＲＡＭをクリアしたことを報知する初期画像の表示を遊技機本体の上記ＬＣＤパネルユニットで行い、
   更に、上記主制御基板のＣＰＵは、上記セキュリティチェックの後、上記電源遮断時の停電処理が適正に為されているか否かを判断し、適正に為されていないと判断すれば上記初期状態から起動し、上記初期状態から起動するときには上記初期画像の表示を遊技機本体の上記ＬＣＤパネルユニットで行い、
   上記主制御基板及び払出制御基板の両ＣＰＵは、電源投入時でないときには上記クリアスイッチが操作されているか否かを判断しなく、
   上記ＲＡＭをクリアすべきとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作している場合に行われ、
   上記ＲＡＭをクリアすべきでないとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作していない場合に行われることを特徴とする弾球遊技機。
2. 遊技制御プログラムの作業領域としてのＲＡＭを備え被制御対象の作動を制御する制御手段と、上記ＲＡＭをクリアする時に操作されるクリアスイッチとを備え、電源投入時に上記クリアスイッチが操作されていれば上記ＲＡＭをクリアする弾球遊技機であって、
   上記制御手段として遊技の進行全体を司る主制御基板と、
   ＬＣＤパネルユニットを駆動制御する図柄制御基板と、
   上記主制御基板及び図柄制御基板に電源を供給する電源基板と、を有し、
   該電源基板はバックアップ電源生成回路から上記主制御基板に停電時に上記ＲＡＭの記憶を保持するバックアップ電源を供給し、
   上記主制御基板のＣＰＵは、電源投入時のみに上記ＲＯＭに記憶されたプログラムに従ってセキュリティチェックを行い、該セキュリティチェック終了後であって上記遊技制御プログラムにより実行される通常時の処理の前に上記クリアスイッチが操作されているか否かを判断し、該判断の結果により上記ＲＡＭをクリアすべきと判断すれば初期状態から起動し、クリアすべきでないと判断すれば電源遮断前の状態から再開し、更に、上記初期状態から起動するときには上記ＲＡＭをクリアしたことを報知する初期画像の表示を遊技機本体の上記ＬＣＤパネルユニットで行い、
   上記主制御基板のＣＰＵは、上記セキュリティチェックの後、上記電源遮断時の停電処理が適正に為されているか否かを判断し、適正に為されていないと判断すれば上記初期状態から起動し、上記初期状態から起動するときには上記初期画像の表示を遊技機本体の上記ＬＣＤパネルユニットで行い、
   上記主制御基板のＣＰＵは、電源投入時でないときには上記クリアスイッチが操作されているか否かを判断しなく、
   上記ＲＡＭをクリアすべきとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作している場合に行われ、
   上記ＲＡＭをクリアすべきでないとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作していない場合に行われ、
   更に、上記電源遮断時の停電処理が適正に為されているか否かの判断を上記セキュリティチェック終了後であって上記クリアスイッチを操作しているかの判断の前に実行し、適正に為されていないと判断された場合は上記クリアスイッチを操作しているかの判断を実行しないことを特徴とする弾球遊技機。
3. 遊技制御プログラムの作業領域としてのＲＡＭを備え被制御対象の作動を制御する制御手段と、上記ＲＡＭをクリアする時に操作されるクリアスイッチとを備え、電源投入時に上記クリアスイッチが操作されていれば上記ＲＡＭをクリアする弾球遊技機であって、
   上記制御手段として遊技の進行全体を司る主制御基板と、
   ランプの点灯制御を行うランプ制御基板と、
   上記主制御基板及びランプ制御基板に電源を供給する電源基板と、を有し、
   該電源基板はバックアップ電源生成回路から上記主制御基板に停電時に上記ＲＡＭの記憶を保持するバックアップ電源を供給し、
   上記主制御基板のＣＰＵは、電源投入時のみに上記ＲＯＭに記憶されたプログラムに従ってセキュリティチェックを行い、該セキュリティチェック終了後であって上記遊技制御プログラムにより実行される通常時の処理の前に上記クリアスイッチが操作されているか否かを判断し、該判断の結果により上記ＲＡＭをクリアすべきと判断すれば初期状態から起動し、クリアすべきでないと判断すれば電源遮断前の状態から再開し、更に、上記初期状態から起動するときには上記ＲＡＭをクリアしたことを報知する初期装飾を表示する旨のコマンドデータを上記ランプ制御基板に送信し、
   上記主制御基板のＣＰＵは、上記セキュリティチェックの後、上記電源遮断時の停電処理が適正に為されているか否かを判断し、適正に為されていないと判断すれば上記初期状態から起動し、上記初期状態から起動するときには上記ＲＡＭをクリアしたことを報知する上記初期装飾を表示する旨のコマンドデータを上記ランプ制御基板に送信し、
   上記主制御基板のＣＰＵは、電源投入時でないときには上記クリアスイッチが操作されているか否かを判断しなく、
   上記ＲＡＭをクリアすべきとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作している場合に行われ、
   上記ＲＡＭをクリアすべきでないとの判断は、上記セキュリティチェック終了後であって上記通常時の処理の前に遊技者が上記クリアスイッチを操作していない場合に行われ、
   更に、上記電源遮断時の停電処理が適正に為されているか否かの判断を上記セキュリティチェック終了後であって上記クリアスイッチを操作しているかの判断の前に実行し、適正に為されていないと判断された場合は上記クリアスイッチを操作しているかの判断を実行しないことを特徴とする弾球遊技機。

Images