JP4785946B2 - 印刷回路基板の製造方法 - Google Patents

印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4785946B2
JP4785946B2 JP2009105524A JP2009105524A JP4785946B2 JP 4785946 B2 JP4785946 B2 JP 4785946B2 JP 2009105524 A JP2009105524 A JP 2009105524A JP 2009105524 A JP2009105524 A JP 2009105524A JP 4785946 B2 JP4785946 B2 JP 4785946B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
manufacturing
barrier layer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009105524A
Other languages
English (en)
Other versions
JP2010028091A (ja
Inventor
明 杉 姜
正 現 朴
貞 雨 朴
智 恩 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010028091A publication Critical patent/JP2010028091A/ja
Application granted granted Critical
Publication of JP4785946B2 publication Critical patent/JP4785946B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B2038/0052—Other operations not otherwise provided for
    • B32B2038/0092—Metallizing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B32B2038/047—Perforating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1064—Partial cutting [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、印刷回路基板の製造方法に関する。
近年、電子産業の発達に伴って電子部品の高機能化、小型化に対する要求が急増している。このような傾向に対応するために、印刷回路基板の回路パターン（circuit pattern）においても高密度化が求められており、多様な微細回路パターンを実現するための工法が考案、提示され、適用されている。
その一例として、回路パターンを絶縁体の表面に形成した従来の構造を高密度回路（２０／２０μｍ以下）に適用する場合には様々な問題点が発生した。これに対する代案として、回路パターンが絶縁体に埋め込まれる構造が提示された。このために、別途のキャリア（carrier）の上に回路パターンを形成した後、キャリアを絶縁体に圧着して回路パターンを絶縁体に転写する回路形成方法が行われた。
しかし、このような従来技術によれば、層間導通のためのビアを形成するためにレーザドリルなどを用いてビアホール（via hole）を加工するが、過度なエネルギーの使用のため、最初に意図したビアホールの形状を確保できず、様々な問題点が発生した。これらの問題点は、回路パターンを絶縁体に埋め込むことにより解決しようとした構造的な長所を損なっている。
こうした従来技術の問題点を解決するために、本発明は、ビアを形成するためのホール加工を容易に行うことができ、高い設計自由度を得ることができる印刷回路基板の製造方法を提供することを目的とする。
本発明の一実施形態によれば、層間導通のためのビアを含む印刷回路基板の製造方法であって、キャリアの一面に回路パターンを形成する工程と、キャリアの一面にビアに対応する穴を加工する工程と、キャリアの一面を絶縁体の一面に圧着する工程と、キャリアを除去する工程と、穴の位置に対応して絶縁体にビアホールを加工する工程と、ビアホールの内部に導電性物質を形成する工程と、を含む印刷回路基板の製造方法が提供される。
回路パターンを形成する工程は、キャリアの一面に障壁層（barrier）を形成する工程と、障壁層上に障壁層と異なる材質の第１シード層（seed layer）を形成する工程と、電解メッキにより第１シード層上に回路パターンを形成する工程と、で行われることができる。
ここで、ビアホールの内部に導電性物質を形成する工程は、ビアホールの内壁及び障壁層の表面に第２シード層を形成する工程と、電解メッキによりビアホールの内部及び障壁層上に導電性物質を形成する工程と、障壁層上の導電性物質を除去する工程と、で行われることができる。
また、キャリアの一面を絶縁体の一面に圧着する工程の前に、第１シード層の一部を除去する工程を行ってもよく、穴は第１シード層及び障壁層を貫通するように形成されてもよい。
また、回路パターンはビアランド（via land）を含み、穴はビアランドの中央部を貫通するように形成されてもよく、導電性物質を形成する工程はビアホールの内部が充填されるように行われてもよい。
本発明の好ましい実施例によれば、ビアを形成するためのホール加工を容易に行うことができ、高い設計自由度を得ることができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一実施例による印刷回路基板の製造方法を示す順序図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による印刷回路基板の製造方法を示す工程図である。 本発明の他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明の他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明の他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。 本発明のまた他の実施例による印刷回路基板の製造方法を示す工程図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第１」、「第２」のような序数を含む用語は、多様な構成要素を説明するために用いられるに過ぎず、構成要素がそれらの用語により限定されるものではない。それらの用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組合せたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組合せたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
以下、添付した図面を参照して、本発明による印刷回路基板の製造方法の好ましい実施例を詳細に説明し、本発明を説明するに当たって、図面番号に拘わらず同一かつ対応の構成要素には同一の図面符号を付し、これに対する重複説明は省略する。
図１は本発明の一実施例による印刷回路基板の製造方法を示す順序図であり、図２乃至図１７は本発明の一実施例による印刷回路基板の製造方法を示す工程図である。図２乃至図１７を参照すると、キャリア１０ａ，１０ｂ、障壁層１２ａ，１２ｂ、シード層１４ａ，１４ｂ、メッキレジスト（plating resist）１６ａ，１６ｂ、回路パターン１８ａ，１８ｂ、接着層２０、穴３０、内層基板（inner layer）４０、内層回路（inner circuit）４２、絶縁体５０、ビアホール５４、シード層５６，５８、導電性物質６２，６４、ソルダーレジスト（solder resist，ＳＲ）７０が示されている。
先ず、ステップＳ１１０で、キャリア１０ａの一面に回路パターン１８ａを形成する。キャリア１０ａの一面に形成される回路パターン１８ａは、キャリア１０ａにより移動され、後で絶縁体５０に埋め込まれる。以下では、キャリア１０ａに回路パターン１８ａを形成する方法について簡略に説明する。
先ず、ステップＳ１１２で、図２に示すように、接着層２０を用いて二つのキャリア１０ａ，１０ｂを接合した後に、キャリア１０ａ，１０ｂの一面に障壁層１２ａ，１２ｂを形成する。キャリア１０ａ，１０ｂに障壁層１２ａ，１２ｂを形成する方法には、メッキ法を用いてもよく、フィルムタイプの資材をキャリア１０ａ，１０ｂに圧着する方法を用いてもよい。
障壁層１２ａ，１２ｂは、キャリア１０ａ，１０ｂとは異なる材質、具体的にはキャリア１０ａ，１０ｂが反応するエッチング液に反応しない材質からなることができる。例えば、キャリア１０ａ，１０ｂが銅からなる場合、障壁層１２ａ，１２ｂはニッケル、クロム、アルミニウムなどからなることができる。これにより、障壁層１２ａ，１２ｂは後でエッチング障壁（etch-stop）としての機能を行うことができる。
次に、ステップＳ１１４で、図２に示すように、障壁層１２ａ上にシード層１４ａ，１４ｂを形成する。シード層１４ａ，１４ｂを形成するためには無電解銅メッキのような方法を用いることができる。
次に、ステップＳ１１６で、図３に示すように、メッキレジスト１６ａ，１６ｂを用いて電解メッキを行い、 ステップＳ１１８で、フラッシュエッチングを行うことで、回路パターン１８ａ，１８ｂを形成することができる。
一方、本実施例では、障壁層１２ａ，１２ｂ上にシード層１４ａ，１４ｂを形成した後に電解メッキを行う方法が提示されたが、設計上の条件または工程上の条件などに応じて、シード層１４ａ，１４ｂを形成せずに、障壁層１２ａ，１２ｂ上に直接電解メッキを行って回路パターン１８ａ，１８ｂを形成することもできる。
このようにして回路パターン１８ａ，１８ｂがを形成された後に、ステップＳ１２０で、図４に示すように、キャリア１０ａの一面にビアに対応する穴３０を加工する。すなわち、後でビアが形成される位置に穴３０を加工することである。穴３０を加工するためにＣＯ２レーザーまたはＹＡＧレーザーなどを利用することができる。
ここで、穴３０はシード層１４ａ及び障壁層１２ａを貫通するように形成されることができる。これについては後述する。
このように穴３０を加工した後、図５に示すように、メッキレジスト１６ａ，１６ｂを除去し、図６に示すように、接着層２０からキャリア１０ａ，１０ｂを分離する。このようにして、表面に回路パターン１８ａ，１８ｂが形成された二つのキャリア１０ａ，１０ｂを製造することができる。
次に、ステップＳ１３０で、図７に示すように、穴３０が加工されたキャリア１０ａの一面を絶縁体５０の一面に圧着する。ここで、多層基板を製造する場合には、絶縁体５０の他面、すなわち、キャリア１０ａが圧着される面の反対側に別途の内層基板４０を積層することができる。キャリア１０ａ、絶縁体５０、及び内層基板４０は、図７に示すように一括して積層してもよく、内層基板４０に絶縁体５０を積層した後、その上にキャリア１０ａを順次積層してもよい。
このようにしてキャリア１０ａを絶縁体５０に圧着すると、図８に示すように、図７の穴３０が加工された部分に対応する絶縁体５２部分は凸状になり、ステップＳ１４０で、キャリア１０ａを除去すると、図９に示すように穴３０が形成されていた部分に対応する絶縁体５２は露出することになる。
一方、キャリア１０ａを除去するためには機械的研磨方法を利用してもよく、本実施例のようにエッチング液を用いた化学的な方法を利用してもよい。エッチング液を用いた化学的な方法は、ニッケル、クロムのような材質の障壁層１２ａが下層に配置された状態で、銅のような材質のキャリア１０ａに対するエッチング液を用いたエッチングを行うと、該エッチング液は障壁層１２ａに何ら影響を与えることなく、障壁層１２ａはエッチング障壁としての機能を行うことになり、エッチングの深さをより効率的に制御することができる。
キャリア１０ａを除去した後、ステップＳ１５０で、図１０に示すように、図７の穴３０の位置に対応して絶縁体５２にビアホール５４を加工する。上述したように、ビアが形成される部分の絶縁体５０が選択的に露出されているので、その露出部分のみを加工すればビアホール５４を形成することができる。
ビアホール５４を加工するためにＣＯ２レーザーまたはＹＡＧレーザーなどを利用することができる。上述したように、キャリア１０ａの穴３０が障壁層１２ａを貫通するように形成されると、ビアホール５４の形成部分には別途の金属層、具体的には障壁層またはシード層がないため、レーザドリルを用いてビアホール５４を加工する場合、少ないエネルギーでもビアホール５４を充分に形成できるようになり、ビアホール５４を確保するのに有利である。
このようにビアホール５４を加工した後に、ステップＳ１６０で、ビアホール５４の内部に導電性物質６２，６４を形成する。これについてより詳細に説明すると次の通りである。
先ず、ステップＳ１６２で、図１１に示すように、ビアホール５４の内壁及び障壁層１２ａの表面にシード層５６，５８を形成する。このようなシード層５６，５８を形成するためには無電解銅メッキのような方法を用いることができる。
シード層５６，５８を形成した後に、ステップＳ１６４で、図１２に示すように、電解メッキによりビアホール５４の内部及び障壁層１２ａ上に導電性物質６２，６４を形成する。このような工程は、ビアホール５４の内部に銅のような導電性物質６２，６４を充填することにより行われることができる。すなわち、ビアホール５４の内部が導電性物質６２，６４で完全に充填されるまで電解メッキを行うことができる。ビアホール５４の内部に形成される導電性物質６２，６４は後で層間導通をのためのビアとして機能するため、予め形成されていたビアホール５４の内部に導電性物質を充填することで、層間導通の信頼性を確保できる有利な構造を有することになる。
次に、ステップＳ１６６で、図１３に示すように、障壁層１２ａ上の導電性物質６２を除去する。本実施例では障壁層１２ａ上の導電性物質６２を除去する方法として、エッチング液を用いた化学的方法を提示する。ニッケル、クロムのような材質の障壁層１２ａが下層に配置された状態で、銅のような材質の導電性物質６２に対するエッチング液を用いてエッチングを行うと、該エッチング液は障壁層１２ａには何ら影響を与えることなく、障壁層１２ａはエッチング障壁としての機能を行うようになり、エッチング深さをより効率的に制御することができる。
次に、図１４に示すように、障壁層１２ａを除去する。障壁層１２ａを除去するためにはエッチング液を用いた化学的方法を利用することができる。障壁層１２ａ及びその下方に位置したシード層１４ａは、相互エッチング液に対する反応性が異なるため、シード層１４ａには何ら影響を与えることなく、障壁層１２ａのみを効率的に除去することができる。
次に、図１５に示すように、フラッシュエッチングなどでシード層１４ａを除去し、その後、図１６に示すように、最外郭にソルダーレジスト７０を形成する。図示していないが多層構造を形成しようとする場合は、ソルダーレジスト７０は形成せず、絶縁体５０の上に絶縁体をさらに積層することができる。
一方、上述した工程では絶縁体５０の他面に内層基板４０が配置された場合を例に挙げて説明したが、図１７に示すように、絶縁層の他面にも所定の回路パターン１８ｂが形成されたキャリア１０ｂを積層することにより、２層構造の印刷回路基板を実現することができる。ここで、絶縁層の他面に積層されるキャリア１０ａとしては、図２乃至図６に示された工程から製造されたものを用いてもよい。
以下では、本発明の他の実施例による印刷回路基板の製造方法について図１８乃至図２０を参照して説明する。図１８乃至図２０は本発明の他の実施例による印刷回路基板の製造方法を示す工程図であり、図１８乃至図２０を参照すると、キャリア１０ａ、障壁層１２ａ、シード層１４ａ、回路パターン１８ａ、穴３０、内層基板４０、内層回路４２、絶縁体５０、導電性物質６４が示されている。
本実施例による印刷回路基板の製造方法は、上述した実施例による印刷回路基板の製造方法と比べると、回路パターン１８ａが形成されたキャリア１０ａを絶縁体５０に圧着する前に、フラッシュエッチングなどを行ってシード層１４ａを除去するということに特徴がある。
すなわち、図１８に示すように、フラッシュエッチングなどによりシード層１４ａの一部を先に除去し、絶縁体５０にキャリア１０ａを圧着した後に、キャリア１０ａを除去する。以後、図１９に示すように、レーザドリルなどを用いて絶縁体５０にビアホール（図１０の５４参照）を加工し、ビアホールの内部に導電性物質６４を形成することで、層間導通のためのビアを形成することができる。
次に、図２０に示すように、障壁層１２ａを除去することにより、回路パターン１８ａが埋め込まれた印刷回路基板を製造することができる。
本発明のまた他の実施例による印刷回路基板の製造方法について図２１乃至図３３を参照して説明する。図２１乃至図３３を参照すると、キャリア１０ａ，１０ｂ、障壁層１２ａ，１２ｂ、シード層１４ａ，１４ｂ、メッキレジスト１６ａ，１６ｂ、回路パターン１８ａ，１８ｂ、ビアランド１９、接着層２０、穴３０、内層基板４０、内層回路４２、絶縁体５０、ビアホール５４、シード層５６，５８、導電性物質６２，６４、ソルダーレジスト７０が示されている。
本実施例による印刷回路基板の製造方法は、上述した実施例と比べるとビアランドが形成されるということに特徴がある。
すなわち、ビアランドを形成してビアの信頼性をより効果的に確保しようとする場合には、先ず、図２１に示すように、キャリア１０ａ上に回路パターン１８ａを形成する際にビアランド１９を共に形成し、その後、図２２に示すように、ビアランド１９の中央部を貫通するように穴３０を形成する。
ビアランド１９は、後でビアが形成される位置に対応してキャリア１０ａ上に形成され、ビアランド１９を貫通する穴３０を加工するためにはＣＯ２レーザーまたはＹＡＧレーザーなどを用いることができる。
この時、穴３０が障壁層１２ａを貫通するように形成できることは上述した通りである。
穴３０を形成した後に、図２３に示すように、接着層２０からキャリア１０ａ，１０ｂを分離する。このようにして、表面に回路パターン１８ａ，１８ｂが形成された二つのキャリア１０ａ，１０ｂを製造することができる。
次に、図２４及び図２５に示すように、穴３０が形成されたキャリア１０ａの一面を絶縁体５０の一面に圧着し、その後、キャリア１０ａを除去すると、図２６に示すように、穴３０が形成されていた部分の絶縁体５２が露出することになる。
次に、図２７に示すように、露出されている絶縁体５２を加工してビアホール５４を形成する。ビアホール５４を形成するためには、ＣＯ２レーザーまたはＹＡＧレーザーなどを用いることができる。本実施例では、ビアホール５４が形成される部分に別途の金属層が形成されていないため、レーザドリルを用いてビアホール５４を加工する場合に少ないエネルギーでもビアホール５４を充分に形成することができ、ビアホール５４を確保するのに有利である。
ビアホール５４を形成した後、図２８乃至図３０に示すように、ビアホール５４内部に導電性物質６２，６４を形成する。すなわち、図２８に示すように、ビアホール５４の内壁及び障壁層１２ａの表面にシード層５６，５８を形成し、図２９に示すように、電解メッキを行ってビアホール５４の内部及び障壁層１２ａ上に導電性物質６２，６４を形成し、その後、図３０に示すように、障壁層１２ａ上の導電性物質６４を除去する。
障壁層１２ａ上の導電性物質６２を除去するためにはエッチング液を用いた化学的方法を提示する。ニッケル、クロムのような材質の障壁層１２ａが下方に配置された状態で、銅などのような材質の導電性物質６２に対するエッチング液を用いたエッチングを行うと、該エッチング液は障壁層１２ａには何ら影響を与えることなく、障壁層１２ａはエッチング障壁としての機能を行うことになり、エッチング深さをより効率的に制御することができる。
次に、図３１に示すように、障壁層１２ａを除去した後、図３２に示すように、フラッシュエッチングなどを行ってシード層５６，５８を除去し、その後、図３３に示すように、最外郭にソルダーレジスト７０を形成する。
一方、上述した工程では、絶縁体５０の他面に内層基板４０が配置されることを例に挙げて説明したが、図１７に示すように、絶縁層の他面にも所定の回路パターン１８ｂが形成されたキャリア１０ｂを積層することで、２層構造の印刷回路基板を形成することができるのは上述した通りである。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、および方法における動作、手順、工程、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「先ず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ａ，１０ｂ キャリア
１２ａ，１２ｂ 障壁層
１４ａ，１４ｂ シード層
１６ａ，１６ｂ メッキレジスト
１８ａ，１８ｂ 回路パターン
１９ ビアランド
２０ 接着層
３０ 穴
４０ 内層基板
４２ 内層回路
５０ 絶縁体
５４ ビアホール
５６，５８ シード層
６２，６４ 導電性物質
７０ ソルダーレジスト

Claims (8)

  1. 層間導通のためのビアを含む印刷回路基板の製造方法であって、
    キャリアの一面に回路パターンを形成する工程と、
    前記キャリアの一面に前記ビアに対応する穴を加工する工程と、
    前記キャリアの一面を絶縁体の一面に圧着する工程と、
    前記キャリアを除去する工程と、
    前記穴の位置に対応して前記絶縁体にビアホールを加工する工程と、
    前記ビアホールの内部に導電性物質を形成する工程と、
    を含む印刷回路基板の製造方法。
  2. 前記回路パターンを形成する工程は、
    前記キャリアの一面に障壁層を形成する工程と、
    前記障壁層上に前記回路パターンを形成する工程と、
    を含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  3. 前記障壁層上に前記障壁層と異なる材質の第１シード層を形成する工程をさらに含み、
    前記回路パターンは、電解メッキにより前記第１シード層上に形成されることを特徴とする請求項２に記載の印刷回路基板の製造方法。
  4. 前記ビアホールの内部に導電性物質を形成する工程は、
    前記ビアホールの内壁及び前記障壁層の表面に第２シード層を形成する工程と、
    電解メッキにより前記ビアホールの内部及び前記障壁層上に導電性物質を形成する工程と、
    前記障壁層上の導電性物質を除去する工程と、
    を含むことを特徴とする請求項２に記載の印刷回路基板の製造方法。
  5. 前記キャリアの一面を前記絶縁体の一面に圧着する工程の前に、
    前記第１シード層の一部を除去する工程をさらに含むことを特徴とする請求項３に記載の印刷回路基板の製造方法。
  6. 前記穴は、前記第１シード層及び前記障壁層を貫通するように形成されることを特徴とする請求項３に記載の印刷回路基板の製造方法。
  7. 前記回路パターンはビアランドを含み、
    前記穴は、前記ビアランドの中央部を貫通するように形成されることを特徴とする請求項１に記載の印刷回路基板の製造方法。
  8. 前記導電性物質を形成する工程は、前記ビアホールの内部が充填されるように行われることを特徴とする請求項１に記載の印刷回路基板の製造方法。
JP2009105524A 2008-07-22 2009-04-23 印刷回路基板の製造方法 Expired - Fee Related JP4785946B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080071153A KR100960954B1 (ko) 2008-07-22 2008-07-22 인쇄회로기판 제조방법
KR10-2008-0071153 2008-07-22

Publications (2)

Publication Number Publication Date
JP2010028091A JP2010028091A (ja) 2010-02-04
JP4785946B2 true JP4785946B2 (ja) 2011-10-05

Family

ID=41567567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009105524A Expired - Fee Related JP4785946B2 (ja) 2008-07-22 2009-04-23 印刷回路基板の製造方法

Country Status (3)

Country Link
US (1) US7972460B2 (ja)
JP (1) JP4785946B2 (ja)
KR (1) KR100960954B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5607573B2 (ja) * 2011-04-28 2014-10-15 パナソニック株式会社 多層配線基板、部品内蔵基板、および多層配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143837A1 (en) * 2002-01-28 2003-07-31 Applied Materials, Inc. Method of depositing a catalytic layer
JP4488187B2 (ja) 2003-06-27 2010-06-23 Ｔｄｋ株式会社 ビアホールを有する基板の製造方法
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
KR100779061B1 (ko) 2006-10-24 2007-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100776248B1 (ko) 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
KR100960954B1 (ko) 2010-06-03
JP2010028091A (ja) 2010-02-04
KR20100010253A (ko) 2010-02-01
US20100018633A1 (en) 2010-01-28
US7972460B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
JP2008131036A (ja) 印刷回路基板及びその製造方法
TWI617225B (zh) 印刷電路板及其製造方法
JP2011139064A (ja) 回路板とその製造方法
US20080225501A1 (en) Printed circuit board and manufacturing method thereof
JP5379281B2 (ja) プリント基板の製造方法
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP4843707B2 (ja) 印刷回路基板及びその製造方法
JP2010016336A (ja) 印刷回路基板の製造方法
KR101013992B1 (ko) 인쇄회로기판 제조방법
JP2009021545A (ja) 印刷回路基板の製造方法
JP4785946B2 (ja) 印刷回路基板の製造方法
JP2010135860A (ja) 印刷回路基板製造方法
JP4752045B2 (ja) 印刷回路基板の製造方法
JP2006165242A (ja) プリント配線板およびその製造方法
JP5263830B2 (ja) 印刷回路基板及びその製造方法
KR101171100B1 (ko) 회로기판 제조방법
JP2014130992A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2018029173A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20120044730A (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2005244069A (ja) 多層配線基板の製造方法
KR20100059071A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110712

R150 Certificate of patent or registration of utility model

Ref document number: 4785946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees