JP4777258B2 - ガロア体乗算のためのルックアップテーブルを使用するリード・ソロモン符号の符号化および復号化 - Google Patents
ガロア体乗算のためのルックアップテーブルを使用するリード・ソロモン符号の符号化および復号化 Download PDFInfo
- Publication number
- JP4777258B2 JP4777258B2 JP2006543834A JP2006543834A JP4777258B2 JP 4777258 B2 JP4777258 B2 JP 4777258B2 JP 2006543834 A JP2006543834 A JP 2006543834A JP 2006543834 A JP2006543834 A JP 2006543834A JP 4777258 B2 JP4777258 B2 JP 4777258B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- remainder
- symbols
- message
- galois field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/158—Finite field arithmetic processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
本発明は、データの符号化に関し、より詳細には、リード・ソロモン(Reed-Solomon)符号化のための方法および装置に関する。
誤り検出および訂正のために、リード・ソロモン符号を使用して情報を送受信する処理手順は以下のように説明することができる。ビットのストリームとして普遍的に表現される、送信すべき情報は、ある大きさmの小ブロックに分割される。mビットのこれらの小ブロックは、2m個の可能なすべてのmビットブロックの集合と、次元2mのガロア体(GF:Galois Field)、すなわちGF(2m)のすべての2m個の要素の集合との間に1対1の写像が存在するという意味において、有限体(またはガロア体)と呼ばれる数学的構造の要素によって識別することができる。ガロア体それ自体は、その要素が0と1である、「基底」2進体("ground" binary field)、GF(2)からの係数を用いて、次数<mである全多項式の集合として構築することができ、その2つの体演算である、加算および乗算は次のように定義される:加算は、順序づけられたm−タプル(m-tuple)の多項式係数についての「排他的OR」(XOR)演算として実行され、乗算は、次数mのある「原始」2進多項式("primitive" binary polynomial)をモジュロ(modulo)とする多項式乗算として実現され、ここで、「原始」2進多項式は、既約(irreducible)であり(より低次の2進多項式の積に因数分解することができない)、さらに、d<2m−1であるxd−1の形態のいかなる2進多項式も割ることがない。
1.多項式形態におけるシンボル(GFの要素)は、バイトとして表わされる:
4.それぞれの非ゼロシンボルsは、あるベキ乗s=akまで拡大された原始元aである。2進多項式による多項式代数乗算を使用して、離散対数テーブルlog_tableと、指数テーブルexp_tableとが事前計算されて、(非ゼロ)要素の指数(ベキ)表現と多項式(バイト)表現との間の変換を、次のように容易にする。
本発明の第1の観点によれば、データを符号化するための方法が提供される。この方法は、(a)符号生成係数を乗じた第1の構成要素値の第1のテーブルおよび前記符号生成係数を乗じた第2の構成要素値の第2のテーブルを設けるステップ、(b)メッセージシンボルおよび高次剰余シンボルに基づきガロア体要素を特定するステップ、(c)前記ガロア体要素を第1および第2の構成要素に分離するステップ、(d)前記第1の構成要素および生成係数指標を使用して、前記第1のテーブルにおける、1つまたは2つ以上の第1のテーブル値にアクセスし、かつ前記第2の構成要素および生成係数指標を使用して、前記第2のテーブルにおける、1つまたは2つ以上の第2のテーブル値にアクセスするステップ、(e)等しい生成係数指標を有する、第1および第2のテーブル値と、先の剰余シンボルとに基づいて、現在剰余シンボルを特定するステップ、(f)符号生成器(code generator)の各生成係数に対してステップ(e)を実行して、1組の剰余シンボルを提供するステップ、および(g)符号語における各メッセージシンボルに対して、ステップ(b)〜(f)を実行して、前記符号語のメッセージシンボルと共に伝送される検査シンボルを構成する、1組の最終剰余シンボルを提供するステップを含む。
本発明をより詳細に理解するために、参照により本明細書に組み入れてある、添付図面を参照する。
本発明のリード・ソロモン(RS)符号化過程によるメッセージの符号化の具体的なタスクを実行する、より効率的な方法を説明するためには、それに伴う計算についての詳細な説明が必要となる。この問題は、x2tを乗じたメッセージ多項式M(x)の、符号生成多項式G(x)による除算の剰余を求めることとして定式化される。
t=8、n=239以下のGF(256)からのシンボルについて、8つの誤りを訂正するリード・ソロモン符号の重要な場合において、合計3824回のGF演算が実行される。10〜12サイクル/演算とすると、これは、最大40Kサイクル/符号語にのぼる。
1)任意のGF要素fは、その「下位」および「上位」部分の合計として最初に表わされ、例えば、GF(256)において、次のように書ける。
Claims (24)
- (a)符号生成係数を乗じた第1の構成要素値の第1のテーブルおよび前記符号生成係数を乗じた第2の構成要素値の第2のテーブルを設けるステップ;
(b)メッセージシンボルおよび高次剰余シンボルに基づきガロア体要素を特定するステップ、
(c)前記ガロア体要素を第1および第2の構成要素に分離するステップ、
(d)前記第1の構成要素および生成係数指標を使用して、前記第1のテーブルにおける、1つまたは2つ以上の第1のテーブル値にアクセスし、かつ前記第2の構成要素および生成係数指標を使用して、前記第2のテーブルにおける、1つまたは2つ以上の第2のテーブル値にアクセスするステップ、
(e)(i)等しい生成係数指標を有する、第1および第2のテーブル値と、(ii)先の剰余シンボルとに基づいて、現在剰余シンボルを特定するステップ、
(f)符号生成器の各生成係数に対してステップ(e)を実行して、1組の剰余シンボルを提供するステップ、
(g)符号語における各メッセージシンボルに対して、ステップ(b)〜(f)を実行して、前記符号語のメッセージシンボルと共に伝送される検査シンボルを構成する1組の最終剰余シンボルを提供するステップ、
(h)符号語におけるメッセージシンボルの最後の部分を、最終剰余シンボルの第1の部分に加えるステップ、
(i)加えた結果を符号化するステップ、および
(j)結果を符号化したものを最終剰余シンボルの第2の部分に加えるステップ
を含むデータを符号化する方法。 - ステップ(b)は、メッセージシンボルおよび高次剰余シンボルについての排他的OR演算を含む、請求項1に記載の方法。
- ステップ(e)は、中間値をもたらす、第1および第2のテーブル値についての排他的OR演算と、現在剰余シンボルをもたらす、中間値および先の剰余シンボルについての排他的OR演算とを含む、請求項2に記載の方法。
- 第1および第2の構成要素は、それぞれガロア体要素の上位半語および下位半語を含む、請求項1に記載の方法。
- 符号語のメッセージシンボルはメッセージバイトを含む、請求項1に記載の方法。
- ステップ(g)は、符号語内で8つまでの誤りを訂正するための16の検査シンボルを生成する、請求項5に記載の方法。
- ステップ(d)は、2組以上の第1および第2のテーブル値に並列にアクセスすることを含み、ステップ(e)は、2つ以上の現在剰余シンボルを並列に特定することを含む、請求項1に記載の方法。
- ガロア体要素を第1および第2の構成要素に分離することは、ガロア体要素を第1および第2のマスクとAND演算することを含む、請求項1に記載の方法。
- ステップ(d)は、w組の第1および第2のテーブル値に並列にアクセスすることを含み、wは、ガロア体要素のユニットにおける符号化を実行するプロセッサのワード幅を表わし、ステップ(e)は、w個の現在剰余シンボルを並列に特定することを含む、請求項1に記載の方法。
- ステップ(a)は、動作中に、所定の符号パラメータのための第1および第2のテーブルにおけるテーブル値を生成することを含む、請求項1に記載の方法。
- ステップ(g)は、生成係数の数に等しい、ある数の検査シンボルを提供することを含む、請求項1に記載の方法。
- ステップ(g)は、生成係数の数よりも小さい、ある数の検査シンボルを提供することを含む、請求項1に記載の方法。
- データを符号化するための装置であって、
符号生成係数を乗じた第1の構成要素値を含む、第1のルックアップテーブル;
符号生成係数を乗じた第2の構成要素値を含む、第2のルックアップテーブル;および
プロセッサであって、
(a)メッセージシンボルおよび高次剰余シンボルに基づいてガロア体要素を特定する手段と、
(b)ガロア体要素を第1および第2の構成要素に分離する手段と、
(c)前記第1の構成要素および生成係数指標を使用して、前記第1のルックアップテーブル内の1つまたは2つ以上の第1のテーブル値にアクセスする手段と、
(d)前記第2の構成要素および生成係数指標を使用して、前記第2のルックアップテーブル内の1つまたは2つ以上の第2のテーブル値にアクセスする手段と、
(e)(i)等しい生成係数指標を有する第1および第2のテーブル値、および(ii)先の剰余シンボルに基づいて、現在剰余シンボルを特定して、符号生成器の各生成係数に対して、1群の剰余シンボルを提供する手段であって、符号語の各メッセージシンボルが処理されて、前記符号語のメッセージシンボルと共に伝送すべき検査シンボルを構成する、1群の最終剰余シンボルを提供する前記手段と、
(f)符号語におけるメッセージシンボルの最後の部分を、最終剰余シンボルの第1の部分に加え、加えた結果を符号化し、符号化したものを最終剰余シンボルの第2の部分に加える手段とを含む、前記プロセッサ;
を含む、前記装置。 - ガロア体要素を特定する手段は、メッセージシンボルおよび高次剰余シンボルについての排他的OR演算を実行する手段を含む、請求項13に記載の装置。
- 現在剰余シンボルを特定する手段は、第1のおよび第2のテーブル値について排他的OR演算を実行して中間値を提供する手段と、前記中間値および先の剰余シンボルに対して排他的ORを実行して現在剰余シンボルを提供する手段と含む、請求項13に記載の装置。
- 第1および第2の構成要素は、それぞれ、ガロア体要素の上位半語および下位半語を含む、請求項13に記載の装置。
- 符号語のメッセージシンボルは、メッセージバイトを含む、請求項13に記載の装置。
- プロセッサは、符号語内で8個までの誤りを訂正するための16個の検査シンボルを生成するように構成されている、請求項13に記載の装置。
- 第1および第2のテーブル値にアクセスする手段は、2組以上の第1および第2のテーブル値に並列にアクセスする手段を含み、現在剰余シンボルを特定する手段は、2組以上の現在剰余シンボルを並列に特定する手段を含む、請求項13に記載の装置。
- ガロア体要素を第1および第2の構成要素に分離する手段は、前記ガロア体要素と第1および第2のマスクとのAND演算をする手段を含む、請求項13に記載の装置。
- 第1および第2のテーブル値にアクセスする手段は、w組の第1および第2のテーブル値に並列にアクセスする手段を含み、ここでwは、ガロア体要素のユニットにおけるプロセッサのワード幅を表わし、現在剰余シンボルを特定する手段は、w個の現在剰余シンボルを並列に特定する手段を含む、請求項13に記載の装置。
- プロセッサは、動作中に、所定の符号パラメータのための、第1および第2のルックアップテーブルにおけるテーブル値を生成する手段をさらに含む、請求項13に記載の装置。
- 符号語の各メッセージシンボルは、処理されて生成係数の数に等しい、ある数の検査シンボルを提供する、請求項13に記載の装置。
- 符号語の各メッセージシンボルは、処理されて、生成係数よりも小さい、ある数の検査シンボルを提供する、請求項13に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/735,423 | 2003-12-12 | ||
US10/735,423 US7162679B2 (en) | 2003-12-12 | 2003-12-12 | Methods and apparatus for coding and decoding data using Reed-Solomon codes |
PCT/US2004/038272 WO2005062472A1 (en) | 2003-12-12 | 2004-11-16 | Encoding and decoding of reed-solomon codes using look-up tables for galois field multiplications |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007514371A JP2007514371A (ja) | 2007-05-31 |
JP2007514371A5 JP2007514371A5 (ja) | 2008-01-10 |
JP4777258B2 true JP4777258B2 (ja) | 2011-09-21 |
Family
ID=34710449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006543834A Expired - Fee Related JP4777258B2 (ja) | 2003-12-12 | 2004-11-16 | ガロア体乗算のためのルックアップテーブルを使用するリード・ソロモン符号の符号化および復号化 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7162679B2 (ja) |
JP (1) | JP4777258B2 (ja) |
KR (1) | KR20060125837A (ja) |
CN (1) | CN1894857A (ja) |
WO (1) | WO2005062472A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7526518B2 (en) * | 2004-10-13 | 2009-04-28 | Cisco Technology, Inc. | Galois field multiplication system and method |
KR100933139B1 (ko) | 2006-02-22 | 2009-12-21 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
US7814398B2 (en) * | 2006-06-09 | 2010-10-12 | Seagate Technology Llc | Communication channel with Reed-Solomon encoding and single parity check |
JP5001375B2 (ja) * | 2006-10-19 | 2012-08-15 | クゥアルコム・インコーポレイテッド | 無線通信システムにおけるビーコン符号化 |
JP4749383B2 (ja) * | 2007-05-17 | 2011-08-17 | 三菱電機株式会社 | 符号化装置、暗号化装置及びプログラム |
TWI334277B (en) * | 2007-06-06 | 2010-12-01 | Lite On Technology Corp | Method for calculating syndrome efficiently in reed-solomon decoding and machine readable storage medium storing instructions for performing the method |
EP2283417B1 (en) | 2008-05-12 | 2014-01-29 | QUALCOMM Incorporated | Implementation of arbitrary galois field arithmetic on a programmable processor |
CN101814922B (zh) | 2009-02-23 | 2013-06-19 | 国际商业机器公司 | 基于bch码的多位错纠错方法和装置以及存储系统 |
US8347192B1 (en) * | 2010-03-08 | 2013-01-01 | Altera Corporation | Parallel finite field vector operators |
US8682950B2 (en) * | 2010-05-28 | 2014-03-25 | Microsoft Corporation | Computer-implemented symbolic polynomial factorization |
CN102104446B (zh) * | 2011-02-28 | 2013-01-30 | 华为技术有限公司 | 编码包转发方法、编码包接收处理方法和转发节点 |
JP2014010415A (ja) * | 2012-07-03 | 2014-01-20 | Nec Soft Ltd | 分散情報管理システム、分散情報管理装置、分散情報保持装置、分散情報管理方法およびプログラム |
US10148285B1 (en) | 2012-07-25 | 2018-12-04 | Erich Schmitt | Abstraction and de-abstraction of a digital data stream |
CN103095418B (zh) * | 2013-01-18 | 2016-01-20 | 北京广讯科技有限责任公司 | Cmmb系统rs编码中常系数矩阵的生成装置和方法 |
CN103023512B (zh) * | 2013-01-18 | 2016-01-20 | 苏州威士达信息科技有限公司 | Atsc系统rs编码中常系数矩阵的生成装置和方法 |
US9362953B2 (en) * | 2013-08-02 | 2016-06-07 | Infineon Technologies Ag | Efficient error correction of multi-bit errors |
US10795858B1 (en) | 2014-02-18 | 2020-10-06 | Erich Schmitt | Universal abstraction and de-abstraction of a digital data stream |
US10171109B2 (en) * | 2017-01-23 | 2019-01-01 | Hefei High-Dimensional Data Technology Co., Ltd. | Fast encoding method and device for Reed-Solomon codes with a small number of redundancies |
KR20210080807A (ko) | 2019-12-23 | 2021-07-01 | 삼성전자주식회사 | 메모리 컨트롤러 및 메모리 시스템 |
US11184029B1 (en) * | 2020-05-28 | 2021-11-23 | Samsung Electronics Co., Ltd. | Low power ECC for eUFS |
US11438013B2 (en) * | 2020-07-15 | 2022-09-06 | Samsung Electronics Co., Ltd. | Low-power error correction code computation in GF (2R) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61203728A (ja) * | 1985-03-07 | 1986-09-09 | Fujitsu Ltd | 拡大体における求積回路 |
US4763332A (en) * | 1987-03-02 | 1988-08-09 | Data Systems Technology Corp. | Shared circuitry for the encoding and syndrome generation functions of a Reed-Solomon code |
US4847801A (en) * | 1987-10-26 | 1989-07-11 | Cyclotomics, Inc. | Compact galois field multiplier |
JP2000295116A (ja) * | 1999-03-15 | 2000-10-20 | Texas Instr Inc <Ti> | 誤り修正符号化方法 |
JP2003529233A (ja) * | 1999-08-27 | 2003-09-30 | モトローラ・インコーポレイテッド | データを符号化及び復号化する方法及び装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4142174A (en) * | 1977-08-15 | 1979-02-27 | International Business Machines Corporation | High speed decoding of Reed-Solomon codes |
US4567594A (en) * | 1983-06-07 | 1986-01-28 | Burroughs Corporation | Reed-Solomon error detecting and correcting system employing pipelined processors |
GB2155669A (en) | 1984-03-06 | 1985-09-25 | Sony Corp | Galois field multipliers |
JPH0345020A (ja) * | 1989-07-13 | 1991-02-26 | Canon Inc | 巡回符号処理回路 |
US5428629A (en) * | 1990-11-01 | 1995-06-27 | Motorola, Inc. | Error check code recomputation method time independent of message length |
US5948117A (en) * | 1997-01-23 | 1999-09-07 | Quantum Corporation | Modified Reed-Solomon error correction system using (W+i+1)-bit representations of symbols of GF(2w+i) |
US6173429B1 (en) * | 1997-03-14 | 2001-01-09 | Harris Corporation | Apparatus for providing error correction data in a digital data transfer system |
US5942005A (en) * | 1997-04-08 | 1999-08-24 | International Business Machines Corporation | Method and means for computationally efficient error and erasure correction in linear cyclic codes |
JPH113573A (ja) * | 1997-04-15 | 1999-01-06 | Mitsubishi Electric Corp | 拡大リードソロモン符号の誤り訂正復号方法と誤り訂正復号装置、1次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置、および2次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置 |
US6263470B1 (en) * | 1998-02-03 | 2001-07-17 | Texas Instruments Incorporated | Efficient look-up table methods for Reed-Solomon decoding |
US6757862B1 (en) * | 2000-08-21 | 2004-06-29 | Handspring, Inc. | Method and apparatus for digital data error correction coding |
-
2003
- 2003-12-12 US US10/735,423 patent/US7162679B2/en active Active
-
2004
- 2004-11-16 CN CNA2004800370605A patent/CN1894857A/zh active Pending
- 2004-11-16 KR KR1020067013905A patent/KR20060125837A/ko not_active Application Discontinuation
- 2004-11-16 WO PCT/US2004/038272 patent/WO2005062472A1/en active Application Filing
- 2004-11-16 JP JP2006543834A patent/JP4777258B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61203728A (ja) * | 1985-03-07 | 1986-09-09 | Fujitsu Ltd | 拡大体における求積回路 |
US4763332A (en) * | 1987-03-02 | 1988-08-09 | Data Systems Technology Corp. | Shared circuitry for the encoding and syndrome generation functions of a Reed-Solomon code |
US4847801A (en) * | 1987-10-26 | 1989-07-11 | Cyclotomics, Inc. | Compact galois field multiplier |
JP2000295116A (ja) * | 1999-03-15 | 2000-10-20 | Texas Instr Inc <Ti> | 誤り修正符号化方法 |
JP2003529233A (ja) * | 1999-08-27 | 2003-09-30 | モトローラ・インコーポレイテッド | データを符号化及び復号化する方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060125837A (ko) | 2006-12-06 |
WO2005062472A1 (en) | 2005-07-07 |
US7162679B2 (en) | 2007-01-09 |
US20050149832A1 (en) | 2005-07-07 |
CN1894857A (zh) | 2007-01-10 |
JP2007514371A (ja) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777258B2 (ja) | ガロア体乗算のためのルックアップテーブルを使用するリード・ソロモン符号の符号化および復号化 | |
US4873688A (en) | High-speed real-time Reed-Solomon decoder | |
US8176396B2 (en) | System and method for implementing a Reed Solomon multiplication section from exclusive-OR logic | |
CN104391675B (zh) | 用于提高处理效率的设备和处理器 | |
KR930008683B1 (ko) | 리드-솔로몬 에러 보정 코드 엔코더 | |
KR20020047134A (ko) | 데이터를 코딩 및 디코딩하는 방법 및 장치 | |
US20060107190A1 (en) | Even-load software reed-solomon decoder | |
JP2005218098A (ja) | 順方向のチェンサーチ方式のリードソロモンデコーダ回路 | |
JPH09507117A (ja) | リードソロモン復号化器 | |
WO2000057561A1 (en) | Pipelined high speed reed-solomon error/erasure decoder | |
JPH07312560A (ja) | 誤り訂正符号化装置及び誤り訂正復号装置及び誤り訂正符号付きデータ伝送システム及び誤り訂正符号の復号方法 | |
CN101814922A (zh) | 基于bch码的多位错纠错方法和装置以及存储系统 | |
JPH07202715A (ja) | 時間定義域代数エンコーダ/デコーダ | |
JP3834122B2 (ja) | 誤り位置検出多項式計算装置 | |
JP2004032737A (ja) | リード−ソロモン復号器 | |
JP3354025B2 (ja) | エラー位置多項式の計算方法およびその装置 | |
US6295626B1 (en) | Symbol based algorithm for hardware implementation of cyclic redundancy check | |
JP3343857B2 (ja) | 復号装置、演算装置およびこれらの方法 | |
JP4045872B2 (ja) | 符号化方法および符号化装置 | |
WO2006120691A1 (en) | Galois field arithmetic unit for error detection and correction in processors | |
Khan et al. | Hardware implementation of shortened (48, 38) Reed Solomon forward error correcting code | |
RU157943U1 (ru) | Параллельный реконфигурируемый кодер бчх кодов | |
JP2591611B2 (ja) | t重誤り訂正符号の符号化復号化回路 | |
RU2591474C1 (ru) | Параллельный реконфигурируемый кодер бчх кодов | |
Deshpande | Finite Field Multiplier Accumulator Unit By Using Sub Word Parallel Architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4777258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |