JP4764314B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP4764314B2 JP4764314B2 JP2006299361A JP2006299361A JP4764314B2 JP 4764314 B2 JP4764314 B2 JP 4764314B2 JP 2006299361 A JP2006299361 A JP 2006299361A JP 2006299361 A JP2006299361 A JP 2006299361A JP 4764314 B2 JP4764314 B2 JP 4764314B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- interrupt
- counter
- game
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、コンピュータ回路を備えて構成される遊技機に関し、特に、不正遊技を有効に排除できる遊技機に関する。 The present invention relates to a gaming machine that includes a computer circuit, and more particularly to a gaming machine that can effectively eliminate fraudulent games.
パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、7−7−7などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な利益状態を発生させている。但し、実際には、遊技球の入賞時に実行される大当り抽選処理によって、大当り状態か否かが予め決定されており、図柄表示部では、専ら遊技者を盛上げるために図柄変動動作を行っている。 A ball game machine such as a pachinko machine has a symbol start opening provided on the game board, a symbol display section for displaying a series of symbol variation patterns by a plurality of display symbols, and a big winning opening for opening and closing the opening and closing plate. Configured. When the detection switch provided at the symbol start port detects the passage of the game ball, the winning state is entered, and after the game ball is paid out as a prize ball, the display symbol is changed for a predetermined time in the symbol display section. Thereafter, when the symbol is stopped in a predetermined manner such as 7-7-7, a big hit state is established, and the big winning opening is repeatedly opened to generate a profit state advantageous to the player. However, in actuality, whether or not the big hit state is determined in advance by the big hit lottery process executed at the time of winning the game ball, and the symbol display unit performs a symbol variation operation exclusively to enliven the player Yes.
大当り抽選処理では、所定時間毎に更新されるカウンタ変数CTが使用され、遊技球の入賞時に取得されたカウンタ変数CTの値(乱数値RND)が、当選値Hitと比較されて大当り状態か否かが決定される。カウンタ変数CTは、電源投入後、RAMの全領域がゼロクリア(RAMクリア処理)されることでゼロに初期設定され、その後、所定時間毎に実行されるインクリメント演算などによって所定数値範囲(0〜MAX−1)を循環する。 In the big win lottery process, the counter variable CT updated every predetermined time is used, and the value of the counter variable CT (random value RND) acquired at the time of winning the game ball is compared with the winning value Hit to determine whether or not the big win state. Is decided. The counter variable CT is initialized to zero when the entire area of the RAM is zero-cleared (RAM clear processing) after the power is turned on. -1) is cycled.
ところで、上記した当選値Hitやカウンタ変数CTの更新規則は、弾球遊技機を入手して制御プログラムを解析すれば判明する。そのため、電源投入直後であって、所定数値範囲の循環動作の一巡目であれば、不正器具を用いることで当選状態を意図的に発生させることが比較的容易である。そのため、例えば、強力な電磁波を利用してプログラムを暴走させ、ウォッチドッグタイマによるCPUの強制リセットを悪用することで、繰り返し大当り状態を発生させる違法行為が懸念されるところである。 By the way, the above update rules for the winning value Hit and the counter variable CT can be found by obtaining a ball game machine and analyzing the control program. Therefore, it is relatively easy to intentionally generate a winning state by using an improper instrument if it is immediately after turning on the power and is the first cycle of a circulating operation within a predetermined numerical range. Therefore, for example, there is a concern about illegal acts that repeatedly generate a big hit state by using a powerful electromagnetic wave to run the program and misusing the forced reset of the CPU by the watchdog timer.
なお、特許文献1、特許文献2には、RAMがゼロクリアされたことを液晶ディスプレイで報知することが提案されているが、そもそも、そのような対策より、RAMがゼロクリアされても不正遊技を成功させない対策の方が有効である。
本発明は、上記の着想に基づいてなされたものであって、RAMをゼロクリアしたところで、不正遊技を成功させない遊技機を提供することを目的とする。 The present invention has been made based on the above idea, and an object of the present invention is to provide a gaming machine that does not succeed in illegal gaming when the RAM is cleared to zero.
上記の目的を達成するため、本発明は、所定の数値範囲を巡回して乱数抽選値を生成する第2カウンタと、第2カウンタの巡回動作の初期値を規定する第1カウンタとを設け、遊技者の操作又は遊技媒体の動作に起因する抽選処理において、乱数抽選値に基づいて遊技者に有利な利益状態を発生させるか否かを決定する遊技機であって、CPUがリセットされると起動されるメイン処理と、割込み信号に基づき所定時間毎に繰り返し起動される割込み処理と、を有して遊技動作が制御され、抽選処理を含んだ定常割込み処理か、抽選処理を含まない監視割込み処理かの一方が、前記割込み信号によって選択的に起動されるよう構成される一方、CPUがリセットされると、所定レジスタが第1値に設定されて定常割込み処理が起動可能に初期設定され、メイン処理は、バックアップ電源によって電源遮断後も維持されるRAMの記憶内容に正当性が認められ、且つ、RAMの記憶内容の消去を指示する消去スイッチ操作がないことを条件に、前記所定レジスタが第1値に設定された状態で、CPUリセット前の遊技動作を再開する再開処理と、RAMの記憶内容に正当性が認められないか、RAMの記憶内容の消去を指示する消去スイッチ操作があると、RAMの記憶内容を消去すると共に、監視割込み処理が起動可能に、前記所定レジスタを第1値から第2値に変更設定するクリア処理と、クリア処理または再開処理を終えた後に第1カウンタの値を無限ループ状に繰り返し更新する更新処理と、を含んで構成され、クリア処理が実行された後は、前記所定レジスタが第2値であることに基づき、前記割込み信号によって監視割込み処理が繰り返し起動され、その後、所定の禁止時間が経過すると、監視割込み処理において、前記所定レジスタが第1値に戻されることで、定常割込み処理が繰り返し起動されるよう構成され、監視割込み処理において、第2カウンタの値が繰り返し更新された後、前記禁止時間後に起動される定常割込み処理において、引き続き第2カウンタの値が繰り返し更新され、第2カウンタから生成される乱数抽選値に基づいて抽選処理が実行されるよう構成され、前記禁止時間は、第2カウンタが所定の数値範囲を一巡又は複数回巡回して、その後の巡回動作の初期値が、第1カウンタの値に基づいて変更されるまでの時間より長く設定されている。 In order to achieve the above object, the present invention provides a second counter that circulates a predetermined numerical range to generate a random number lottery value, and a first counter that defines an initial value of a cyclic operation of the second counter, In a lottery process caused by a player's operation or a game medium operation, a gaming machine that determines whether or not to generate a profit state advantageous to the player based on a random lottery value, and when the CPU is reset A main interrupt that is activated and an interrupt process that is repeatedly activated every predetermined time based on an interrupt signal. The game operation is controlled, and a regular interrupt process including a lottery process or a monitoring interrupt that does not include a lottery process. one or processing, the one that by the interrupt signal Ru is configured to be selectively activated, the CPU is reset, a predetermined register initial bootable is set to the first value constant interrupt processing Is constant, the main processing, after the power cut off by a backup power supply even validity is found in the memory contents of the RAM to be maintained, and, on condition that there is no erase switch operation for instructing deletion of the contents of the RAM, the In a state where the predetermined register is set to the first value, a restart process for resuming the gaming operation before the CPU reset , and an erase switch for instructing to erase the stored contents of the RAM, whether the stored contents of the RAM are valid When the operation is performed, the stored contents of the RAM are erased and the monitoring interrupt process can be started. After the clear process for changing the predetermined register from the first value to the second value and the clear process or the restart process are finished. is configured to include an update process of repeatedly updating the value of the first counter in an infinite loop, and after the clearing process is performed, the predetermined register second Nedea Based on that, the monitored interrupt process repeatedly activated by an interrupt signal, then the predetermined inhibition time elapses, the monitoring interrupt processing, the predetermined register that is returned to the first value, the steady interrupt process is repeated starting In the monitoring interrupt process, after the value of the second counter is repeatedly updated, the value of the second counter is continuously updated in the steady interrupt process that is started after the prohibition time. The lottery process is configured to be executed based on the generated random lottery value, and the prohibition time is such that the second counter circulates a predetermined numerical range once or a plurality of times, and the initial value of the subsequent cyclic operation is: It is set longer than the time until it is changed based on the value of the first counter .
上記した本発明によれば、例え、意図的にRAMをゼロクリアすることはできても、その後の不正遊技を成功させることはできない。 According to the present invention described above, for example, even if the RAM can be intentionally cleared to zero, the subsequent illegal game cannot be succeeded.
以下、実施例に係る弾球遊技機に基づいて本発明を詳細に説明する。図1は、本実施例のパチンコ機GMを示す斜視図である。このパチンコ機GMは、島構造体に着脱可能に装着される矩形枠状の木製外枠1と、外枠1に固着されたヒンジ2を介して開閉可能に枢着される前枠3とで構成されている。この前枠3には、遊技盤5が裏側から着脱自在に装着され、その前側には、ガラス扉6と前面板7とが夫々開閉自在に枢着されている。
Hereinafter, the present invention will be described in detail based on a ball game machine according to an embodiment. FIG. 1 is a perspective view showing a pachinko machine GM of the present embodiment. This pachinko machine GM includes a rectangular frame-shaped wooden
ガラス扉6の外周には、LEDランプなどによる電飾ランプが、略C字状に配置されている。前面板7には発射用の遊技球を貯留する上皿8が装着され、前枠3の下部には、上皿8から溢れ出し又は抜き取った遊技球を貯留する下皿9と、発射ハンドル10とが設けられている。発射ハンドル10は発射モータと連動しており、発射ハンドル10の回動角度に応じて動作する打撃槌によって遊技球が発射される。
On the outer periphery of the
上皿8の外周面には、チャンスボタン11が設けられている。このチャンスボタン11は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル10から右手を離すことなくチャンスボタン11を操作できる。このチャンスボタン11は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。
A chance button 11 is provided on the outer peripheral surface of the upper plate 8. The chance button 11 is provided at a position where it can be operated with the left hand of the player, and the player can operate the chance button 11 without releasing the right hand from the
上皿8の右部には、カード式球貸し機に対する球貸し操作用の操作パネル12が設けられ、カード残額を3桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。
On the right side of the upper plate 8, an
図2に示すように、遊技盤5には、金属製の外レールと内レールとからなるガイドレール13が環状に設けられ、その内側の遊技領域5aの略中央には、液晶カラーディスプレイDISPが配置されている。また、遊技領域5aの適所には、図柄始動口15、大入賞口16、複数個の普通入賞口17(大入賞口16の左右に4つ)、2つの通過口であるゲート18が配設されている。これらの入賞口15〜18は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。
As shown in FIG. 2, the
液晶ディスプレイDISPは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この液晶ディスプレイDISPは、中央部に特別図柄表示部Da〜Dcと右上部に普通図柄表示部19を有している。そして、特別図柄表示部Da〜Dcでは、大当り状態の招来を期待させるリーチ演出が実行され、特別図柄表示部Da〜Dc及びその周りでは、当否結果を不確定に報知する予告演出などが実行される。 The liquid crystal display DISP is a device that variably displays a specific symbol related to a big hit state and displays a background image and various characters in an animated manner. This liquid crystal display DISP has special symbol display portions Da to Dc in the center portion and a normal symbol display portion 19 in the upper right portion. The special symbol display portions Da to Dc execute a reach effect that expects a big hit state to be invited, and the special symbol display portions Da to Dc and the surroundings perform a notice effect that informs the result of the determination indefinitely. The
普通図柄表示部19は普通図柄を表示するものであり、ゲート18を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート18の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。
The normal symbol display unit 19 displays a normal symbol. When a game ball that has passed through the
図柄始動口15は、左右1対の開閉爪15aを備えた電動式チューリップで開閉されるよう例えば構成され、普通図柄表示部19の変動後の停止図柄が当り図柄を表示した場合には、開閉爪15aが所定時間だけ開放されるようになっている。
For example, the
一方、図柄始動口15に遊技球が入賞すると、特別図柄表示部Da〜Dcの表示図柄が所定時間だけ変動し、図柄始動口15への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄で停止する。なお、特別図柄表示部Da〜Dc及びその周りでは、一連の図柄演出の間に、予告演出が実行される場合がある。
On the other hand, when a game ball wins at the symbol start
大入賞口16は、例えば前方に開放可能な開閉板16aで開閉制御されるが、特別図柄表示部Da〜Dcの図柄変動後の停止図柄が「777」などの大当り図柄のとき、「大当りゲーム」と称する特別遊技が開始され、開閉板16aが開放されるようになっている。
The big winning
大入賞口16の開閉板16aが開放された後、所定時間が経過し、又は所定数(例えば10個)の遊技球が入賞すると開閉板16aが閉じる。このような動作は、最大で例えば15回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Da〜Dcの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態となるという特典が付与される。
After the opening /
図3は、上記した各動作を実現するパチンコ機GMの全体回路構成を示すブロック図である。図中の破線は、主に、直流電圧ラインを示している。 FIG. 3 is a block diagram showing an overall circuit configuration of the pachinko machine GM that realizes the above-described operations. Broken lines in the figure mainly indicate DC voltage lines.
図示の通り、このパチンコ機GMは、AC24Vを受けて各種の直流電圧やシステムリセット信号を出力する電源基板20と、遊技制御動作を中心統括的に担う主制御基板21と、主制御基板21から受けた制御コマンドCMDに基づいてランプ演出及び音声演出を実行する演出制御基板22と、演出制御基板22から受けた信号を各部に伝送する演出インタフェイス基板23と、演出インタフェイス基板23から受けた制御コマンドCMD’に基づいて液晶ディスプレイDISPを駆動する液晶制御基板24と、主制御基板21から受けた制御コマンドCMD”に基づいて払出モータMを制御して遊技球を払い出す払出制御基板25と、遊技者の操作に応答して遊技球を発射させる発射制御基板26とを中心に構成されている。
As shown in the figure, this pachinko machine GM includes a power supply board 20 that receives 24V AC and outputs various DC voltages and a system reset signal, a main control board 21 that plays a central role in game control operations, and a main control board 21. An
ここで、主制御基板21、演出制御基板22、液晶制御基板24、及び払出制御基板25には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、主制御基板21、演出制御基板22、液晶制御基板24、及び払出制御基板25に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部21、演出制御部22、液晶制御部24、及び払出制御部25と言うことがある。なお、演出制御部22、液晶制御部24、及び払出制御部25の全部又は一部がサブ制御部である。
Here, the main control board 21, the
図示の通り、主制御部21は、コマンド中継基板29に接続されると共に、遊技盤中継基板27を経由して、遊技盤5の各遊技部品に接続されている。そして、遊技盤上の各入賞口16〜18に内蔵された検出スイッチのスイッチ信号を受ける一方、電動チューリップなどのソレノイド類を駆動している。なお、図柄始動口15からのスイッチ信号については、遊技盤中継基板27を経由することなく、直接、主制御部21が受けている。また、この実施例では、不正遊技を防止するための係員スイッチSW1,SW2が設けられており、各スイッチ信号も主制御部21に供給されている。
As shown in the figure, the main control unit 21 is connected to the command relay board 29 and is connected to each game component of the
また、主制御部21は、払出制御部25に対して制御コマンドCMD”を一方向に送信する一方、払出制御部25からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号CONを受信している。ステイタス信号CONには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。 The main control unit 21 transmits a control command CMD ″ to the payout control unit 25 in one direction, while the payout control unit 25 receives a prize ball count signal indicating a game ball payout operation and a payout operation. The status signal CON related to the abnormality is received, and the status signal CON includes, for example, a replenishment out signal, a payout shortage error signal, and a lower plate full signal.
また、払出制御部25は、発射制御基板26に対して、交流電圧AC24Vと発射制御信号CTLを出力している。この発射制御信号CTLは、発射モータM2を動作させる条件となるものであり、発射制御信号CTLがLレベルであると遊技球の発射動作が禁止される。
Further, the payout control unit 25 outputs an AC voltage AC24V and a launch control signal CTL to the
図4は、主制御部21のワンチップマイコンの概略構成を図示したものである。図示の通り、主制御部21のワンチップマイコンは、Z80CPU(Zilog社)相当品のCPUコア21Aと、CTC部(Zilog社Counter Timer Circuit相当品)21Bと、係員スイッチSW1,SW2からのスイッチ信号を受ける入力ポート21Cと、RAM及びROMからなるメモリ21Dと、ウォッチドッグタイマ21Eとを有して構成されている。
FIG. 4 illustrates a schematic configuration of the one-chip microcomputer of the main control unit 21. As shown in the figure, the one-chip microcomputer of the main control unit 21 includes a
そして、Z80CTC部21BからZ80CPUコア21Aに対して、2mS毎のタイマ割込み信号INTが供給されるよう設定されている(図5のST2)。また、タイマ割込み信号INTに対応して、8ビット長の割込みベクタ(下位)VLを出力するよう設定されている(ST2)。
The timer interrupt signal INT is set every 2 mS from the
一方、Z80CPUコア21Aは、CTC部21Bの前記の設定に対応して、モード2の割込みモードで動作するよう設定されている(ST2)。そして、CTC部21Bから受けた割込みベクタVLと、CPUコア内部のIレジスタで特定される割込みベクタ(上位)VHとによって、割込み処理時に実行すべき割込み処理プログラムの先頭番地が特定されるようになっている。
On the other hand, the
図4(b)は、下位の割込みベクタVLと、上位の割込みベクタVHとを組み合わせて参照されるアドレステーブルTBLの領域と、割込み処理プログラムの記憶領域との関係を図示したものである。この実施例では、Iレジスタの値を適宜に書き換えることによって、アドレステーブルTBL内の参照位置を切り換えており、同じ割込み信号INTを受けても、その時のIレジスタの値に応じて、監視割込み処理プログラムER_INTか、本来の割込み処理プログラムTIMER_INTかの何れかを実行するようにしている。後述するように、RAMクリア処理(図5のST4)の後は、監視割込み処理プログラムER_INTが実行され、その後、スイッチ信号を確認した後(図6のST26)は、本来の割込み処理プログラムTIMER_INTが実行される。 FIG. 4B illustrates the relationship between the area of the address table TBL referenced by combining the lower interrupt vector VL and the upper interrupt vector VH, and the storage area of the interrupt processing program. In this embodiment, the reference position in the address table TBL is switched by appropriately rewriting the value of the I register. Even if the same interrupt signal INT is received, the monitoring interrupt processing is performed according to the value of the I register at that time. Either the program ER_INT or the original interrupt processing program TIMER_INT is executed. As will be described later, after the RAM clear processing (ST4 in FIG. 5), the monitoring interrupt processing program ER_INT is executed, and after confirming the switch signal (ST26 in FIG. 6), the original interrupt processing program TIMER_INT is Executed.
図5〜図8は、主制御部21の制御プログラムを示すフローチャートである。主制御部21の制御プログラムは、電源電圧の復旧や投入に基づいて起動されるシステムリセット処理(図5)と、所定時間毎に起動されるタイマ割込み処理(図6、図7)と、電源基板20からの電圧降下信号によって起動されるマスク不能の最優先割込み処理(図8)とで構成されている。先に説明した通り、この実施例では、タイマ割込み処理が、監視割込みER_INT(図6)と、本来のタイマ割込み(図7)とで構成されている。 5 to 8 are flowcharts showing a control program of the main control unit 21. The control program of the main control unit 21 includes a system reset process (FIG. 5) that is activated based on restoration or input of the power supply voltage, a timer interrupt process (FIGS. 6 and 7) that is activated every predetermined time, And a non-maskable highest priority interrupt process (FIG. 8) activated by a voltage drop signal from the substrate 20. As described above, in this embodiment, the timer interrupt process is composed of the monitoring interrupt ER_INT (FIG. 6) and the original timer interrupt (FIG. 7).
以下、図5を参照しつつ、システムリセット処理プログラム(メイン処理)について説明する。メイン処理が開始されるのは、停電状態からの復旧時のように初期化スイッチ(不図示)がOFF状態で電源がON状態になる場合と、遊技ホールの開店時のように、初期化スイッチがON操作されて電源がON状態になる場合とがある。なお、制御プログラムが暴走したことにより、ウォッチドッグタイマWDTが起動してCPUが強制的にリセットされる場合もある。 Hereinafter, the system reset processing program (main processing) will be described with reference to FIG. The main process starts when the initialization switch (not shown) is turned off and the power is turned on, such as when recovering from a power outage, and when the game hall is opened. May be turned on to turn on the power. Note that, due to the runaway control program, the watchdog timer WDT may be activated and the CPU may be forcibly reset.
何れの場合でも、Z80CPUは、最初に自らを割込み禁止状態に設定し(ST1)、Z80CPUコアを含むワンチップマイコンの各部を初期設定する(ST2)。この初期設定には、(a)CPUへの割込みモード2の設定、(b)CPU内部のIレジスタへの本来の割込みベクタの設定、及び、(c)CTC部21Bから2mS毎にタイマ信号と割込みベクタを出力させる設定を含んでいる。
In any case, the Z80 CPU first sets itself to the interrupt disabled state (ST1), and initializes each part of the one-chip microcomputer including the Z80 CPU core (ST2). This initial setting includes (a) setting of interrupt
Z80CPUには、割込みモードとして0,1,2が使用可能であるが、割込みモード0では、RST命令によって、開始すべき割込み処理プログラムをソフトウェア的に指定し、割込みモード1では、割込み信号INTを受けると、0038H番地以降の割込み処理プログラムを画一的に実行する。これに対して、割込みモード2では、前記した割込みベクタの値によって任意の割込み処理プログラムの実行が可能である。そこでステップST2の処理では、Iレジスタに初期値(XXH)を設定している。
In Z80 CPU, 0, 1, and 2 can be used as interrupt modes. In interrupt
以上の処理を含む初期設定(ST2)が終われば、RAMクリア信号の値を判定する(ST3)。RAMクリア信号とは、内蔵RAMの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチのON/OFF状態に対応した値を有している。 When the initial setting (ST2) including the above processing is completed, the value of the RAM clear signal is determined (ST3). The RAM clear signal is a signal for determining whether or not to initialize all areas of the built-in RAM, and has a value corresponding to the ON / OFF state of the initialization switch operated by the staff.
ここでは、係員によるRAMクリア信号がOFF状態であったと仮定する。なお、CPUがウォッチドッグタイマWDTによって強制的にリセットされた場合や、停電状態からの復旧時の場合にも、RAMクリア信号はOFF状態である。このような場合には、続いて、バックアップフラグBFLの内容が判定される(ST4)。バックアップフラグBFLとは、図8のNMI割込み処理で退避させたバックアップデータが、元の状態に復帰されているか否かを示すデータであり、この実施例では、NMI割込み処理においてバックアップフラグBFLが5AHとされ(ST56)、図5のステップST13の処理でゼロクリアされる。 Here, it is assumed that the RAM clear signal by the attendant is in the OFF state. Note that the RAM clear signal is also OFF when the CPU is forcibly reset by the watchdog timer WDT or when recovering from a power failure state. In such a case, the content of the backup flag BFL is subsequently determined (ST4). The backup flag BFL is data indicating whether or not the backup data saved by the NMI interrupt processing of FIG. 8 has been restored to the original state. In this embodiment, the backup flag BFL is 5AH in the NMI interrupt processing. (ST56), and is cleared to zero in the process of step ST13 of FIG.
今、電源投入時や、停電状態からの復旧時である場合には、バックアップフラグBFLの内容が5AHの筈である。但し、何らかの理由でプログラムが暴走状態となり、ウォッチドッグタイマによるCPUリセット動作が生じたような場合には、バックアップフラグBFL=00Hである。したがって、BFL≠5AH(通常はBFL=00H)となる場合には、ステップST4からステップST7の処理に移行させて遊技機の動作を初期状態に戻す。なお、これは不正遊技者の意図する動作でもある。 When the power is turned on or when the power is restored from the power failure state, the content of the backup flag BFL is 5AH. However, if the program goes into a runaway state for some reason and a CPU reset operation is caused by the watchdog timer, the backup flag BFL = 00H. Therefore, when BFL ≠ 5AH (normally BFL = 00H), the process proceeds from step ST4 to step ST7 to return the operation of the gaming machine to the initial state. This is also an operation intended by an unauthorized player.
一方、バックアップフラグBFL=5AHであれば、チェックサム値を算出するためのチェックサム演算を実行する(ST5)。ここで、チェックサム演算とは、内蔵RAMのワーク領域(図8(c)参照)に対する8ビット加算演算である。そして、チェックサム値が算出されたら、この演算結果を、RAMのSUM番地の記憶値と比較をする(ST6)。 On the other hand, if the backup flag BFL = 5AH, a checksum operation for calculating a checksum value is executed (ST5). Here, the checksum operation is an 8-bit addition operation on the work area of the internal RAM (see FIG. 8C). When the checksum value is calculated, the calculation result is compared with the stored value at the SUM address in the RAM (ST6).
SUM番地には、電圧降下時に実行されるNMI割込み処理(図8)において、同じチェックサム演算によるチェックサム値が記憶されている。そして、記憶された演算結果は、内蔵RAMの他のデータと共に、バックアップ電源によって維持されている。したがって、本来は、ステップST6の判定によって両者が一致する筈である。しかし、何らかの理由で、チェックサム値が不一致となる場合には、ステップST7の処理に移行させる。 In the SUM address, the checksum value by the same checksum calculation is stored in the NMI interrupt process (FIG. 8) executed when the voltage drops. The stored calculation results are maintained by a backup power source together with other data in the built-in RAM. Therefore, the two should be matched by the determination in step ST6. However, if the checksum values do not match for some reason, the process proceeds to step ST7.
このように、RAMクリア信号がON状態である場合だけでなく、バックアップフラグBFLが00Hである場合や、チェックサム値が一致しない場合にも、ステップST7の処理に移行して、RAMの全全領域のデータがゼロクリアされる(ST7)。したがって、大当り抽選用の大当り用カウンタCTの値は、その他のデータと共に、不正遊技者の意図の通りにゼロとなる。 In this way, not only when the RAM clear signal is in the ON state, but also when the backup flag BFL is 00H or when the checksum values do not match, the process proceeds to step ST7, and all of the RAM is The area data is cleared to zero (ST7). Therefore, the value of the jackpot lottery counter CT for jackpot lottery becomes zero as intended by the unauthorized player together with other data.
しかし、この実施例では、RAM領域がゼロクリアされると、CPUのIレジスタの値を変更してYYHに書き換えるので(ST8)、不正遊技は全く成功しない(この点は後で詳述する)。また、Iレジスタ値の変更に合せて、監視タイマ変数TMの値を初期設定すると共に、発射制御基板26における遊技球の発射動作を禁止する(ST8)。監視タイマ変数TMは、大当り用カウンタCTが、その数値範囲(0〜MAX−1)を確実に一巡する時間に初期設定される。
However, in this embodiment, when the RAM area is cleared to zero, the value of the I register of the CPU is changed and rewritten to YYH (ST8), so that the illegal game does not succeed at all (this point will be described in detail later). Further, in accordance with the change of the I register value, the value of the monitoring timer variable TM is initialized, and the launching operation of the game ball on the
発射動作の禁止処理は、具体的には、払出制御基板25への制御コマンドCOM”により、払出制御基板25から発射制御基板26への発射制御信号CTLをLレベルに設定することにより実行される。このように、本実施例では、RAMクリア後しばらくは、遊技球の発射動作が禁止されるので、監視割込み処理プログラムER_INTの実行中に、遊技球が入賞してしまうようなトラブルは生じない。もし、遊技球の発射動作を禁止しないと、監視割込み処理プログラムER_INTの実行中に遊技球が入賞した場合に、それにも拘わらず遊技機が全く反応しないので、一般の正当な遊技者に不審感を与えてしまう。
Specifically, the firing operation prohibiting process is executed by setting the firing control signal CTL from the dispensing control board 25 to the
またステップST8では、液晶ディスプレイDISPに、RAMクリアの事実を表示するための制御コマンドが送信される。したがって、その遊技機が初期状態に戻ったことは、当該遊技機の遊技者だけでなく、その周りの遊技者も知るところとなる。 In step ST8, a control command for displaying the fact of RAM clear is transmitted to the liquid crystal display DISP. Therefore, the fact that the gaming machine has returned to the initial state becomes known not only to the player of the gaming machine but also to the players around it.
ステップST8の処理が終われば、次に、EI命令の実行により、CPUが割込み許可状態に設定される(ST9)。そして、その後は無限ループ状にカウンタ更新処理が実行される(ST10)。更新されるカウンタには、初期値変更カウンタBGNが含まれている。初期値変更カウンタBGNは、乱数作成処理(ST31)で更新される大当り用カウンタCTが、所定の数値範囲を一巡した時に、その後の一巡動作の初期値を決定するカウンタである。したがって、初期値変更カウンタBGNは、大当り用カウンタCTと同じ数値範囲(0〜MAX−1)を、無限ループ状に循環している。 When the process of step ST8 is completed, the CPU is set to an interrupt enabled state by executing the EI instruction (ST9). Thereafter, the counter update process is executed in an infinite loop (ST10). The counter to be updated includes an initial value change counter BGN. The initial value change counter BGN is a counter that determines an initial value of a subsequent round operation when the jackpot counter CT updated in the random number generation process (ST31) makes a round of a predetermined numerical range. Therefore, the initial value change counter BGN circulates in the same numerical range (0 to MAX-1) as the big hit counter CT in an infinite loop.
ところで、ステップST6の判定において、チェックサム演算(ST5)によるチェックサム値と、SUM番地の記憶値とが一致する場合には、RAMがクリアされることなく、RAMのSP記憶エリアから読み出した16ビットデータを、CPUのスタックポインタSPに書き込む(ST11)。次に、POP命令を実行して、RAMのスタック領域からAFレジスタを除く各レジスタ(BC,DE,HL)の値を復帰させる(ST12)。この処理によって、電源遮断時からの復帰処理は一応完了するので、そのことを示すべくバックアップフラグBFLをゼロクリアする(ST13)。 By the way, in the determination of step ST6, if the checksum value obtained by the checksum calculation (ST5) matches the stored value at the SUM address, the RAM is not cleared and the 16 read from the SP storage area of the RAM is read. Bit data is written to the stack pointer SP of the CPU (ST11). Next, the POP instruction is executed to restore the values of the registers (BC, DE, HL) excluding the AF register from the RAM stack area (ST12). As a result of this processing, the return processing from the time of power-off is completed for the time being, so the backup flag BFL is cleared to zero to indicate that (ST13).
次に、POP AF命令により、Z80CPUのP/Vフラグに、割込み許可フリップフロップの値を復帰させる(ST14)。後述するように、NMI処理ではLD A,Iの命令を実行して、P/Vフラグに割込み許可フリップフロップの値をセットした後、PUSH AFの命令を実行している。したがって、ステップST14のPOP AFの命令実行後のP/Vフラグの値によって、電源電圧の降下前が割込み許可状態であったか否かを判定することができる。 Next, the value of the interrupt permission flip-flop is returned to the P / V flag of the Z80 CPU by the POP AF instruction (ST14). As will be described later, in the NMI processing, the LDA and I instructions are executed, the value of the interrupt permission flip-flop is set in the P / V flag, and then the PUSH AF instruction is executed. Therefore, it is possible to determine whether or not the interrupt voltage is permitted before the power supply voltage is lowered, based on the value of the P / V flag after execution of the POP AF instruction in step ST14.
そこで、P/Vフラグの値に基づいて、電源電圧の降下前が割込み禁止状態であったか否かをチェックして(ST15)、AFレジスタをスタック領域から復帰させた後、割込み禁止状態のままで処理を終えるか(ST17)、或いは、割込み許可状態に戻して復帰処理を終える(ST16)。そして、ステップST18のRET命令が実行されることによって、スタック領域にPUSH処理されていた中断時のPC(プログラムカウンタ)の値が復元され、電源遮断前の処理が再開される。 Therefore, based on the value of the P / V flag, it is checked whether or not the interruption of the power supply voltage was in the interrupt disabled state (ST15), and after returning the AF register from the stack area, the interrupt disabled state is maintained. Either the process is finished (ST17), or the process is returned to the interrupt enabled state and the return process is finished (ST16). Then, by executing the RET instruction in step ST18, the value of the PC (program counter) at the time of the interruption that has been PUSH processed in the stack area is restored, and the processing before power-off is resumed.
なお、図5に示すフローチャートでは、Iレジスタの値は、ステップST2の処理で初期設定されているので、復帰処理(ST11〜ST18)においては、Iレジスタに、スタック領域の退避値を復帰させていない。そのため、復帰処理(ST11〜ST18)後に割込み信号INTを受けると、必ず、本来のタイマ割込み処理(図7)を実行してしまう。したがって、かかる点まで考慮して不正遊技の防止を徹底させる意味では、ステップST14の処理においてPOP AFに続いて、LD I,Aの命令を実行して(カッコ書き参照)、Iレジスタの値を電源遮断前の値に復帰させるもの有効である。このような構成を採れば、万一、監視割込み処理プログラムER_INTの実行中に電源が遮断された場合でも、ステップST18の処理の後に、監視割込み処理プログラムER_INTの処理を再開することができる。 In the flowchart shown in FIG. 5, since the value of the I register is initially set in the process of step ST2, the save value of the stack area is restored to the I register in the restoration process (ST11 to ST18). Absent. Therefore, if the interrupt signal INT is received after the return process (ST11 to ST18), the original timer interrupt process (FIG. 7) is always executed. Therefore, in the sense that thorough prevention of fraudulent games is taken into account such points, the instruction of LDI, A is executed following POP AF in the process of step ST14 (see parentheses), and the value of the I register is changed. It is effective to return to the value before power off. If such a configuration is adopted, even if the power is cut off during the execution of the monitoring interrupt processing program ER_INT, the processing of the monitoring interrupt processing program ER_INT can be resumed after the processing of step ST18.
続いて、上記した図5のメイン処理を中断させて2mS毎に開始されるタイマ割込み処理プログラムを説明する。先ず、監視割込みプログラムER_INTについて、図6に基づいて説明する。なお、この監視割込みプログラムER_INTは、ステップST8の処理によって、Iレジスタの値が、XXHからYYHに変更されたことによって実行される。 Next, a timer interrupt processing program that is started every 2 mS while interrupting the main processing of FIG. 5 will be described. First, the monitoring interrupt program ER_INT will be described with reference to FIG. Note that this monitoring interrupt program ER_INT is executed when the value of the I register is changed from XXH to YYH by the process of step ST8.
監視割込みプログラムER_INTでは、先ず、各レジスタの値がスタック領域に退避された後(ST21)、大当り用カウンタCTがインクリメントされて更新される(ST22)。具体的な処理内容は、図6(c)に示す通りであり、大当り用カウンタCTが0〜MAX−1の数値範囲内でインクリメントされる(ST61〜ST63)。そして、更新後の大当り用カウンタCTの値が、数値範囲内の一巡動作における初期値STに一致すれば、初期値変更カウンタBGNの値に再設定され、その後は、再設定された初期値STからの一巡動作を再開する(ST64〜ST65)。 In the monitoring interrupt program ER_INT, first, after the value of each register is saved in the stack area (ST21), the big hit counter CT is incremented and updated (ST22). The specific processing content is as shown in FIG. 6C, and the big hit counter CT is incremented within a numerical range of 0 to MAX-1 (ST61 to ST63). If the updated value of the big hit counter CT coincides with the initial value ST in a round operation within the numerical range, it is reset to the initial value change counter BGN, and thereafter, the reset initial value ST is reset. The one-round operation from is resumed (ST64 to ST65).
大当り用カウンタCTの更新処理(ST22)が終われば、次に、監視タイマ変数TMの値がチェックされ、もしTM≠0であれば、監視タイマ変数TMをデクリメントして処理を終える(ST24,ST28)。 When the big hit counter CT updating process (ST22) is finished, the value of the monitoring timer variable TM is checked next. If TM ≠ 0, the monitoring timer variable TM is decremented and the process is finished (ST24, ST28). ).
このようなタイマ割込み処理ER_INTを繰り返していると、やがて、監視タイマ変数TMはゼロとなる。先に説明した通り、監視タイマ変数TMは、大当り用カウンタCTが、その数値範囲(0〜MAX−1)を確実に一巡する時間に初期設定されている。したがって、監視タイマ変数TMがゼロとなった段階では、大当り用カウンタCTは、ステップST65の処理を経ており、十分ランダムな初期値BGNから開始される循環動作を実行している。 When such timer interrupt processing ER_INT is repeated, the monitoring timer variable TM eventually becomes zero. As described above, the monitoring timer variable TM is initially set to a time that the big hit counter CT makes a round of its numerical range (0 to MAX-1) with certainty. Therefore, at the stage where the monitoring timer variable TM becomes zero, the big hit counter CT has undergone the processing of step ST65 and is executing a cyclic operation starting from a sufficiently random initial value BGN.
したがって、監視タイマ変数TMがゼロになった後は、係員スイッチSW1,SE2のON/OFF状態を監視する処理に移行させる(ST25)。そして、ステップST25の判定結果がOK評価となれば、Iレジスタの値を本来の値XXHに設定し(ST26)、また、遊技球の発射動作を許可する(ST27)。 Therefore, after the monitoring timer variable TM becomes zero, the process proceeds to a process of monitoring the ON / OFF state of the staff switches SW1 and SE2 (ST25). If the determination result in step ST25 is OK, the value of the I register is set to the original value XXH (ST26), and the game ball launching operation is permitted (ST27).
その結果、その後のタイマ割込みINTでは、本来のタイマ割込み処理TIMER_INTが開始されて正常な遊技動作が開始される。このように、本実施例では、RAMがクリアされた場合には、少なくとも、大当りカウンタCTの値が数値範囲を一巡するまでは遊技動作が開始されない。しかし、通常は、遊技ホールの開店前にしかRAMがクリアされることはなく、しかも、遊技動作が禁止される時間は、2mS×MAX(通常は2×300mS程度)であるから、何ら問題は生じない。同様に、仮に、遊技ホールの営業時間中に、違法行為とは無関係に機器トラブルによってCPUがリセットされた場合でも、後述する事前許可スイッチSW1をON状態に設定しておいた場合には、動作禁止時間(2mS×MAX)が微小であるので、一般の遊技者に迷惑をかけることはない。 As a result, in the subsequent timer interrupt INT, the original timer interrupt processing TIMER_INT is started and normal game operation is started. As described above, in this embodiment, when the RAM is cleared, the gaming operation is not started at least until the value of the big hit counter CT goes through the numerical value range. However, the RAM is usually cleared only before the opening of the game hall, and the time during which the game operation is prohibited is 2 mS × MAX (usually about 2 × 300 mS), so there is no problem. Does not occur. Similarly, even if the CPU is reset due to a device trouble regardless of illegal activities during the game hall business hours, if the pre-permission switch SW1 described later is set to the ON state, Since the prohibition time (2 mS × MAX) is very small, it does not bother ordinary players.
ステップST25の処理で判定される係員スイッチの構成は、適宜に決定されるが、この実施例では、事前許可スイッチSW1と個別許可スイッチSW2とを設けている。事前許可スイッチSW1は、係員による個別操作を省略するためのスイッチであり、工場出荷段階の初期状態の遊技機ではON状態に設定されている。 The configuration of the clerk switch determined in the process of step ST25 is appropriately determined. In this embodiment, a prior permission switch SW1 and an individual permission switch SW2 are provided. The prior permission switch SW1 is a switch for omitting individual operations by the staff, and is set to the ON state in the gaming machine in the initial state at the factory shipment stage.
図6(b)に示す通り、事前許可スイッチSW1がON状態であれば、個別許可スイッチSW2のON/OFF状態に拘わらず、ステップST25の判定はOKと評価される。これは、例え、不正にRAMがクリアされたとしても、(a)ステップST25の処理が実行されるタイミングは、大当り用カウンタCTが一巡した後であること、(b)したがって、その後の不正遊技は不可能であることから、必ずしも、係員を現場に急行させる必要はないからである。 As shown in FIG. 6B, if the prior permission switch SW1 is in the ON state, the determination in step ST25 is evaluated as OK regardless of the ON / OFF state of the individual permission switch SW2. This is because, even if the RAM is illegally cleared, (a) the timing at which the process of step ST25 is executed is after the round-robin counter CT has completed a cycle, and (b) the subsequent illegal game Because it is impossible, it is not always necessary to dispatch the staff to the scene.
但し、そのような場合でも係員を現場に急行させることによる不正遊技者への威嚇は有効である。そこで、威嚇効果を重視する遊技ホールでは、事前許可スイッチSW1をOFF状態に設定しておけば良く、この場合には、係員による個別許可スイッチSW2のON操作を経ない限り、ステップST25の判定がOKと評価されない。したがって、このような実施態様を採る場合には、RAMクリア処理後に、ホールコンピュータに「RAMクリア処理が実行されたこと」を報知する処理を設ければ良い。また、これに代えて、或いは、これに加えて、液晶制御基板に対して制御コマンドを送信して(ST8)、例えば、「遊技機が初期状態にリセットされました。至急、係員にご連絡ください。」のような表示を行う。 However, even in such a case, threats to an unauthorized player by sending an attendant to the scene are effective. Therefore, in a gaming hall where importance is placed on the threatening effect, it is only necessary to set the prior permission switch SW1 to the OFF state. In this case, the determination in step ST25 is performed unless the individual permission switch SW2 is turned on. Not evaluated as OK. Therefore, in the case of adopting such an embodiment, a process for notifying the hall computer that “RAM clear process has been executed” may be provided after the RAM clear process. Alternatively, or in addition to this, a control command is sent to the liquid crystal control board (ST8). For example, “The gaming machine has been reset to the initial state. Please display ".
このような遊技機の動作を選択した遊技ホールでは、単なる機器トラブルによってCPUがリセットされた場合にも、一般の遊技者の遊技開始を待たせることになるが、違法行為とは無関係にウォッチドッグタイマが起動することは極めて稀であるので、事実上、何も問題は生じない。 In game halls where the operation of such a gaming machine is selected, even if the CPU is reset due to a mere equipment trouble, it will cause a general player to wait for the game to start. Since it is extremely rare for the timer to start, virtually no problem arises.
以上の動作を確認すると、監視割込み処理ER_INTでは、大当り用カウンタCTが更新されるだけであり、大当り抽選処理が実行されないので、不正遊技者の目論見が成功することはない。なお、初期値変更カウンタBGNは、システムリセット処理における無限ループ処理において、繰り返し更新されるので(ST10)、十分ランダムな値となり、この値を一巡後の初期値とする大当りカウンタCTについて、大当りタイミングを知ることはできない。 When the above operation is confirmed, in the monitoring interrupt process ER_INT, only the big hit counter CT is updated, and the big hit lottery process is not executed. Therefore, the prospect of the illegal player will not succeed. The initial value change counter BGN is repeatedly updated in the infinite loop process in the system reset process (ST10), and thus becomes a sufficiently random value. I can't know.
続いて、図7に示す本来のタイマ割込みTIMER_INTについて説明する。ステップST26の処理によってIレジスタが書き換えられた後に、タイマ割込みが生じると、各レジスタの内容がスタック領域に退避された後(ST30)、最初に乱数作成処理が行なわれる(ST31)。乱数作成処理には、普通図柄処理ST39や特別図柄処理ST44における抽選動作で使用される、当り用カウンタRGや大当たり用カウンタCTの更新処理を含んでいる。そして、大当り用カウンタCTの更新処理は、図6(c)に示す通りであり、数値範囲を一巡する毎に、その後の循環動作の初期値STが、初期値変更カウンタBGNの値に基づいてランダムに設定される。 Next, the original timer interrupt TIMER_INT shown in FIG. 7 will be described. If a timer interrupt occurs after the I register is rewritten by the process of step ST26, the contents of each register are saved in the stack area (ST30), and then a random number generation process is performed first (ST31). The random number generation processing includes update processing of the winning counter RG and the big hit counter CT used in the lottery operation in the normal symbol processing ST39 and the special symbol processing ST44. The update process of the big hit counter CT is as shown in FIG. 6C. Every time the numerical value range is made, the initial value ST of the subsequent cyclic operation is based on the value of the initial value change counter BGN. Randomly set.
このような乱数作成処理(ST31)が終わると、各遊技動作の時間を管理しているタイマについて、タイマ減算処理が行なわれる(ST32)。ここで減算されるタイマは、主として、電動チューリップや大入賞口の開放時間やその他の遊技演出時間を管理するために使用される。また、このとき、ウォッチドッグタイマWDTにクリアパルスを供給して、CPUが強制的にリセットされることを防止する。 When such random number generation processing (ST31) ends, timer subtraction processing is performed for the timer that manages the time of each gaming operation (ST32). The timer to be subtracted here is mainly used for managing the opening time of the electric tulip and the special winning opening and other game effect times. At this time, a clear pulse is supplied to the watchdog timer WDT to prevent the CPU from being forcibly reset.
続いて、図柄始動口15や大入賞口16の入賞検出スイッチを含む各種スイッチ類のON/OFF信号が入力され、ワーク領域にON/OFF信号が記憶される(ST33)。そして、万一、不合理なON信号が検出されたら、不正入賞コマンドが送信される(ST34)。不正入賞コマンドが送信されるのは、例えば、特別遊技中でもないのに、大入賞口16の検出スイッチからON信号が得られたような場合である。
Subsequently, ON / OFF signals of various switches including the winning detection switch of the symbol start opening 15 and the big winning
次に、エラー管理処理が行われる(ST35)。エラー管理処理は、遊技球の補給が停止したり、遊技球が詰まっていないかなど、機器内部に異常が生じていないかの判定である。次に、払出制御基板向けの制御コマンドを作成した後(ST36)、上記の各処理で生成されている制御コマンドを該当するサブ制御基板に伝送する(ST37)。 Next, error management processing is performed (ST35). The error management process is a determination as to whether or not an abnormality has occurred inside the device, such as whether or not the supply of game balls has stopped or the game balls are clogged. Next, after creating a control command for the payout control board (ST36), the control command generated in each of the above processes is transmitted to the corresponding sub-control board (ST37).
次に、現在が当り中の動作モードでないことを条件に、普通図柄処理を行う(ST39)。普通図柄処理とは、電動チューリップなど、普通電動役物を作動させるか否かの判定を意味する。具体的には、ステップST33のスイッチ入力結果によって遊技球がゲートを通過していると判定された場合に、乱数生成処理(ST31)で更新された当り用カウンタRGを、当り当選値と対比して行われる。そして、対比結果が当選状態であれば当り中の動作モードに変更する。また、当り中となれば、電動チューリップなど、普通電動役物の作動に向けた処理を行う(ST41)。 Next, normal symbol processing is performed on the condition that the current operation mode is not the hit mode (ST39). The normal symbol processing means determination as to whether or not to operate an ordinary electric accessory such as an electric tulip. Specifically, when it is determined that the game ball is passing the gate based on the switch input result in step ST33, the winning counter RG updated in the random number generation process (ST31) is compared with the winning winning value. Done. If the comparison result is a winning state, the operation mode is changed to the winning operation mode. Also, if it is hit, processing for the operation of the ordinary electric accessory such as an electric tulip is performed (ST41).
続いて、必要な制御コマンドを該当するサブ制御基板に伝送し(ST42)、現在が大当り中の動作モードでないことを条件に、特別図柄処理を行う(ST44)。特別図柄処理とは、大入賞口16など、特別電動役物を作動させるか否かの判定である。具体的には、ステップST33のスイッチ入力結果によって遊技球が図柄始動口を通過していると判定された場合に、乱数生成処理(ST31)で更新された大当り用カウンタCTを、大当り当選値Hitと対比して行われる。そして、対比結果が当選状態であれば大当り中の動作モードに変更する。また、大当り中となれば、大入賞口など第1種特別電動役物の作動に向けた処理を行う(ST46)。
Subsequently, necessary control commands are transmitted to the corresponding sub-control board (ST42), and special symbol processing is performed on the condition that the current operation mode is not a big hit (ST44). The special symbol process is a determination as to whether or not to operate a special electric accessory such as the
その後、上記の各処理で生成された制御コマンドを該当するサブ制御基板に伝送する。例えば、特別図柄処理(ST44)が実行された場合には、その抽選結果に係わらず、制御コマンドの伝送を契機として、液晶ディスプレイDISPでは図柄変動動作が開始されることになる。何れにしてもステップST47の処理が終われば、ステップST30の処理で退避しておいたレジスタを復帰させて(ST48)、割込み処理を終える。その結果、通常は、割込み処理ルーチンからメイン処理の無限ループ処理(図4のST7)に戻ることになる。 Thereafter, the control command generated in each of the above processes is transmitted to the corresponding sub control board. For example, when the special symbol process (ST44) is executed, regardless of the lottery result, the symbol variation operation is started in the liquid crystal display DISP when the control command is transmitted. In any case, when the process of step ST47 is finished, the register saved in the process of step ST30 is restored (ST48), and the interrupt process is finished. As a result, the routine usually returns from the interrupt processing routine to the infinite loop processing (ST7 in FIG. 4) of the main processing.
図8(a)は、電源電圧が降下した際に生じるNMIの割込み処理プログラムの内容を示すフローチャートである。なお、停電などの場合に限らず、遊技ホールの営業終了時であって、交流電源を遮断した場合にも、このNMI割込み処理が起動される。 FIG. 8A is a flowchart showing the contents of an NMI interrupt processing program that occurs when the power supply voltage drops. Note that this NMI interrupt processing is started not only in the case of a power failure or the like, but also at the end of business operation of the game hall and when the AC power supply is shut off.
NMI割込み処理では、先ず、各レジスタ(AF,I,BC,DE,HL)の内容を内蔵RAMのスタック領域に退避する(ST50)。具体的には、図8(c)のPUSH命令を順番に実行するが、LD A,Iの命令実行によって、割込みベクタレジスタIがAレジスタ(アキュムレータ)にロードされると、これに対応して、P/V(パリティ/オーバフローフラグ)には、Z80CPUの割込み許可フリップフロップの値がセットされる。したがって、二度目のPUSH AF命令の実行によって、スタック領域には、Iレジスタと、許可フリップフロップの値がコピーされたFレジスタ(P/Vフラグ)とが保存されることになる。 In the NMI interrupt processing, first, the contents of each register (AF, I, BC, DE, HL) are saved in the stack area of the built-in RAM (ST50). Specifically, the PUSH instructions in FIG. 8 (c) are executed in order. When the interrupt vector register I is loaded into the A register (accumulator) by executing the instructions of the LDA and I, correspondingly, , P / V (parity / overflow flag) is set to the value of the Z80 CPU interrupt permission flip-flop. Therefore, by executing the PUSH AF instruction for the second time, the I register and the F register (P / V flag) in which the value of the permission flip-flop is copied are stored in the stack area.
このようにして、一群のPUSH命令の実行が終われば、次に、その時のスタックポインタSPの値を、RAMのSP記憶エリアに保存する(ST51)。 When the execution of a group of PUSH instructions is completed in this way, the value of the stack pointer SP at that time is then stored in the SP storage area of the RAM (ST51).
続いて、現在、賞球を払出し中の場合もあるので、賞球計数スイッチの状態を検出して記憶する(ST52)。なお、所定時間待機するのは(ST53)、払出し中の賞球が移動する時間を考慮したものである。 Subsequently, since there is a case where a prize ball is currently being paid out, the state of the prize ball counting switch is detected and stored (ST52). Note that waiting for a predetermined time (ST53) takes into account the time during which the prize ball being paid out moves.
所定時間の経過が確認されたら、次に、バックアップフラグBFLの値を判定する(ST54)。先に説明した通り、バックアップフラグBFLは、メイン処理のRAMクリア処理(ST7)か、フラグクリア処理(ST13)においてゼロにクリアされる。したがって、前記何れかの処理を経由して、正常に遊技機が起動した後であれば、バックアップフラグBFLはゼロの筈である。 If the passage of the predetermined time is confirmed, the value of the backup flag BFL is next determined (ST54). As described above, the backup flag BFL is cleared to zero in the RAM clear process (ST7) of the main process or the flag clear process (ST13). Therefore, the backup flag BFL should be zero after the gaming machine is normally started through any of the above processes.
一方、バックアップフラグBFLがゼロでない場合は、ステップST56で設定されたフラグ値5AHが、そのまま維持されていることを意味する。このような事態は、メイン処理を開始した後、RAMクリア処理(ST7)か、フラグクリア処理(ST13)の実行前に、電源が遮断状態となると発生する。そこで、本実施例では、バックアップフラグBFLがゼロでない異常時には、ステップST55のチェックサム演算をスキップさせている。 On the other hand, when the backup flag BFL is not zero, it means that the flag value 5AH set in step ST56 is maintained as it is. Such a situation occurs when the power is turned off after starting the main process and before executing the RAM clear process (ST7) or the flag clear process (ST13). Therefore, in this embodiment, when the backup flag BFL is not zero, the checksum calculation in step ST55 is skipped.
但し、通常の場合には、バックアップフラグBFL=0であるから、メイン処理のステップST5と同様のチェックサム演算を実行する(ST55)。具体的には、内蔵RAMのワーク領域(図8(c)参照)に対して、連続して8ビット加算を実行し、その加算結果をチェックサム値としてSUM番地に記憶する。8ビット演算の対象となる領域は広い方が好ましいので、ここでは、SUM番地とBFL番地(バックアップフラグBFL)とを除くRAMの全領域としている。 However, in the normal case, since the backup flag BFL = 0, the same checksum calculation as in step ST5 of the main process is executed (ST55). Specifically, 8-bit addition is continuously performed on the work area of the internal RAM (see FIG. 8C), and the addition result is stored as a checksum value at the SUM address. Since it is preferable that the area to be subjected to 8-bit operation is wide, the entire area of the RAM excluding the SUM address and the BFL address (backup flag BFL) is used here.
その後、BFL番地にフラグ値5AHを記憶した後(ST56)、RAMのアクセスを禁止して電源電圧が降下してCPUが非動作状態になるのを待つ(ST57)。その後、CPUは非動作状態となるが、RAMにはバックアップ電源BUが供給されているので、バックアップされたデータがそのまま保存され続ける。つまり、電源電圧が完全に遮断された後もRAMの内容は現状のまま維持される。 Thereafter, after storing the flag value 5AH at the address BFL (ST56), the RAM access is prohibited, and the CPU waits for the power supply voltage to drop and the CPU to become inoperative (ST57). After that, the CPU is in an inoperative state, but since the backup power BU is supplied to the RAM, the backed up data continues to be stored as it is. That is, the contents of the RAM are maintained as they are even after the power supply voltage is completely cut off.
以上、本発明の実施例を具体的に説明したが、具体的な記載内容は何ら本発明を限定するものではなく、各種の改変が可能である。例えば、実施例では、CPUのIレジスタの値を変化させて割込みベクタを変更したが、これに変えてCTC部が出力する割込みベクタを変化させたのでも良い。また、実施例では割込みモード2を使用したが、割込みモード1を使用したのでも良い。この場合には、割込み処理ルーチンの先頭番地は固定であるが、例えば、割込みルーチンの最初に、監視タイマ変数TMの値をチェックすることによって、図6(a)か、図7の何れかの処理を開始するべきか判定したのでも良い。
Although the embodiments of the present invention have been specifically described above, the specific description content is not intended to limit the present invention, and various modifications can be made. For example, in the embodiment, the interrupt vector is changed by changing the value of the I register of the CPU, but the interrupt vector output from the CTC unit may be changed instead. Further, although the interrupt
また、実施例では係員スイッチを設けたが、これに代えて、係員が所定の操作をすることを遊技動作の開始条件としても良い。係員による操作としては、テンキーによる暗号数値の入力であっても良い。また、チャンスボタン11やRAMクリアスイッチなどの複数のスイッチを所定の順番で操作することを遊技動作開始の条件としても良い。 In the embodiment, the clerk switch is provided. However, instead of this, the clerk may perform a predetermined operation as a start condition of the game operation. The operation by the clerk may be input of a cryptographic value using a numeric keypad. In addition, a plurality of switches such as the chance button 11 and the RAM clear switch may be operated in a predetermined order as a condition for starting the game operation.
また、実施例ではRAMクリア処理後は遊技球の発射を禁止したが、必ずしも、遊技球の発射を禁止する必要はない。遊技球の発射を禁止しない場合には、何れかの入賞口に遊技球が入賞した場合にステップST26のOK評価とすることができる。何故なら、大当りカウンタCTが一巡するまでに、遊技球が入賞する可能性は事実上ゼロだからである。そして、このような実施態様を採れば、遊技者が遊技動作の開始を待つことが全くない利点がある。なお、遊技球が入賞口に入賞したことは、専用の検出フラグFGに記憶され、ステップST25〜28の後の本来のタイマ割込みTIMER_INTにおいて、専用の検出フラグFGに基づいて、賞球の払出などの動作が支障なく実行される。 Further, in the embodiment, after the RAM clear process, the launch of the game ball is prohibited, but it is not always necessary to prohibit the launch of the game ball. In the case of not prohibiting the launch of the game ball, when the game ball wins at any of the winning openings, the OK evaluation of step ST26 can be made. This is because there is virtually no possibility that a game ball will win before the big hit counter CT is completed. And if such an embodiment is taken, there exists an advantage which a player does not wait for the start of game operation | movement at all. The fact that the game ball has won the winning opening is stored in a dedicated detection flag FG, and in the original timer interrupt TIMER_INT after steps ST25 to 28, the winning ball is paid out based on the dedicated detection flag FG. Is executed without any problem.
BGN 第1カウンタ
CT 第2カウンタ
BGN 1st counter CT 2nd counter
Claims (8)
CPUがリセットされると起動されるメイン処理と、割込み信号に基づき所定時間毎に繰り返し起動される割込み処理と、を有して遊技動作が制御され、
抽選処理を含んだ定常割込み処理か、抽選処理を含まない監視割込み処理かの一方が、前記割込み信号によって選択的に起動されるよう構成される一方、CPUがリセットされると、所定レジスタが第1値に設定されて定常割込み処理が起動可能に初期設定され、
メイン処理は、
バックアップ電源によって電源遮断後も維持されるRAMの記憶内容に正当性が認められ、且つ、RAMの記憶内容の消去を指示する消去スイッチ操作がないことを条件に、前記所定レジスタが第1値に設定された状態で、CPUリセット前の遊技動作を再開する再開処理と、
RAMの記憶内容に正当性が認められないか、RAMの記憶内容の消去を指示する消去スイッチ操作があると、RAMの記憶内容を消去すると共に、監視割込み処理が起動可能に、前記所定レジスタを第1値から第2値に変更設定するクリア処理と、
クリア処理または再開処理を終えた後に第1カウンタの値を無限ループ状に繰り返し更新する更新処理と、を含んで構成され、
クリア処理が実行された後は、前記所定レジスタが第2値であることに基づき、前記割込み信号によって監視割込み処理が繰り返し起動され、その後、所定の禁止時間が経過すると、監視割込み処理において、前記所定レジスタが第1値に戻されることで、定常割込み処理が繰り返し起動されるよう構成され、
監視割込み処理において、第2カウンタの値が繰り返し更新された後、前記禁止時間後に起動される定常割込み処理において、引き続き第2カウンタの値が繰り返し更新され、第2カウンタから生成される乱数抽選値に基づいて抽選処理が実行されるよう構成され、
前記禁止時間は、第2カウンタが所定の数値範囲を一巡又は複数回巡回して、その後の巡回動作の初期値が、第1カウンタの値に基づいて変更されるまでの時間より長く設定されている遊技機。 A second counter that circulates a predetermined numerical range to generate a random number lottery value and a first counter that defines an initial value of the cyclic operation of the second counter are provided, resulting from the player's operation or the operation of the game medium In a lottery process, a gaming machine that determines whether or not to generate a profit state advantageous to a player based on a random number lottery value,
The game operation is controlled by having a main process activated when the CPU is reset and an interrupt process activated repeatedly every predetermined time based on an interrupt signal.
Steady interrupt processing or containing lottery process, one or monitoring interrupt processing without the lottery process, while that will be configured to be selectively activated by the interrupt signal, the CPU is reset, the predetermined register is first It is set to 1 and initialized so that steady interrupt processing can be started.
The main process is
The predetermined register is set to the first value on the condition that the stored contents of the RAM maintained after the power supply is shut off by the backup power supply is recognized and there is no erase switch operation for instructing to erase the stored contents of the RAM. In the set state, a restart process for restarting the game operation before the CPU reset,
If the stored contents of the RAM are not validated or if there is an erase switch operation for instructing to erase the stored contents of the RAM, the stored contents of the RAM are erased and the monitoring interrupt processing can be started. Clear processing to change and set the first value to the second value ;
An update process that repeatedly updates the value of the first counter in an infinite loop after finishing the clear process or the restart process,
After the clearing process is performed, based on said predetermined register is a second value, the monitored interrupt process repeatedly activated by an interrupt signal, then the predetermined inhibition time elapses, the monitoring interrupt processing, the By returning the predetermined register to the first value, the steady interrupt process is configured to be repeatedly activated,
In the monitoring interrupt process, after the value of the second counter is repeatedly updated, the value of the second counter is continuously updated in the steady interrupt process started after the prohibition time , and the random number lottery value generated from the second counter Based on the lottery process,
The prohibition time is set longer than the time until the initial value of the subsequent cyclic operation is changed based on the value of the first counter after the second counter makes a round of a predetermined numerical range or a plurality of rounds. A game machine.
事前許可スイッチが予めON状態に設定されている場合には、係員による個別許可スイッチの操作の有無に拘らず、前記所定レジスタが第1値に戻されるよう構成された請求項1又は2に記載の遊技機。 While arranging the pre-permission switch and the individual permission switch,
If the prior permission switch is set in advance ON state, regardless of the presence or absence of the operation of the individual grant switch valet, the predetermined register according to claim 1 or 2 configured to be returned to the first value Game machines.
事前許可スイッチを予めOFF状態に設定しておくことで、係員による個別許可スイッチの操作を必須に構成した請求項4に記載の遊技機。 A pre-authorization switch and an individual permission switch are arranged,
The gaming machine according to claim 4, wherein an operation of the individual permission switch by an attendant is indispensable by setting the prior permission switch in an OFF state in advance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006299361A JP4764314B2 (en) | 2006-11-02 | 2006-11-02 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006299361A JP4764314B2 (en) | 2006-11-02 | 2006-11-02 | Game machine |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010144709A Division JP4764517B2 (en) | 2010-06-25 | 2010-06-25 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008113819A JP2008113819A (en) | 2008-05-22 |
JP4764314B2 true JP4764314B2 (en) | 2011-08-31 |
Family
ID=39500293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006299361A Expired - Fee Related JP4764314B2 (en) | 2006-11-02 | 2006-11-02 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4764314B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003033532A (en) * | 2001-07-23 | 2003-02-04 | Toyomaru Industry Co Ltd | Game machine |
JP4112865B2 (en) * | 2002-01-11 | 2008-07-02 | 株式会社ニューギン | Game machine |
JP3741661B2 (en) * | 2002-03-13 | 2006-02-01 | マルホン工業株式会社 | Game machine, computer program and recording medium |
JP2004073485A (en) * | 2002-08-19 | 2004-03-11 | Fuji Shoji:Kk | Game machine |
JP4403747B2 (en) * | 2003-07-25 | 2010-01-27 | 株式会社三洋物産 | Game machine |
JP4691907B2 (en) * | 2004-06-04 | 2011-06-01 | 株式会社三洋物産 | Game machine |
JP4024235B2 (en) * | 2004-07-20 | 2007-12-19 | 株式会社藤商事 | Game machine |
-
2006
- 2006-11-02 JP JP2006299361A patent/JP4764314B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008113819A (en) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4764442B2 (en) | Game machine | |
JP4712649B2 (en) | Game machine | |
JP2003245458A (en) | Game machine | |
JP3941931B2 (en) | Game machine | |
JP4587997B2 (en) | Game machine | |
JP5851125B2 (en) | Game machine | |
JP5231603B2 (en) | Game machine | |
JP4712650B2 (en) | Game machine | |
JP4588054B2 (en) | Game machine | |
JP4414971B2 (en) | Game machine | |
JP4764314B2 (en) | Game machine | |
JP4764517B2 (en) | Game machine | |
JP4024235B2 (en) | Game machine | |
JP5661906B2 (en) | Game machine | |
JP3612053B2 (en) | Game machine | |
JP4904411B2 (en) | Game machine | |
JP4990311B2 (en) | Game machine | |
JP4024233B2 (en) | Game machine | |
JP5074566B2 (en) | Game machine | |
JP4904428B2 (en) | Game machine | |
JP5395222B2 (en) | Game machine | |
JP4056501B2 (en) | Abnormal reset judgment method for gaming machines | |
JP5341215B2 (en) | Game machine | |
JP4024234B2 (en) | Game machine | |
JP4688960B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110317 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4764314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |