JP4763799B2 - バーストモード光受信器におけるデジタル自動利得制御装置および方法 - Google Patents

Description

本発明はデジタル光通信の受動型光ネットワークシステムの受信器に関するもので、特に、バーストモードの伝送が行われる受動型光ネットワークシステムのバーストモード光受信器におけるデジタル自動利得制御のための装置及び方法に関する。

最近、高速マルチメディア信号伝送のための高速パケット信号を使用する時分割多元接続方式（ＴＤＭＡ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）が活発に研究されている。高速パケットサービスのための技術の一つは、多様なマルチメディアコンテンツを効率的に提供するための光加入者ネットワークである。そのような光加入者ネットワークは、受動型光ネットワーク（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ：ＰＯＮ）技術を使用する。

上記ＰＯＮ技術においては、単一の光回線端末（Ｏｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｌ：ＯＬＴ）と多数の光回線終端装置（Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔｓ：ＯＮＵ）が点対点（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔ：ＰＴＰ）方式で構成される。ＰＯＮ技術は、プロトコル方式によってＡＰＯＮ（またはＢＰＯＮ）、ＥＰＯＮ、ＧＰＯＮに分類される。ＡＰＯＮ（ＡＴＭ−ＰＯＮ）技術はＡＴＭプロトコルベースである。ＥＰＯＮ（Ｅｔｈｅｒｎｅｔ（登録商標）−ＰＯＮ）技術は、廉価なイーサネット（登録商標）を介して最大１Ｇｂｐｓのアップリンク／ダウンリンク帯域を提供し、可変長イーサネット（登録商標）フレームを通じてインターネットプロトコル（ＩＰ）サービスを効率的に提供する。ギガビット−ＰＯＮ（ＧＰＯＮ）は、新たに定義されたＧＥＭ（ＧＰＯＮ ｅｎ−ｃａｐｓｕｌａｔｉｏｎ Ｍｅｔｈｏｄ）フレーム構造を利用して可変長ＩＰサービス及びＴＤＭサービスを効率的に伝送する。加えて、ＧＰＯＮは、ＡＴＭプロトコルをいかなる別途のオーバーヘッドも用いずに伝送する。

加入者のコストを減らすため、ＰＯＮシステムの中央局は、多数の加入者からのパケット信号の受信に単一の光受信器を使用する。したがって、受信したパケット信号は、それぞれ異なる大きさと位相を持つことになる。これらの信号はバースト信号と呼ばれる。バースト信号は、バーストモード受信器を使用して受信する。

従来のＰＴＰ方式の光通信システムでは、線形チャネルの出力を決定回路にアナログ（ＡＣ）カップリングして決定閾値電圧を定数で固定した。光受信器を使用してバーストデータを受信するためには、遊休時間（ｉｄｌｅ ｔｉｍｅ）をパケットの間で増加させなければならない。遊休時間は、緩衝時間（ｇｕａｒｄ ｔｉｍｅ）とプリアンブル時間（ｐｒｅａｍｂｌｅ ｔｉｍｅ）の合計である。しかし、遊休時間が増加すると、パケットの伝送効率は減少する。遊休時間を減少させるためカップリングコンデンサの容量を減らすと、出力データを符号化／復号化する他の装置が必要となる。近年では、多数の様々な入力信号を短い遊休時間に処理することができ、広いダイナミックレンジを持つバーストモード受信器が開発されている。

ＡＰＯＮ及びＧＰＯＮ標準によると、バーストモード受信器は上位のネットワーク層から提供される外部リセット信号を有する。しかしながら、ＥＰＯＮ標準によると、バーストモード受信器は外部リセット信号を有しない。また、バーストモード受信器の自動利得制御器（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌｌｅｒ：ＡＧＣ）は、入力レベルに応じてトランスインピーダンス増幅器（ＴＩＡ）の利得を連続制御するようフィードバックループを形成する。したがって、ＴＩＡの周波数応答は過程の変化（ｐｒｏｃｅｓｓ ｖａｒｉａｔｉｏｎ）に高い感度を有するフィードバックループの特性に影響を受ける。ＴＩＡの周波数応答は、全動作範囲で緩くなく平坦であり、ＴＩＡ出力に不十分な波形を起こす。外部リセット信号を使用するバーストベースのＡＧＣを有するバーストモード受信器は、ＥＰＯＮシステムがリセットを提供しないためＥＰＯＮ標準に適していない。

したがって、ＰＯＮシステムは、短い緩衝時間に高いダイナミックレンジを得るために受信器内部でリセット信号を発生する必要があった。しかし、従来のバーストベースのＡＧＣとバーストモード受信器は、内部リセット信号を持つと大きなチップサイズを有すことから、内部ＴＯ−ｃａｎアセンブリとして適用するのに適していない。

本発明の実施形態は、ＰＯＮシステムのバーストモード受信器においてバースト後の選択的な内部リセットの発生と関連するＴＩＡのデジタルＡＧＣの装置及び方法を提供することを目的とする。

本発明の一態様は、光検出器と、当該光検出器の出力電流信号を電圧信号に変換するトランスインピーダンス増幅器とを有するバーストモード光受信器におけるデジタル自動利得制御方法であって、バーストが開始すると出力された当該電圧信号のボトム保持レベルを検出するステップと、当該トランスインピーダンス増幅器の出力信号に応じて発生した基準電圧を利用してリセット信号を発生するステップと、当該検出されたボトム保持レベルを入力信号と比較するステップと、当該比較結果によって自動利得制御信号を発生して当該トランスインピーダンス増幅器の利得を制御するステップとを含むことを特徴とする。

本発明の別の態様は、光検出器と、当該光検出器の出力電流信号を電圧信号に変換するトランスインピーダンス増幅器とを有するバーストモード光受信器におけるデジタル自動利得制御装置であって、バーストが開始すると出力された当該電圧信号のボトム保持レベルを検出し、当該検出されたボトム保持レベルに応じて少なくとも一つの自動利得制御信号を発生して当該トランスインピーダンス増幅器の利得を制御し、当該トランスインピーダンス増幅器の出力信号に応じて発生した基準電圧を利用してリセット信号を発生する自動利得制御部と、当該検出されたボトム保持レベルと入力電圧を比較し、当該自動利得制御部でリセット信号の発生が可能であるときを知らせる第１比較信号を発生し、当該基準電圧を利用して当該リセット信号を発生するのを可能にする第２比較信号を発生し、当該検出されたボトム保持レベルと入力電圧を比較して当該自動利得制御部で当該自動利得制御信号を発生するのを可能にする第３比較信号を出力する比較部と、当該比較部に当該基準電圧を発生する基準電圧発生部とを含むことを特徴とする。

本発明によれば、リセット信号は光受信器内部で選択的に発生するので、シンプルなリセット信号発生部を小型チップに統合することができ、速やかな応答を維持し続けながらも入力信号のダイナミックレンジとｌｏｕｄ／ｓｏｆｔ比を拡張することができる。ＴＩＡと光検出器を小さいハウジングに組み立て得るため、ＴＩＡの感度を向上させることができる。

以下、本発明の好ましい実施形態を添付の図面を参照しつつ詳しく説明する。まず、各図面を通して、同様の構成要素については同じ参照符号を使用している。また、以下の説明において、周知の機能或いは構成に対する詳細な説明は、不必要な詳細で本発明を覆い隠すので、その詳しい説明を省略する。

以下、デジタル光通信技術に適用されるＰＯＮシステムの例として、ＥＰＯＮシステムを説明する。

図１は、本発明の実施形態によるＰＯＮシステムの構成を示している。

図１を参照すると、ＰＯＮシステムは、光回線端末（ＯＬＴ）１１と光回線終端装置（ＯＮＵ）１２とを含む。ＯＬＴ１１は、ＰＯＮシステムを他のシステム、例えば、ＩＰ網、放送網、ＴＤＭ網に接続する。ＯＮＵ１２は、光加入者網の加入者側終端に位置し、加入者端末１３、例えばＳＴＢ、ＰＣなどに接続される。ＯＬＴ１１とＯＮＵ１２はシステムの両端に位置し、通信チャネルのセキュリティのためにキーを分配して備える。

ＰＯＮシステムは、単一の光ファイバーを使用した点対多点（ｐｏｉｎｔ−ｔｏ−ｍｕｌｔｉｐｏｉｎｔ）の木構造（ｔｒｅｅ ｓｔｒｕｃｔｕｒｅ）における加入者端末に適用する。ＥＰＯＮシステムでは、光信号は、光の進行方向が上りなのか下りなのかによって光スターカプラ／スプリッタ（Ｏｐｔｉｃａｌ ｓｔａｒ ｃｏｕｐｌｅｒ／Ｓｐｌｉｔｔｅｒ）で分割される。分割された光信号は、複数の光ファイバーに乗せられたり、結合されて単一の光ファイバーを通って伝達される。このような例として、アップリンクによる信号伝送について説明する。

図２は、本発明の実施形態によるＰＯＮシステムでのアップリンクによる信号伝送を示している。

図２を参照すると、ＰＯＮシステムのアップリンク経路においてそれぞれのＯＮＵ１２は、動的または固定的にタイムスロットに割り当てられて信号を共通のＯＬＴ１１へ伝送する。ＯＬＴ１１に隣接するＯＮＵ１２ａはＯＬＴ１１から遠距離のＯＮＵ１２ｂ、...、１２ｎより高い信号を有することができる。ＯＮＵ１２から出力される光信号＃１，＃２、...、＃ｎは光スターカプラー１４で多重化されＯＬＴ１１へ伝送される。ラウド／ソフト比（ｌｏｕｄ／ｓｏｆｔ）が高いと、ＯＬＴ１１に置かれたバーストモード光受信器は各バーストが到達する前に初期状態にリセットされて、異なる振幅（大きさと位相）を持つバースト信号が処理されるようにする。ラウド／ソフト比は、大きさが最も大きいバーストの最大レベルと大きさが最も小さいバーストの最大レベルとの差を意味する。複数のＯＮＵ１２から伝送される光信号（パケット信号）はコストを減らすため一つの光受信器を使用して受信される。

異なる振幅を持つバースト信号が処理されるよう内部でリセット信号を発生し、デジタルＡＧＣが機能する光受信器（バーストモード受信器）について図面を参照しつつ詳しく説明する。

図３は、本発明の実施形態によるＰＯＮシステムにおける光受信器を示しており、図４は、本発明の実施形態による光受信器の内部回路構成を示している。

図３を参照すると、光受信器１００は、光検出器１０１と、トランスインピーダンス増幅器（ＴＩＡ）１０２と、自動利得制御部（ＡＧＣ）１１０と、基準電圧発生部１２０と、比較部１３０と、出力部１４０と、電圧入力部１５０とを含む。

図４を参照すると、ＴＩＡ１０２は光検出器１０１の出力電流を電圧に変換し増幅する。ＴＩＡ１０２は、ＡＧＣ１１０から帰還信号を受信する。抵抗ＲｍｉｄとキャパシタＣｍｉｄが、ＴＩＡ１０２の出力端子に接続される。抵抗ＲｍｉｄとキャパシタＣｍｉｄは、ＴＩＡ１０２の出力信号をトラッキングしてトラッキング電圧Ｖｍｉｄ＿ＲＣを発生する。トラッキング電圧Ｖｍｉｄ＿ＲＣは前置増幅器の出力スイングの略中間値である。この値はバースト以後徐々に増加してＴＩＡ１０２の出力を追っていく。

ＡＧＣ１１０は、帰還回路１１１、論理制御器１１２、ボトム保持（ｂｏｔｔｏｍ ｈｏｌｄｉｎｇ）回路１１３を含む。帰還回路１１１は、ＴＩＡ１０２の出力電圧をフィードバックする。論理制御器１１２は、ＴＩＡ１０２の利得を制御するためＡＧＣ信号を発生して帰還回路１１１を制御する。ボトム保持回路１１３は、ＴＩＡ１０２の出力スイング（ｏｕｔｐｕｔ ｓｗｉｎｇ）のボトムレベル（ｂｏｔｔｏｍ ｌｅｖｅｌ）を検出し保持する。

帰還回路１１１は、論理制御器１１２から出力される第１ＡＧＣ信号ＡＧＣ１に応答してスイッチング動作を行う第１トランジスタＭ１、第２ＡＧＣ信号ＡＧＣ２に応答してスイッチング動作を行う第２トランジスタＭ２、直列に接続された抵抗Ｒ１，Ｒ２，Ｒ３およびキャパシタＣ１を含む。直列に接続された抵抗Ｒ１，Ｒ２，Ｒ３は、第１及び第２トランジスタＭ１，Ｍ２と並列に接続される。キャパシタＣ１は、第２トランジスタＭ２と直列に接続され、抵抗Ｒ３と並列に接続されて、ＴＩＡ１０２の出力端と接続される。

論理制御器１１２は、比較部１３０の出力信号を受信して、ＴＩＡ１０２の利得を制御する第１および第２のＡＧＣ信号ＡＧＣ１、ＡＧＣ２を出力し、ボトム保持回路１１３にリセット信号を出力する。

ボトム保持回路１１３は、ＴＩＡ１０２の出力端と論理制御器１１２に接続され、帰還回路１１１とによって並列構造を形成する。

基準電圧発生部１２０は、ダミー 抵抗Ｒｄｕｍｍｙと並列に接続されたダミー増幅器１２１、分圧器１２３を含む。ダミー増幅器１２１の出力が分圧器１２３によりボトム保持回路１１３の出力に接続され、これによりＴＩＡ１０２の出力スイングの実質的な中間値および出力スイングより１／４だけ低い基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒを発生する。中間値は、出力部１４０の基準電圧として提供される。

分圧器１２３の抵抗Ｒ₄，Ｒ₅および２Ｒ₆は、ダミー増幅器１２１の出力端子に直列に接続される。ダミー増幅器１２１は、ＴＩＡ１０２の写しである。ダミー増幅器１２１は、いかなる入力信号にも接続されないため、ダミー増幅器１２１の出力電圧は、入力信号がないときのＴＩＡ１０２の出力電圧と同じである。ダミー増幅器１２１の出力電圧をＶｄａｒｋと呼ぶ。

抵抗Ｒ₅の両端は、出力部１４０と接続されて中間値を発生し、比較部１３０に接続されて基準電圧を提供する。抵抗２Ｒ₆は、出力部１４０に接続されたキャパシタＣ２と並列に接続される。

比較部１３０は、リセットイネーブル比較器１３１、ＡＧＣ比較器１３２、リセット比較器１３３を含む。

リセットイネーブル比較器１３１は、ボトム保持レベルを入力電圧Ｖｒｅｆ＿ｒｅｓｅｔと比較して論理制御器１１２にリセットイネーブル信号ＲＥＳＥＴ＿ＥＮＡＢＬＥを発生する。リセットイネーブル比較器１３１のマイナス（−）端はボトム保持回路１１３および分圧器１２３に接続され、プラス（＋）端は入力端子１５１に接続される。

ＡＧＣ比較器１３２は、ボトム保持レベルを入力電圧Ｖｒｅｆ＿ＡＧＣと比較して論理制御器１１２に比較された信号を出力する。ＡＧＣ比較器１３２のマイナス（−）端はボトム保持回路１１３に接続され、プラス（＋）端は入力端子１５２に接続される。

リセット比較器１３３は、トラッキング電圧Ｖｍｉｄ＿ＲＣと基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒとを比較する。リセット比較器１３３の出力信号は、トータルリセット信号である。

出力部１４０は、ＴＩＡ１０２の出力信号を受信する＋端子、分圧器１２３から中間値を受信する−端子、および２つの出力端子を有する差分増幅器のコンバータからなる。出力部１４０のコンバータは、ＴＩＡ増幅器１０２の出力信号を対称の差分信号に変換し、差分信号を増幅する。出力端子に与えられた入力信号が増幅され、入力信号の振幅が予め定められた値より大きく、入力信号のレベルが基準電圧入力端子に与えられた基準電圧に対して予め定められた範囲内にある場合に、制限された出力信号を発生する。

出力整合ブロックは、広帯域で５０Ｗ出力整合を提供するよう５０Ｗ負荷で構成される。ＴＩＡ１０２の出力は、直接またはカップリングキャパシタにより外部制限増幅器（図示せず）に接続される。

ＴＩＡの利得を制御し、光受信機でリセット信号を発生するための動作を以下で説明する。

再度図４を参照すると、光検出器１０１は光信号を検出し、検出した光信号を出力電流信号に変換する。電流信号はＴＩＡ１０２に入力されて電圧に変換され、そして増幅される。ボトム保持回路１１３は、ＴＩＡ１０２からの出力スイングのボトムレベルを検出し、検出したボトムレベルを保持する。ダミー増幅器がある１:１抵抗分圧器は、前置増幅器の出力スイングの実質的な中間値を検出する。また、ＴＩＡ１０２の出力信号は、出力部１４０に入力される。

出力部１４０の差分増幅器では、入力端子のうちの一つが電圧波形の中間で出力端子にバイアスされ、信号の差分を取り、それは非常に小さいオフセットで対称である。

論理制御器１１２は、バーストの前にローレベルの第１および第２のＡＧＣ信号 ＡＧＣ１、ＡＧＣ２を出力する。このときに、ＴＩＡ１０２は最大利得を持つ。バーストが開始すると、ボトム保持回路１１３は、ＴＩＡ１０２のボトム値を検出する。検出されたボトム値はバーストの出力レベルとなる。ＡＧＣ比較器１３２は、ボトム保持回路１１３からのバースト出力レベルを入力電圧Ｖｒｅｆ＿ＡＧＣと比較する。バースト出力レベルが入力電圧Ｖｒｅｆ＿ＡＧＣより低いと、ＡＧＣ比較器１３２はハイの信号を出力する。論理制御器１１２は、ハイレベルの第１ＡＧＣ信号ＡＧＣ１を出力し、帰還回路１１１を通してＴＩＡ１０２の利得を減らすようにする。

論理制御器１１２は、リセット比較器１３３からのトラッキング電圧Ｖｍｉｄ＿ＲＣと基準電圧Ｖｒｅｆ＿ｑｕａｔｅｒとの比較を通して出力された信号によってリセットパルスを発生してボトム保持回路１１３をリセットする。リセット動作中に、ボトム保持回路１１３は、ＡＧＣ比較器１３２の出力がローレベルになるようにボトム保持レベルを引き上げる。リセット動作の後、ボトム保持回路１１３は、新たなボトム保持レベルを検出し、検出したボトム保持レベルをＡＧＣ比較器１３２に出力する。ＡＧＣ比較器１３２は、ボトム保持レベルと入力電圧Ｖｒｅｆ＿ＡＧＣを比較する。新たなボトム保持レベルがＶｒｅｆ＿ＡＧＣより低い場合、ＡＧＣ比較器１３２は、再度ハイの信号を出力する。論理制御器１１２はハイレベルの第２ＡＧＣ信号ＡＧＣ２を出力するので、帰還回路１１１はＴＩＡ１０２の利得をさらに減らすこととなる。その後、論理制御器１１２は、リセットパルスを発生させる。同様の処理が、２を超えるレベルのＡＧＣに対して適用可能である。波形とタイミングが図５に示される。

図５を参照すると、光受信器の動作中、ボトム保持回路１１３は、低出力バーストのボトム保持レベルを検出できるよう、バーストの後にリセット信号により初期状態に設定される必要がある。したがって、高い出力バースト信号の後にのみリセット信号は必要となる。バーストが開始されると、リセットイネーブル比較器１３１は、検出されたボトム保持レベルと入力電圧Ｖｒｅｆ＿ｒｅｓｔを比較する。高い出力、即ちボトム保持レベルがＶｒｅｆ＿ｒｅｓｔより低い場合、リセットイネーブル比較器１３１は比較器出力をハイにセットしてバーストの後にリセットが発生できるようにする。

一方、バーストの後にはトラッキング電圧Ｖｍｉｄ＿ＲＣがＶｄａｒｋに上がり、ＴＩＡ１０２の出力スイングの１／４だけＶｄａｒｋより低い基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒを通過する。通過地点の後に、リセット比較器１３３の出力がハイに上るため、論理制御器１１２はボトム保持回路１１３のためのパルスを発生し、第１および第２ＡＧＣ信号ＡＧＣ１，ＡＧＣ２をローレベルにセットする。

ボトム保持回路１１３をリセットした後にはボトム保持レベルはＶｄａｒｋに近くなる。リセットイネーブル比較器１３１の比較結果であるリセットイネーブル信号は、ローになる。それゆえに、次のバーストが来るまでリセットは発生しない。即ち、バーストが低い出力であるためリセットイネーブル信号が出るほどボトム保持レベルが充分低くない場合、リセットは発生しない。したがって、連続した低い出力バーストの間では予め決められた量の残留オフセットが使用可能であるが、出力ブロックを飽和させないほど充分低い。飽和を防ぐための基準値の計算が必要である。

論理制御器１１２のＡＧＣ動作中にトータルリセット信号がハイレベルになることを避けるため、バーストが始まった後に充分長い時間リセットイネーブル信号ＲＥＳＥＴ＿ＥＮＡＢＬＥを遅延させる。

本発明によれば、低コストで高速動作が可能で、最大でＧｂｐｓのデータレートを得ることができる。また、本発明は、クロック及びデータ復旧回路の優れた動作を得ることができる。加えて、バーストモード光受信機は、内部ＴＯ−ｃａｎアセンブリに適した小さいＴＩＡチップサイズを有するため、ＰＩＮ−ＰＤ光検出器より高い感度を得ることができる。したがって、本発明は、商業的制限増幅器、ＡＣカップリングキャパシタ及び雑音免疫性の観点で対称差分出力信号を使用する小型バーストモード受信モジュールの製造に適している。

バーストモードＴＩＡにおいて多重レベルデジタルＡＧＣ動作が可能である。速やかな応答を維持し続けながらも入力信号のダイナミックレンジとｌｏｕｄ／ｓｏｆｔ比を拡張することができる。また、デジタルＡＧＣ技法は、ＴＩＡの周波数応答でＡＧＣループの効果を避けることができる。選択的なリセットの発生は、シンプルなリセット発生回路の小型チップへの統合を可能にする。したがって、ＴＩＡと光検出器を小さいハウジングに組み立てることができ、ＴＩＡの感度を向上させる。さらに、ＴＩＡチップ内部でのリセットの発生によって、従来の制限増幅器を有するＴＩＡチップを使用してバーストモード受信モジュールを製造することができる。

本発明の実施形態によるＰＯＮシステムの構造を示した図面である。 本発明の実施形態によるＰＯＮシステムでのアップリンク信号伝送を示した図面である。 本発明の実施形態によるＰＯＮシステムでの光受信器を示した図面である。 本発明の実施形態による光受信器の内部回路構成を示した図面である。 本発明の実施形態によるデジタル自動利得制御装置の信号タイミング波形を示した図面である。

Claims (13)

1. 光検出器と、前記光検出器の出力電流信号を電圧信号に変換するトランスインピーダンス増幅器とを有するバーストモード光受信器における前記トランスインピーダンス増幅器のデジタル自動利得制御のための方法であって、
   バーストが始まると前記出力された電圧信号のボトム保持レベルを検出するステップと、
   前記検出されたボトム保持レベルを入力信号Ｖｒｅｆ＿ＡＧＣと比較するステップと、
   前記比較結果に応じて自動利得制御信号を発生して前記トランスインピーダンス増幅器の利得を制御するステップと、
   前記トランスインピーダンス増幅器の出力信号に応じて発生した基準電圧Ｖｒｅｆ＿ｑｕａｔｅｒを利用してリセット信号を発生して、前記ボトム保持レベルを引き上げるステップと
   を含み、
   前記基準電圧Ｖｒｅｆ＿ｑｕａｔｅｒを利用してリセット信号を発生するステップは、
   前記トランスインピーダンス増幅器のトラッキング電圧を発生するステップと、
   抵抗分圧された電圧を介して前記ボトム保持レベルとダミー増幅器の出力レベルとの間の基準電圧を発生するステップと、
   前記基準電圧と前記トラッキング電圧とを比較してバーストの後にリセット信号を発生するステップと、
   を含む
   ことを特徴とする方法。
2. 前記リセット信号が発生した場合に新たなボトム保持レベルを検出するステップと、
   前記検出された新たなボトム保持レベルと前記入力信号Ｖｒｅｆ＿ＡＧＣとを比較するステップと、
   前記比較の結果に応じて別の自動利得制御信号を発生するように制御するステップと
   をさらに含み、
   前記比較の結果がローになるまで前記比較するステップ、前記トランスインピーダンス増幅器の利得を制御するステップおよび前記リセット信号を発生するステップを繰り返すことを特徴とする請求項１に記載のデジタル自動利得制御のための方法。
3. 前記トランスインピーダンス増幅器の利得を制御するステップは、前記検出されたボトム保持レベルが前記入力信号より低くハイの信号を出力する場合、ハイレベルの自動利得制御信号を一つ出力して少なくとも一つのスイッチを閉じ、前記トランスインピーダンス増幅器の前記利得を減らすことを特徴とする請求項１に記載のデジタル自動利得制御のための方法。
4. 前記自動利得制御信号の発生を制御するステップは、前記新たなボトム保持レベルが前記入力信号より低い場合、ハイレベルの前記自動利得制御信号をもう一つ出力してもう一つスイッチを閉じ、前記トランスインピーダンス増幅器の前記利得をさらに減らすことを特徴とする請求項３に記載のデジタル自動利得制御のための方法。
5. 前記リセット信号の発生の後、前記ボトム保持レベルを検出する回路がリセットされ、ローレベルのリセットイネーブル信号が発生した場合、次のバーストが来るまで前記リセット信号の発生を中断するステップをさらに含むことを特徴とする請求項１に記載のデジタル自動利得制御のための方法。
6. 前記基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒは、前記トランスインピーダンス増幅器の前記出力信号の中間値であって、前記中間値はＶｄａｒｋより１／４低いことを特徴とする請求項５に記載のデジタル自動利得制御のための方法。
7. 光検出器と、前記光検出器の出力電流信号を電圧信号に変換するトランスインピーダンス増幅器とを有するバーストモード光受信器における前記トランスインピーダンス増幅器のデジタル自動利得制御のための装置であって、
   バーストが始まると前記出力された電圧信号のボトム保持レベルを検出し、前記検出されたボトム保持レベルと入力信号Ｖｒｅｆ＿ＡＧＣとを比較して少なくとも一つの自動利得制御信号を発生して前記トランスインピーダンス増幅器の利得を制御し、前記トランスインピーダンス増幅器の出力信号に応じて発生した基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒを利用して前記ボトム保持レベルを調整するためのリセット信号を発生する自動利得制御部と、
   前記検出されたボトム保持レベルと入力電圧とを比較し、前記自動利得制御部で前記リセット信号の発生が可能であるか否かを知らせる第１比較信号を出力し、前記基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒを利用して前記リセット信号を発生するよう第２比較信号を出力し、前記検出されたボトム保持レベルと前記入力信号Ｖｒｅｆ＿ＡＧＣを比較して前記自動利得制御部で前記自動利得制御信号を発生するよう第３比較信号を出力する比較部と、
   前記比較部に前記基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒを発生する基準電圧発生部と
   を含み、
   前記基準電圧発生器は、前記トランスインピーダンス増幅器の前記出力信号に応じてトラッキング電圧Ｖｍｉｄ＿ＲＣを発生し、抵抗分圧された電圧を介して前記ボトム保持レベルとダミー増幅器の出力レベルとの間の基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒを発生させ、
   前記比較部は、前記バーストの後、前記基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒと前記トラッキング電圧Ｖｍｉｄ＿ＲＣとを比較して、前記リセット信号を発生するのを可能にする第２比較信号を出力する、
   ことを特徴とする装置。
8. 前記自動利得制御部は、
   前記トランスインピーダンス増幅器の前記出力信号を介して前記ボトム保持レベルを検出するボトム保持回路と、
   前記比較信号に応じて前記リセット信号および前記少なくとも一つの自動利得制御信号を発生する論理制御器と、
   前記少なくとも一つの自動利得制御信号を介して前記トランスインピーダンス増幅器の前記利得を制御する帰還回路と
   を含むことを特徴とする請求項７に記載のデジタル自動利得制御のための装置。
9. 前記論理制御器は、前記第１および第２比較信号がハイの場合、前記ボトム保持回路に前記リセット信号を発生することを特徴とする請求項８に記載のデジタル自動利得制御のための装置。
10. 前記論理制御器は、前記第３比較信号がハイの場合、ハイレベルの自動利得制御信号を１つ発生して少なくとも一つのスイッチを閉じ、前記トランスインピーダンス増幅器の前記利得を減らすことを特徴とする請求項８に記載のデジタル自動利得制御のための装置。
11. 前記論理制御器は、前記ボトム保持回路がリセットされた後に前記ボトム保持回路により検出された新たなボトム保持レベルに応じて比較された前記第３比較信号がハイの場合、ハイレベルの自動利得制御信号をもう一つ発生してもう一つスイッチを閉じ、前記トランスインピーダンス増幅器の前記利得をさらに減らすことを特徴とする請求項１０に記載のデジタル自動利得制御のための装置。
12. 前記論理制御器は、前記ボトム保持回路がリセットされた後に前記第１比較信号がローの場合、次のバーストが来るまで前記リセット信号の前記発生を中断することを特徴とする請求項８に記載のデジタル自動利得制御のための装置。
13. 前記基準電圧Ｖｒｅｆ＿ｑｕａｒｔｅｒは、前記トランスインピーダンス増幅器の前記出力信号の中間値であって、前記中間値はＶｄａｒｋより１／４低いことを特徴とする請求項８に記載のバーストモード光受信器におけるデジタル自動利得制御のための装置。

Images