KR20070058965A

KR20070058965A - 버스트 모드 광 수신기에서 디지털 자동이득제어 방법 및장치

Info

Publication number: KR20070058965A
Application number: KR1020060112887A
Authority: KR
Inventors: 강호영; 최현균; R 레; 권율; 김봉태; 이상국
Original assignee: 한국전자통신연구원; 한국정보통신대학교 산학협력단
Priority date: 2005-12-05
Filing date: 2006-11-15
Publication date: 2007-06-11
Also published as: WO2007066960A1; US20100014866A1; US8660439B2; JP2009518933A; JP4763799B2; KR100826882B1

Abstract

본 발명은, 버스트 전류 신호를 광 검출기로부터 차분 출력 전압 신호로 변환하는 버스트 모드 광통신용 트랜스 임피던스 증폭기를 제안한다. 트랜스 임피던스 증폭기는 다중 레벨 디지털 자동-이득-제어 메커니즘을 사용하여 진폭이 광범위하게 변하는 버스트 신화에 신속히 적응한다. 적응성 레벨 감지 기법을 사용함으로써, ADC를 사용하지 않고도 다중 레벨 디지털 AGC가 구현된다. 또한, 트랜스 임피던스 증폭기는 높은 출력 버스트 후에 스스로 리셋을 수행하는 선택적인 리셋 발생 기법을 사용하므로, 외부 리셋 신호 없이도 버스트 모드 연산이 가능하다. 이들 신규한 회로 기법에 따르면, 트랜스 임피던스 증폭기 칩 크기는 TO-can 내부에서 광검출기와 집적되기에 적합하며, 버스트 모드 능력을 가지면서 최상의 감도를 가질 수 있다.

수동 광 네트워크, 자동이득제어, 광 검출기, 버스트 모드 트랜스임피던스 증폭기, 더미 증폭기, 리셋 신호, 바닥 유지 레벨.

Description

버스트 모드 광 수신기에서 디지털 자동이득제어 방법 및 장치{DIGITAL AUTOMATIC GAIN CONTROLLER METHOD AND APPARATUS IN BUST MODE OPTICAL RECEIVER}

도 1은 본 발명의 실시예에 따른 수동형 광 네트워크(PON) 시스템의 구조를 도시한 도면,

도 2는 본 발명의 실시예에 따라 수동형 광 네트워크 시스템에서의 상향 링크에 따른 신호 전송을 보여주는 도면,

도 3은 본 발명의 실시예에 따른 수동형 광 네트워크 시스템에서의 광 수신기의 구조를 도시한 도면,

도 4는 본 발명의 실시예에 따른 광 수신기의 내부 회로 구조를 도시한 도면,

도 5는 본 발명의 실시예에 따라 디지털 자동이득제어 장치의 신호 타이밍 파형을 보여주는 도면.

본 발명은 디지털 광통신의 수동형 광 네트워크 시스템의 수신기에 관한 것으로서, 특히, 버스트 모드 전송이 수행되는 수동형 광 네트워크 시스템의 버스트 모드 광 수신기에서 디지털 자동이득제어를 위한 방법 및 장치에 관한 것이다.

최근, 고속 멀티미디어 신호 전송을 위한 고속 패킷 신호를 사용하는 시분할다중접속 방식(TDMA : Time Division Multiple Access)이 집중적으로 연구되고 있다. 이러한 고속 패킷 서비스를 위한 기술의 하나로, 다양한 멀티미디어 콘텐츠들을 효율적으로 제공하기 위한 광가입자망 기술로서, 수동형 광 네트워크(Passive Optical Network 이하, PON이라 칭함) 기술이 사용되고 있다.

상기 PON 기술은 하나의 광회선단말(OLT)과 다수의 광종단장치(ONU)가 점대다중점 방식으로 구성되며, 전송되는 프로토콜 방식에 따라 APON(또는 BPON), EPON, GPON으로 분류된다. APON(ATM-PON) 기술은 ATM 프로토콜 기반으로서, 저가의 이더넷 장비를 통해, 상ㆍ하향 최대 1Gbps의 전송대역을 제공하고, 가변 길이의 이더넷 프레임을 통해 인터넷 프로토콜(IP) 서비스를 효율적으로 제공하는 기술이다. GPON(Gigabit-PON)은 새롭게 정의된 GEM(GPON Encapsulation Method) 프레임 구조를 이용해 가변길이 IP 서비스 및 TDM 서비스를 효율적으로 전송하며, 또한 ATM 프로토콜을 별도의 오버헤드 없이 전송하는 기술이다.

이와 같은 상기 수동형 광 네트워크 시스템의 중앙국에서는 가입자 비용을 줄이기 위해 다수의 가입자에서 오는 패킷 신호를 하나의 광 수신기를 사용하여 수신한다. 따라서 수신한 패킷 신호의 크기와 위상은 모든 패킷에 따라 다르게 되는데, 이들 신호를 버스트 신호라고 한다. 이러한 버스트 신호는 버스트 모드 수신기 를 사용하여 수신한다.

종래의 점대점(PTP : Point-To-Point) 방식의 광통신 시스템에서는 선형 채널의 출력을 결정 회로에 아날로그(AC) 커플링하여 결정 임계 전압을 상수로 고정하였다. 그리고 광 수신기를 사용하여 버스트 데이터를 수신하기 위해서는 완충 시간(guard time)과 프리앰블 시간(preamble time)의 합계인 유휴 시간(idle time)을 패킷 사이에서 증가시켜야 한다. 하지만, 유휴 시간이 증가하면, 패킷의 전송 효율은 감소한다. 이러한 유휴 시간을 감소시키기 위해 커플링 콘덴서의 용량이 감소하면, 전송되는 데이터를 부호화/복호하는 다른 장치가 필요하게 된다. 따라서 최근에는 다양한 크기의 다수 입력 신호를 짧은 유휴 시간에 처리할 수 있고 넓은 동적 범위를 갖는 버스트 모드 수신기가 개발되고 있다.

상기 APON 및 GPON 표준에 따르면, 버스트 모드 수신기는 상위 네트워크 계층(higher network layer)에서 제공되는 외부 리셋 신호를 갖으나, EPON 표준에 따르면, 버스트 모드 수신기는 외부 리셋 신호를 갖지 않는다. 또한, 상기 버스트 모드 수신기의 연속 논리 제어기(Automatic Gain Controller 이하, AGC라 칭함)는 입력 레벨에 따라 트랜스임피던스 증폭기(Trance Impedance Amplifier 이하, TIA라 칭함)의 이득을 연속 제어하도록 피드백 루프를 형성한다. 따라서 TIA의 주파수 응답은 과정 변화(process variation)에 높은 감도를 갖는 피드백 루프의 특성에 영향을 받는다. 따라서 TIA의 주파수 응답은 전체 동작 범위에서 완만하지 않고 평탄하여, TIA 출력에 불량한 파형을 일으킨다. 때문에 외부 리셋 신호를 사용하는 버스트 기반의 AGC를 갖는 버스트 모드 수신기는 EPON 시스템이 리셋을 제공하지 않 으므로 EPON 표준에 적합하지 않다.

따라서 이러한 수동형 광 네트워크에서 짧은 완충 시간에 높은 동적 범위를 얻기 위해서는 수신기 내부에서 리셋 신호를 발생할 필요하게 되었다. 하지만, 종래의 버스트 기반의 AGC와 내부 발생 리셋 신호를 갖는 버스트 모드 수신기는 칩 크기가 크므로 내부 TO-can 어셈블리로 적용하기에 적합하지 않다는 문제점이 있다.

따라서 본 발명의 목적은 수동형 광 네트워크 시스템의 버스트 모드 수신기에서 버스트 후의 선택적 내부 리셋 발생과 연관된 트랜스임피던스 증폭기의 디지털화된 자동이득제어(AGC)를 위한 방법 및 장치를 제공함에 있다.

상기 이러한 본 발명의 목적을 달성하기 위한 방법은, 광 검출기와, 상기 광 검출기의 출력 전류 신호를 전압 신호로 변환하는 트랜스임피던스 증폭기를 갖는 버스트 모드 광 수신기에서 상기 트랜스임피던스 증폭기의 디지털 자동이득제어를 위한 방법으로서, 버스트가 시작되면 상기 출력된 전압 신호의 바닥 유지 레벨을 검출하는 과정과, 상기 트랜스 임피던스 증폭기의 출력 신호에 따라 발생된 기준 전압을 이용하여 리셋 신호를 발생하는 과정과, 상기 검출된 바닥 유지 레벨을 입력 신호와 비교하는 과정과, 상기 비교 결과에 따라 상기 자동이득제어 신호를 발 생하여 상기 트랜스임피던스 증폭기의 이득을 제어하는 과정을 포함하는 것을 특징으로 한다.

본 발명의 목적을 달성하기 위한 장치는, 광 검출기와, 상기 광 검출기의 출력 전류 신호를 전압 신호로 변환하는 트랜스임피던스 증폭기를 갖는 버스트 모드 광 수신기에서 상기 트랜스임피던스 증폭기의 디지털 자동이득제어를 위한 장치로서, 버스트가 시작되면 상기 출력된 전압 신호의 바닥 유지 레벨을 검출하고, 상기 검출된 바닥 유지 레벨에 따라 적어도 하나의 자동이득제어 신호를 발생하여 상기 트랜스임피던스 증폭기의 이득을 제어하고, 상기 트랜스임피던스 증폭기의 출력 신호에 따라 발생된 기준전압을 이용하여 리셋 신호를 발생하는 자동이득제어부와, 상기 검출된 바닥 유지 레벨과 입력 신호를 비교하여 상기 자동이득제어부에서 리셋 신호 발생 가능 여부를 알리는 제1 비교 신호를 출력하고, 상기 기준 전압을 이용하여 리셋 신호를 발생하도록 제2 비교 신호를 출력하고, 상기 검출된 바닥 유지 레벨과 입력 전압을 비교하여 상기 자동이득제어부에서 상기 자동이득제어 신호를 발생하도록 제3 비교 신호를 출력하는 비교부와, 상기 비교부로 상기 기준 전압을 발생하는 기준 전압 발생부를 포함하는 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 발명은 디지털 광통신 기술에 적용되는 수동형 광 네트워크 시스템 기술 중 이더넷 수동형 광 네트워크 시스템(EPON)을 예를 들어 적용하여 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 수동형 광 네트워크(PON) 시스템의 구조를 도시한 도면이다.

상기 도 1을 참조하면, 수동형 광 네트워크 시스템은 다른 시스템 예를 들어, IP망, 방송망(broadcasting network), TDM망과 연결시키는 광회선단말(Optical Line Terminal 이하, OLT라 칭함)(11)과, 광가입자망의 가입자측 종단에 위치하고 가입자 단말(13) 예를 들어 STB, PC 등에 연결되는 광종단장치(Optical Network Unit 이하, ONU라 칭함)(12)로 이루어진다. 상기 OLT(11)와 ONU(12)는 시스템의 양 끝에 위치하며, 통신 채널의 보안을 위해 키를 분배하여 구비한다.

그리고 수동형 광 네트워크 시스템은 전형적으로 하나의 광섬유를 사용하여 점대다중 트리 구조로 가입자 단까지 적용한다. 이러한 상기 이더넷 수동형 광 네트워크 시스템에서 전달되는 광 신호는 빛의 방향이 상향인가 하향인가에 따라서 광 스타 커플러(Optical star coupler/Splitter)에 의해 분할되어 여러 개의 광섬유에 실리거나, 결합되어 하나의 광섬유로 전달된다. 이러한 예로써, 상향 링크에 따른 신호 전송에 대해 설명하기로 한다.

도 2는 본 발명의 실시예에 따라 수동형 광 네트워크 시스템에서의 상향 링 크에 따른 신호 전송을 보여주는 도면이다.

상기 도 2를 참조하면, 상기 수동형 광 네트워크 시스템의 상향 링크 경로에서 각각의 ONU(12)는 동적 또는 고정적으로 타임 슬롯에 할당되어 신호를 공통 OLT(11)로 전송한다. 상기 OLT(11)에 인접한 ONU(12a)는 OLT(11)에서 원거리인 ONU(12b, ..., 12n)보다 높은 신호를 가질 수 있다. 이러한 각 ONU(12)에서 출력되는 광 신호들(#1, #2, ..., #n)은 광 스타 커플러(14)에서 다중화되어 상기 OLT(11)로 전송된다. 이때, 라우드/소프트 비(loud/soft)가 높으면, OLT(11)에 위치한 버스트 모드 광 수신기는 각 버스트가 도달하기 전에 초기화 상태로 리셋되어 서로 다른 진폭(크기와 위상)의 버스트 신호가 처리되도록 한다. 여기서 상기 라우드/소프트 비는 크기가 가장 큰 버스트의 최대 레벨과 크기가 가장 작은 버스트의 최대 레벨의 차를 말한다. 그리고 상기 다수의 ONU(12)에서 전송되는 광 신호(패킷 신호)들은 비용을 줄이기 위해 하나의 광 수신기를 사용하여 수신되게 된다.

이와 같이 서로 다른 진폭의 버스트 신호가 처리되도록 내부에서 리셋 신호를 발생하고, 디지털 자동이득제어를 하는 광 수신기(버스트 모드 수신기)에 대한 구조에 대해 도면을 참조하여 구체적으로 설명하기로 한다.

도 3은 본 발명의 실시예에 따른 수동형 광 네트워크 시스템에서의 광 수신기의 구조를 도시한 도면이고, 도 4는 본 발명의 실시예에 따른 광 수신기의 내부 회로 구조를 도시한 도면이다.

상기 도 3을 참조하면, 상기 광 수신기(100)는 광 검출기(101)와, 트랜스임피던스 증폭기(102)와, 자동이득제어부(110)와, 기준 전압 발생부(120)와, 비교 부(130)와, 출력부(140)와, 전압 입력부(150)로 구성된다.

상기 도 4를 참조하면, 상기 트랜스임피던스 증폭기(102)는 상기 광 검출기(101)로부터 출력되는 전류를 전압으로 변환하여 증폭하고, 상기 자동이득제어부(110)로부터 자동이득제어된 귀환 신호를 수신하며, 출력단에 출력 신호를 트레킹하여 트레킹 전압(Vmid_RC)을 발생하는 저항(Rmid)과 커패시터(Cmid)가 연결된다. 여기서 상기 트레킹 전압(Vmid_RC)은 전치 증폭기 출력 스윙의 대략 중간값이며, 이 값은 버스트 이후 점차 증가하여 상기 트랜스임피던스 증폭기(102)의 출력을 따라간다.

상기 자동이득 제어부(110)는 상기 트랜스임피던스 증폭기(102)로부터 출력되는 전압을 귀환시키는 귀환회로(111)와, 상기 트랜스임피던스 증폭기(102)의 이득을 제어하기 위해 상기 자동이득 제어 신호를 발생하여 상기 귀환회로(111)를 제어하는 논리 제어기(112)와, 상기 트랜스임피던스 증폭기(102)의 출력 스윙(output swing)의 바닥 유지 레벨(bottom level)을 검출 및 유지하는 바닥 유지 회로(113)로 구성된다.

상기 귀환회로(111)는 상기 논리 제어기(112)로부터 출력되는 제1 자동이득제어(AGC1) 신호에 의해 제어되어 스위칭 동작을 수행하는 제1 트랜지스터(M1)와, 제2 자동이득제어(AGC 2) 신호에 의해 제어되어 스위칭 동작을 하는 제2 트랜지스터(M2)와, 직렬 연결된 저항들(R₁, R₂, R₃)과, 커패시터(C1)로 이루어진 회로이다. 상기 직렬 연결된 저항들(R₁, R₂, R₃)은 상기 제1 및 제2 트랜지스터(M1, M2)와 병 렬 연결되며, 상기 커패시터(C1)는 상기 제2 트랜지스터(M2)와 직렬 연결되고, 상기 저항(R3)과 병렬 연결되어, 상기 트랜스임피던스 증폭기(102)의 출력단과 연결된다.

상기 논리 제어기(112)는 상기 비교부(130)로부터 출력되는 신호를 수신하고, 상기 트랜스임피던스 증폭기(102)의 이득을 제어하는 제1 자동이득제어(AGC1) 신호, 제2 자동이득제어(AGC1) 신호를 출력하고, 바닥 유지 회로(113)로 리셋 신호를 출력한다.

상기 바닥 유지 회로(113)는 상기 트랜스 임피던스 증폭기(102)의 출력단과, 상기 논리 제어기(112)에 연결되어 상기 귀환 회로(111)와 병렬 구조를 이룬다.

상기 기준 전압 발생부(120)는 더미 저항(Rdummy)과 병렬 연결된 더미 증폭기(121)와, 분압기(123)로 구성되며, 상기 더미 증폭기(121)의 출력이 상기 분압기(123)에 의해 상기 바닥 유지 회로(113)의 출력에 연결되어 상기 트랜스임피던스 증폭기(102)의 출력 스윙의 실질적인 중간값 및 출력 스윙의 1/4만큼 Vdard 아래에 있는 기준 전압(Vref_quarter)을 발생시킨다. 여기서 상기 중간값은 출력부(140)의 기준 전압으로 제공된다.

상기 더미 증폭기(121)의 출력단에는 분압기(123)의 저항들(R₄, R₅, 2R₆)이 직렬 연결된다. 상기 더미 증폭기(121)는 상기 트랜스임피던스 증폭기(102)의 사본으로서, 어떤 입력 신호에도 연결되지 않으므로 아무런 입력 신호도 없을 때의 상 기 트랜스임피던스 증폭기(102)의 출력 전압과 동일하다. 이러한 더미 증폭기(121)의 출력 전압을 Vdark라 한다.

상기 저항(R₅)의 양쪽 단은 각각 출력부(140)와 연결되어 중간값을 제공하고, 비교부(130)에 연결되어 기준전압을 제공한다. 그리고 상기 저항(2R₆)은 상기 출력부(140)에 연결된 커패시터(C2)와 병렬 연결된다.

상기 비교부(130)는 리셋 인에이블(reset enable) 비교기(131)와, 자동이득 제어(AGC) 비교기(132)와, 리셋(reset) 비교기(133)로 구성된다.

상기 리셋 인에이블 비교기(131)는 바닥 유지 레벨을 입력전압(Vref_reset)과 비교하여 논리 제어기(112)로 리셋 인에이블(RESET_ENABLE) 신호를 발생하며, 상기 리셋 인에이블 비교기(131)의 -단은 바닥 유지 회로(113) 및 상기 분압기(123)와 연결되며, +단은 입력단자(151)와 연결된다.

상기 자동이득제어 비교기(132)는 바닥 유지 레벨을 입력전압(Vref_AGC)과 비교하여 논리 제어기(112)로 비교된 신호를 출력하고, 상기 자동이득제어 비교기(132)의 -단은 바닥 유지 회로(113)와 연결되며, +단은 입력단자(152)와 연결된다.

상기 리셋 비교기(133)는 트레킹 전압(Vmid_RC)과 기준 전압(Vref_quarter)비교하여 비교된 신호를 출력한다. 이러한 출력 신호는 토탈 리셋(TOTAL_RESET) 신호이다.

상기 출력부(140)는 +단으로 상기 트랜스임피던스 증폭기(102)의 출력 신호 가 입력되고, -단으로 상기 분압기(123)로부터 중간값이 입력되며, 두 개의 출력단자를 갖는 차 분증폭기인 컨버터로 이루어진다. 상기 출력부(140)의 컨버터는 상기 트랜스임피던스 증폭기(102)의 출력 신호를 대칭인 차분 신호(differential signal)로 전환 및 증폭한다. 이는 신호 출력 단자에 주어진 입력 신호를 증폭하고, 입력 신호의 진폭이 미리 정해진 값보다 더 크고, 입력 신호의 레벨은 기준 전압 입력 단자에 주어진 기준 전압에 대해 미리 정해진 범위 내에 있는 경우에 제한된 출력 신호를 발생한다.

그리고 상기 출력 정합 블록은 광대역에서 50W 출력 정합을 제공하도록 50W 부하를 사용하며, 동작하는 차분 증폭기로 구성된다. 이러한 상기 트랜스임피던스 증폭기(102)의 출력은 직접 또는 커플링 커패시터에 의해 외부 제한 증폭기(도시되지 않음)에 연결된다.

상술한 바와 같은 구조를 갖는 본 발명의 실시예에 따른 광 수신기에서 상기 트랜스임피던스 증폭기의 이득을 제어하고, 리셋을 발생하기 위한 동작에 대해 설명하기로 한다.

다시 상기 도 4를 참조하면, 광 검출기(101)는 광 신호를 검출하여 입력되는 광 신호를 출력 전류 신호로 변환한다. 이렇게 변환되어 출력된 전류 신호는 트랜스임피던스 증폭기(102)로 입력되어 전압으로 변환 및 증폭된다. 이때, 바닥 유지회로(113)는 상기 트랜스임피던스 증폭기(102)로부터의 출력 스윙의 바닥 레벨을 검출 및 유지하게 된다. 그리고 더미 증폭기(dummy2)가 있는 1:1 저항성 분압기를 통해, 전치 증폭기의 출력 스윙의 실질적인 중간 값이 검출된다. 또한, 상기 트랜스임피던스 증폭기(102)의 출력 신호는 출력부(140)로 입력된다. 이때, 출력부(140)의 차분 증폭기는 입력 단자 중의 하나가 전압 파형의 중간에서 다른 출력 단자에 바이어스되어 출력에서의 신호를 차분하고 매우 작은 오프셋으로 대체로 대칭한다.

한편, 논리 제어기(110)는 각각의 버스트 이전에는 LOW AGC1, AGC2 신호를 출력한다. 그러면 상기 트랜스임피던스 증폭기(102)는 최대 이득에 있게 된다. 이후, 버스트가 시작되면, 상기 바닥 유지 회로(113)는 상기 트랜스임피던스 증폭기(102)의 바닥값을 검출한다. 여기서 검출된 바닥값은 버스트의 출력 레벨이 된다. 그러면 자동이득 비교기(132)는 상기 바닥 유지 회로(113)에서 출력되는 버스트의 출력 레벨을 입력 전압(Vref_AGC)과 비교한다. 비교 결과, 상기 버스트 출력 레벨이 입력 전압(Vref_AGC) 즉, 높은 출력 버스트보다 낮으면, 상기 자동이득제어 비교기(132)는 양(HIGH)의 신호를 출력한다. 이에 따라 논리 제어기(112)는 제1 자동이득제어 신호(AGC1)를 HIGH로 출력하여 귀환회로(113)를 통해 상기 트랜스임피던스 증폭기(102)의 이득을 줄이도록 한다.

이후, 논리 제어기(112)는 리셋 비교기(133)로부터 트레킹 전압(Vmid_RC)과, 기준 전압(Vref_quater)의 비교를 통해 발생된 신호에 따라 리셋 펄스를 발생하여 상기 바닥 유지 회로(113)를 리셋한다. 이러한 리셋 중에, 바닥 유지 회로(113)는 상기 자동이득제어 비교기(132)의 출력이 음(LOW)으로 가도록 하기 위해 바닥 유지(BH) 레벨을 끌어올린다. 그런 다음 리셋 후에, 바닥 유지 회로(113)는 새로운 바닥 유지 레벨을 검출하여 상기 자동이득제어 비교기(132)로 출력한다. 그러면 상기 자동이득제어 비교기(132)는 상기 출력된 바닥 유지 레벨과 입력 전압(Vref_AGC)을 다시 비교하기 시작한다. 비교 결과, 이러한 새로운 BH 레벨이 다시 Vref_AGC보다 낮은 경우, AGC 비교기(132)는 한 번 더 HIGH 신호를 출력한다. 이에 따라 논리 제어기(112)는 제2 자동이득제어(AGC2) 신호를 HIGH로 하여 출력하므로 귀환회로(111)는 상기 트랜스임피던스 증폭기(102)의 이득을 더 줄이게 된다. 그런 다음 논리 제어기(112)는 리셋 펄스를 이전과 같이 발생시킨다. 이후, 2를 초과하는 레벨 AGC(#more than 2 levels AGC)에 대해 동일한 과정을 적용할 수 있다. 이러한 모든 경우의 신호의 상세한 파형과 타이밍에 대해서는 첨부된 도 5에 도시된 바와 같다.

상기 도 5를 참조하여 살펴보면, 이와 같은 광 수신기의 동작 시 버스트 이후에는 바닥 유지 회로(113)가 도래하는 저 출력 버스트의 바닥 유지 레벨을 검출할 수 있도록 리셋 신호에 의해 초기 상태로 맞출 필요가 있다. 따라서 높은 출력 버스트 신호 후에만 리셋 신호를 필요로 한다. 그리고 버스트 시작 시에는 상기 리셋 인에이블 비교기(131)에서 검출된 바닥 유지(BH) 레벨과 입력 전압(Vref_rest)을 비교하여 높은 또는 낮은 출력(power)과 비교한다. 높은 출력 즉, BH 레벨이 Vref_rest보다 낮은 경우, 리셋 인에이블 비교기(131)는 비교기 출력을 HIGH로 하여 버스트 후에 리셋이 발생될 수 있게 한다.

한편, 버스트 후에는 트레킹 전압(Vmid_RC)이 Vdark로 올라가서, 트랜스임피던스 증폭기(102)의 출력 스윙의 1/4만큼 Vdard보다 낮은 기준 전압(Vref_quarter) 을 통과하게 한다. 통과 지점 뒤에, 리셋 비교기(133)의 출력이 HIGH로 올라가므로 논리 제어기(112)는 바닥 유지 회로(113)를 위한 펄스를 발생하고, 제1 및 제2 자동이득제어 신호(AGC1, AGC2)를 LOW로 한다.

이후, 바닥 유지 회로(113)를 리셋한 후에는 바닥 유지 레벨은 Vdard에 가깝게 되어, 리셋 인에이블 비교기(131)로부터의 비교 결과 리셋 인에이블이 LOW로 되어, 다음 버스트가 도래할 때까지 더 이상 리셋이 발생하지 않게 한다. 즉, 버스트가 낮은 출력어이서 리셋 인에이블 신호를 켤 만큼 바닥 유지 회로(BH) 레벨이 충분히 낮지 않은 경우, 리셋은 발생하지 않는다. 따라서 연속적인 낮은 출력 버스트 사이에서는 일정한 양의 잔류 오프셋이 사용 가능하지만, 출력 블록을 포화시키지 않을 만큼 충분히 작다. 포화가 없도록 보장하기 위해 기준치의 계산이 필요하다.

논리 제어기(12)의 자동이득제어(AGC) 연산중에 TOTAL_RESET 신호가 HIGH가 되는 것을 피하기 위해, 버스트가 시작된 후에 충분히 긴 시간 동안 RESET_ENABLE 신호를 지연시킨다.

상술한 바와 같은 본 발명은, 저비용으로 고속 연산이 가능하고 작업 데이터 속도를 Gb/s 범위까지 가능하게 할 수 있으며, 보다 우수한 클록 및 데이터 복구 회로 동작을 갖는다. 또한, 내부 TO-can 어셈블리에 적합한 작은 TIA 칩 크기를 가지므로 PIN-PD 광검출기를 사용하는 것보다 더 높은 감도를 얻을 수 있으며, 이로 인해 상업적 제한 증폭기와 AC 커플링 커패시터 및 잡음 면역성 관점에서 대칭 차분 출력 신호를 사용하는 소형 버스트 모드 수신기 모듈의 제조에 적합하다.

그리고 본 발명은 버스트 모드 트랜스 임피던스 증폭기에서 다중 레벨 디지털 AGC 연산을 가능하게 하며, 신속한 응답을 여전히 유지하면서도 입력 신호의 동적 범위와 loud/soft 비를 확장할 수 있다. 또한, 디지털 AGC 기법은 트랜스 임피던스 증폭기의 주파수 응답에서 AGC 루프의 효과를 피하도록 해줄 수 있으며, 선택적인 리셋 발생은 단순한 리셋 발생 회로가 소형 칩 크기 안에 집적될 수 있도록 한다. 그러므로 트랜스 임피던스 증폭기와 광검출기를 작은 하우징에 조립하기에 적합하며, 이에 따라 트랜스 임피던스 증폭기의 감도를 향상시킨다. 더욱이, TIA 칩 내부의 리셋 발생에 따라, 종래의 제한 증폭기를 갖는 TIA 칩을 사용하여 버스트 모드 수신기 모듈을 제조할 수 있는 효과가 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 발명청구의 범위뿐만 아니라 이 발명청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 광 수신기 내부에서 선택적인 리셋 신호를 발생함으로써, 소형 칩 크기에 적합하게 구현될 수 있으며, 신속한 응답을 여전히 유지하면서도 입력 신호의 동적 범위와 loud/soft 비를 확장할 수 있으며, 트랜스 임피 던스 증폭기와 광검출기를 작은 하우징에 조립하기에 적합하므로 트랜스 임피던스 증폭기의 감도를 향상시킬 수 있는 효과가 있다.

Claims

광 검출기와, 상기 광 검출기의 출력 전류 신호를 전압 신호로 변환하는 트랜스임피던스 증폭기를 갖는 버스트 모드 광 수신기에서 상기 트랜스임피던스 증폭기의 디지털 자동이득제어를 위한 방법에 있어서,

버스트가 시작되면 상기 출력된 전압 신호의 바닥 유지 레벨을 검출하는 과정과,

상기 트랜스 임피던스 증폭기의 출력 신호에 따라 발생된 기준 전압을 이용하여 리셋 신호를 발생하는 과정과,

상기 검출된 바닥 유지 레벨을 입력 신호와 비교하는 과정과,

상기 비교 결과에 따라 상기 자동이득제어 신호를 발생하여 상기 트랜스임피던스 증폭기의 이득을 제어하는 과정을 포함하는 것을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 방법.
제1항에 있어서,

상기 리셋 신호가 발생하면, 다시 바닥 유지 레벨을 검출하여 검출된 새로운 바닥 유지 레벨과 기준 전압을 비교하고, 비교 결과에 따라 다른 자동이득 제어 신호를 발생하도록 제어하는 과정을 더 포함하며, 상기 비교 결과가 음(LOW)이 될 때까지 상기 비교 및 리셋 신호 발생 과정을 반복함을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 방법.
제1항에 있어서, 상기 트랜스임피던스 증폭기의 이득을 제어하는 과정은,

상기 검출된 바닥 유지 레벨이 상기 입력 신호보다 낮아서 양(HIGH)의 신호를 발생하는 경우, 하나의 자동이득제어 신호를 HIGH 신호로 출력하여 적어도 하나의 스위치를 닫고, 상기 트랜스임피던스 증폭기의 이득을 줄임을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 방법.
제2항 또는 제3항에 있어서,

상기 자동이득제어 신호의 발생을 제어하는 과정은, 새로운 바닥 유지 레벨이 상기 입력 신호보다 낮은 경우 다른 하나의 자동이득제어 신호를 HIGH 신호로 출력하여 다른 하나의 스위치를 닫고, 상기 트랜스임피던스 증폭기의 이득을 더 줄임을 특징으로 하는 디지털 자동이득제어 방법.
제1항에 있어서, 상기 트랜스 임피던스 증폭기의 출력 신호에 따라 발생된 기준 전압을 이용하여 리셋 신호를 발생하는 과정은,

상기 트랜스 임피던스 증폭기의 트레킹 전압(Vmid_RC)을 발생하는 단계와,

저항성 분압을 통해 상기 바닥 유지 레벨과 더미 증폭기의 출력 레벨 사이의 기준 전압(Vref_qarter)을 발생하는 단계와,

상기 기준전압(Vref_quarter)을 상기 트레킹 전압(Vmid_RC)과 비교하여 버스트 후에 리셋 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 방법.
제5항에 있어서,

상기 리셋 신호 발생 후 상기 바닥 유지 레벨을 검출하는 회로가 리셋된 경우 리셋 인에이블 신호가 음(LOW)으로 발생되어 다음 버스트가 도래할 때까지 리셋 신호 발생을 중단하는 단계를 더 포함하는 것을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 방법.
제5항 또는 제6항에 있어서,

상기 기준 전압(Vref_qarter)은 상기 트랜스임피던스 증폭기의 출력 신호의 중간값임을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 방법.
광 검출기와, 상기 광 검출기의 출력 전류 신호를 전압 신호로 변환하는 트 랜스임피던스 증폭기를 갖는 버스트 모드 광 수신기에서 상기 트랜스임피던스 증폭기의 디지털 자동이득제어를 위한 장치에 있어서,

버스트가 시작되면 상기 출력된 전압 신호의 바닥 유지 레벨을 검출하고, 상기 검출된 바닥 유지 레벨에 따라 적어도 하나의 자동이득제어 신호를 발생하여 상기 트랜스임피던스 증폭기의 이득을 제어하고, 상기 트랜스임피던스 증폭기의 출력 신호에 따라 발생된 기준전압을 이용하여 리셋 신호를 발생하는 자동이득제어부와,

상기 검출된 바닥 유지 레벨과 입력 신호를 비교하여 상기 자동이득제어부에서 리셋 신호 발생 가능 여부를 알리는 제1 비교 신호를 출력하고, 상기 기준 전압을 이용하여 리셋 신호를 발생하도록 제2 비교 신호를 출력하고, 상기 검출된 바닥 유지 레벨과 입력 전압을 비교하여 상기 자동이득제어부에서 상기 자동이득제어 신호를 발생하도록 제3 비교 신호를 출력하는 비교부와,

상기 비교부로 상기 기준 전압을 발생하는 기준 전압 발생부를 포함하는 것을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 장치.
제8항에 있어서, 상기 자동이득제어부는,

상기 트랜스임피던스 증폭기의 출력 신호를 통해 상기 바닥 유지 레벨을 검출하는 바닥 유지 회로와,

상기 비교 신호들에 따라 상기 리셋 신호 및 상기 적어도 하나의 자동이득제어 신호를 발생하는 논리제어기와,

상기 적어도 하나의 자동이득제어 신호를 통해 상기 트랜스 임피던스 증폭기의 이득을 제어하는 귀환회로를 포함하는 것을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 장치.
제9항에 있어서,

상기 논리제어기는 상기 제1 비교 신호 및 상기 제2 비교 신호가 양(HIGH)인 경우 상기 바닥 유지 회로로 리셋신호를 발생함을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 장치.
제9항에 있어서,

상기 논리 제어기는 상기 제3 비교 신호가 양(HIGH)인 경우 하나의 자동이득제어 신호를 양(HIGH)으로 발생하여 적어도 하나의 스위치를 닫고, 상기 트랜스임피던스 증폭기의 이득을 줄임을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 장치.
제11항에 있어서,

상기 논리 제어기는 상기 바닥 유지 회로가 리셋된 후에 상기 바닥 유지 회 로로부터 새롭게 검출된 바닥 유지 레벨에 따라 비교된 상기 제3 비교 신호가 양(HIGH)인 경우 다른 하나의 자동이득 제어 신호를 양으로 발생하여 다른 하나의 스위치를 닫고, 상기 트랜스 임피던스 증폭기의 이득을 더 줄임을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 장치.
제9항에 있어서,

상기 논리제어기는 상기 바닥 유지 회로가 리셋된 후에 상기 제1 비교 신호가 음(LOW)인 경우 다음 버스트가 도래할 때까지 상기 리셋 신호를 중단함을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 장치.
제9항에 있어서,

상기 기준 전압 발생기는, 상기 트랜스 임피던스 증폭기의 출력 신호에 따라 트레킹 전압(Vmid_RC)을 발생하고, 저항성 분압을 통해 상기 바닥 유지 레벨과 더미 증폭기의 출력 레벨 사이의 기준 전압(Vref_qarter)을 발생함을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 장치.
제14항에 있어서,

상기 비교부는 상기 버스트 후 상기 기준전압(Vref_quarter)을 상기 트레킹 전압(Vmid_RC)과 비교하여 상기 리셋 신호를 발생하도록 제2 비교 신호를 출력함을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 장치.
제14항 또는 제15항에 있어서,

상기 기준 전압(Vref_qarter)은 상기 트랜스임피던스 증폭기의 출력 신호의 중간값임을 특징으로 하는 버스트 모드 광 수신기에서 디지털 자동이득제어 장치.