JP4761164B2 - Connection structure and component mounting board - Google Patents

Connection structure and component mounting board Download PDF

Info

Publication number
JP4761164B2
JP4761164B2 JP2007076029A JP2007076029A JP4761164B2 JP 4761164 B2 JP4761164 B2 JP 4761164B2 JP 2007076029 A JP2007076029 A JP 2007076029A JP 2007076029 A JP2007076029 A JP 2007076029A JP 4761164 B2 JP4761164 B2 JP 4761164B2
Authority
JP
Japan
Prior art keywords
bump
substrate
anisotropic conductive
connection
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007076029A
Other languages
Japanese (ja)
Other versions
JP2007294916A (en
Inventor
昌宣 鶴子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2007076029A priority Critical patent/JP4761164B2/en
Publication of JP2007294916A publication Critical patent/JP2007294916A/en
Application granted granted Critical
Publication of JP4761164B2 publication Critical patent/JP4761164B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

本発明は、基板に設けられた接続端子と電子部品に設けられた接続部とを異方性導電ペーストにより形成されたバンプにより電気的に接続する接続構造、および異方性導電ペーストにより形成されたバンプによって基板と電子部品とを接合する部品搭載基板に関する。 The present invention is formed connection structure for electrically connecting the bumps formed a connecting portion provided on the connection terminal and the electronic component by an anisotropic conductive paste provided on the substrate, the contact and anisotropic conductive paste The present invention relates to a component mounting substrate that joins a substrate and an electronic component with the bumps formed.

例えば、LSIチップを基板に実装する技術としては、半田ボールを介してLSIチップ側の接続端子と基板側の接続端子とを接続することが最も一般的である。しかし、半田は硬い材料であるため、表面の凹凸の大きな基板、接続端子の位置精度が悪い基板、セラミック基板等の硬い基板に対して上記の技術を適用した場合には、接続部に応力集中による歪みが生じるおそれがある。また、長期的には残留応力により、半田にストレスクラックが生じることが懸念される。   For example, the most common technique for mounting an LSI chip on a substrate is to connect a connection terminal on the LSI chip side and a connection terminal on the substrate side via a solder ball. However, since solder is a hard material, if the above technology is applied to a hard substrate such as a substrate with a large surface irregularity, a substrate with poor connection terminal position accuracy, or a ceramic substrate, stress concentration is caused at the connection part. May cause distortion. Moreover, there is a concern that stress cracks may occur in the solder due to residual stress in the long term.

このような問題を解決するため、低コストで応力緩和を実現できる技術として、異方性導電フィルム(Anisotropic Conductive Film:ACF)を用いた接続構造が提案されている(例えば特許文献1、特許文献2)。この異方性導電フィルムは導電性材料の粒子を樹脂材からなるバインダに分散してフィルム状としたもので、一定の荷重を加えて圧縮することにより導電性材料の粒子同士が接触して圧縮方向への導電性を示すようになる。このような異方性導電性フィルムを用いた接続構造では、柔らかい材料である樹脂材が応力を緩和するため、従来のように接続部が半田のみで構成されている場合に比べるとクラックが生じにくい。
特開2002−43363公報 特開2002−261416公報
In order to solve such a problem, a connection structure using an anisotropic conductive film (ACF) has been proposed as a technique that can realize stress relaxation at a low cost (for example, Patent Document 1 and Patent Document 1). 2). This anisotropic conductive film is a film made by dispersing conductive material particles in a binder made of a resin material. By compressing by applying a certain load, the conductive material particles come into contact with each other and are compressed. It shows conductivity in the direction. In the connection structure using such an anisotropic conductive film, the resin material, which is a soft material, relieves stress, so that cracks are generated compared to the case where the connection portion is composed only of solder as in the prior art. Hateful.
JP 2002-43363 A JP 2002-261416 A

発明が解決しようとする課題及び発明の効果Problems to be solved by the invention and effects of the invention

ところで、異方性導電フィルムを用いた接続構造では、隣り合う端子の中間領域にも導電性粒子が存在することとなる。この中間領域に存在する導電性粒子は、端子間の導通に寄与しないばかりか、何らかの原因でこの中間領域に加圧力が加えられることなどにより、隣り合う端子間の絶縁を阻害したり短絡を発生させたりするおそれがある。特に、電子機器の小型化、高機能化の要請に伴って、端子の間隔が狭くなる傾向にあるため、導通したい場所のみで確実な接続が可能な技術の開発が強く求められている。   By the way, in the connection structure using an anisotropic conductive film, electroconductive particle will exist also in the intermediate area | region of an adjacent terminal. The conductive particles present in this intermediate region do not contribute to the conduction between the terminals, but also impede insulation between adjacent terminals or cause a short circuit by applying pressure to this intermediate region for some reason. There is a risk that In particular, with the demand for downsizing and high functionality of electronic devices, the distance between terminals tends to be narrowed, so there is a strong demand for the development of a technology that enables reliable connection only at a place where conduction is desired.

本発明は、上記した事情に鑑みてなされたものであり、その目的は、基板と電子部品との間の接続信頼性を確保できる接続構造を提供することにある。   The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a connection structure that can ensure connection reliability between a substrate and an electronic component.

課題を解決するための手段及び発明の効果Means for Solving the Problems and Effects of the Invention

なお、以下に示す各要素に付した括弧付き符号は、その要素の例示に過ぎず、各要素を限定するものではない。   In addition, the code | symbol with the parenthesis attached | subjected to each element shown below is only the illustration of the element, and does not limit each element.

本発明の第1の態様に従えば、基板(10)に設けられた接続端子(14)と電子部品(20)に設けられた接続部(21)とを電気的に接続する接続構造であって、導電性材料の粒子(M)を含む第1の異方性導電ペースト(P1)により形成される第1部材(16)と、第1部材とは導電性が異なる第2部材(17)とによって形成されたバンプ(15)を介して前記接続端子と前記接続部とが接続されている接続構造が提供される。   According to the first aspect of the present invention, there is a connection structure for electrically connecting the connection terminal (14) provided on the substrate (10) and the connection portion (21) provided on the electronic component (20). The first member (16) formed by the first anisotropic conductive paste (P1) containing the conductive material particles (M) and the second member (17) having different conductivity from the first member A connection structure is provided in which the connection terminal and the connection portion are connected via a bump (15) formed by.

ここで、「異方性導電ペースト」とは、熱硬化性樹脂等からなるバインダに金属等の導電性材料からなる粒子を分散してペースト状としたものである。異方性導電ペーストは、接続端子と接続部との間で一定の荷重を加えてに圧縮されることにより、導電性材料の粒子同士が接触して導電パスが形成され、圧縮方向の導電性を示す。本発明の接続構造によれば、バンプは異方性導電ペーストにより形成される第1部材と、第1部材とは導電性が異なる第2部材とにより形成されている。このため、バンプにおける第1部材と第2部材との配置関係に依存して、導電性がより高い部分とより低い部分を形成することができる。この場合、導電性が高い部分においては、より弱い加圧力で、基板の接続端子と電子部品の接続部との導通を確保することができる。したがって、接続端子と接続部との間の距離が大きく、十分な圧縮力が与えられない場合であっても、第1部材及び第2部材からなるバンプによって、接続端子と接続部との電気的接続を確保することができる。また、第1部材は異方性導電ペーストにより形成されるので、異方性導電ペーストに含まれる熱硬化性樹脂により、バンプと接続端子との界面にかかる応力を緩和することができる。したがって、表面凹凸や反りが大きく、接続部分にストレスが比較的発生しやすい基板を用いた場合であっても、接続信頼性を確保できる。さらに、異方性導電フィルムを用いた場合と異なり、接続端子および接続部が設けられた場所以外の領域には導電性物質が存在しない。このため、短絡などが発生せず、隣接する接続端子間、及び接続部間の絶縁性も保たれる。   Here, the “anisotropic conductive paste” is a paste formed by dispersing particles made of a conductive material such as a metal in a binder made of a thermosetting resin or the like. The anisotropic conductive paste is compressed by applying a certain load between the connection terminal and the connection portion, whereby the conductive material particles come into contact with each other to form a conductive path, and the conductive in the compression direction Indicates. According to the connection structure of the present invention, the bump is formed by the first member formed of the anisotropic conductive paste and the second member having different conductivity from the first member. For this reason, depending on the arrangement relationship between the first member and the second member in the bump, a portion having higher conductivity and a portion having lower conductivity can be formed. In this case, in a portion having high conductivity, conduction between the connection terminal of the substrate and the connection portion of the electronic component can be ensured with a weaker pressure. Therefore, even when the distance between the connection terminal and the connection portion is large and sufficient compressive force is not applied, the electrical connection between the connection terminal and the connection portion is caused by the bumps made of the first member and the second member. Connection can be secured. Moreover, since the first member is formed of an anisotropic conductive paste, the stress applied to the interface between the bump and the connection terminal can be relieved by the thermosetting resin contained in the anisotropic conductive paste. Therefore, connection reliability can be ensured even when a substrate having large surface unevenness and warpage and stress is relatively easily generated at the connection portion. Furthermore, unlike the case where an anisotropic conductive film is used, there is no conductive substance in a region other than the place where the connection terminal and the connection portion are provided. For this reason, a short circuit or the like does not occur, and insulation between adjacent connection terminals and between connection parts is also maintained.

本発明の接続構造において、第2部材(17)は、導電性材料からなり、第1部材(16)における前記接続端子(14)との接続面(16B)から前記接続部(21)との接続面(16A)に至るまで貫通形成され得る。この場合、導電性材料からなる第2部材によって基板の接続端子と電子部品の接続部との導通を確保できるので、バンプへの加圧力の強弱にかかわらず、両者の電気的接続を確実なものとすることができる。   In the connection structure of the present invention, the second member (17) is made of a conductive material, and is connected to the connection portion (21) from the connection surface (16B) with the connection terminal (14) of the first member (16). It can be formed through to the connection surface (16A). In this case, the second member made of a conductive material can ensure the electrical connection between the connection terminal of the substrate and the connection part of the electronic component, so that the electrical connection between the two is reliable regardless of the strength of the pressure applied to the bump. It can be.

本発明の接続構造において、前記バンプ(31)が、導電性材料により形成された導体膜(34)を備えてもよく、この導体膜が第1部材(32)において少なくとも前記接続端子(14)または前記接続部(21)との接続面(32Aまたは32C)を覆い、かつ第2部材(33)と接続されてもよい。この場合、第2部材と接続する導体膜が、接続端子または接続部に対して面として接触する。したがって、基板の接続端子と電子部品の接続部との位置精度が低い場合であっても、接続部と接続端子とは、第2部材と導体膜を介して確実に導通する。なお、異方性導電ペースト中の粒子を構成する導電性材料と、第2部材および導体膜を構成する導電性材料とは同一でも異なっていても良い。また、第2部材と導体膜とを同一の導電性材料により形成しても良く、異なる導電性材料により形成しても構わない。   In the connection structure of the present invention, the bump (31) may include a conductor film (34) formed of a conductive material, and the conductor film is at least the connection terminal (14) in the first member (32). Alternatively, the connection surface (32A or 32C) with the connection portion (21) may be covered and connected to the second member (33). In this case, the conductor film connected to the second member contacts the connection terminal or the connection portion as a surface. Therefore, even when the positional accuracy between the connection terminal of the substrate and the connection part of the electronic component is low, the connection part and the connection terminal are reliably conducted through the second member and the conductor film. The conductive material constituting the particles in the anisotropic conductive paste and the conductive material constituting the second member and the conductor film may be the same or different. Further, the second member and the conductor film may be formed of the same conductive material, or may be formed of different conductive materials.

本発明の接続構造において、前記導体膜(34)が第1部材(32)の露出面全体(32A及び32B)を覆うものであり得る。この場合、第1部材の露出面(基板とも電子部品とも接触していない面)全体を導体膜で覆うことで、バンプの耐久性を向上することができる。   In the connection structure of the present invention, the conductor film (34) may cover the entire exposed surface (32A and 32B) of the first member (32). In this case, the durability of the bumps can be improved by covering the entire exposed surface of the first member (the surface that is not in contact with the substrate or the electronic component) with the conductor film.

本発明の接続構造において、第2部材(43)は、第1の異方性導電ペースト(P1)とは導電性材料(M)の密度が異なる第2の異方性導電ペースト(P2)からなってもよく、第1部材(42)における前記接続端子(14)との接続面(42B)から前記接続部(21)との接続面(42A)に至るまで貫通形成されていてもよい。この場合、第1部材と第2部材のうち、導電性がより高い部材においては、より弱い加圧力でも基板の接続端子と電子部品の接続部との導通を確保することができる。したがって、接続端子と接続部との間の距離が大きく、十分な圧縮力が与えられない場合であっても、第1部材及び第2部材からなるバンプによって、接続端子と接続部との電気的接続を確保することができる。さらに第1部材と第2部材のいずれも、異方性導電ペーストからなるため、導電性材料のみからなるバンプと比べて柔軟性があり、バンプにはたらく応力を緩和することができる。なお、「導電性材料の密度が異なる」とは、単位体積あたりの導電性材料の重量が異なることを意味する。例えば、分散する導電性材料の粒子の単位体積当たりの個数を多くすること、あるいは、平均粒径の大きい粒子を使用することにより、導電性材料の密度が高い異方性導電ペーストを調整できる。   In the connection structure of the present invention, the second member (43) is formed from the second anisotropic conductive paste (P2) having a density of the conductive material (M) different from that of the first anisotropic conductive paste (P1). The first member (42) may be formed to penetrate from the connection surface (42B) with the connection terminal (14) to the connection surface (42A) with the connection portion (21). In this case, of the first member and the second member, in the member having higher conductivity, conduction between the connection terminal of the substrate and the connection part of the electronic component can be ensured even with a weaker pressure. Therefore, even when the distance between the connection terminal and the connection portion is large and sufficient compressive force is not applied, the electrical connection between the connection terminal and the connection portion is caused by the bumps made of the first member and the second member. Connection can be secured. Furthermore, since both the first member and the second member are made of an anisotropic conductive paste, the first member and the second member are more flexible than a bump made of only a conductive material, and can relieve stress acting on the bump. Note that “the density of the conductive material is different” means that the weight of the conductive material per unit volume is different. For example, an anisotropic conductive paste having a high density of the conductive material can be prepared by increasing the number of particles of the conductive material to be dispersed per unit volume or using particles having a large average particle diameter.

本発明の接続構造において、複数の前記接続端子(14)とこれらの接続端子と対となる複数の前記接続部(21)との間をそれぞれ接続する複数の前記バンプ(41)からなるバンプ群を備えてもよく、バンプ群が、互いに第2部材(43)の径が異なる複数種のバンプで構成されていてもよい。ここで、第2部材は第1部材とは導電性材料の密度が異なる異方性導電ペーストからなっており、導電性材料のみからなっている場合と比較して柔軟性が高いから、ある程度径を太くしてもバンプ全体としての柔軟性が損なわれることがない。したがって、基板の反り具合や凹凸の位置等を考慮して、接続端子と接続部の離間距離に応じて第2部材の径を調整することにより、接続信頼性を確保することができる。   In the connection structure of the present invention, a bump group including a plurality of the bumps (41) respectively connecting the plurality of connection terminals (14) and the plurality of connection portions (21) paired with the connection terminals. The bump group may be composed of a plurality of types of bumps having different diameters of the second member (43). Here, the second member is made of an anisotropic conductive paste having a conductive material density different from that of the first member, and has higher flexibility than the case of being made of only the conductive material. Even if the thickness is increased, the flexibility of the entire bump is not impaired. Therefore, the connection reliability can be ensured by adjusting the diameter of the second member in accordance with the distance between the connection terminal and the connection portion in consideration of the warpage of the substrate, the position of the unevenness, and the like.

本発明の接続構造において、第1部材(62)は接続端子(14)上に円盤状に形成されてもよく、第2部材(63)は、第1の異方性導電ペースト(P1)よりも導電性材料(M)の密度が低い第2の異方性導電ペースト(P2)からなり、第1部材の上面(62A)及び側面(62B)を覆うように形成されてもよい。この場合、バンプは、第1部材と第2部材が重なる部分と、第2部材のみからなる部分とから形成される。ここで、第1部材は第1の異方性導電ペーストからなり、第2部材は第2の異方性導電ペーストからなる。第1の異方性導電ペーストは第2の異方性導電ペーストよりも導電性材料の密度が高いので、第1部材のほうが第2部材よりも導電性が高くなる。したがって、第1部材と第2部材とが重なる部分は、第2部材のみからなる部分と比べて、導電性が高くなる。したがって、第1部材と第2部材とが重なる部分においては、第2部材のみからなる部分と比べて、より弱い加圧力でも基板の接続端子と電子部品の接続部との導通を確保することができる。したがって、接続端子と接続部との間の距離が大きく、十分な圧縮力が与えられない場合であっても、第1部材及び第2部材からなるバンプによって、接続端子と接続部との電気的接続を確保することができる。さらに第1部材と第2部材のいずれも、異方性導電ペーストからなるため、導電性材料のみからなるバンプと比べて柔軟性があり、バンプにはたらく応力を緩和することができる。   In the connection structure of the present invention, the first member (62) may be formed in a disk shape on the connection terminal (14), and the second member (63) is formed from the first anisotropic conductive paste (P1). May be formed of the second anisotropic conductive paste (P2) having a low density of the conductive material (M), and may be formed to cover the upper surface (62A) and the side surface (62B) of the first member. In this case, the bump is formed of a portion where the first member and the second member overlap each other and a portion consisting only of the second member. Here, the first member is made of a first anisotropic conductive paste, and the second member is made of a second anisotropic conductive paste. Since the first anisotropic conductive paste has a higher density of the conductive material than the second anisotropic conductive paste, the first member has higher conductivity than the second member. Therefore, the portion where the first member and the second member overlap is higher in conductivity than the portion consisting only of the second member. Therefore, in the portion where the first member and the second member overlap, it is possible to ensure the continuity between the connection terminal of the substrate and the connection portion of the electronic component even with a weaker pressure than the portion consisting of only the second member. it can. Therefore, even when the distance between the connection terminal and the connection portion is large and sufficient compressive force is not applied, the electrical connection between the connection terminal and the connection portion is caused by the bumps made of the first member and the second member. Connection can be secured. Furthermore, since both the first member and the second member are made of an anisotropic conductive paste, the first member and the second member are more flexible than a bump made of only a conductive material, and can relieve stress acting on the bump.

本発明によれば、本発明の接続構造を備える部品搭載基板(1)が提供される。この場合、部品搭載基板において、基板の反りや凹凸に影響されず、基板の接続端子と電子部品の接続部との電気的な接続を確保することができる。   According to the present invention, a component mounting board (1) provided with the connection structure of the present invention is provided. In this case, in the component mounting substrate, electrical connection between the connection terminal of the substrate and the connection portion of the electronic component can be ensured without being affected by the warp or unevenness of the substrate.

本発明の第2の態様に従えば、基板(10)に設けられた接続端子(14)と電子部品(20)に設けられた接続部(21)とを電気的に接続する接続構造であって、複数の接続端子とこれらの接続端子と対となる複数の接続部との間をそれぞれ接続する複数のバンプ(51A,51B,51C,51D)からなるバンプ群を備え、バンプ群が、導電性材料(M)の密度が異なる複数種の異方性導電ペースト(PA,PB,PC,PD)により形成された複数種のバンプで構成される接続構造が提供される。   According to the second aspect of the present invention, there is provided a connection structure for electrically connecting the connection terminal (14) provided on the substrate (10) and the connection portion (21) provided on the electronic component (20). A plurality of bumps (51A, 51B, 51C, 51D) for connecting between the plurality of connection terminals and a plurality of connection portions that are paired with these connection terminals. A connection structure comprising a plurality of types of bumps formed of a plurality of types of anisotropic conductive pastes (PA, PB, PC, PD) having different densities of the conductive material (M) is provided.

この接続構造によれば、基板の反り具合や凹凸の位置等を考慮して、接続端子と接続部の離間距離が大きい箇所に導電性材料の密度が高い異方性導電ペーストを用いたバンプを配することにより、接続信頼性を確保することができる。   According to this connection structure, in consideration of the warpage of the substrate, the position of the unevenness, etc., bumps using an anisotropic conductive paste with a high density of the conductive material are provided at locations where the distance between the connection terminal and the connection portion is large. By arranging, connection reliability can be ensured.

本発明によれば、本発明の接続構造を備える部品搭載基板(1)が提供される。この場合、部品搭載基板において、基板の反りや凹凸に影響されず、基板の接続端子と電子部品の接続部との電気的な接続を確保することができる。   According to the present invention, a component mounting board (1) provided with the connection structure of the present invention is provided. In this case, in the component mounting substrate, electrical connection between the connection terminal of the substrate and the connection portion of the electronic component can be ensured without being affected by the warp or unevenness of the substrate.

本発明の第3の態様に従えば、基板(10)の表面に設けられた接続端子(14)上に、前記基板上に搭載される電子部品(20)の表面に設けられた接続部(21)と接続端子とを電気的に接続するためのバンプ(15)を形成する方法であって、接続端子上に導電性材料の粒子(M)を含む異方性導電ペースト(P1)をスクリーン印刷する印刷工程(S101)と、印刷後の異方性導電ペーストを硬化する硬化工程(S102)とを備えるバンプ形成方法が提供される。このような方法によれば、異方性導電ペーストにより形成されるバンプを簡易に形成できる。   According to the third aspect of the present invention, on the connection terminal (14) provided on the surface of the substrate (10), the connection portion (on the surface of the electronic component (20) mounted on the substrate ( 21) A method of forming a bump (15) for electrically connecting a connection terminal to a connection terminal, wherein an anisotropic conductive paste (P1) containing particles (M) of a conductive material is screened on the connection terminal. There is provided a bump forming method including a printing step (S101) for printing and a curing step (S102) for curing the anisotropic conductive paste after printing. According to such a method, a bump formed of an anisotropic conductive paste can be easily formed.

本発明のバンプ形成方法において、硬化後の前記異方性導電ペースト(P1)を貫通して前記接続端子(14)に到達する貫通孔(18)を形成する貫通孔形成工程(S103)と、接続端子を一方の電極として利用して貫通孔に電気メッキにより導電性金属を充填することにより導体部(17)を形成するメッキ工程(S104)とをさらに備えてもよい。この方法は、接続端子または接続部が電気メッキの電極として利用可能な場合に有効である。なお、バンプに導体膜を設ける場合には、メッキ工程において導体膜を同時に形成してもよく、このメッキ工程の後に、さらに基体の表面に導体膜を付与する第2のメッキ工程を行っても構わない。   In the bump forming method of the present invention, a through hole forming step (S103) for forming a through hole (18) that reaches the connection terminal (14) through the cured anisotropic conductive paste (P1) after curing; There may be further provided a plating step (S104) of forming the conductor portion (17) by filling the through hole with a conductive metal by electroplating using the connection terminal as one electrode. This method is effective when the connection terminal or the connection portion can be used as an electrode for electroplating. When a conductor film is provided on the bump, the conductor film may be formed at the same time in the plating process, or after this plating process, a second plating process for applying a conductor film to the surface of the substrate may be performed. I do not care.

本発明のバンプ形成方法において、硬化後の前記異方性導電ペースト(P1)を貫通して前記接続端子(14)に到達する貫通孔(35)を形成する貫通孔形成工程(S103)と、無電解メッキにより貫通孔に導電性金属を充填して導体部(33)を形成するとともに異方性導電ペーストの表面(32A,32B)に導電性金属からなる導体膜(34)を形成する無電解メッキ工程(S114)とをさらに備えてもよい。この方法は、接続端子または接続部を電気メッキに必要な電極として利用できない場合に有効である。なお、バンプに導体膜を設ける場合には、無電解メッキ工程において導体膜を同時に形成してもよく、この無電解メッキ工程の後に、さらに基体の表面に導体膜を付与する第2のメッキ工程を行っても構わない。   In the bump forming method of the present invention, a through hole forming step (S103) for forming a through hole (35) that penetrates the cured anisotropic conductive paste (P1) and reaches the connection terminal (14); The electroless plating fills the through hole with a conductive metal to form the conductor portion (33) and the conductive film (34) made of the conductive metal is formed on the surface (32A, 32B) of the anisotropic conductive paste. An electrolytic plating step (S114) may be further included. This method is effective when the connection terminal or the connection portion cannot be used as an electrode necessary for electroplating. When the conductor film is provided on the bump, the conductor film may be formed at the same time in the electroless plating process. After the electroless plating process, a second plating process for further providing a conductor film on the surface of the substrate. You may do.

本発明のバンプ形成方法においては、前記印刷工程(S121)において、前記異方性導電ペースト(P1)からなり、前記接続端子(14)に到達する貫通孔(44)を備えた基体(42)がさらに形成されてもよく、前記異方性導電ペーストとは導電性材料(M)の密度が異なる第2の異方性導電ペースト(P2)をスクリーン印刷により前記貫通孔に充填して貫通部(43)を形成する充填工程(S123)と、充填後の第2の異方性導電ペーストを硬化する第2の硬化工程(S124)とをさらに備えてもよい。このような方法によれば、基体と貫通部をともにスクリーン印刷という簡易かつ安価な方法によって形成するので、バンプを低コストで形成できる。   In the bump forming method of the present invention, in the printing step (S121), the base body (42) comprising a through hole (44) made of the anisotropic conductive paste (P1) and reaching the connection terminal (14). The second anisotropic conductive paste (P2) having a different density of the conductive material (M) from the anisotropic conductive paste may be formed in the through hole by screen printing to fill the through hole. You may further provide the filling process (S123) which forms (43), and the 2nd hardening process (S124) which hardens the 2nd anisotropic conductive paste after filling. According to such a method, since both the base and the penetrating portion are formed by a simple and inexpensive method called screen printing, the bump can be formed at a low cost.

本発明のバンプ形成方法において、前記基板(10)の表面に複数の前記接続端子(14)が設けられてもよく、前記電子部品(20)の表面に複数の前記接続部(21)が設けられてもよく、前記印刷工程(S131)において、それぞれの接続端子に印刷される異方性導電ペースト(PA,PB,PC,PD)に含まれる導電性材料の密度が互いに異なってもよい。このような方法によれば、導電性が異なる複数種のバンプを容易に形成することができるから、製造工程の簡素化およびコストの低減が図れる。   In the bump forming method of the present invention, a plurality of connection terminals (14) may be provided on the surface of the substrate (10), and a plurality of connection portions (21) are provided on the surface of the electronic component (20). In the printing step (S131), the density of the conductive material contained in the anisotropic conductive paste (PA, PB, PC, PD) printed on each connection terminal may be different from each other. According to such a method, it is possible to easily form a plurality of types of bumps having different conductivities, so that the manufacturing process can be simplified and the cost can be reduced.

本発明のバンプ形成方法において、前記印刷工程(S141)で印刷される異方性導電ペースト(P1)とは導電性材料(M)の密度が異なる第2の異方性導電ペースト(P2)をスクリーン印刷する第2の印刷工程(S143)と、第2の異方性導電ペーストを硬化する第2の硬化工程(S144)とをさらに備えてもよい。この場合、スクリーン印刷と硬化という簡易かつ安価な方法により、バンプを形成することができる。 In the bump forming method of the present invention, the second anisotropic conductive paste (P2) having a density of the conductive material (M) different from the anisotropic conductive paste (P1) printed in the printing step (S141). You may further provide the 2nd printing process (S143) which screen-prints, and the 2nd hardening process (S144) which hardens the 2nd anisotropic conductive paste. In this case, bumps can be formed by a simple and inexpensive method of screen printing and curing.

本発明によれば、基板(10)上に電子部品(20)を搭載した部品搭載基板(1)の製造方法であって、本発明のバンプ形成方法で形成されたバンプ(15)を備える前記基板を提供する基板提供工程(S101〜S104)と、前記接続端子(14)と前記接続部(21)とがバンプを挟んで対向するように電子部品を基板上に位置合わせする位置合わせ工程(S201)と、前記基板に前記電子部品を押圧して接合する接合工程(S202)とを備える部品搭載基板の製造方法が提供される。この方法によれば、基板の反りや凹凸に影響されず、基板の接続端子と電子部品の接続部との電気的な接続が確保された、部品搭載基板を製造することができる。   According to the present invention, there is provided a method for manufacturing a component mounting substrate (1) in which an electronic component (20) is mounted on a substrate (10), comprising the bump (15) formed by the bump forming method of the present invention. A substrate providing step (S101 to S104) for providing a substrate, and an alignment step for aligning the electronic component on the substrate so that the connection terminal (14) and the connection portion (21) face each other with a bump interposed therebetween ( There is provided a method of manufacturing a component mounting board comprising S201) and a joining step (S202) of pressing and joining the electronic component to the board. According to this method, it is possible to manufacture a component mounting substrate in which electrical connection between the connection terminal of the substrate and the connection portion of the electronic component is ensured without being affected by the warp or unevenness of the substrate.

<第1実施形態>
以下、本発明を具体化した第1実施形態について、図1〜図5を参照しつつ詳細に説明する。図1には、本実施形態の回路基板1(部品搭載基板)の部分拡大断面図を示した。回路基板1は、セラミックス配線板10(基板)にLSIパッケージ20(電子部品)を搭載したものである。
<First Embodiment>
Hereinafter, a first embodiment embodying the present invention will be described in detail with reference to FIGS. FIG. 1 shows a partially enlarged cross-sectional view of the circuit board 1 (component mounting board) of the present embodiment. The circuit board 1 is obtained by mounting an LSI package 20 (electronic component) on a ceramic wiring board 10 (board).

セラミックス配線板10は、セラミックスからなる絶縁層11と所定のパターンをなす導体層12とが交互に積層され、導体層間がビアホール13により接続された周知の構造の多層板である。図2Aにはセラミックス配線板10の上面図を、図2Bにはセラミックス配線板10の断面図を示す。このセラミックス配線板10の上面(LSIパッケージ20が搭載される側の面)に形成された導体層12の一部は、基板側パッド14(接続端子)とされている。基板側パッド14は、後述するLSIパッケージ20(もしくは、LSIチップ、半導体デバイス)のバンプパッド21に対応して複数個が縦横に並んでいる。   The ceramic wiring board 10 is a multilayer board having a well-known structure in which insulating layers 11 made of ceramics and conductor layers 12 having a predetermined pattern are alternately laminated, and conductor layers are connected by via holes 13. FIG. 2A shows a top view of the ceramic wiring board 10, and FIG. 2B shows a cross-sectional view of the ceramic wiring board 10. A part of the conductor layer 12 formed on the upper surface (surface on which the LSI package 20 is mounted) of the ceramic wiring board 10 is used as a substrate-side pad 14 (connection terminal). A plurality of substrate side pads 14 are arranged vertically and horizontally corresponding to bump pads 21 of an LSI package 20 (or an LSI chip or a semiconductor device) to be described later.

一方、このセラミックス配線板10に搭載されるLSIパッケージ20の下面側には、縦横に並ぶ複数個のバンプパッド21(接続部)が形成されている。図1に示すように、LSIパッケージ20のバンプパッド21と、これに対応するセラミックス配線板10の基板側パッド14とは、それぞれパンプ15を介して接続されている。   On the other hand, a plurality of bump pads 21 (connection portions) arranged vertically and horizontally are formed on the lower surface side of the LSI package 20 mounted on the ceramic wiring board 10. As shown in FIG. 1, the bump pads 21 of the LSI package 20 and the corresponding substrate-side pads 14 of the ceramic wiring board 10 are connected via bumps 15, respectively.

このバンプ15は、異方性導電ペースト(Anisotropic Conductive Paste:ACP)P1により略円盤状に形成された基体16(第1部材)と、この基体16を上下方向(セラミックス配線板10とLSIパッケージ20との積層方向に沿う方向)に貫通する導体部17(第2部材)とで構成されている。基体16を構成する異方性導電ペーストP1は、例えば低温硬化型の樹脂等の熱硬化性樹脂からなるバインダに、ニッケル等の導電性材料の粒子Mを分散したものである。この異方性導電ペーストP1は、バンプパッド21と基板側パッド14との間で適度に圧縮されることで、導電性材料の粒子M同士が接触して導電パスが形成され、加圧方向に導電性が付与されるものである。   The bump 15 includes a base body 16 (first member) formed in a substantially disk shape by an anisotropic conductive paste (ACP) P1, and a vertical direction (ceramic wiring board 10 and LSI package 20). And a conductor portion 17 (second member) penetrating in the direction along the stacking direction). The anisotropic conductive paste P1 constituting the substrate 16 is obtained by dispersing particles M of a conductive material such as nickel in a binder made of a thermosetting resin such as a low-temperature curable resin. The anisotropic conductive paste P1 is appropriately compressed between the bump pad 21 and the substrate-side pad 14 so that the conductive material particles M come into contact with each other to form a conductive path in the pressurizing direction. Conductivity is imparted.

一方、導体部17は、例えば金属等の導電性材料により上下方向に細長い細線状に形成されたものであって、基体16の上面側からみて円の中心位置に配されている。そして、その一端(上端)は基体16においてバンプパッド21との接続面16Aに露出してバンプパッド21と接触し、他端(下端)は基体16において基板側パッド14との接続面16Bに露出して基板側パッド14と接触している。この導体部17によっても、バンプパッド21と基板側パッド14との電気的な接続がなされる。   On the other hand, the conductor portion 17 is formed in the shape of an elongated thin line in the vertical direction by using a conductive material such as metal, and is disposed at the center position of the circle as viewed from the upper surface side of the base body 16. One end (upper end) of the base 16 is exposed to the connection surface 16A of the bump pad 21 and contacts the bump pad 21, and the other end (lower end) of the base 16 is exposed to the connection surface 16B of the substrate side pad 14. In contact with the substrate-side pad 14. The conductor portion 17 also electrically connects the bump pad 21 and the substrate side pad 14.

なお、導体部17は、バンプパッド21と基板側パッド14との間でのバンプ15の圧縮性を損なわないよう、できるだけ柔らかい導電性材料(例えば金)を使用することが好ましい。また、同様の観点から、導通が確保できる範囲でできるだけ細いことが好ましい。例えば導電性材料として金を用いた場合には径を7.5μm以下とすることが好ましい。   The conductor portion 17 is preferably made of a conductive material (for example, gold) that is as soft as possible so as not to impair the compressibility of the bump 15 between the bump pad 21 and the substrate-side pad 14. Further, from the same viewpoint, it is preferable that the thickness is as thin as possible within a range where conduction can be ensured. For example, when gold is used as the conductive material, the diameter is preferably 7.5 μm or less.

次に、バンプ15の形成方法、およびこのバンプ15によるバンプパッド21とこれに対応する基板側パッド14との接続方法について図22のフローチャートを参照しつつ説明する。   Next, a method for forming the bump 15 and a method for connecting the bump pad 21 by the bump 15 and the corresponding substrate-side pad 14 will be described with reference to the flowchart of FIG.

まず、セラミックス配線板10の各基板側パッド14上に、スクリーン印刷法によって異方性導電ペーストP1を印刷し、バンプ15の基体16を形成する(ステップS101:印刷工程)。図3Aには、基板側パッド14上にスクリーン印刷法によって異方性導電ペーストP1を印刷した様子を示す上面図を、図3Bには、その断面図を示す(なお、図3AにおいてはスクリーンSを省略して示している)。印刷が終了したら、異方性導電ペーストP1を加熱硬化させる(ステップS102:硬化工程)。   First, the anisotropic conductive paste P1 is printed on each substrate-side pad 14 of the ceramic wiring board 10 by a screen printing method to form the base 16 of the bump 15 (step S101: printing process). 3A is a top view showing a state where the anisotropic conductive paste P1 is printed on the substrate-side pad 14 by the screen printing method, and FIG. 3B is a sectional view thereof (in FIG. 3A, the screen S Is omitted). When printing is completed, the anisotropic conductive paste P1 is heated and cured (step S102: curing process).

次に、基体16の上面側(バンプパッド21と接続する側)からレーザ照射を行うことにより、基体16の上面から見て円の中心位置に、基板側パッド14の表面に至る貫通孔18を形成する(ステップS103:貫通孔形成工程;図4Aおよび図4B参照)。   Next, by performing laser irradiation from the upper surface side of the base body 16 (side connected to the bump pad 21), the through hole 18 reaching the surface of the substrate side pad 14 is formed at the center of the circle as viewed from the upper surface of the base body 16. (Step S103: through-hole forming step; see FIGS. 4A and 4B).

次いで、基板側パッド14を一方の電極として利用した電気メッキを行うことにより、貫通孔18内に金属を充填して、導体部17を形成する(ステップS104:メッキ工程;図5Aおよび図5B参照)。本実施形態では、全ての基板側パッド14がビアホール13および内層の導体層12を介してセラミックス配線板10の下面側まで導通している(図5B参照)から、電気メッキに際して基板側パッド14を一方の電極として使用することができる。なお、金属の充填量は、その上面が基体16の表面とほぼ面一となる程度とするのが好ましい。   Next, by performing electroplating using the substrate side pad 14 as one electrode, the through hole 18 is filled with metal to form the conductor portion 17 (step S104: plating step; see FIGS. 5A and 5B). ). In this embodiment, all the board-side pads 14 are conducted to the lower surface side of the ceramic wiring board 10 through the via holes 13 and the inner conductor layer 12 (see FIG. 5B). It can be used as one electrode. The filling amount of the metal is preferably set so that the upper surface thereof is substantially flush with the surface of the substrate 16.

形成された導体部17は、一端側(下端側)が基板側バッド14に接触し、他端側(上端側)がバンプパッド21との接続面16Aに露出している。なお、メッキ金属として銅を使用する場合には、酸化を防ぐため、充填終了後、導体部17の上端面にNi/Au等の保護膜を付けておくことが好ましい。このような保護膜は例えば無電解メッキにより形成することができる。このようにして、セラミックス配線板10の基板側パッド14上にバンプ15が形成される(ステップS101〜S104:基板提供工程)。   One end side (lower end side) of the formed conductor portion 17 is in contact with the substrate side pad 14, and the other end side (upper end side) is exposed on the connection surface 16 </ b> A with the bump pad 21. In addition, when using copper as a plating metal, in order to prevent oxidation, it is preferable to attach a protective film such as Ni / Au to the upper end surface of the conductor portion 17 after the filling. Such a protective film can be formed by electroless plating, for example. In this way, bumps 15 are formed on the substrate-side pads 14 of the ceramic wiring board 10 (steps S101 to S104: substrate providing step).

続いて、バンプ15を形成したセラミックス配線板10にLSIパッケージ20を実装する手順について説明する。   Next, a procedure for mounting the LSI package 20 on the ceramic wiring board 10 on which the bumps 15 are formed will be described.

まず、接着剤19をセラミックス配線板10の上面に塗布する。次に、基板側パッド14上に形成されたバンプ15と、それに対応するバンプバッド21とが整合するように位置合わせしつつLSIパッケージ20をセラミックス配線板10上に載置する(ステップS201:位置合わせ工程)。次いで、熱プレス等により、LSIパッケージ20をセラミックス配線板10側に押圧しつつ加熱し、接着剤19を硬化させてセラミックス配線板10とLSIパッケージ20とを接合する(ステップS202:接合工程)。つまり、LSIパッケージ20は、セラミックス配線板10側に押圧されたときの位置でセラミックス配線板10に固定される。このとき、バンプ15の基体16を構成する異方性導電ペーストP1は、バンプパッド21と基板側パッド14との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド14とバンプバッド21とが電気的に接続される(図1参照)。同時に、導体部17の上端部がバンプパッド21に接触し、この導体部17によっても基板側パッド14とバンプバッド21とが電気的に接続される。   First, the adhesive 19 is applied to the upper surface of the ceramic wiring board 10. Next, the LSI package 20 is placed on the ceramic wiring board 10 while being aligned so that the bumps 15 formed on the substrate-side pad 14 and the corresponding bump pads 21 are aligned (step S201: alignment). Process). Next, the LSI package 20 is heated while being pressed toward the ceramic wiring board 10 by hot pressing or the like, and the adhesive 19 is cured to bond the ceramic wiring board 10 and the LSI package 20 (step S202: bonding step). That is, the LSI package 20 is fixed to the ceramic wiring board 10 at a position when pressed to the ceramic wiring board 10 side. At this time, the anisotropic conductive paste P1 constituting the base 16 of the bump 15 is compressed between the bump pad 21 and the substrate-side pad 14 to impart conductivity in the pressing direction. Thereby, the board | substrate side pad 14 and the bump pad 21 are electrically connected (refer FIG. 1). At the same time, the upper end portion of the conductor portion 17 contacts the bump pad 21, and the substrate side pad 14 and the bump pad 21 are electrically connected also by the conductor portion 17.

以上のように本実施形態によれば、セラミックス配線板10に設けられた基板側パッド14とLSIパッケージ20に設けられたバンプパッド21とが、異方性導電ペーストP1により形成されたバンプ15により接続されている。このような構成によれば、半田バンプと比べて異方性導電ペーストP1により形成されたバンプ15は柔軟性に優れるため、バンプ15と基板側パッド14との界面にかかる応力が緩和される。このため、表面凹凸や反りが大きく、バンプ15と基板側パッド14との接続部分にストレスが比較的発生しやすいセラミックス配線板10を用いた場合であっても、接続信頼性を確保できる。   As described above, according to the present embodiment, the board-side pads 14 provided on the ceramic wiring board 10 and the bump pads 21 provided on the LSI package 20 are formed by the bumps 15 formed by the anisotropic conductive paste P1. It is connected. According to such a configuration, the bump 15 formed of the anisotropic conductive paste P1 is superior to the solder bump in flexibility, so that the stress applied to the interface between the bump 15 and the substrate-side pad 14 is relieved. For this reason, even when the ceramic wiring board 10 having large surface unevenness and warpage and causing stress relatively easily at the connection portion between the bump 15 and the substrate-side pad 14, connection reliability can be ensured.

また、異方性導電フィルムを用いた場合と異なり、基板側パッド14およびバンプバッド21が設けられた場所以外の領域には導電性物質が存在していない。したがって、短絡などが発生することがなく、隣接する基板側パッド14間、およびバンプバッド21間の絶縁性が保たれる。   Unlike the case where an anisotropic conductive film is used, there is no conductive material in a region other than the place where the substrate-side pad 14 and the bump pad 21 are provided. Therefore, a short circuit or the like does not occur, and insulation between the adjacent substrate-side pads 14 and between the bump pads 21 is maintained.

また、セラミックス配線板10の反りや表面の凹凸が大きい場合、基板側パッド14−バンプパッド21間の距離のばらつきによってバンプ15への加圧力のばらつきが生じる。特に基板側パッド14−バンプパッド21間の距離が大きくなっている位置に存在しているバンプ15(図1において左側のバンプ15参照)には充分な圧縮力が付与されず、導通が充分に確保されなくなる事態が生じ得る。しかし、本実施形態では、バンプ15に導体部17を設けてあるから、この導体部17によって、バンプ15への加圧力の強弱にかかわらず、基板側パッド14とバンプバッド21との電気的な接続が確保される。これにより、基板側パッド14とバンプバッド21との電気的接続を確実なものとすることができる。   In addition, when the warp of the ceramic wiring board 10 and the unevenness of the surface are large, the pressure applied to the bumps 15 varies due to the variation in the distance between the substrate-side pad 14 and the bump pad 21. In particular, the bump 15 (see the left bump 15 in FIG. 1) existing at a position where the distance between the substrate-side pad 14 and the bump pad 21 is large is not given a sufficient compressive force, and is sufficiently conductive. There may be situations where it is not ensured. However, in the present embodiment, since the conductor portion 17 is provided on the bump 15, the electrical connection between the substrate-side pad 14 and the bump pad 21 is achieved by this conductor portion 17 regardless of the strength of the pressure applied to the bump 15. Is secured. Thereby, the electrical connection between the board-side pad 14 and the bump pad 21 can be ensured.

さらに、導体部17は、柔らかい導電性材料によって形成され、導通が確保できる範囲でできるだけ細くされている。このような構成によれば、異方性導電ペーストP1の圧縮が妨げられることに起因する導通不良を回避できる。さらに、応力緩和効果が損なわれてクラックが生じやすくなる、バンプ15の圧縮により導体部17が折れて導通が確保できなくなる、といった事態を回避できる。   Furthermore, the conductor part 17 is made of a soft conductive material and is made as thin as possible within a range in which conduction can be ensured. According to such a structure, the conduction | electrical_connection defect resulting from preventing the compression of anisotropic conductive paste P1 can be avoided. Furthermore, it is possible to avoid a situation in which the stress relaxation effect is impaired and cracks are likely to occur, and the conductor portion 17 is broken due to compression of the bumps 15 so that conduction cannot be ensured.

<第2実施形態>
以下、本発明の第2実施形態について、図6〜図8を参照しつつ説明する。本実施形態の第1実施形態との主たる相違点は、バンプ31に導体膜34が設けられている点にある。なお、第1実施形態と同様の構成には同一の符号を付して説明を省略する。
Second Embodiment
Hereinafter, a second embodiment of the present invention will be described with reference to FIGS. The main difference between this embodiment and the first embodiment is that a bump 31 is provided with a conductor film 34. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted.

本実施形態の回路基板30においても、LSIパッケージ20のバンプパッド21と、これに対応するセラミックス配線板10の基板側パッド14とは、それぞれパンプ31を介して接続されている(図6参照)。このバンプ31は、異方性導電ペーストP1により形成された基体32(第1部材)と、この基体32を上下方向に貫通する導体部33(第2部材)と、この基体32の表面を覆う導体膜34とで構成されている。基体32および導体部33の構成は、第1実施形態と同様である。   Also in the circuit board 30 of the present embodiment, the bump pads 21 of the LSI package 20 and the corresponding board-side pads 14 of the ceramic wiring board 10 are connected via the bumps 31 (see FIG. 6). . The bump 31 covers the base 32 (first member) formed of the anisotropic conductive paste P1, the conductor portion 33 (second member) penetrating the base 32 in the vertical direction, and the surface of the base 32. And a conductive film 34. The configurations of the base body 32 and the conductor portion 33 are the same as those in the first embodiment.

導体膜34は、例えば金属等の導電性材料により形成されたものであって、基体32において上面32Aと側面32Bの全体に形成されている。つまり、バンプパッド21に対する接続面32A、および、セラミックス配線板10ともLSIパッケージ20とも接触していない露出面32Bを覆う薄膜状に形成されている。また、この導体膜34には下面側から導体部33が接触しており、これにより導体部33と導体膜と34とが電気的に接続している。この導体膜34は、バンプ31の圧縮性を損なわないよう、柔らかい導電性材料を使用し、薄く形成されていることが好ましい。但し、基体32の露出面を覆うことでバンプ31の耐久性を向上させる効果をあわせて期待する場合には、バンプ31の圧縮性を損なわない程度の硬さと厚さを有していることが好ましい。   The conductor film 34 is formed of a conductive material such as metal, for example, and is formed on the entire upper surface 32A and side surface 32B of the base 32. That is, it is formed in a thin film shape that covers the connection surface 32A to the bump pad 21 and the exposed surface 32B that is not in contact with the ceramic wiring board 10 or the LSI package 20. Further, the conductor film 33 is in contact with the conductor film 34 from the lower surface side, whereby the conductor section 33 and the conductor film 34 are electrically connected. This conductive film 34 is preferably formed thinly using a soft conductive material so as not to impair the compressibility of the bumps 31. However, when the effect of improving the durability of the bump 31 by covering the exposed surface of the base body 32 is also expected, the hardness and thickness of the bump 31 should not be impaired. preferable.

次に、バンプ31の形成方法、およびこのバンプ31によるバンプパッド21とこれに対応する基板側パッド14との接続方法について、図23のフローチャートを参照しつつ説明する。   Next, a method of forming the bump 31 and a method of connecting the bump pad 21 by the bump 31 and the corresponding substrate-side pad 14 will be described with reference to the flowchart of FIG.

まず、印刷工程(ステップS101)、硬化工程(ステップS102)、貫通孔形成工程(ステップS103)を行って、セラミックス配線板10の基板側パッド14上に、貫通孔35を備える基体32を形成する(図7A、図7B参照)。印刷工程、硬化工程、貫通孔形成工程は第1実施形態と同様であるので詳細な説明を省略する。   First, the substrate 32 having the through holes 35 is formed on the substrate side pads 14 of the ceramic wiring board 10 by performing a printing process (step S101), a curing process (step S102), and a through hole forming process (step S103). (See FIGS. 7A and 7B). Since the printing process, the curing process, and the through-hole forming process are the same as those in the first embodiment, detailed description thereof is omitted.

次いで、無電解メッキにより、貫通孔35内に金属を充填して導体部33を形成するとともに、基体32の上面および側面全体に導体膜34を形成する(ステップS114:無電解メッキ工程;図8A、図8B参照)。本実施形態では、第1実施形態と異なり、全ての基板側パッド14がビアホール13および内層のセラミックス配線板10の下面側まで導通しているわけではなく(図8B参照)、メッキに際して基板側パッド14を一方の電極として使用することが容易ではないから、導体部33および導体膜34の形成方法として無電解メッキが適する。   Next, by filling the through hole 35 with metal by electroless plating to form the conductor portion 33, the conductor film 34 is formed on the entire upper surface and side surface of the base 32 (step S114: electroless plating step; FIG. 8A). FIG. 8B). In the present embodiment, unlike the first embodiment, not all the board-side pads 14 are conducted to the via holes 13 and the lower surface side of the inner ceramic wiring board 10 (see FIG. 8B). Since it is not easy to use 14 as one electrode, electroless plating is suitable as a method of forming the conductor portion 33 and the conductor film 34.

このようにして基板側パッド14上にバンプ31が形成されたら、第1実施形態と同様にしてセラミックス配線板10にLSIパッケージ20を実装する(ステップS201:位置合せ工程,ステップS202:接合工程)。このとき、第1実施形態と同様に、バンプ31の基体32を構成する異方性導電ペーストP1がバンプパッド21と基板側パッド14との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド14とバンプバッド21とが電気的に接続される。同時に、導体部33の上端部が導体膜34を介してバンプパッド21に接触し、この導体部33および導体膜34によっても基板側パッド14とバンプバッド21とが電気的に接続される。   When the bumps 31 are thus formed on the substrate-side pads 14, the LSI package 20 is mounted on the ceramic wiring board 10 in the same manner as in the first embodiment (step S201: alignment process, step S202: bonding process). . At this time, similarly to the first embodiment, the anisotropic conductive paste P1 constituting the base 32 of the bump 31 is compressed between the bump pad 21 and the substrate side pad 14 to impart conductivity in the pressurizing direction. The Thereby, the board | substrate side pad 14 and the bump pad 21 are electrically connected. At the same time, the upper end portion of the conductor portion 33 contacts the bump pad 21 via the conductor film 34, and the substrate side pad 14 and the bump pad 21 are electrically connected also by the conductor portion 33 and the conductor film 34.

ここで、本実施形態のように基板側パッド14上にバンプ31を形成しておき、その後にLSIパッケージ20を実装する場合において、セラミックス配線板10の基板側パッド14とLSIパッケージ20のバンプバッド21との位置精度があまり高くない場合には、導体部33がバンプパッド21から外れてしまい、基板側パッド14とバンプバッド21との電気的接続が確保できなくなることが懸念される。しかし、本実施形態ではバンプ31に導体膜34が設けられているから、この導体膜34がバンプバッド21に対して面的に接触することとなる。これにより、導体膜34を介してバンプバッド21と導体部33とが導通し、ひいては、基板側パッド14とバンプバッド21との導通が確実なものとなる。   Here, when the bump 31 is formed on the substrate side pad 14 and the LSI package 20 is mounted after that as in the present embodiment, the substrate side pad 14 of the ceramic wiring board 10 and the bump pad 21 of the LSI package 20 are mounted. If the positional accuracy is not so high, there is a concern that the conductor portion 33 is detached from the bump pad 21 and electrical connection between the board-side pad 14 and the bump pad 21 cannot be ensured. However, since the conductor film 34 is provided on the bump 31 in this embodiment, the conductor film 34 comes into surface contact with the bump pad 21. As a result, the bump pad 21 and the conductor portion 33 are electrically connected via the conductor film 34, and as a result, the electrical connection between the substrate-side pad 14 and the bump pad 21 is ensured.

さらに、導体膜34は、基体32においてバンプバッド21との接続面32Aのみならず、露出面32Bの全体をも覆うものである。このように基体32の露出面32Bを導体膜34で覆って保護することで、バンプ31に耐摩耗性を付与し、耐久性を向上させることができる。   Furthermore, the conductor film 34 covers not only the connection surface 32A to the bump pad 21 but also the entire exposed surface 32B in the base 32. Thus, by covering and protecting the exposed surface 32B of the base body 32 with the conductor film 34, it is possible to impart wear resistance to the bumps 31 and improve durability.

以上のように本実施形態によっても、異方性導電ペーストP1によって形成されたバンプ31によって基板側パッド14とバンプバッド21とが接続され、さらに、バンプ31には導体部33が設けられているから、第1実施形態と同様の作用効果を奏する。さらに、バンプ31には導体膜34が設けられており、この導体膜34がバンプバッド21に対して面的に接触することとなるから、基板側パッド14およびバンプバッド21の位置精度が高くない場合でも、両者の間での導通を確実なものとすることができる。   As described above, also in this embodiment, the substrate side pad 14 and the bump pad 21 are connected by the bump 31 formed by the anisotropic conductive paste P1, and the bump 31 is provided with the conductor portion 33. The same effects as the first embodiment are achieved. Furthermore, since the conductor film 34 is provided on the bump 31 and the conductor film 34 comes into surface contact with the bump pad 21, even when the positional accuracy of the substrate side pad 14 and the bump pad 21 is not high. The conduction between the two can be ensured.

<第3参考例
以下、本発明の第3参考例について、図9〜図11を参照しつつ説明する。本参考例の第1実施形態との主たる相違点は、バンプ41が、第1の異方性導電ペーストP1により形成された基体42(第1部材)と、この第1の異方性導電ペーストP1よりも導電性材料の密度が高い第2の異方性導電ペーストP2により形成された高密度部43(第2部材、貫通部)とで構成されている点にある。なお、第1実施形態と同様の構成には同一の符号を付して説明を省略する。
<Third reference example >
Hereinafter, a third reference example of the present invention will be described with reference to FIGS. The main difference between this reference example and the first embodiment is that the bump 41 is formed of a base 42 (first member) formed of the first anisotropic conductive paste P1 and the first anisotropic conductive paste. It is in the point comprised by the high density part 43 (2nd member, penetration part) formed with the 2nd anisotropic conductive paste P2 whose density of an electroconductive material is higher than P1. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted.

参考例の回路基板40においても、LSIパッケージ20のバンプパッド21と、これに対応するセラミックス配線板10の基板側パッド14とは、それぞれパンプ41を介して接続されている(図9参照)。 Also in the circuit board 40 of this reference example , the bump pads 21 of the LSI package 20 and the corresponding board-side pads 14 of the ceramic wiring board 10 are connected via the bumps 41 (see FIG. 9). .

このバンプ41は、基体42(第1部材)と、この基体42を上下方向(セラミックス配線板10とLSIパッケージ20との積層方向)に貫通する高密度部43(第2部材)とを備えている。基体42は、第1の異方性導電ペーストP1により略円環状に形成されている。   The bump 41 includes a base body 42 (first member) and a high-density portion 43 (second member) penetrating the base body 42 in the vertical direction (the stacking direction of the ceramic wiring board 10 and the LSI package 20). Yes. The base 42 is formed in a substantially annular shape by the first anisotropic conductive paste P1.

一方、高密度部43は、第2の異方性導電ペーストP2により、基体42における円環の内径に等しい径の円盤状に形成され、基体42の円環の内側に収容されている。そして、その一端(上端)は基体42においてバンプパッド21との接続面42Aに露出してバンプパッド21と接触し、他端(下端)は基体42において基板側パッド14との接続面42Bに露出して基板側パッド14と接触している。   On the other hand, the high-density portion 43 is formed into a disk shape having a diameter equal to the inner diameter of the ring in the base 42 by the second anisotropic conductive paste P2, and is accommodated inside the ring of the base 42. One end (upper end) of the base 42 is exposed on the connection surface 42A of the bump pad 21 and contacts the bump pad 21, and the other end (lower end) of the base 42 is exposed on the connection surface 42B of the substrate side pad 14. In contact with the substrate-side pad 14.

この高密度部43を形成する第2の異方性導電ペーストP2は、基体42を構成する第1の異方性導電ペーストP1よりも導電性材料の密度が高いものである。ここで、「導電性材料の密度が高い」とは、単位体積あたりの導電性材料の重量が多いことを意味する。導電性材料の密度が高い異方性導電ペーストを調整するためには、例えば樹脂に分散する導電性材料の粒子Mの単位体積当たりの個数を多くするか、あるいは、平均粒径の大きい粒子Mを使用することが考えられる。2種の異方性導電ペーストP1、P2を構成する樹脂および導電性材料の材質は、互いに同一であっても良く、異なっていても構わない。   The second anisotropic conductive paste P2 that forms the high-density portion 43 has a higher density of conductive material than the first anisotropic conductive paste P1 that forms the base 42. Here, “the density of the conductive material is high” means that the weight of the conductive material per unit volume is large. In order to adjust the anisotropic conductive paste having a high density of the conductive material, for example, the number of particles M of the conductive material dispersed in the resin per unit volume is increased, or the particles M having a large average particle diameter Can be considered. The resin and the conductive material constituting the two types of anisotropic conductive pastes P1 and P2 may be the same or different from each other.

基体42および高密度部43は、ともに、バンプパッド21と基板側パッド14との間で適度に圧縮されることで加圧方向に導電性が付与され、これにより、バンプパッド21と基板側パッド14とが電気的に接続される。なお、高密度部43は基体42と比較して導電性材料の密度が高い異方性導電ペーストP2により構成されているため、より弱い加圧力で導通が確保される。   Both the base body 42 and the high-density portion 43 are appropriately compressed between the bump pad 21 and the substrate-side pad 14 to impart conductivity in the pressurizing direction, whereby the bump pad 21 and the substrate-side pad are provided. 14 is electrically connected. In addition, since the high density part 43 is comprised by the anisotropic conductive paste P2 with a high density of an electroconductive material compared with the base | substrate 42, conduction | electrical_connection is ensured with a weaker applied pressure.

次に、バンプ41の形成方法、およびこのバンプ41によるバンプパッド21とこれに対応する基板側パッド14との接続方法について、図24のフローチャートを参照しつつ説明する。   Next, a method of forming the bump 41 and a method of connecting the bump pad 21 by the bump 41 and the corresponding substrate-side pad 14 will be described with reference to the flowchart of FIG.

まず、セラミックス配線板10の基板側パッド14上に、スクリーン印刷法によって第1の異方性導電ペーストP1を印刷し、基体42を形成する(ステップS121:印刷工程;図10A、図10B参照)。このとき、一部の基板側パッド14上には、上下方向に貫通する貫通孔44を有する基体42を形成する。本参考例では、セラミックス配線板10の上面(LSIパッケージ20の搭載面)から見て周縁部に位置する一部の基板側パッド14上には異方性導電ペーストP1を円盤形に印刷し、貫通孔44を有しない基体42を形成している。一方、それらよりも内側に位置する他の基板側パッド14上には、異方性導電ペーストP1を円環形に印刷し、貫通孔44を有する基体42を形成している。なお、より中心に近い位置に位置する基板側パッド14上に形成される基体42ほど、貫通孔44の径が大きくなるようにしている。印刷が終了したら、異方性導電ペーストP1を加熱硬化させる(ステップS122:硬化工程)。 First, the first anisotropic conductive paste P1 is printed on the substrate-side pad 14 of the ceramic wiring board 10 by a screen printing method to form the base 42 (step S121: printing step; see FIGS. 10A and 10B). . At this time, a base 42 having a through hole 44 penetrating in the vertical direction is formed on a part of the substrate-side pads 14. In this reference example , an anisotropic conductive paste P1 is printed in a disc shape on a part of the substrate-side pads 14 located at the peripheral edge when viewed from the upper surface of the ceramic wiring board 10 (the mounting surface of the LSI package 20). A base 42 having no through hole 44 is formed. On the other hand, an anisotropic conductive paste P1 is printed in an annular shape on another substrate-side pad 14 located on the inner side of them, thereby forming a base 42 having a through hole 44. In addition, the diameter of the through-hole 44 is made larger in the base 42 formed on the substrate-side pad 14 located closer to the center. When printing is completed, the anisotropic conductive paste P1 is heated and cured (step S122: curing process).

次いで、貫通孔44の内部に、第2の異方性導電ペーストP2をスクリーン印刷により充填して高密度部43(貫通部)を形成する(ステップS123:充填工程;図11A、図11B参照)。充填が終了したら、第2の異方性導電ペーストP2を加熱硬化させる。(ステップS124:第2の硬化工程)。   Next, the through hole 44 is filled with the second anisotropic conductive paste P2 by screen printing to form the high density portion 43 (through portion) (step S123: filling step; see FIGS. 11A and 11B). . When the filling is completed, the second anisotropic conductive paste P2 is cured by heating. (Step S124: second curing step).

このようにして基板側パッド14上にバンプ41が形成されたら、第1実施形態と同様にしてセラミックス配線板10にLSIパッケージ20を実装する(ステップS201:位置合せ工程,ステップS202:接合工程)。このとき、バンプ41の基体42を構成する第1の異方性導電ペーストP1、および高密度部43を構成する第2の異方性導電ペーストP2が、ともにバンプパッド21と基板側パッド14との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド14とバンプバッド21とが電気的に接続される。   When the bumps 41 are thus formed on the substrate-side pads 14, the LSI package 20 is mounted on the ceramic wiring board 10 in the same manner as in the first embodiment (step S201: alignment process, step S202: bonding process). . At this time, the first anisotropic conductive paste P1 constituting the base 42 of the bump 41 and the second anisotropic conductive paste P2 constituting the high-density portion 43 are both the bump pad 21 and the substrate-side pad 14. And conductivity is imparted in the pressurizing direction. Thereby, the board | substrate side pad 14 and the bump pad 21 are electrically connected.

ここで、セラミックス配線板10の反りや表面の凹凸が大きい場合、基板側パッド14−バンプパッド21間の距離によってバンプ41への加圧力のばらつきが生じる。特に基板側パッド14−バンプパッド21間の離間距離が大きくなっている位置に存在しているバンプ41(図9において左側のバンプ41参照)には充分な圧縮力が付与されず、導通が充分に確保されなくなる事態が生じ得る。しかし、本参考例では、バンプ41に高密度部43が設けられている。そして、この高密度部43においては、導電性材料の密度が相対的に高い第2の異方性導電ペーストP2により構成されているために、より弱い加圧力でも導通が確保される。これにより、基板側パッド14とバンプバッド21との電気的接続を確実なものとすることができる。 Here, when the warp of the ceramic wiring board 10 or the unevenness of the surface is large, the pressure applied to the bumps 41 varies depending on the distance between the substrate-side pad 14 and the bump pad 21. In particular, the bump 41 (see the left bump 41 in FIG. 9) located at a position where the separation distance between the substrate side pad 14 and the bump pad 21 is large is not given a sufficient compressive force, and is sufficiently conductive. There is a possibility that the situation will not be secured. However, in the present reference example , the bump 41 is provided with the high density portion 43. And in this high density part 43, since it is comprised by the 2nd anisotropic conductive paste P2 with a relatively high density of an electroconductive material, conduction | electrical_connection is ensured even with a weaker applied pressure. Thereby, the electrical connection between the board-side pad 14 and the bump pad 21 can be ensured.

特に、本参考例では、セラミックス配線板10の上面から見て中心側に位置するバンプ41に高密度部43を設け、しかも、より中心に近い位置に配されるバンプ41ほど高密度部43の径が大きくなるようにしている。これは、一般にセラミックス配線板10は上面が凹となるように反る傾向があり、セラミックス配線板10の中心に近い領域ほど基板側パッド14−バンプパッド21間の距離が大きくなる傾向があることを考慮したものである。 In particular, in the present reference example , the high density portion 43 is provided on the bump 41 located on the center side when viewed from the upper surface of the ceramic wiring board 10, and the bump 41 disposed closer to the center is located closer to the center of the bump 41. The diameter is made larger. This is because, in general, the ceramic wiring board 10 tends to warp so that the upper surface is concave, and the distance between the substrate-side pad 14 and the bump pad 21 tends to increase in a region closer to the center of the ceramic wiring board 10. Is taken into account.

すなわち、高密度部43は異方性導電ペーストP2からなっており、導電性材料のみからなっている場合と比較して柔軟性が高いから、ある程度径を太くしてもバンプ41全体としての柔軟性を損なうことがない。このことを利用して、基板側パッド14−バンプパッド21間の離間距離が大きい位置に形成されるバンプ41においては高密度部43の径を太くすることによって、接続信頼性をより確実なものとすることができる。   That is, the high-density portion 43 is made of the anisotropic conductive paste P2 and has high flexibility as compared with the case where it is made only of the conductive material. There is no loss of sex. By utilizing this fact, in the bump 41 formed at a position where the separation distance between the substrate side pad 14 and the bump pad 21 is large, the diameter of the high-density portion 43 is increased, so that the connection reliability is further ensured. It can be.

以上のように本参考例によっても、異方性導電ペーストP1、P2によって形成されたバンプ41によって基板側パッド14とバンプバッド21とが接続されているから、第1実施形態と同様の作用効果を奏する。さらに、バンプ41には、導電性材料の密度が相対的に高い第2の異方性導電ペーストP2により形成された高密度部43が設けられているから、バンプ41への加圧力の強弱に関わらず、基板側パッド14とバンプバッド21との電気的接続を確実なものとすることができる。 Also in this reference example, as described above, since the substrate side pads 14 and the bump pads 21 are connected by the bumps 41 formed by the anisotropic conductive paste P1, P2, the same effects as the first embodiment Play. Further, since the bump 41 is provided with a high density portion 43 formed of the second anisotropic conductive paste P2 having a relatively high density of the conductive material, the pressure applied to the bump 41 can be reduced. Regardless, the electrical connection between the substrate-side pad 14 and the bump pad 21 can be ensured.

<第4参考例
以下、本発明の第4参考例について、図12〜図14を参照しつつ説明する。本参考例の第1実施形態との主たる相違点は、導電性材料の密度が異なる複数種の異方性導電ペーストPA、PB、PC、PDにより形成された複数種のバンプ51が設けられている点にある。なお、第1実施形態と同様の構成には同一の符号を付して説明を省略する。
<Fourth Reference Example >
Hereinafter, a fourth reference example of the present invention will be described with reference to FIGS. The main difference of this reference example from the first embodiment is that a plurality of types of bumps 51 formed of a plurality of types of anisotropic conductive pastes PA, PB, PC, PD having different conductive material densities are provided. There is in point. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted.

参考例の回路基板50においても、LSIパッケージ20のバンプパッド21と、これに対応するセラミックス配線板10の基板側パッド14とは、それぞれパンプ51を介して接続されている(図12参照)。 Also in the circuit board 50 of the present reference example , the bump pads 21 of the LSI package 20 and the corresponding board-side pads 14 of the ceramic wiring board 10 are connected via the bumps 51 (see FIG. 12). .

参考例のバンプ51は、異方性導電ペーストPA、PB、PC、PDにより、略円盤状に形成されている。複数対の基板側パッド14とバンプパッド21とをそれぞれ接続する複数のバンプ51は、互いに導電性材料の密度が異なる異方性導電ペーストPA、PB、PC、PDにより形成された複数種のバンプ51A、51B、51C、51Dを含む。なお以下では複数種のバンプを区別する場合には、「バンプ51A、51B、51C、51D」のように符号に添え字を付し、区別せずに総称する場合には、「バンプ51」のように符号に添え字を付さないで記すものとする。 The bumps 51 of this reference example are formed in a substantially disc shape by anisotropic conductive pastes PA, PB, PC, PD. The plurality of bumps 51 respectively connecting the plurality of pairs of substrate-side pads 14 and the bump pads 21 are a plurality of types of bumps formed by anisotropic conductive pastes PA, PB, PC, PD having different conductive material densities. 51A, 51B, 51C, 51D are included. In the following, when distinguishing a plurality of types of bumps, a suffix is added to the reference numeral, such as “Bumps 51A, 51B, 51C, 51D”, and when referring to them without distinction, “Bump 51” Thus, the code shall be written without adding a subscript.

「導電性材料の密度が異なる」とは、単位体積あたりの導電性材料の重量が異なることを意味する。導電性材料の密度が異なる異方性導電ペーストを調整するためには、例えば樹脂に分散する導電性材料の粒子Mの単位体積当たりの個数を異ならせる、あるいは、粒子Mの平均粒径を異ならせることが考えられる。複数種の異方性導電ペーストを構成する樹脂および導電性材料の材質は、互いに同一であっても良く、異なっていても構わない。   “Different densities of the conductive material” means that the weight of the conductive material per unit volume is different. In order to adjust the anisotropic conductive paste having a different density of the conductive material, for example, the number of particles M of the conductive material dispersed in the resin per unit volume is varied, or the average particle diameter of the particles M is varied. It can be considered. The materials of the resin and the conductive material constituting the plurality of types of anisotropic conductive pastes may be the same or different.

バンプ51は、バンプパッド21と基板側パッド14との間で適度に圧縮されることで加圧方向に導電性が付与され、これにより、バンプパッド21と基板側パッド14とが電気的に接続される。なお、導電性材料の密度が高い異方性導電ペーストにより形成されているバンプ51は、より弱い加圧力で接続が確保される。   The bump 51 is appropriately compressed between the bump pad 21 and the substrate-side pad 14 to impart conductivity in the pressurizing direction, whereby the bump pad 21 and the substrate-side pad 14 are electrically connected. Is done. Note that the bump 51 formed of an anisotropic conductive paste having a high density of the conductive material ensures connection with a weaker pressure.

次に、バンプ51の形成方法、およびこのバンプ51によるバンプパッド21とこれに対応する基板側パッド14との接続方法について、図25のフローチャートを参照しつつ説明する。   Next, a method of forming the bump 51 and a method of connecting the bump pad 21 by the bump 51 and the corresponding substrate-side pad 14 will be described with reference to the flowchart of FIG.

まず、セラミックス配線板10の基板側パッド14上に、スクリーン印刷法によって異方性導電ペーストPA、PB、PC、PDを印刷し、バンプ51を形成する(ステップS131:印刷工程)。このとき、互いに導電性材料の密度が異なる複数種の異方性導電ペーストPA、PB、PC、PDを基板側パッド14上に順次スクリーン印刷していく。本参考例では、まず、セラミックス配線板10の周縁付近に位置する一群の基板側パッド14上に、導電性材料の密度が最も低い異方性導電ペーストPAを印刷して、バンプ51Aを形成する(図13A、図13B)。次いで、それよりも中心側に位置する一群の基板側パッド14上に、最初の印刷に使用したものよりも導電性材料の密度が高い異方性導電ペーストPBを印刷して、バンプ51Bを形成する。さらに、それよりも中心側に位置する一群の基板側パッド14上に、より導電性材料の密度が高い異方性導電ペーストPC、PDを順次印刷して、バンプ51C、51Dを形成する。このようにして、複数種の異方性導電ペーストPA、PB、PC、PDを順次印刷して行き、セラミックス配線板10の上面(LSIパッケージ20の搭載面)から見てより中心に近い位置に配される基板側パッド14上に形成されるバンプ51ほど、導電性材料の密度が高くなるようにしている(図14A、図14Bを併せて参照)。 First, the anisotropic conductive pastes PA, PB, PC, PD are printed on the substrate side pads 14 of the ceramic wiring board 10 by screen printing to form bumps 51 (step S131: printing step). At this time, a plurality of types of anisotropic conductive pastes PA, PB, PC, PD having different conductive material densities are sequentially screen-printed on the substrate-side pad 14. In this reference example , first, the anisotropic conductive paste PA having the lowest density of the conductive material is printed on the group of substrate-side pads 14 located near the periphery of the ceramic wiring board 10 to form the bumps 51A. (FIG. 13A, FIG. 13B). Next, an anisotropic conductive paste PB having a higher density of conductive material than that used for the first printing is printed on a group of substrate-side pads 14 located on the center side to form bumps 51B. To do. Further, the anisotropic conductive pastes PC and PD having a higher density of the conductive material are sequentially printed on the group of substrate-side pads 14 positioned on the center side to form bumps 51C and 51D. In this way, a plurality of types of anisotropic conductive pastes PA, PB, PC, and PD are sequentially printed, and closer to the center as viewed from the upper surface of the ceramic wiring board 10 (the mounting surface of the LSI package 20). The bumps 51 formed on the substrate-side pads 14 are arranged such that the density of the conductive material is higher (see also FIGS. 14A and 14B).

印刷が終了したら、異方性導電ペーストPA、PB、PC、PDを加熱硬化させる(ステップS132:硬化工程)。   When printing is completed, the anisotropic conductive pastes PA, PB, PC, PD are heated and cured (step S132: curing process).

このようにして基板側パッド14上にバンプ51が形成されたら、第1実施形態と同様にしてセラミックス配線板10にLSIパッケージ20を実装する(ステップS201:位置合せ工程,ステップS202:接合工程)。このとき、バンプ51を構成する異方性導電ペーストPA、PB、PC、PDが、バンプパッド21と基板側パッド14との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド14とバンプバッド21とが電気的に接続される。   When the bumps 51 are thus formed on the board-side pads 14, the LSI package 20 is mounted on the ceramic wiring board 10 in the same manner as in the first embodiment (step S201: alignment process, step S202: bonding process). . At this time, the anisotropic conductive pastes PA, PB, PC, and PD constituting the bump 51 are compressed between the bump pad 21 and the substrate-side pad 14 to impart conductivity in the pressing direction. Thereby, the board | substrate side pad 14 and the bump pad 21 are electrically connected.

ここで、セラミックス配線板10の反りや表面の凹凸が大きい場合、基板側パッド14−バンプパッド21間の距離によってバンプ51への加圧力のばらつきが生じる。特に基板側パッド14−バンプパッド21間の距離が大きくなっている位置に存在しているバンプ51(図12において左側のバンプ51参照)には充分な圧縮力が付与されず、導通が充分に確保されなくなる事態が生じ得る。しかし、本参考例では、バンプ51として、互いに導電性材料の密度が異なる異方性導電ペーストPA、PB、PC、PDにより形成された複数種を設けている。したがって、基板側パッド14とバンプパッド21との間の離間距離がより大きい箇所に、導電性材料の密度がより高い異方性導電ペーストを用いたバンプ51を配することにより、接続信頼性を確保することができる。一般に、セラミックス配線板10は上面が凹となるように反る傾向があり、セラミックス配線板10の中心に近いほど基板側パッド14とバンプパッド21との間の距離が大きくなる傾向があるから、本参考例では、中心に近い位置ほど、より導電性材料の密度の高い異方性導電ペーストにより形成したバンプ51を配して、接続信頼性を確保している。 Here, when the warp of the ceramic wiring board 10 and the unevenness of the surface are large, the pressure applied to the bumps 51 varies depending on the distance between the substrate-side pad 14 and the bump pad 21. In particular, the bump 51 (see the left bump 51 in FIG. 12) existing at a position where the distance between the substrate-side pad 14 and the bump pad 21 is large is not given a sufficient compressive force, and is sufficiently conductive. There may be situations where it is not ensured. However, in this reference example , the bumps 51 are provided with a plurality of types formed by anisotropic conductive pastes PA, PB, PC, PD having different conductive material densities. Therefore, by providing the bump 51 using the anisotropic conductive paste having a higher density of the conductive material at a location where the separation distance between the substrate side pad 14 and the bump pad 21 is larger, connection reliability is improved. Can be secured. In general, the ceramic wiring board 10 tends to warp so that the upper surface is concave, and the distance between the substrate-side pad 14 and the bump pad 21 tends to increase as the distance from the center of the ceramic wiring board 10 increases. In the present reference example , bumps 51 formed of an anisotropic conductive paste having a higher density of conductive material are arranged closer to the center to ensure connection reliability.

以上のように本参考例によっても、異方性導電ペーストPA、PB、PC、PDによって形成されたバンプ51によって基板側パッド14とバンプバッド21とが接続されているから、第1実施形態と同様の作用効果を奏する。さらに、バンプ51として、互いに導電性材料の密度が異なる異方性導電ペーストPA、PB、PC、PDにより形成された複数種を設けているから、セラミックス配線板10の反り具合や凹凸の位置等を考慮して、基板側パッド14とバンプパッド21との間の離間距離がより大きい領域に導電性材料の密度がより高い異方性導電ペーストを用いたバンプ51を配することにより、接続信頼性を確保することができる。 Also in this reference example, as described above, the anisotropic conductive paste PA, PB, PC, from the substrate side pads 14 and the bump pads 21 are connected by the bumps 51 formed by the PD, as in the first embodiment Has the effect of. Furthermore, since bumps 51 are provided with a plurality of types of anisotropic conductive pastes PA, PB, PC, and PD having different conductive material densities, the warpage of the ceramic wiring board 10, the position of the unevenness, etc. In consideration of the above, by providing the bump 51 using the anisotropic conductive paste having a higher density of the conductive material in the region where the separation distance between the substrate side pad 14 and the bump pad 21 is larger, the connection reliability Sex can be secured.

<第5参考例
以下、本発明の第5参考例について、図15A〜図15Eを参照しつつ説明する。本参考例の第1実施形態との主たる相違点は、バンプ61が、第1の異方性導電ペーストP1により形成された高密度部62(第1部材)と、第1の異方性導電ペーストよりも導電性材料の密度が低い第2の異方性導電ペーストP2により形成された基体63(第2部材)とで構成される点にある。さらに、高密度部62がバンプ61を貫通するように形成されていない点、つまり、高密度部62は基体63に覆われており、LSIパッケージ20のバンプパッド21に接触していない点が異なる。なお、第1実施形態と同様の構成には同一の符号を付して説明を省略する。
<Fifth Reference Example >
Hereinafter, a fifth reference example of the present invention will be described with reference to FIGS. 15A to 15E. The main difference between this reference example and the first embodiment is that the bumps 61 are composed of a high-density portion 62 (first member) formed of the first anisotropic conductive paste P1 and the first anisotropic conductive material. It is in the point comprised with the base | substrate 63 (2nd member) formed with the 2nd anisotropic conductive paste P2 whose density of an electroconductive material is lower than a paste. Further, the high-density portion 62 is not formed so as to penetrate the bump 61, that is, the high-density portion 62 is covered with the base 63 and is not in contact with the bump pad 21 of the LSI package 20. . In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted.

参考例の回路基板60においても、LSIパッケージ20のバンプパッド21と、これに対応するセラミックス配線板10の基板側パッド14とは、それぞれパンプ61を介して接続されている(図15A参照)。 Also in the circuit board 60 of this reference example , the bump pads 21 of the LSI package 20 and the corresponding board-side pads 14 of the ceramic wiring board 10 are connected via the bumps 61 (see FIG. 15A). .

このバンプ61は、第1の異方性導電ペーストP1により形成される高密度部62(第1部材)と、第1の異方性導電ペーストP1よりも導電性材料の密度が低い第2の異方性導電ペーストP2により形成された基体63(第2部材)とを備えている。高密度部62は、基板側パッド14上に円盤状に形成されている。   The bump 61 includes a high-density portion 62 (first member) formed of the first anisotropic conductive paste P1 and a second conductive material having a density lower than that of the first anisotropic conductive paste P1. And a base 63 (second member) formed of the anisotropic conductive paste P2. The high density portion 62 is formed in a disk shape on the substrate side pad 14.

一方、基体63は、高密度部62の上面62A及び側面62Bを覆うように形成されている。そして、基体63は上面63Aにおいてバンプパッド21に接触し、下面63Bにおいて基板側パッド14と接触している。   On the other hand, the base 63 is formed so as to cover the upper surface 62A and the side surface 62B of the high-density portion 62. The base 63 is in contact with the bump pad 21 on the upper surface 63A, and is in contact with the substrate-side pad 14 on the lower surface 63B.

この基体63を形成する第2の異方性導電ペーストP2は、高密度部62を構成する第1の異方性導電ペーストP1よりも導電性材料の密度が低いものである。ここで、「導電性材料の密度が低い」とは、単位体積あたりの導電性材料の重量が少ないことを意味する。導電性材料の密度が低い異方性導電ペーストを調整するためには、例えば樹脂に分散する導電性材料の粒子Mの単位体積当たりの個数を少なくするか、あるいは、平均粒径の小さい粒子Mを使用することが考えられる。2種の異方性導電ペーストP1、P2を構成する樹脂および導電性材料の材質は、互いに同一であっても良く、異なっていても構わない。   The second anisotropic conductive paste P2 forming the base 63 has a lower density of the conductive material than the first anisotropic conductive paste P1 constituting the high-density portion 62. Here, “the density of the conductive material is low” means that the weight of the conductive material per unit volume is small. In order to adjust the anisotropic conductive paste having a low density of the conductive material, for example, the number of particles M of the conductive material dispersed in the resin per unit volume is reduced, or the particles M having a small average particle diameter Can be considered. The resin and the conductive material constituting the two types of anisotropic conductive pastes P1 and P2 may be the same or different from each other.

高密度部62および基体63は、ともに、バンプパッド21と基板側パッド14との間で適度に圧縮されることで加圧方向に導電性が付与され、これにより、バンプパッド21と基板側パッド14とが電気的に接続される。バンプ61において、高密度部62と基体63とがLSIパッケージ20とセラミックス配線板10の積層方向に重なる部分は、高密度部62が存在することにより、バンプ61の基体63のみからなる部分と比較して、より弱い加圧力で導通が確保される。   Both the high-density portion 62 and the base 63 are imparted with conductivity in the pressurizing direction by being appropriately compressed between the bump pad 21 and the substrate-side pad 14, whereby the bump pad 21 and the substrate-side pad are provided. 14 is electrically connected. In the bump 61, the portion where the high-density portion 62 and the base 63 overlap in the stacking direction of the LSI package 20 and the ceramic wiring board 10 is compared with the portion consisting only of the base 63 of the bump 61 due to the presence of the high-density portion 62. Thus, conduction is ensured with a weaker pressure.

次に、バンプ61の形成方法、およびこのバンプ61によるバンプパッド21とこれに対応する基板側パッド14との接続方法について、図26のフローチャートを参照しつつ説明する。   Next, a method for forming the bump 61 and a method for connecting the bump pad 21 by the bump 61 and the corresponding substrate-side pad 14 will be described with reference to the flowchart of FIG.

まず、セラミックス配線板10の基板側パッド14上に、スクリーン印刷法によって第1の異方性導電ペーストP1を印刷し、円盤状の高密度部62を形成する(ステップS141:印刷工程;図15B、図15C参照)。印刷が終了したら、異方性導電ペーストP1を加熱硬化させる(ステップS142:硬化工程)。   First, the first anisotropic conductive paste P1 is printed on the substrate-side pad 14 of the ceramic wiring board 10 by a screen printing method to form a disk-shaped high-density portion 62 (step S141: printing process; FIG. 15B). FIG. 15C). When printing is completed, the anisotropic conductive paste P1 is heated and cured (step S142: curing process).

次いで、高密度部62を覆うように、第2の異方性導電ペーストP2をスクリーン印刷により印刷して基体63を形成する(ステップS143:第2の印刷工程;図15E、図15D参照)。印刷が終了したら、第2の異方性導電ペーストP2を加熱硬化させる。(ステップS144:第2の硬化工程)。   Next, the second anisotropic conductive paste P2 is printed by screen printing so as to cover the high-density portion 62, thereby forming the base 63 (step S143: second printing step; see FIGS. 15E and 15D). When printing is completed, the second anisotropic conductive paste P2 is cured by heating. (Step S144: Second curing step).

このようにして基板側パッド14上にバンプ61が形成されたら、第1実施形態と同様にしてセラミックス配線板10にLSIパッケージ20を実装する(ステップS201:位置合せ工程,ステップS202:接合工程)。このとき、バンプ61の高密度部62を構成する第1の異方性導電ペーストP1、および基体63を構成する第2の異方性導電ペーストP2が、ともにバンプパッド21と基板側パッド14との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド14とバンプバッド21とが電気的に接続される。   When the bumps 61 are thus formed on the substrate-side pads 14, the LSI package 20 is mounted on the ceramic wiring board 10 in the same manner as in the first embodiment (step S201: alignment process, step S202: bonding process). . At this time, the first anisotropic conductive paste P1 constituting the high-density portion 62 of the bump 61 and the second anisotropic conductive paste P2 constituting the base 63 are both the bump pad 21 and the substrate-side pad 14. And conductivity is imparted in the pressurizing direction. Thereby, the board | substrate side pad 14 and the bump pad 21 are electrically connected.

ここで、セラミックス配線板10の反りや表面の凹凸が大きい場合、基板側パッド14−バンプパッド21間の距離によってバンプ61への加圧力のばらつきが生じる。特に基板側パッド14−バンプパッド21間の離間距離が大きくなっている位置に存在しているバンプ61(図15Aにおいて左側のバンプ41参照)には充分な圧縮力が付与されず、導通が充分に確保されなくなる事態が生じ得る。しかし、本参考例では、バンプ61に高密度部62が設けられている。そして、バンプ61において、高密度部62と基体63とが重なる部分においては、導電性材料の密度が相対的に高い第1の異方性導電ペーストP1により構成される高密度部62が存在することにより、より弱い加圧力でも導通が確保される。これにより、基板側パッド14とバンプバッド21との電気的接続を確実なものとすることができる。 Here, when the warp of the ceramic wiring board 10 and the unevenness of the surface are large, the pressure applied to the bumps 61 varies depending on the distance between the substrate-side pad 14 and the bump pad 21. In particular, the bump 61 (see the left bump 41 in FIG. 15A) that exists at a position where the separation distance between the substrate-side pad 14 and the bump pad 21 is large is not given a sufficient compressive force and is sufficiently conductive. There is a possibility that the situation will not be secured. However, in the present reference example , the bump 61 is provided with the high density portion 62. In the bump 61, in the portion where the high density portion 62 and the base 63 overlap, there is a high density portion 62 composed of the first anisotropic conductive paste P1 having a relatively high density of the conductive material. Thus, conduction is ensured even with a weaker pressure. Thereby, the electrical connection between the board-side pad 14 and the bump pad 21 can be ensured.

以上のように本参考例によっても、異方性導電ペーストP1、P2によって形成されたバンプ61によって基板側パッド14とバンプバッド21とが接続されているから、第1実施形態と同様の作用効果を奏する。さらに、バンプ61には、導電性材料の密度が相対的に高い第1の異方性導電ペーストP1により形成された高密度部62が設けられているから、バンプ61への加圧力の強弱に関わらず、基板側パッド14とバンプバッド21との電気的接続を確実なものとすることができる。また、貫通孔形成工程が不要となるため、バンプ61の形成工程を簡易化することができる。 Also in this reference example, as described above, since the substrate side pads 14 and the bump pads 21 by the bumps 61 formed by the anisotropic conductive paste P1, P2 are connected, the same effects as the first embodiment Play. Further, since the bump 61 is provided with a high density portion 62 formed of the first anisotropic conductive paste P1 having a relatively high density of the conductive material, the pressure applied to the bump 61 is increased or decreased. Regardless, the electrical connection between the substrate-side pad 14 and the bump pad 21 can be ensured. Further, since the through hole forming step is not necessary, the forming step of the bump 61 can be simplified.

なお、本参考例においても、第3参考例で説明したように、セラミックス配線板10の上面から見て中心側に位置するバンプ61に高密度部62を設け、しかも、より中心に近い位置に配されるバンプ61ほど高密度部62の径が大きくなるようにしてもよい。これは、一般にセラミックス配線板10は上面が凹となるように反る傾向があり、セラミックス配線板10の中心に近い領域ほど基板側パッド14とバンプパッド21との間の距離が大きくなる傾向があるからである。 Also in this reference example , as described in the third reference example , the bumps 61 located on the center side when viewed from the upper surface of the ceramic wiring board 10 are provided with the high-density portion 62 and at a position closer to the center. You may make it the diameter of the high-density part 62 become large, as the bump 61 arrange | positioned. This is because the ceramic wiring board 10 generally has a tendency to warp so that the upper surface is concave, and the distance between the substrate-side pad 14 and the bump pad 21 tends to increase as the area is closer to the center of the ceramic wiring board 10. Because there is.

すなわち、高密度部62は異方性導電ペーストP2からなっており、導電性材料のみからなっている場合と比較して柔軟性が高いから、ある程度径を太くしてもバンプ61全体としての柔軟性を損なうことがない。したがって、基板側パッド14とバンプパッド21との間の離間距離が大きい位置に形成されるバンプ61においては高密度部62の径を太くすることによって、接続信頼性をより確実なものとすることができる。   That is, the high-density portion 62 is made of the anisotropic conductive paste P2 and has high flexibility as compared with the case where the high-density portion 62 is made of only the conductive material. There is no loss of sex. Therefore, in the bump 61 formed at a position where the separation distance between the substrate-side pad 14 and the bump pad 21 is large, the connection reliability is further ensured by increasing the diameter of the high-density portion 62. Can do.

以下、実施例を挙げて本発明をさらに詳細に説明する。材料としては、セラミックス配線板と、異方性導電ペーストを使用した。   Hereinafter, the present invention will be described in more detail with reference to examples. As materials, a ceramic wiring board and an anisotropic conductive paste were used.

1.材料
(1)セラミックス配線板
セラミックス配線板としては、セラミックスからなる複数の絶縁層と所定のパターンをなす導体層とが交互に積層され、層間がビアホールにより接続された周知の構造の多層セラミックス配線板を使用した。なお、このセラミックス配線板の表面には複数個の基板側パッドが形成され、各基板側パッドはビアホールおよび内層の導体層を介してセラミックス配線板の裏面側まで導通している。
1. Material (1) Ceramic wiring board As a ceramic wiring board, a multilayer ceramic wiring board having a known structure in which a plurality of insulating layers made of ceramics and a conductor layer having a predetermined pattern are alternately laminated and the layers are connected by via holes. It was used. A plurality of substrate-side pads are formed on the surface of the ceramic wiring board, and each substrate-side pad is conducted to the back surface side of the ceramic wiring board through a via hole and an inner conductive layer.

(2)異方性導電ペースト
異方性導電ペーストとしては、以下に示す6種類を調整した。
(2) Anisotropic conductive paste The following six types of anisotropic conductive paste were prepared.

基剤として三井化学(株)のACシリーズを用いた。これは低温硬化型のエポキシ樹脂にアクリル/シリコン系の応力緩和剤が添加されたものである。この基剤に導電性フィラーとして平均粒子径5μmのニッケル粒子を混合したものを更に添加した。添加重量を調整しつつレーザ散乱型の粒子径測定装置を用いて測定することで、導電性フィラーの粒子密度を2500pcs/mmに設定した。このような方法により、導電性フィラーの粒子密度が2500pcs/mmである異方性導電ペーストAを調整した。 The AC series of Mitsui Chemicals, Inc. was used as a base. This is obtained by adding an acrylic / silicon-based stress relaxation agent to a low-temperature curing type epoxy resin. What mixed nickel particle | grains with an average particle diameter of 5 micrometers as an electroconductive filler to this base was further added. The particle density of the conductive filler was set to 2500 pcs / mm 3 by measuring using a laser scattering type particle size measuring device while adjusting the added weight. By such a method, an anisotropic conductive paste A having a conductive filler particle density of 2500 pcs / mm 3 was prepared.

導電性フィラーとして平均粒子径が10μmのニッケル粒子を使用し、異方性導電ペーストAと同様な方法で、導電性フィラーの粒子密度が2500pcs/mmである異方性導電ペーストBを調整した。 Nickel particles having an average particle diameter of 10 μm were used as the conductive filler, and an anisotropic conductive paste B having a conductive filler particle density of 2500 pcs / mm 3 was prepared in the same manner as the anisotropic conductive paste A. .

導電性フィラーとして平均粒子径が13μmのニッケル粒子を使用し、異方性導電ペーストAと同様な方法で、導電性フィラーの粒子密度が4400pcs/mmである異方性導電ペーストCを調整した。 Nickel particles having an average particle diameter of 13 μm were used as the conductive filler, and an anisotropic conductive paste C having a conductive filler particle density of 4400 pcs / mm 3 was prepared in the same manner as the anisotropic conductive paste A. .

導電性フィラーとして平均粒子径が10μmのニッケル粒子を使用し、異方性導電ペーストAと同様な方法で、導電性フィラーの粒子密度が3300pcs/mmである異方性導電ペーストDを調整した。 Nickel particles having an average particle diameter of 10 μm were used as the conductive filler, and an anisotropic conductive paste D having a conductive filler particle density of 3300 pcs / mm 3 was prepared in the same manner as the anisotropic conductive paste A. .

導電性フィラーとして平均粒子径が10μmのニッケル粒子を使用し、異方性導電ペーストAと同様な方法で、導電性フィラーの粒子密度が4400pcs/mmである異方性導電ペーストEを調整した。 Nickel particles having an average particle diameter of 10 μm were used as the conductive filler, and an anisotropic conductive paste E having a particle density of the conductive filler of 4400 pcs / mm 3 was prepared in the same manner as the anisotropic conductive paste A. .

導電性フィラーとして平均粒子径が10μmのニッケル粒子を使用し、異方性導電ペーストAと同様な方法で、導電性フィラーの粒子密度が6400pcs/mmである異方性導電ペーストFを調整した。 Nickel particles having an average particle size of 10 μm were used as the conductive filler, and an anisotropic conductive paste F having a particle density of the conductive filler of 6400 pcs / mm 3 was prepared in the same manner as the anisotropic conductive paste A. .

2.方法
<予備実験>
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、40℃でスクリーン印刷法により異方性導電ペーストAを印刷し、直径40〜650μmの円盤形のパターンを形成した。なお、パターンの高さは30μmとした、このパターンを150℃で40秒加熱し、次いで180℃で15秒加熱して異方性導電ペーストを硬化させ、バンプを形成した。
2. Method <Preliminary experiment>
The surface of the ceramic wiring board was subjected to surface treatment such as polishing and cleaning. On the substrate-side pad of this ceramic wiring board, anisotropic conductive paste A was printed at 40 ° C. by screen printing to form a disk-shaped pattern having a diameter of 40 to 650 μm. The height of the pattern was 30 μm. This pattern was heated at 150 ° C. for 40 seconds and then heated at 180 ° C. for 15 seconds to cure the anisotropic conductive paste, thereby forming bumps.

引張圧縮試験機を用いて、バンプに対する荷重を0〜400g/mmまで変化させながら接触抵抗を測定した。なお、引張圧縮試験機は、被測定物がセットされるテーブルと、被測定物に所望の荷重を与えながら接触する測定端子とを備えたものであり、所望の荷重を付与したときに被測定物に対して所定の電流を通電し、そのときの電圧値を測定することで接触抵抗値を算出するものである。本実施例においては、バンプを形成したセラミックス配線板をテーブルにセットし、所望の荷重を与えながら測定端子をバンプに接触させて接触抵抗値を測定した。 The contact resistance was measured using a tensile and compression tester while changing the load on the bumps from 0 to 400 g / mm 2 . The tensile / compression tester is provided with a table on which the object to be measured is set and a measurement terminal that contacts the object to be measured while applying a desired load. A contact resistance value is calculated by applying a predetermined current to an object and measuring a voltage value at that time. In this example, a ceramic wiring board on which bumps were formed was set on a table, and a contact resistance value was measured by bringing a measurement terminal into contact with the bumps while applying a desired load.

参考例1−1>
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、40℃でスクリーン印刷法により異方性導電ペーストAを印刷し、直径300μm、高さ30μmの円盤形のパターンを形成した。このパターンを150℃で40秒加熱し、次いで180℃で15秒加熱して硬化させ、バンプを形成した。
< Reference Example 1-1>
The surface of the ceramic wiring board was subjected to surface treatment such as polishing and cleaning. On the substrate-side pad of this ceramic wiring board, anisotropic conductive paste A was printed at 40 ° C. by screen printing to form a disk-shaped pattern having a diameter of 300 μm and a height of 30 μm. This pattern was heated at 150 ° C. for 40 seconds and then heated at 180 ° C. for 15 seconds to be cured to form bumps.

形成したバンプについて、引張圧縮試験機を用いて、バンプに対する荷重を0〜400g/mmまで変化させながら接触抵抗を測定した。 About the formed bump, the contact resistance was measured using a tensile and compression tester while changing the load on the bump from 0 to 400 g / mm 2 .

参考例1−2>
異方性導電ペーストBを用いて、参考例1−1と同様にしてバンプを形成し、接触抵抗を測定した。
< Reference Example 1-2>
Using anisotropic conductive paste B, bumps were formed in the same manner as in Reference Example 1-1, and contact resistance was measured.

<実施例2−1>
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、40℃でスクリーン印刷法により異方性導電ペーストAを印刷し、直径300μm、高さ30μmの円盤形のパターンを形成した。このパターンを150℃で40秒加熱し、次いで180℃で15秒加熱して硬化させ、バンプの基体を形成した。次に、基体の上面側からレーザ照射を行うことにより、直径5μmの貫通孔を形成した。次いで、基板側パッドを一方の電極として電気メッキを行うことにより、貫通孔内に銅を充填して、導体部を形成した。さらに、導体部の上端面に無電解メッキによりNi/Auの保護膜を付けた。形成したバンプについて、参考例1−1と同様にして接触抵抗を測定した。
<Example 2-1>
The surface of the ceramic wiring board was subjected to surface treatment such as polishing and cleaning. On the substrate-side pad of this ceramic wiring board, anisotropic conductive paste A was printed at 40 ° C. by screen printing to form a disk-shaped pattern having a diameter of 300 μm and a height of 30 μm. This pattern was heated at 150 ° C. for 40 seconds and then heated at 180 ° C. for 15 seconds to be cured to form a bump substrate. Next, laser irradiation was performed from the upper surface side of the substrate to form a through hole having a diameter of 5 μm. Next, by performing electroplating using the substrate side pad as one electrode, the through hole was filled with copper to form a conductor portion. Further, a Ni / Au protective film was attached to the upper end surface of the conductor portion by electroless plating. The contact resistance of the formed bump was measured in the same manner as in Reference Example 1-1.

<実施例2−2>
異方性導電ペーストBを用いて、実施例2−1と同様にしてバンプを形成し、接触抵抗を測定した。
<Example 2-2>
Bumps were formed using the anisotropic conductive paste B in the same manner as in Example 2-1, and the contact resistance was measured.

参考例3>
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、40℃でスクリーン印刷法により異方性導電ペーストBを印刷し、外径300μm、高さ30μmであって内径が異なる複数種の円環形のパターンを形成した。形成したパターンを150℃で40秒加熱し、次いで180℃で15秒加熱して硬化させ、バンプの基体を形成した。次いで、貫通孔の内部にスクリーン印刷法により異方性導電ペーストCを充填した。充填後のペーストを150℃で40秒加熱し、次いで180℃で15秒加熱して硬化させ、高密度部を形成した。形成したバンプについて、参考例1−1と同様にして接触抵抗を測定した。
< Reference Example 3>
The surface of the ceramic wiring board was subjected to surface treatment such as polishing and cleaning. On the substrate side pad of this ceramic wiring board, anisotropic conductive paste B is printed at 40 ° C. by screen printing to form a plurality of ring-shaped patterns having an outer diameter of 300 μm, a height of 30 μm and different inner diameters. did. The formed pattern was heated at 150 ° C. for 40 seconds and then heated at 180 ° C. for 15 seconds to be cured to form a bump substrate. Next, the anisotropic conductive paste C was filled in the through holes by screen printing. The paste after filling was heated at 150 ° C. for 40 seconds and then heated at 180 ° C. for 15 seconds to be cured to form a high-density portion. The contact resistance of the formed bump was measured in the same manner as in Reference Example 1-1.

参考例4>
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、40℃でスクリーン印刷法により異方性導電ペーストB、D、E、Fをそれぞれ印刷し、外径300μm、内径30μm、高さ30μmの円盤形のパターンを形成した。このパターンを150℃で40秒加熱し、次いで180℃で15秒加熱して硬化させ、バンプを形成した。形成された各バンプについて、参考例1−1と同様にして接触抵抗を測定した。
< Reference Example 4>
The surface of the ceramic wiring board was subjected to surface treatment such as polishing and cleaning. On the substrate side pad of this ceramic wiring board, anisotropic conductive pastes B, D, E, and F were respectively printed at 40 ° C. by screen printing to form a disk-shaped pattern having an outer diameter of 300 μm, an inner diameter of 30 μm, and a height of 30 μm. Formed. This pattern was heated at 150 ° C. for 40 seconds and then heated at 180 ° C. for 15 seconds to be cured to form bumps. The contact resistance of each formed bump was measured in the same manner as in Reference Example 1-1.

3.結果と考察
(1)予備実験
図16には、予備実験におけるバンプの荷重と接触抵抗値との関係を表すグラフを示した。なお、相対値は、接触抵抗の飽和値に対する測定値の値の比とする。接触抵抗値は荷重400g/mmで飽和し、安定した電気的接続性を示すようになった。図17には、予備実験におけるバンプサイズと接触抵抗の飽和値との関係を表すグラフを示した。なお、横軸のバンプサイズはバンプの断面積の逆数で示した。バンプの断面積が減少するにつれて接触抵抗の飽和値が増大することが分かる。これより、微細なバンプほど荷重のばらつきによる接触抵抗の増大を抑制しなければならないといえる。
3. Results and Discussion (1) Preliminary Experiment FIG. 16 is a graph showing the relationship between the bump load and the contact resistance value in the preliminary experiment. The relative value is the ratio of the measured value to the saturation value of the contact resistance. The contact resistance value was saturated at a load of 400 g / mm 2 and showed stable electrical connectivity. FIG. 17 is a graph showing the relationship between the bump size and the saturation value of the contact resistance in the preliminary experiment. The bump size on the horizontal axis is indicated by the reciprocal of the cross-sectional area of the bump. It can be seen that the saturation value of the contact resistance increases as the bump cross-sectional area decreases. From this, it can be said that the smaller the bumps, the more the contact resistance due to the load variation must be suppressed.

(2)参考例
図18には、参考例1−1(ペーストA)および参考例1−2(ペーストB)における、バンプの荷重と接触抵抗値との関係を表すグラフを示した。導電性材料の密度が高い(使用する導電性材料の粒子径が大きい)ペーストBを用いたバンプの方が、接触抵抗が小さく導通性が良いことが分かる。
(2) Reference example 1
FIG. 18 is a graph showing the relationship between the bump load and the contact resistance value in Reference Example 1-1 (Paste A) and Reference Example 1-2 (Paste B). It can be seen that the bump using the paste B in which the density of the conductive material is high (the particle diameter of the conductive material used is large) has a smaller contact resistance and better conductivity.

(3)実施例2
図19には、実施例2−1(ペーストA)および実施例2−2(ペーストB)における、バンプの荷重と接触抵抗値との関係を表すグラフを示した。接触抵抗の許容値を200mΩとすると、実施例2−1では約2.9g/mm、実施例2−2では約2.6g/mm以上の荷重をかければ足りる。図18との比較より、導体部を設けることによって接触抵抗が大きく低下し、導通性を著しく向上できることが分かる。
(3) Example 2
FIG. 19 shows a graph showing the relationship between the bump load and the contact resistance value in Example 2-1 (Paste A) and Example 2-2 (Paste B). When the allowable value of the contact resistance is 200 mΩ, it is sufficient to apply a load of about 2.9 g / mm 2 in Example 2-1 and about 2.6 g / mm 2 or more in Example 2-2. From the comparison with FIG. 18, it can be seen that the provision of the conductor portion greatly reduces the contact resistance and can significantly improve the conductivity.

(4)参考例
図20には、参考例3において、高密度部の径を50μm、100μm、150μm、200μmとした場合の、各バンプの荷重と接触抵抗値との関係を表すグラフを示した。なお、比較のため、高密度部を設けないバンプについての実験結果を併せて示した。高密度部を設けないバンプと比較して、高密度部を設けたバンプでは同じ荷重での接触抵抗値が低下しており、導通性が向上していることが分かる。また、高密度部の径が大きいほど接触抵抗値が低下していることが分かる。
(4) Reference example 3
FIG. 20 is a graph showing the relationship between the load of each bump and the contact resistance value when the diameter of the high density portion is 50 μm, 100 μm, 150 μm, and 200 μm in Reference Example 3. For comparison, experimental results for bumps not provided with a high density portion are also shown. It can be seen that the contact resistance value under the same load is lower in the bump provided with the high density portion than in the bump not provided with the high density portion, and the conductivity is improved. It can also be seen that the contact resistance value decreases as the diameter of the high density portion increases.

ここで、基板の反り具合や凹凸に起因するバンプへの荷重のばらつきが約100〜250g/mmであると仮定すると、高密度部を設けない場合には接触抵抗値のばらつきが約130mΩとなる。これに対し、バンプへの荷重が小さくなる領域には高密度部の径が大きなバンプが配されるようにバンプを適切に配置すれば、接触抵抗のばらつきを低減することができる。例えば荷重が最小の100g/mmとなる領域には高密度部の径が200μmのバンプを配し、荷重が最大の250g/mmとなる領域には高密度部を設けないバンプを配するようにすれば、接触抵抗のばらつきを約30mΩまで低減することができる。 Here, assuming that the variation in the load on the bump due to the warpage of the substrate and the unevenness is about 100 to 250 g / mm 2 , the variation in the contact resistance value is about 130 mΩ when the high density portion is not provided. Become. On the other hand, variation in contact resistance can be reduced if the bumps are appropriately arranged so that bumps having a large diameter in the high density portion are arranged in the region where the load on the bumps is small. For example, bumps having a high-density portion with a diameter of 200 μm are arranged in a region where the load is 100 g / mm 2, and bumps without a high-density portion are arranged in a region where the load is 250 g / mm 2 , which is the maximum. By doing so, the variation in contact resistance can be reduced to about 30 mΩ.

(5)参考例
図21には、参考例4において、異方性導電ペーストB、D、E、Fを用いて形成したバンプについての、各バンプの荷重と接触抵抗値との関係を表すグラフを示した。導電性材料の密度が高いペーストを用いたバンプほど、接触抵抗が小さくなることがわかる。
(5) Reference example 4
FIG. 21 is a graph showing the relationship between the load of each bump and the contact resistance value for the bump formed using anisotropic conductive pastes B, D, E, and F in Reference Example 4. It can be seen that the bumps using the paste having a higher density of the conductive material have a lower contact resistance.

ここで、基板の反り具合や凹凸に起因するバンプへの荷重のばらつきが約100〜250g/mmであると仮定すると、1種のバンプを単体で使用する場合には接触抵抗値の大きなばらつきが生じ、例えば異方性導電ペーストBを用いたバンプでは約130mΩとなる。これに対し、バンプへの荷重が小さくなる領域には導電性材料の密度が高い異方性導電ペーストが配されるようにバンプを適切に配置すれば、接触抵抗のばらつきを低減することができる。例えば荷重が最小の100g/mmとなる領域には異方性導電ペーストFを用いたバンプを配し、荷重が最大の250g/mmとなる領域には異方性導電ペーストBを用いたバンプを配するようにすれば、接触抵抗のばらつきを30mΩまで低減することができる。 Here, assuming that the variation in the load on the bump due to the warpage of the substrate and the unevenness is about 100 to 250 g / mm 2 , the large variation in the contact resistance value when one type of bump is used alone. For example, the bump using the anisotropic conductive paste B becomes about 130 mΩ. On the other hand, if the bumps are appropriately arranged so that the anisotropic conductive paste having a high density of the conductive material is disposed in the region where the load on the bumps is small, the variation in contact resistance can be reduced. . For example, bumps using the anisotropic conductive paste F are arranged in a region where the load is 100 g / mm 2, and the anisotropic conductive paste B is used in a region where the load is 250 g / mm 2 . If bumps are provided, the variation in contact resistance can be reduced to 30 mΩ.

<他の実施形態>
本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば、次に記載するようなものも本発明の技術的範囲に含まれる。
<Other embodiments>
The technical scope of the present invention is not limited by the above-described embodiments, and, for example, those described below are also included in the technical scope of the present invention.

(1)上記実施形態では、電子部品の例としてLSIパッケージ20を示したが、電子部品の種類は上記実施形態の限りではなく、バンプを介して基板に接続されるものであれば適用可能である。 (1) In the above embodiment, the LSI package 20 is shown as an example of the electronic component. However, the type of the electronic component is not limited to the above embodiment, and can be applied as long as it is connected to the substrate via the bump. is there.

(2)第1実施形態および第2実施形態では、導体部17、33または導体膜34を形成するためのメッキ金属として銅を使用したが、例えばスズ、銀、はんだ、銅/スズ、銅/銀等、めっき可能な金属であれば使用可能である。 (2) In the first embodiment and the second embodiment, copper is used as the plating metal for forming the conductor portions 17, 33 or the conductor film 34. For example, tin, silver, solder, copper / tin, copper / Any metal that can be plated, such as silver, can be used.

(3)第2実施形態では、導体膜34を、基体32においてバンプパッド21と対応する領域である接続面32A、および、セラミックス配線板10ともLSIパッケージ20とも接触していない露出面32Bを覆う薄膜状に形成したが、導体膜は接続部との接続面のみに形成されていても構わない。 (3) In the second embodiment, the conductor film 34 covers the connection surface 32A, which is a region corresponding to the bump pad 21 in the base 32, and the exposed surface 32B that is not in contact with the ceramic wiring board 10 or the LSI package 20. Although formed in a thin film shape, the conductor film may be formed only on the connection surface with the connection portion.

(4)第2実施形態では、導体部33と導体膜34を一のメッキ工程により形成したが、例えばメッキ工程を2段階で行い、導体部と導体膜を異なる導電性材料により形成しても構わない。 (4) In the second embodiment, the conductor part 33 and the conductor film 34 are formed by one plating process. However, for example, the plating process may be performed in two stages, and the conductor part and the conductor film may be formed of different conductive materials. I do not care.

(5)第1実施形態では、導体部17を電気メッキにより形成したが、無電解メッキにより形成しても構わない。また、第2実施形態のようにメッキ工程で導体部と導体膜を形成する場合においても、例えば基板側パッドがビアホールを介して基板の下側面(基板側パッド側とは逆側の面)まで導通している場合には、電気メッキにより導体部と導体膜を形成しても構わない。 (5) In the first embodiment, the conductor portion 17 is formed by electroplating, but it may be formed by electroless plating. Also, when the conductor part and the conductor film are formed in the plating process as in the second embodiment, for example, the substrate side pad extends to the lower surface of the substrate through the via hole (the surface opposite to the substrate side pad side). When conducting, the conductor portion and the conductor film may be formed by electroplating.

(9)上記各実施形態では、LSIパッケージ20とセラミックス配線板10との物理的な接合を接着剤19を用いて行ったが、他の接合手段を用いて行っても良い。他の接合手段の例としては、LSIパッケージ20とセラミックス配線板10が搭載されるトレイと荷重用ブレードを用いた機械的な接合機構が挙げられる。以下、この接合機構について簡単に説明する。トレイには、LSIパッケージ20を位置決めする凹部とセラミックス配線板10を位置決めする凹部と荷重用ブレードとの締結に用いられるボルトの貫通孔が形成される。また、荷重用ブレードには、ボルトの貫通孔と、セラミックス配線板10の下面(基板側パッド14が形成される側と反対の面)に形成された接続端子(導体層12を介して基板側パッド14と接続される端子)を露出する開口が形成される。次に接合工程について説明する。まず、トレイ上にバンプパッド21を上に向けてLSIパッケージ20を載置する。次に、LSIパッケージ20に重ねてセラミックス配線板10を基板側パッド14を下に向けて載置する。このとき、LSIパッケージ20とセラミックス配線板10は凹部により位置決めされ、これにより、バンプパッド21とこれに対応する基板側パッド14が接触する。さらに、トレイ上に荷重用ブレードをセットする。これにより、LSIパッケージ20とセラミックス配線板10とは、トレイと荷重用ブレードに挟まれた状態となる。最後に、貫通孔にボルトを挿入し所望の荷重がかかるように締結する。以上の接合機構によれば、回路基板はトレイと荷重用ブレードを含んだモジュールとして取り扱われることとなる。このような構成であれば、LSIパッケージ20とセラミックス配線板10とが互いに再分離可能に接合されているから、LSIパッケージ20に不具合が存在していた場合に交換が容易である。 (9) In the above embodiments, the physical bonding between the LSI package 20 and the ceramic wiring board 10 is performed using the adhesive 19, but other bonding means may be used. Examples of other joining means include a mechanical joining mechanism using a tray on which the LSI package 20 and the ceramic wiring board 10 are mounted and a load blade. Hereinafter, this joining mechanism will be briefly described. The tray is formed with a recess for positioning the LSI package 20, a recess for positioning the ceramic wiring board 10, and a bolt through-hole used for fastening the load blade. Further, the load blade includes a through hole of a bolt and a connection terminal (on the substrate side via the conductor layer 12) formed on the lower surface of the ceramic wiring board 10 (the surface opposite to the side on which the substrate-side pad 14 is formed). An opening exposing a terminal connected to the pad 14 is formed. Next, the joining process will be described. First, the LSI package 20 is placed on the tray with the bump pad 21 facing upward. Next, the ceramic wiring board 10 is placed on the LSI package 20 with the substrate side pads 14 facing downward. At this time, the LSI package 20 and the ceramic wiring board 10 are positioned by the recesses, whereby the bump pads 21 and the corresponding substrate-side pads 14 come into contact with each other. Further, a load blade is set on the tray. Thereby, the LSI package 20 and the ceramic wiring board 10 are sandwiched between the tray and the load blade. Finally, a bolt is inserted into the through hole and fastened so that a desired load is applied. According to the above joining mechanism, the circuit board is handled as a module including a tray and a load blade. With such a configuration, the LSI package 20 and the ceramic wiring board 10 are joined so as to be re-separable from each other. Therefore, when there is a defect in the LSI package 20, the replacement is easy.

(10)上記実施形態では、バンプの形状、構造、材料を特定のものを例に挙げて説明してきたが、それらに限定されず、本発明の作用を生じるものであれば任意のものを使用できる。以上説明した実施形態は、LSIパッケージ20とセラミックス配線板10との接続に本発明を適用した一例であるが、任意の電子部品と基板との接続に本発明を適用することができる。 (10) In the above embodiment, the shape, structure, and material of the bump have been described by taking specific examples as examples. However, the present invention is not limited thereto, and any bumps can be used as long as they produce the effects of the present invention. it can. The embodiment described above is an example in which the present invention is applied to the connection between the LSI package 20 and the ceramic wiring board 10, but the present invention can be applied to the connection between an arbitrary electronic component and a substrate.

第1実施形態の回路基板の部分拡大断面図である。It is a partial expanded sectional view of the circuit board of a 1st embodiment. セラミックス配線板の上面図である。It is a top view of a ceramic wiring board. 図2AのIIB−IIB線断面図である。It is the IIB-IIB sectional view taken on the line of FIG. 2A. セラミックス配線板の基板側パッド上にスクリーン印刷法によって異方性導電ペーストを印刷した様子を示す上面図である。It is a top view which shows a mode that the anisotropic conductive paste was printed on the board | substrate side pad of the ceramic wiring board by the screen printing method. 図3AのIIIB−IIIB線断面図である。It is the IIIB-IIIB sectional view taken on the line of FIG. 3A. 基体の上面側から基板側パッドの表面に至る貫通孔を形成した様子を示す上面図である。It is a top view which shows a mode that the through-hole from the upper surface side of a base | substrate to the surface of a board | substrate side pad was formed. 図4AのIVB−IVB線断面図である。It is the IVB-IVB sectional view taken on the line of FIG. 4A. 貫通孔内に金属を充填して導体部を形成した様子を示す上面図である。It is a top view which shows a mode that the metal part was filled in the through-hole and the conductor part was formed. 図5AのVB−VB線断面図である。It is the VB-VB sectional view taken on the line of FIG. 5A. 第2実施形態の回路基板の部分拡大断面図である。It is a partial expanded sectional view of the circuit board of a 2nd embodiment. セラミックス配線板の基板側パッド上にスクリーン印刷法によって異方性導電ペーストを印刷するとともに、基体の上面側から基板側パッドの表面に至る貫通孔を形成した様子を示す上面図である。It is a top view which shows a mode that the anisotropic conductive paste was printed on the board | substrate side pad of the ceramic wiring board by the screen printing method, and the through-hole from the upper surface side of a base | substrate to the surface of a board | substrate side pad was formed. 図7AのVIIB−VIIB線断面図である。It is the VIIB-VIIB sectional view taken on the line of FIG. 7A. 貫通孔内に金属を充填して導体部を形成するとともに、基体の表面に導体膜を形成した様子を示す上面図である。It is a top view which shows a mode that the conductor part was formed by filling a metal in a through-hole, and the conductor film was formed on the surface of a base | substrate. 図8AのVIIIB−VIIIB線断面図である。It is the VIIIB-VIIIB sectional view taken on the line of FIG. 8A. 第3参考例の回路基板の部分拡大断面図である。It is a partial expanded sectional view of the circuit board of the 3rd reference example . セラミックス配線板の基板側パッド上にスクリーン印刷法によって第1の異方性導電ペーストを印刷して基体を形成した様子を示す上面図である。It is a top view which shows a mode that the 1st anisotropic conductive paste was printed on the board | substrate side pad of the ceramic wiring board by the screen printing method, and the base | substrate was formed. 図10AのXB−XB線断面図である。It is the XB-XB sectional view taken on the line of FIG. 10A. 貫通孔内にスクリーン印刷法によって第2の異方性導電ペーストを充填して高密度部を形成した様子を示す上面図である。It is a top view which shows a mode that the 2nd anisotropic conductive paste was filled into the through-hole by the screen printing method, and the high-density part was formed. 図11AのXIB−XIB線断面図である。It is the XIB-XIB sectional view taken on the line of FIG. 11A. 第4参考例の回路基板の部分拡大断面図である。It is a partial expanded sectional view of the circuit board of the 4th reference example . セラミックス配線板の一部の基板側パッド上にスクリーン印刷法によって異方性導電ペーストを印刷してバンプを形成した様子を示す上面図である。It is a top view which shows a mode that the anisotropic conductive paste was printed on the board | substrate side pad of a part of ceramic wiring board by the screen printing method, and the bump was formed. 図13AのXIIIB−XIIIB線断面図である。It is the XIIIB-XIIIB sectional view taken on the line of FIG. 13A. セラミックス配線板の他の基板側パッド上にスクリーン印刷法によって異方性導電ペーストを印刷してバンプを形成した様子を示す上面図である。It is a top view which shows a mode that the anisotropic conductive paste was printed by the screen printing method on the other board | substrate side pad of a ceramic wiring board, and the bump was formed. 図14AのXIVB−XIVB線断面図である。It is the XIVB-XIVB sectional view taken on the line of FIG. 14A. 第5参考例の回路基板の部分拡大断面図である。It is a partial expanded sectional view of the circuit board of the 5th reference example . セラミックス配線板の基板側パッド上にスクリーン印刷法によって第1の異方性導電ペーストを印刷した様子を示す上面図である。It is a top view which shows a mode that the 1st anisotropic conductive paste was printed on the board | substrate side pad of the ceramic wiring board by the screen printing method. 図15BのXVC−XVC線断面図である。It is the XVC-XVC sectional view taken on the line of FIG. 15B. 第1の異方性導電ペーストの上にさらにスクリーン印刷法によって第2の異方性導電ペーストを印刷した様子を示す上面図である。It is a top view which shows a mode that the 2nd anisotropic conductive paste was further printed on the 1st anisotropic conductive paste by the screen printing method. 図15DのXVE−XVE線断面図である。It is the XVE-XVE sectional view taken on the line of FIG. 15D. 予備実験におけるバンプ荷重と接触抵抗の相対値との関係を表すグラフである。It is a graph showing the relationship between the bump load in a preliminary experiment, and the relative value of contact resistance. 予備実験におけるバンプサイズと接触抵抗の飽和値との関係を表すグラフである。It is a graph showing the relationship between the bump size and the saturation value of contact resistance in a preliminary experiment. 参考例1−1および参考例1−2における、バンプ荷重と接触抵抗値との関係を表すグラフである。It is a graph showing the relationship between the bump load and the contact resistance value in Reference Example 1-1 and Reference Example 1-2. 実施例2−1および実施例2−2における、バンプ荷重と接触抵抗値との関係を表すグラフである。It is a graph showing the relationship between the bump load and the contact resistance value in Example 2-1 and Example 2-2. 参考例3において、高密度部の径を50μm、100μm、150μm、200μmとした場合および高密度部を設けない場合の、バンプ荷重と接触抵抗値との関係を表すグラフである。 In the reference example 3 , it is a graph showing the relationship between the bump load and the contact resistance value when the diameter of the high density portion is 50 μm, 100 μm, 150 μm, and 200 μm and when the high density portion is not provided. 参考例4において、異方性導電ペーストB、C、D、Eを用いて形成したバンプについての、各バンプの荷重と接触抵抗値との関係を表すグラフである。 In the reference example 4 , it is a graph showing the relationship between the load of each bump | vamp, and the contact resistance value about the bump formed using anisotropic conductive paste B, C, D, E. 第1実施形態におけるバンプの形成方法、およびLSIパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。It is a flowchart which shows the procedure of the formation method of the bump in 1st Embodiment, and the connection method of a LSI package and a ceramic wiring board. 第2実施形態におけるバンプの形成方法、およびLSIパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。It is a flowchart which shows the procedure of the formation method of the bump in 2nd Embodiment, and the connection method of a LSI package and a ceramic wiring board. 第3参考例におけるバンプの形成方法、およびLSIパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。It is a flowchart which shows the procedure of the formation method of the bump in a 3rd reference example , and the connection method of a LSI package and a ceramic wiring board. 第4参考例におけるバンプの形成方法、およびLSIパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。It is a flowchart which shows the procedure of the formation method of the bump in a 4th reference example , and the connection method of a LSI package and a ceramic wiring board. 第5参考例におけるバンプの形成方法、およびLSIパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。It is a flowchart which shows the procedure of the formation method of the bump in a 5th reference example , and the connection method of a LSI package and a ceramic wiring board.

1、30、40、50...回路基板(部品搭載基板)
10...セラミックス配線板(基板)
14...基板側パッド(接続端子)
15、31、41、51...バンプ
16、32、42...基体部
16A、32A、42A...接続面
16B、42B...接続面
17、33...導体部
18、35、44...貫通孔
20...LSIパッケージ(電子部品)
21...バンプパッド(接続部)
34...導体膜
32B...露出面
43...高密度部(貫通部)
1, 30, 40, 50 ... Circuit board (component mounting board)
10 ... Ceramic wiring board (substrate)
14 ... Pad board side (connection terminal)
15, 31, 41, 51 ... bumps 16, 32, 42 ... base portions 16A, 32A, 42A ... connection surfaces 16B, 42B ... connection surfaces 17, 33 ... conductor portions 18, 35 44 ... through hole 20 ... LSI package (electronic component)
21 ... Bump pad (connection part)
34 ... conductor film 32B ... exposed surface 43 ... high density part (penetrating part)

Claims (4)

基板に設けられた接続端子と電子部品に設けられた接続部とを電気的に接続する接続構造であって、
導電性材料の粒子を含む第1の異方性導電ペーストにより形成される第1部材と、前記第1部材とは導電性が異なる第2部材とによって前記接続端子と前記接続部との間に形成されたバンプを介して前記接続端子と前記接続部とが接続され
前記第2部材が導電性材料からなり、
前記第2部材が前記基板と前記電子部品の積層方向からみて前記接続端子および前記接続部の中心位置に対応する位置に配され、前記第1部材が前記第2部材の周囲を囲んでおり、
前記第2部材が前記第1部材を前記基板と前記電子部品の積層方向に貫通している、接続構造。
A connection structure for electrically connecting a connection terminal provided on a substrate and a connection portion provided on an electronic component,
A first member formed by the first anisotropic conductive paste containing particles of conductive material, between the connecting portion and the connecting terminal wherein the first member by a second member conductivity is different The connection terminal and the connection portion are connected through the formed bump ,
The second member is made of a conductive material;
The second member is disposed at a position corresponding to a center position of the connection terminal and the connection portion when viewed from the stacking direction of the substrate and the electronic component, and the first member surrounds the second member;
The connection structure , wherein the second member penetrates the first member in a stacking direction of the substrate and the electronic component .
前記バンプが、導電性材料により形成された導体膜を備え、この導体膜が前記第1部材において少なくとも前記接続端子または前記接続部との接続面を覆い、かつ前記第2部材と接続されるものである、請求項1に記載の接続構造。 Which the bump is provided with a conductive film formed of a conductive material, it covers the connection surface of at least the connection terminal or the connecting portion the conductor film in said first member, and is connected to the second member The connection structure according to claim 1, wherein 前記導体膜が前記第1部材の露出面全体を覆うものである、請求項2に記載の接続構造。 The conductive film is one that covers the entire exposed surface of the first member, the connection structure according to claim 2. 請求項1〜請求項3のいずれか1項に記載の接続構造を備える部品搭載基板。The component mounting board provided with the connection structure of any one of Claims 1-3.
JP2007076029A 2006-03-31 2007-03-23 Connection structure and component mounting board Active JP4761164B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007076029A JP4761164B2 (en) 2006-03-31 2007-03-23 Connection structure and component mounting board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006099088 2006-03-31
JP2006099088 2006-03-31
JP2007076029A JP4761164B2 (en) 2006-03-31 2007-03-23 Connection structure and component mounting board

Publications (2)

Publication Number Publication Date
JP2007294916A JP2007294916A (en) 2007-11-08
JP4761164B2 true JP4761164B2 (en) 2011-08-31

Family

ID=38765168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007076029A Active JP4761164B2 (en) 2006-03-31 2007-03-23 Connection structure and component mounting board

Country Status (1)

Country Link
JP (1) JP4761164B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928566B2 (en) * 2006-12-27 2011-04-19 Panasonic Corporation Conductive bump, method for manufacturing the conductive bump, semiconductor device and method for manufacturing the semiconductor device
US7929314B2 (en) 2008-06-20 2011-04-19 International Business Machines Corporation Method and apparatus of changing PCB pad structure to increase solder volume and strength

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116157A (en) * 1983-11-29 1985-06-22 Matsushita Electric Ind Co Ltd Semiconductor device
JPH0252339U (en) * 1988-09-30 1990-04-16
JP3412727B2 (en) * 1995-07-10 2003-06-03 東レエンジニアリング株式会社 Conductive resin paste transfer method
JP2000150576A (en) * 1998-11-17 2000-05-30 Mitsubishi Electric Corp Electronic circuit device and manufacture thereof
JP2001015556A (en) * 1999-07-02 2001-01-19 Casio Comput Co Ltd Semiconductor device, its manufacture, and its mounting structure

Also Published As

Publication number Publication date
JP2007294916A (en) 2007-11-08

Similar Documents

Publication Publication Date Title
JP4551321B2 (en) Electronic component mounting structure and manufacturing method thereof
TWI431746B (en) Semiconductor device
TW201244560A (en) Wiring board and method for producing same
US9433109B2 (en) Wiring substrate and semiconductor package
JP5186741B2 (en) Circuit board and semiconductor device
WO2000033375A1 (en) Anisotropic conductor film, semiconductor chip, and method of packaging
KR20110052880A (en) Flip chip package and method of manufacturing the same
US7687906B2 (en) Connecting structure, method for forming bump, and method for producing device-mounting substrate
KR20080031107A (en) Semiconductor device
JP2009252942A (en) Component built-in wiring board, and method of manufacturing component built-in wiring board
JP4761164B2 (en) Connection structure and component mounting board
JP2006245076A (en) Semiconductor device
JP6242665B2 (en) Semiconductor device
JPWO2008142839A1 (en) Semiconductor chip
JPH1116949A (en) Acf-bonding structure
WO2013061500A1 (en) Flexible wiring board and method for manufacturing same
JP5176500B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JPH11121659A (en) Bga socket
JP2004279046A (en) Contact sheet for electronic device inspection and its manufacturing method
TW526575B (en) Electronic part
JP3337922B2 (en) Semiconductor device and manufacturing method thereof
JP5590097B2 (en) Component built-in wiring board
JP2010040891A (en) Wiring board with built-in component
JP5649771B2 (en) Component built-in wiring board
JP2010087418A (en) Electronic device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091014

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4761164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150