JP2010087418A - Electronic device and method of manufacturing the same - Google Patents

Electronic device and method of manufacturing the same Download PDF

Info

Publication number
JP2010087418A
JP2010087418A JP2008257502A JP2008257502A JP2010087418A JP 2010087418 A JP2010087418 A JP 2010087418A JP 2008257502 A JP2008257502 A JP 2008257502A JP 2008257502 A JP2008257502 A JP 2008257502A JP 2010087418 A JP2010087418 A JP 2010087418A
Authority
JP
Japan
Prior art keywords
conductive resin
electronic device
pad
substrate
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008257502A
Other languages
Japanese (ja)
Inventor
Hiroki Momokawa
裕希 百川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008257502A priority Critical patent/JP2010087418A/en
Publication of JP2010087418A publication Critical patent/JP2010087418A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic device and a method of manufacturing the same which can achieve high connection reliability without degrading electrical characteristics. <P>SOLUTION: The electronic device includes a substrate, an electronic device mounted on the substrate via bumps, and molding resin disposed between the substrate and the electronic device. The electronic device has a first pad electrically connected to the bump. The substrate has a conductive resin layer. The conductive resin layer has a second pad electrically connected to the bump and wiring continuously extended from the second pad. The second pad is larger in thickness than the wiring. The second pad is not recessed by the pressing force of the bump. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電子素子を基板に実装した電子装置及びその製造方法に関する。   The present invention relates to an electronic device in which an electronic element is mounted on a substrate, and a manufacturing method thereof.

半導体素子のフリップチップ実装構造としては、接合剤としてはんだを用いるもの、Ａｕなどの金属同士を熱圧着するもの等がある。はんだを用いる場合には、チップ側の電極或いは基板電極にあらかじめはんだを供給する必要があり、狭ピッチへの対応が難しい。金属の熱圧着法では、高温への加熱と超音波による振動がチップ及び基板に加わり、ダメージを受けることが懸念される。また、チップを振動させるため狭ピッチへの対応が難しい。   As a flip-chip mounting structure of a semiconductor element, there are a structure using solder as a bonding agent, a structure in which a metal such as Au is thermocompression bonded. When using solder, it is necessary to supply solder to the electrode on the chip side or the substrate electrode in advance, and it is difficult to cope with a narrow pitch. In the metal thermocompression bonding method, there is a concern that heating to a high temperature and vibration due to ultrasonic waves are applied to the chip and the substrate, resulting in damage. Moreover, since the chip is vibrated, it is difficult to cope with a narrow pitch.

これらの工法に対し、より簡便な方法として検討されているのが、圧接工法である。圧接工法は、基板の部品実装位置にあらかじめ絶縁性樹脂を塗布しておき、チップを基板に搭載・加圧するとともに加熱し、絶縁性樹脂を硬化させる実装方法である。この圧接工法を用いた半導体装置において、接続信頼性を高めるために、一方の電極ないし配線側を凹状にするものが知られている（例えば特許文献１〜３）。   The pressure welding method has been studied as a simpler method for these methods. The pressure welding method is a mounting method in which an insulating resin is applied in advance to a component mounting position of a substrate, and a chip is mounted on the substrate, pressed and heated, and the insulating resin is cured. In the semiconductor device using this pressure welding method, in order to improve connection reliability, one in which one electrode or the wiring side is concave is known (for example, Patent Documents 1 to 3).

特許文献１に記載の半導体装置においては、基材の少なくとも一方の面に樹脂層を介し導体配線を有する配線基板の導体配線と、半導体素子の突起電極が合致し、突起電極が合致した部分の導体配線及び樹脂層を凹となる様に弾性変形し、且つ半導体素子と配線基板の間に介在した接着用絶縁性樹脂により、半導体素子が配線基板に固着されるとともに、半導体素子の突起電極と導体配線が電気的に接続されている。   In the semiconductor device described in Patent Document 1, the conductor wiring of the wiring board having the conductor wiring on at least one surface of the base material via the resin layer matches the protruding electrode of the semiconductor element, and the protruding electrode matches the portion of the protruding electrode. The conductive wiring and the resin layer are elastically deformed so as to be concave, and the semiconductor element is fixed to the wiring board by the adhesive insulating resin interposed between the semiconductor element and the wiring board. Conductor wiring is electrically connected.

特許文献２に記載の半導体装置においては、半導体素子の電極上に具備された突起電極と、配線基板上に具備された電極とを合致させ、配線基板上の電極を圧延性を有する材料で構成し、配線基板上の電極下に突起電極より柔らかい絶縁膜を配置し、突起電極と配線基板上の電極が合致する部分の、圧延性を有する電極と突起電極より柔らかい絶縁膜が凹状に変形し、凹状の部分に突起電極が合致していることにより、突起電極と配線基板上の電極とが電気的に接続しているとともに、半導体素子が機械的に配線基板に固定される。   In the semiconductor device described in Patent Document 2, the protruding electrode provided on the electrode of the semiconductor element is matched with the electrode provided on the wiring board, and the electrode on the wiring board is formed of a material having rollability. Then, an insulating film softer than the protruding electrode is placed under the electrode on the wiring board, and the insulating film softer than the rolling electrode and the protruding electrode is deformed into a concave shape at the portion where the protruding electrode and the electrode on the wiring board match. When the protruding electrode matches the concave portion, the protruding electrode and the electrode on the wiring board are electrically connected, and the semiconductor element is mechanically fixed to the wiring board.

特許文献３に記載の半導体装置においては、突起電極を有する半導体素子と、該突起電極に相対する電極を有する配線基板との間に樹脂にてなる接着剤を配置し、半導体素子と配線基板とを圧接して接着剤を硬化させることにより半導体素子と配線基板とを接続し、配線基板の電極の幅を突起電極の幅より小さく形成し、かつ、圧接により配線基板の電極部分に凹部が形成されている。   In the semiconductor device described in Patent Document 3, an adhesive made of a resin is disposed between a semiconductor element having a protruding electrode and a wiring board having an electrode facing the protruding electrode, and the semiconductor element and the wiring board The semiconductor element and the wiring board are connected by press-contacting and curing the adhesive, the width of the electrode of the wiring board is made smaller than the width of the protruding electrode, and the recess is formed in the electrode part of the wiring board by press-contacting Has been.

特許第２５０２７９４号公報Japanese Patent No. 2502794 特許第３０５２６１５号公報Japanese Patent No. 3052615 特許第３２７４６１９号公報Japanese Patent No. 3274619

以下の分析は、本発明の観点から与えられる。   The following analysis is given from the perspective of the present invention.

特許文献１〜３に記載の半導体装置においては、半導体素子等の電子素子が搭載される部分に凹部が形成されている。しかしながら、電極又は配線が凹状に変形すると、配線から伝送されてきた高周波信号の特性が劣化し、性能低下を招くおそれがある。また、樹脂層等が凹状に変形すると、凹状変形領域にストレスが生じ、樹脂層等と基板とが剥離したり、基板にクラックが発生したりするおそれがある。   In the semiconductor devices described in Patent Documents 1 to 3, a recess is formed in a portion where an electronic element such as a semiconductor element is mounted. However, if the electrode or the wiring is deformed into a concave shape, the characteristics of the high-frequency signal transmitted from the wiring may be deteriorated, leading to a decrease in performance. Further, when the resin layer or the like is deformed in a concave shape, stress is generated in the concave deformation region, and the resin layer or the like may be peeled off from the substrate, or a crack may be generated in the substrate.

本発明の目的は、電気的特性を損なうことなく、接続信頼性の高い電子装置及びその製造方法を提供することである。   An object of the present invention is to provide an electronic device with high connection reliability and a manufacturing method thereof without impairing electrical characteristics.

本発明の第１視点によれば、基板と、基板にバンプを介して実装された電子素子と、基板と電子素子との間に配される封止樹脂と、を備える電子装置が提供される。電子素子は、バンプと電気的に接続された第１パッドを有する。基板は、導電性樹脂層を有する。導電性樹脂層は、バンプと電気的に接続された第２パッドと、第２パッドから連続的に延在する配線と、を形成する。第２パッドの厚さは、配線の厚さよりも厚い。第２パッドは、バンプの押圧によって凹状となっていない。   According to a first aspect of the present invention, an electronic device is provided that includes a substrate, an electronic element mounted on the substrate via a bump, and a sealing resin disposed between the substrate and the electronic element. . The electronic device has a first pad electrically connected to the bump. The substrate has a conductive resin layer. The conductive resin layer forms a second pad electrically connected to the bump and a wiring continuously extending from the second pad. The thickness of the second pad is thicker than the thickness of the wiring. The second pad is not concave due to the pressing of the bumps.

上記第１視点の好ましい形態によれば、第２パッドは、バンプの押圧によって弾性変形している。   According to a preferred form of the first aspect, the second pad is elastically deformed by the pressing of the bump.

上記第１視点の好ましい形態によれば、導電性樹脂層は、金属層によって覆われている。さらに好ましい形態によれば、金属層は、めっき又は金属微粒子の焼結体である。   According to the preferable form of the first aspect, the conductive resin layer is covered with the metal layer. According to a further preferred embodiment, the metal layer is a sintered body of plating or metal fine particles.

上記第１視点の好ましい形態によれば、導電性樹脂層は、基板に形成された回路配線と電気的に接続されている。   According to the preferable form of the first aspect, the conductive resin layer is electrically connected to the circuit wiring formed on the substrate.

上記第１視点の好ましい形態によれば、基板は、その表面の少なくとも一部を覆う第１カバーコートを有する。導電性樹脂層は、第１カバーコート上に形成されている。   According to a preferred form of the first aspect, the substrate has a first cover coat covering at least a part of the surface thereof. The conductive resin layer is formed on the first cover coat.

上記第１視点の好ましい形態によれば、基板は、第２パッドの少なくとも一部を露出するように、基板及び導電性樹脂層又は金属層の少なくとも一部を覆う第２カバーコートを有する。   According to a preferred embodiment of the first aspect, the substrate has a second cover coat that covers at least a part of the substrate and the conductive resin layer or the metal layer so as to expose at least a part of the second pad.

上記第１視点の好ましい形態によれば、基板は、第２パッドが形成された領域の少なくとも一部に、基板よりも低弾性の低弾性層を有する。さらに好ましい形態によれば、低弾性層は、絶縁性樹脂、導電性樹脂、シリコンゴム又は銅である。   According to the preferable form of the first aspect, the substrate has a low elastic layer having lower elasticity than the substrate in at least a part of the region where the second pad is formed. According to a more preferable embodiment, the low elastic layer is an insulating resin, a conductive resin, silicon rubber, or copper.

本発明の第２視点によれば、基板上に導電性樹脂層を形成する導電性樹脂層形成工程と、導電性樹脂層と電気的に接続するように電子素子を基板に実装する実装工程と、を含む電子装置の製造方法が提供される。実装工程において、電子素子による押圧によって導電性樹脂層が凹状とならないように電子素子を実装する。   According to a second aspect of the present invention, a conductive resin layer forming step for forming a conductive resin layer on a substrate, and a mounting step for mounting an electronic element on the substrate so as to be electrically connected to the conductive resin layer, A method for manufacturing an electronic device is provided. In the mounting process, the electronic element is mounted so that the conductive resin layer does not become concave due to pressing by the electronic element.

上記第２視点の好ましい形態によれば、実装工程において、電子素子による押圧によって導電性樹脂層を弾性変形させる。   According to the preferable form of the second viewpoint, in the mounting process, the conductive resin layer is elastically deformed by pressing with an electronic element.

上記第２視点の好ましい形態によれば、実装工程において、電子素子の第１パッドに形成したバンプを介して、導電性樹脂に面するバンプの一部を塑性変形させながら、電子素子と導電性樹脂とを電気的に接続する。   According to the preferred form of the second aspect, in the mounting process, the electronic element and the conductive material are electrically deformed while plastically deforming a part of the bump facing the conductive resin through the bump formed on the first pad of the electronic element. Electrically connect with resin.

上記第２視点の好ましい形態によれば、電子装置の製造方法は、実装工程前に、基板と電子素子との間に配されるように封止樹脂を供給する封止樹脂供給工程をさらに含む。実装工程において又は実装工程後、封止樹脂を硬化させる。   According to a preferred form of the second aspect, the method for manufacturing an electronic device further includes a sealing resin supply step of supplying a sealing resin so as to be disposed between the substrate and the electronic element before the mounting step. . In the mounting process or after the mounting process, the sealing resin is cured.

上記第２視点の好ましい形態によれば、電子装置の製造方法は、導電性樹脂層を金属層で覆う金属層形成工程をさらに含む。実装工程において、電子素子と導電性樹脂層とは金属層を介して電気的に接続させる。さらに好ましい形態によれば、金属層は、めっき又は金属微粒子の焼結体で形成する。   According to a preferred form of the second aspect, the method for manufacturing an electronic device further includes a metal layer forming step of covering the conductive resin layer with the metal layer. In the mounting process, the electronic element and the conductive resin layer are electrically connected via a metal layer. According to a more preferred embodiment, the metal layer is formed by plating or a sintered body of metal fine particles.

上記第２視点の好ましい形態によれば、導電性樹脂層形成工程において、導電性樹脂によって、電子素子の第１パッドと電気的に接続するための第２パッド及び第２パッドと連続して延在する配線を形成する。第２パッドは、配線よりも厚く形成する。   According to the preferable form of the second aspect, in the conductive resin layer forming step, the conductive resin extends continuously with the second pad and the second pad for electrical connection with the first pad of the electronic element by the conductive resin. The existing wiring is formed. The second pad is formed thicker than the wiring.

上記第２視点の好ましい形態によれば、電子装置の製造方法は、導電性樹脂層形成工程前に、第２パッドを形成する少なくとも一部に、基板よりも低弾性の低弾性層を形成する低弾性層形成工程をさらに含む。   According to a preferred embodiment of the second aspect, in the electronic device manufacturing method, the low elastic layer having lower elasticity than the substrate is formed on at least a part of forming the second pad before the conductive resin layer forming step. It further includes a low elastic layer forming step.

上記第２視点の好ましい形態によれば、導電性樹脂層形成工程において、基板に形成された回路配線と導電性樹脂とを電気的に接続させる。   According to the preferable form of the second viewpoint, the circuit wiring formed on the substrate and the conductive resin are electrically connected in the conductive resin layer forming step.

上記第２視点の好ましい形態によれば、電子装置の製造方法は、導電性樹脂層形成工程前に、基板上の少なくとも一部に絶縁性の第１カバーコートを形成する第１カバーコート形成工程をさらに含む。導電性樹脂層形成工程において、第１カバーコート上に導電性樹脂層を形成する。   According to a preferred embodiment of the second aspect, the electronic device manufacturing method includes a first cover coat forming step of forming an insulating first cover coat on at least a part of the substrate before the conductive resin layer forming step. Further included. In the conductive resin layer forming step, a conductive resin layer is formed on the first cover coat.

上記第２視点の好ましい形態によれば、電子装置の製造方法は、実装工程前に、第２パッドの少なくとも一部を露出するように、基板及び導電性樹脂層又は金属層の少なくとも一部を覆う第２カバーコートを形成する第２カバーコート形成工程をさらに含む。   According to a preferred embodiment of the second aspect, the electronic device manufacturing method includes at least part of the substrate and the conductive resin layer or the metal layer so that at least part of the second pad is exposed before the mounting step. A second cover coat forming step of forming a second cover coat to cover is further included.

本発明は、以下の効果のうち少なくとも１つを有する。   The present invention has at least one of the following effects.

本発明によれば、導電性樹脂層を凹状としないことにより、導電性樹脂層によって形成される配線が伝送する高周波信号の劣化を防止することができる。また、導電性樹脂層と基板との剥離を防止することができる。   According to the present invention, since the conductive resin layer is not concave, deterioration of the high-frequency signal transmitted by the wiring formed by the conductive resin layer can be prevented. Moreover, peeling between the conductive resin layer and the substrate can be prevented.

本発明の第１実施形態に係る電子装置について説明する。図１に、本発明の第１実施形態に係る電子装置の概略断面図を示す。電子装置１は、電子素子５と、電子素子５を実装した実装基板２と、電子素子５と実装基板２との間を封止する封止樹脂８と、を備える。   An electronic device according to a first embodiment of the present invention will be described. FIG. 1 is a schematic cross-sectional view of an electronic device according to the first embodiment of the present invention. The electronic device 1 includes an electronic element 5, a mounting substrate 2 on which the electronic element 5 is mounted, and a sealing resin 8 that seals between the electronic element 5 and the mounting substrate 2.

実装基板２は、その上に配された導電性樹脂層３と、導電性樹脂層３を覆う金属層４と、を有する。実装基板２の第２パッド（電子素子実装用パッド）１０及び配線１１は、導電性樹脂層３及び金属層４のよって一続きに形成されている。例えば、第２パッド１０は、配線１１よりも導電性樹脂層３及び金属層４の表面積を大きくすることによって形成される。また、導電性樹脂層３は、実装基板２表面から隆起している（凸状となっている）第２パッド１０部分における導電性樹脂層３の厚さは、配線１１部分における導電性樹脂層３の厚さよりも厚くなっている。例えば、配線１１の厚さは、配線幅の半分以下にすることができる。   The mounting substrate 2 has a conductive resin layer 3 disposed thereon and a metal layer 4 covering the conductive resin layer 3. The second pads (electronic element mounting pads) 10 and the wirings 11 of the mounting substrate 2 are continuously formed by the conductive resin layer 3 and the metal layer 4. For example, the second pad 10 is formed by making the surface areas of the conductive resin layer 3 and the metal layer 4 larger than the wiring 11. In addition, the conductive resin layer 3 is raised from the surface of the mounting substrate 2 (convex), and the thickness of the conductive resin layer 3 in the second pad 10 portion is equal to the conductive resin layer in the wiring 11 portion. It is thicker than 3. For example, the thickness of the wiring 11 can be less than half of the wiring width.

電子素子５は、第１パッド（電子素子パッド）６と、第１パッド６に形成されたバンプ７と、を有する。   The electronic element 5 includes a first pad (electronic element pad) 6 and a bump 7 formed on the first pad 6.

電子素子５は、バンプ７が第２パッド１０と電気的に接続されるように、実装基板２に実装されている。このとき、バンプ７は、第２パッド１０への押し付けによって塑性変形されている。一方、第２パッド１０は、バンプ７の押圧によって弾性変形されている。さらに、電子素子５と実装基板２には、封止樹脂８の硬化収縮力が作用している。これにより、電子素子５と実装基板２とは、第２パッド１０の弾性作用及び封止樹脂８の収縮作用によって強固に接続され、電気的接続の信頼性を高めることができる。   The electronic element 5 is mounted on the mounting substrate 2 so that the bumps 7 are electrically connected to the second pads 10. At this time, the bump 7 is plastically deformed by being pressed against the second pad 10. On the other hand, the second pad 10 is elastically deformed by pressing the bumps 7. Further, the curing shrinkage force of the sealing resin 8 acts on the electronic element 5 and the mounting substrate 2. Thereby, the electronic element 5 and the mounting substrate 2 are firmly connected by the elastic action of the second pad 10 and the shrinking action of the sealing resin 8, and the reliability of electrical connection can be improved.

但し、第２パッド１０は、バンプ７の押圧によって凹状には変形していない。第２パッド１０が凹状に変形すると、配線１１から伝送されてきた高周波信号の特性が劣化し、性能低下を招くおそれがある。また、導電性樹脂層３と実装基板２との間にストレスが掛かり、導電性樹脂層３と実装基板２とが剥離するおそれがある。   However, the second pad 10 is not deformed into a concave shape by pressing the bumps 7. If the second pad 10 is deformed into a concave shape, the characteristics of the high-frequency signal transmitted from the wiring 11 may deteriorate, leading to a decrease in performance. In addition, stress is applied between the conductive resin layer 3 and the mounting substrate 2, and the conductive resin layer 3 and the mounting substrate 2 may be separated.

導電性樹脂層３としては、硬化後の弾性率が１ＭＰａから１０ＧＰａ程度の導電性樹脂（導電性接着剤）、導電性インク（導電性ペースト）等を使用すると好ましい。この弾性率によれば、バンプ７に押圧によって適当な弾性変形を得ることができる。導電性樹脂層３は、例えば、導電用フィラー、金属微粒子（金、銀、または銅等の微粒子）、エポキシ、アクリル、シリコーン等のバインダ樹脂、カップリング剤等を有する導電性樹脂又は導電性インク等により形成することができる。導電用フィラーの外径サイズは、第２パッド１０及び配線１１の狭ピッチ化を図るために、５μｍ以下であることと好ましく、より好ましくは０．５μｍ〜３μｍである。導電用フィラーの外形サイズが小さいほど印刷がしやすくなるが、小さくなりすぎると接触抵抗が増大してしまう。また、導電性樹脂層３には、金属微粒子が含まれていると好ましく、金属微粒子の粒子径は、５ｎｍ〜２０ｎｍであると好ましい。金属微粒子は、粒子径が２０ｎｍ以下にサイズになると低温で融着する性質があるので、導電性樹脂層３に金属微粒子を含有させることにより、狭ピッチ化に対応可能となるだけでなく、金属微粒子同士が融着して導電率も向上させることができる。   As the conductive resin layer 3, it is preferable to use a conductive resin (conductive adhesive), a conductive ink (conductive paste), or the like having an elastic modulus after curing of about 1 MPa to 10 GPa. According to this elastic modulus, an appropriate elastic deformation can be obtained by pressing the bump 7. The conductive resin layer 3 is, for example, a conductive resin or conductive ink having a conductive filler, metal fine particles (fine particles such as gold, silver, or copper), a binder resin such as epoxy, acrylic, or silicone, and a coupling agent. Or the like. The outer diameter size of the conductive filler is preferably 5 μm or less, more preferably 0.5 μm to 3 μm, in order to reduce the pitch between the second pad 10 and the wiring 11. The smaller the outer size of the conductive filler, the easier it is to print, but if it becomes too small, the contact resistance will increase. The conductive resin layer 3 preferably contains metal fine particles, and the particle diameter of the metal fine particles is preferably 5 nm to 20 nm. Since the metal fine particles have a property of being fused at a low temperature when the particle diameter is 20 nm or less, not only the metal fine particles can be contained in the conductive resin layer 3 but also the metal pitch can be reduced. The fine particles can be fused to improve the electrical conductivity.

金属層４は、めっき又は金属微粒子の焼結体により形成することができる。金属層４の材料は特に限定されないが、めっきの場合には、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ、Ｃｕ、Ａｇ等から適宜選択することができ、焼結体の場合には、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等から適宜選択することができる。焼結体は、焼結粒子の粒子径を２０ｎｍ以下とすることで、より低温で焼結させることが可能となる。金属層４を形成することにより、導電性樹脂層３の樹脂強度や樹脂と金属フィラーとの密着力が弱い場合に、バンプ７の圧接荷重に伴って発生する導電性樹脂層３の破壊を防止することができる。   The metal layer 4 can be formed by plating or a sintered body of metal fine particles. The material of the metal layer 4 is not particularly limited, but in the case of plating, it can be appropriately selected from Ni / Au, Ni / Pd / Au, Ni, Cu, Ag, etc. In the case of a sintered body, Au , Ag, Cu, Ni or the like can be selected as appropriate. The sintered body can be sintered at a lower temperature by setting the particle diameter of the sintered particles to 20 nm or less. Forming the metal layer 4 prevents the conductive resin layer 3 from being broken due to the pressure load of the bump 7 when the resin strength of the conductive resin layer 3 or the adhesion between the resin and the metal filler is weak. can do.

封止樹脂８の材料としては、エポキシ系樹脂など、通常フリップチップ実装のアンダーフィル樹脂として用いられる材料を用いることが可能であるが、これに限定されるものではなく、圧接工法により電子素子５を実装可能で、導電性樹脂層３及び金属層４による配線に発生するイオンマイグレーションを抑制可能な絶縁性能を持っていれば使用することができる。また、封止樹脂８は、硬化後の樹脂物性を調整するためにフィラーを含有してもよく、フィラーとしてはシリカ、シリコーン、アルミナ等から適宜選択することができる。   As a material of the sealing resin 8, a material usually used as an underfill resin for flip chip mounting, such as an epoxy resin, can be used. However, the material is not limited to this, and the electronic element 5 is formed by a pressure welding method. Can be used as long as it has an insulating performance capable of suppressing ion migration generated in the wiring made of the conductive resin layer 3 and the metal layer 4. Moreover, the sealing resin 8 may contain a filler in order to adjust the resin physical properties after curing, and the filler can be appropriately selected from silica, silicone, alumina and the like.

実装基板２の材料は特に限定されないが、例えば、有機基板、シリコン基板（シリコンウェハ、シリコンチップ）等を使用することができる。   The material of the mounting substrate 2 is not particularly limited. For example, an organic substrate, a silicon substrate (silicon wafer, silicon chip), or the like can be used.

バンプ７の材料は、導電率が高く、かつ塑性変形しやすいものが好ましく、例えば、Ａｕ、Ａｕ−Ｐｄ合金等を使用することができる。また、電子素子５実装前のバンプ７の形状は、先端が細く潰れやすい形状を有するいわゆるスタッドバンプであると好ましい。   The material of the bump 7 is preferably a material having high electrical conductivity and easily plastically deformed. For example, Au, Au—Pd alloy, or the like can be used. Moreover, it is preferable that the shape of the bump 7 before mounting the electronic element 5 is a so-called stud bump having a shape whose tip is thin and easily crushed.

次に、本発明の第２実施形態に係る電子装置について説明する。図２に、本発明の第１実施形態に係る電子装置の概略断面図を示す。なお、図２において、第１実施形態と同じ要素には同じ符号を付してある。   Next, an electronic device according to a second embodiment of the invention will be described. FIG. 2 is a schematic cross-sectional view of the electronic device according to the first embodiment of the present invention. In FIG. 2, the same elements as those in the first embodiment are denoted by the same reference numerals.

第２実施形態に係る電子装置２１において、実装基板２２は、その表面に、回路配線から引き出された基板電極２３をさらに有する。導電性樹脂層３及び金属層４から形成された配線１１は、基板電極２３と電気的に接続されている。実装基板２２の回路配線は、片面、両面、多層配線のいずれであってもよい。   In the electronic device 21 according to the second embodiment, the mounting substrate 22 further includes a substrate electrode 23 drawn from the circuit wiring on the surface thereof. The wiring 11 formed from the conductive resin layer 3 and the metal layer 4 is electrically connected to the substrate electrode 23. The circuit wiring on the mounting substrate 22 may be one-sided, double-sided, or multilayer wiring.

第２実施形態における上記以外の形態については、第１実施形態と同様であり、ここでの説明は省略する。   Other aspects of the second embodiment are the same as those of the first embodiment, and a description thereof is omitted here.

次に、本発明の第３実施形態に係る電子装置について説明する。図３に、本発明の第３実施形態に係る電子装置の概略断面図を示す。なお、図３において、第１実施形態及び第２実施形態と同じ要素には同じ符号を付してある。   Next, an electronic device according to a third embodiment of the invention will be described. FIG. 3 is a schematic sectional view of an electronic device according to the third embodiment of the present invention. In FIG. 3, the same reference numerals are given to the same elements as those in the first embodiment and the second embodiment.

第３実施形態に係る電子装置３１において、実装基板２２表面の基板電極２３以外の領域には、絶縁性の第１カバーコート３２が形成されている。第２パッド１０及び配線１１は、第１カバーコート３２上に形成することができる。   In the electronic device 31 according to the third embodiment, an insulating first cover coat 32 is formed in a region other than the substrate electrode 23 on the surface of the mounting substrate 22. The second pad 10 and the wiring 11 can be formed on the first cover coat 32.

第１カバーコート３２の材料及び膜厚は、回路配線の物理的保護、マイグレーションの抑制、及び封止樹脂８との親和性（実装時のフロー性、硬化後の密着性）が得られるように適宜設定することができる。例えば、第１カバーコート３２としては、ポリイミド（ＰＩ）、ポリアミドイミド（ＰＡＩ）、ポリエーテルイミド（ＰＥＩ）、ポリパラフェニレンベンゾビスオキサゾール（ＰＢＯ）、エポキシ樹脂等を使用することができる。   The material and film thickness of the first cover coat 32 are such that physical protection of circuit wiring, suppression of migration, and affinity with the sealing resin 8 (flowability during mounting, adhesion after curing) are obtained. It can be set appropriately. For example, as the first cover coat 32, polyimide (PI), polyamideimide (PAI), polyetherimide (PEI), polyparaphenylene benzobisoxazole (PBO), epoxy resin, or the like can be used.

第３実施形態によれば、実装基板２２表面に回路配線がある場合には、実装基板２２の回路配線と配線１１とのショートを防止することができる。   According to the third embodiment, when there is a circuit wiring on the surface of the mounting substrate 22, a short circuit between the circuit wiring of the mounting substrate 22 and the wiring 11 can be prevented.

第３実施形態における上記以外の形態については、第１実施形態及び第２実施形態と同様であり、ここでの説明は省略する。   About forms other than the above in 3rd Embodiment, it is the same as that of 1st Embodiment and 2nd Embodiment, and description here is abbreviate | omitted.

次に、本発明の第４実施形態に係る電子装置について説明する。図４に、本発明の第４実施形態に係る電子装置の概略断面図を示す。なお、図４において、第１〜第３実施形態と同じ要素には同じ符号を付してある。   Next, an electronic device according to a fourth embodiment of the invention will be described. FIG. 4 is a schematic cross-sectional view of an electronic device according to the fourth embodiment of the present invention. In FIG. 4, the same elements as those in the first to third embodiments are denoted by the same reference numerals.

第４実施形態に係る電子装置４１において、実装基板２２上には第２カバーコート４２が形成されている。第２パッド１０の表面のみが第２カバーコート４２から露出し、配線１１等は第２カバーコート４２で覆われている。   In the electronic device 41 according to the fourth embodiment, a second cover coat 42 is formed on the mounting substrate 22. Only the surface of the second pad 10 is exposed from the second cover coat 42, and the wiring 11 and the like are covered with the second cover coat 42.

第２カバーコート４２の材料及び膜厚は、マイグレーションの抑制、及び封止樹脂８との親和性（実装時のフロー性、硬化後の密着性）が得られるように適宜設定することができる。例えば、第２カバーコート４２としては、ポリイミド（ＰＩ）、ポリアミドイミド（ＰＡＩ）、ポリエーテルイミド（ＰＥＩ）、ポリパラフェニレンベンゾビスオキサゾール（ＰＢＯ）、エポキシ樹脂等を使用することができる。また、第２カバーコート４２の膜厚は、第２パッド１０が露出するように設定し、例えば、印刷で形成する場合には２０μｍ〜３０μｍ、フィルムを使用する場合には１０μｍ〜２０μｍにすることができる。   The material and film thickness of the second cover coat 42 can be appropriately set so as to obtain migration suppression and affinity with the sealing resin 8 (flowability during mounting, adhesion after curing). For example, as the second cover coat 42, polyimide (PI), polyamideimide (PAI), polyetherimide (PEI), polyparaphenylene benzobisoxazole (PBO), epoxy resin, or the like can be used. The film thickness of the second cover coat 42 is set so that the second pad 10 is exposed, for example, 20 μm to 30 μm when formed by printing, and 10 μm to 20 μm when a film is used. Can do.

第４実施形態によれば、実装基板２２に対する配線１１の密着強度を高めることができる。また、封止樹脂８に、配線１１へのマイグレーション抑制効果がない場合であっても、第２カバーコート４２にマイグレーション抑制効果を有する材料を採用することにより、マイグレーションを抑制することができる。   According to the fourth embodiment, the adhesion strength of the wiring 11 to the mounting substrate 22 can be increased. Further, even when the sealing resin 8 does not have an effect of suppressing migration to the wiring 11, migration can be suppressed by adopting a material having an effect of suppressing migration to the second cover coat 42.

第４実施形態における上記以外の形態については、第１〜第３実施形態と同様であり、ここでの説明は省略する。   About forms other than the above in 4th Embodiment, it is the same as that of 1st-3rd Embodiment, and description here is abbreviate | omitted.

次に、本発明の第５実施形態に係る電子装置について説明する。図５に、本発明の第５実施形態に係る電子装置の概略断面図を示す。なお、図５において、第１〜第２実施形態と同じ要素には同じ符号を付してある。   Next, an electronic device according to a fifth embodiment of the invention will be described. FIG. 5 is a schematic cross-sectional view of an electronic device according to the fifth embodiment of the present invention. In FIG. 5, the same elements as those in the first and second embodiments are denoted by the same reference numerals.

第５実施形態に係る電子装置５１は、実装基板２２上に多層配線層５２を有している。多層配線層５２は、第１〜第２絶縁層５３ａ，５３ｂ及び第１〜第３導電性樹脂層５４ａ〜５４ｃの積層構造を有する。第１導電性樹脂層５４ａは、実装基板２２上に、基板電極２３と電気的に接続して形成され、第２導電性樹脂層５４ｂは、第１絶縁層５３ａ上に、第１導電性樹脂層５４ａと電気的に接続して形成され、第３導電性樹脂層５４ｃは、第２絶縁層５３ｂ上に、第２導電性樹脂層５４ｂと電気的に接続して形成されている。第３導電性樹脂層５４ｃが第２パッド１０及び配線１１を形成している。   The electronic device 51 according to the fifth embodiment has a multilayer wiring layer 52 on the mounting substrate 22. The multilayer wiring layer 52 has a laminated structure of first to second insulating layers 53a and 53b and first to third conductive resin layers 54a to 54c. The first conductive resin layer 54a is formed on the mounting substrate 22 in electrical connection with the substrate electrode 23, and the second conductive resin layer 54b is formed on the first insulating layer 53a. The third conductive resin layer 54c is formed on the second insulating layer 53b and electrically connected to the second conductive resin layer 54b. The third conductive resin layer 54 c forms the second pad 10 and the wiring 11.

図５に示す形態においては、金属層５５は、第３導電性樹脂層５４ｃ上のみに形成されているが、第１〜第３導電性樹脂層５４ａ〜５４ｃのすべてに形成してもよい。   In the form shown in FIG. 5, the metal layer 55 is formed only on the third conductive resin layer 54c, but may be formed on all of the first to third conductive resin layers 54a to 54c.

第５実施形態によれば、実装基板２２が回路配線を有しない場合であっても、多層配線層５２を絶縁層５３ａ，５３ｂ及び導電性樹脂層５４ａ〜５４ｃの印刷のみで形成することができ、リソグラフィ法と比較して、安価でかつ環境に優しい方法で電子装置５１を製造することができる。   According to the fifth embodiment, even when the mounting substrate 22 has no circuit wiring, the multilayer wiring layer 52 can be formed only by printing the insulating layers 53a and 53b and the conductive resin layers 54a to 54c. Compared with the lithography method, the electronic device 51 can be manufactured by an inexpensive and environmentally friendly method.

第５実施形態における上記以外の形態については、第１実施形態及び第２実施形態と同様であり、ここでの説明は省略する。   About forms other than the above in 5th Embodiment, it is the same as that of 1st Embodiment and 2nd Embodiment, and description here is abbreviate | omitted.

次に、本発明の第６実施形態に係る電子装置について説明する。図６に、本発明の第６実施形態に係る電子装置の概略断面図を示す。なお、図６において、第１〜第２実施形態と同じ要素には同じ符号を付してある。   Next, an electronic device according to a sixth embodiment of the invention will be described. FIG. 6 is a schematic cross-sectional view of an electronic device according to a sixth embodiment of the present invention. In FIG. 6, the same elements as those in the first and second embodiments are denoted by the same reference numerals.

第６実施形態に係る電子装置６１は、実装基板２２上の第２パッド１０下部に、実装基板２２よりも弾性が低い低弾性層６２を有する。低弾性層６２の材料は、実装基板２２の材料に応じて適宜選択することでき、例えば、絶縁性樹脂、導電性樹脂、シリコンゴム、銅等から選択することができる。低弾性層６２の形成範囲は、第２パッド１０の面積に関係なく設定することができ、例えば、第２パッド１０の面積よりも大きくてもよいし、実装基板２２全面に形成してもよい。   The electronic device 61 according to the sixth embodiment includes a low elastic layer 62 having lower elasticity than the mounting substrate 22 below the second pad 10 on the mounting substrate 22. The material of the low elastic layer 62 can be appropriately selected according to the material of the mounting substrate 22, and can be selected from, for example, insulating resin, conductive resin, silicon rubber, copper, and the like. The formation range of the low elastic layer 62 can be set regardless of the area of the second pad 10. For example, the low elastic layer 62 may be larger than the area of the second pad 10 or may be formed on the entire surface of the mounting substrate 22. .

第６実施形態によれば、電子素子５実装時に、実装基板２２ではなく低弾性層６２を変形させることにより反発力を高めてバンプ７と第２パッド１０との接続信頼性をより高めることができる。また、低弾性層６２により第２パッド１０がかさ上げされるので、電子素子５と実装基板２２間のギャップを確保することができる。さらに、低弾性層６２による応力緩和及び実装基板２２への荷重低減によって実装性及び接続信頼性を高めることができる。   According to the sixth embodiment, when the electronic element 5 is mounted, not the mounting substrate 22 but the low elastic layer 62 is deformed to increase the repulsive force and further improve the connection reliability between the bump 7 and the second pad 10. it can. In addition, since the second pad 10 is raised by the low elastic layer 62, a gap between the electronic element 5 and the mounting substrate 22 can be secured. Furthermore, the mounting property and the connection reliability can be improved by the stress relaxation by the low elastic layer 62 and the load reduction to the mounting substrate 22.

第６実施形態における上記以外の形態については、第１実施形態及び第２実施形態と同様であり、ここでの説明は省略する。   About forms other than the above in 6th Embodiment, it is the same as that of 1st Embodiment and 2nd Embodiment, and description here is abbreviate | omitted.

次に、本発明の第７実施形態に係る電子装置について説明する。図７に、本発明の第７実施形態に係る電子装置の概略断面図を示す。なお、図７において、第１実施形態と同じ要素には同じ符号を付してある。   Next, an electronic device according to a seventh embodiment of the invention will be described. FIG. 7 is a schematic cross-sectional view of an electronic device according to the seventh embodiment of the present invention. In FIG. 7, the same elements as those in the first embodiment are denoted by the same reference numerals.

第７実施形態に係る電子装置７１は、第２パッド１０及び配線１１は、導電性樹脂層３のみで形成され、第１〜第６実施形態と異なり金属層は有していない。導電性樹脂層３の樹脂強度や樹脂と金属フィラーとの密着力が十分にある場合には、金属層を形成しないことにより、電子装置７１の構成をより簡易にすることができると共に、その製造方法の工数を減少させることができる。   In the electronic device 71 according to the seventh embodiment, the second pad 10 and the wiring 11 are formed only by the conductive resin layer 3 and, unlike the first to sixth embodiments, do not have a metal layer. When the resin strength of the conductive resin layer 3 and the adhesion between the resin and the metal filler are sufficient, by not forming the metal layer, the configuration of the electronic device 71 can be simplified and the manufacture thereof The man-hour of the method can be reduced.

第７実施形態における上記以外の形態については、第１実施形態と同様であり、ここでの説明は省略する。   Other aspects of the seventh embodiment are the same as those of the first embodiment, and a description thereof is omitted here.

上記において、第１〜第７実施形態は、いずれか１つの形態を基に説明したが、第１〜第７実施形態のうち複数の形態を適宜組み合わせることができることはいうまでもない。   In the above, although 1st-7th embodiment was demonstrated based on any one form, it cannot be overemphasized that a several form can be suitably combined among 1st-7th embodiment.

次に、本発明の電子装置の製造方法について説明する。図８に、本発明の電子装置の製造方法を説明するための概略工程図を示す。図８は、第２実施形態に係る電子装置２１の製造方法を示す。   Next, a method for manufacturing an electronic device according to the present invention will be described. FIG. 8 is a schematic process diagram for explaining the method for manufacturing an electronic device of the present invention. FIG. 8 shows a method for manufacturing the electronic device 21 according to the second embodiment.

まず、実装基板２２上に、基板電極２３と電気的に接続するように導電性樹脂層３を形成する（図８（ａ）；導電性樹脂層形成工程）。導電性樹脂層３によって、電子素子５と電気的に接続するための第２パッド１０と、第２パッド１０と連続して延在する配線１１とを形成する。第２パッド１０となる部分は、配線１１部分よりも厚く形成する。導電性樹脂層３は、例えば、スクリーンマスクを用いたスクリーン印刷法、インクジェット法、ディスペンス法、グラビアオフセット印刷法等を用いて形成することができる。このとき、実装基板２２の回路配線の形態には限定されず、導電性樹脂層による配線のみで実装基板２２の回路配線を構成してもよい。   First, the conductive resin layer 3 is formed on the mounting substrate 22 so as to be electrically connected to the substrate electrode 23 (FIG. 8A; conductive resin layer forming step). The conductive resin layer 3 forms a second pad 10 that is electrically connected to the electronic element 5 and a wiring 11 that extends continuously with the second pad 10. The portion to be the second pad 10 is formed thicker than the wiring 11 portion. The conductive resin layer 3 can be formed using, for example, a screen printing method using a screen mask, an ink jet method, a dispensing method, a gravure offset printing method, or the like. At this time, the circuit wiring form of the mounting substrate 22 is not limited to the form of the circuit wiring of the mounting substrate 22, and the circuit wiring of the mounting substrate 22 may be configured only by wiring using the conductive resin layer.

第３実施形態に係る電子装置の場合には、導電性樹脂層３の形成前に、実装基板２２上の少なくとも一部に絶縁性の第１カバーコートを形成し（第１カバーコート形成工程）、第１カバーコート上に導電性樹脂層３を形成する。第１カバーコートは、例えば、スクリーン印刷法、インクジェット法、ディスペンス法等を用いて形成することができる。   In the case of the electronic device according to the third embodiment, an insulating first cover coat is formed on at least a part of the mounting substrate 22 before forming the conductive resin layer 3 (first cover coat forming step). The conductive resin layer 3 is formed on the first cover coat. The first cover coat can be formed using, for example, a screen printing method, an ink jet method, a dispensing method, or the like.

第６実施形態に係る電子装置の場合には、導電性樹脂層３の形成前に、第２パッド１０を形成する領域の少なくとも一部に低弾性層を形成し（低弾性層形成工程）、低弾性層上に導電性樹脂層３を形成する。   In the case of the electronic device according to the sixth embodiment, before the conductive resin layer 3 is formed, a low elastic layer is formed in at least a part of the region where the second pad 10 is formed (low elastic layer forming step), The conductive resin layer 3 is formed on the low elastic layer.

次に、金属層４を形成する場合には、導電性樹脂層３を覆うように金属層４をめっき又は金属微粒子の焼結体によって形成する（図８（ｂ）；金属層形成工程）。めっきの場合には、電解めっきと無電解めっきのいずれの方法を用いてもよい。   Next, when forming the metal layer 4, the metal layer 4 is formed by plating or a sintered body of metal fine particles so as to cover the conductive resin layer 3 (FIG. 8B; metal layer forming step). In the case of plating, any method of electrolytic plating and electroless plating may be used.

次に、実装基板２２上に、実装基板２２と電子素子５との間に配されるように封止樹脂８を塗布する（図８（ｃ）；封止樹脂供給工程）。封止樹脂８は、例えばスクリーン印刷法、インクジェット法、ディスペンス法等を用いて塗布することができる。また、このとき先に形成した第２パッド１０が封止樹脂８によって覆われないようにする必要がある。封止樹脂８の塗布量は、電子素子５と実装基板２２との間を充填し、電子素子５側面にフィレットを形成するのに十分で、かつ電子素子５上面に封止樹脂８が這い上がらない量とすることが好ましい。   Next, the sealing resin 8 is applied on the mounting substrate 22 so as to be disposed between the mounting substrate 22 and the electronic element 5 (FIG. 8C; sealing resin supply step). The sealing resin 8 can be applied using, for example, a screen printing method, an inkjet method, a dispensing method, or the like. At this time, it is necessary to prevent the previously formed second pad 10 from being covered with the sealing resin 8. The amount of the sealing resin 8 applied is sufficient to fill the space between the electronic element 5 and the mounting substrate 22 and form a fillet on the side surface of the electronic element 5, and the sealing resin 8 crawls up on the upper surface of the electronic element 5. It is preferable that the amount is not.

次に、第１パッド６に予めバンプ７が形成された電子素子５を実装基板２２に搭載する。このとき、バンプ７が第２パッド１０上に配されるように、すなわち第１パッド６と第２パッド１０とがバンプ７、導電性樹脂層３及び金属層４を介して電気的に接続されるように、位置合わせする（図８（ｄ）；実装工程）。バンプ７の材質は金属で、導電率が高く塑性変形しやすいものが好ましく、Ａｕ、Ａｕ−Ｐｄ合金で先端が細く潰れやすい形状である所謂スタッドバンプを用いると好ましい。また、電子素子５を実装基板２２に搭載することにより、電子素子５と実装基板２２との間を硬化前の封止樹脂８で満たすことができる。   Next, the electronic element 5 in which the bumps 7 are previously formed on the first pad 6 is mounted on the mounting substrate 22. At this time, the bumps 7 are arranged on the second pads 10, that is, the first pads 6 and the second pads 10 are electrically connected via the bumps 7, the conductive resin layer 3 and the metal layer 4. As shown in FIG. 8 (d); mounting process. The material of the bump 7 is preferably a metal, and has a high conductivity and is easily plastically deformed. It is preferable to use a so-called stud bump having a tip that is thin and easily crushed with an Au or Au—Pd alloy. In addition, by mounting the electronic element 5 on the mounting substrate 22, the space between the electronic element 5 and the mounting substrate 22 can be filled with the sealing resin 8 before curing.

図９に、電子素子５実装時における第２パッド１０及びバンプ７部分の拡大概略断面図を示す。なお、図９において、封止樹脂の図示は省略してある。電子素子５を加熱及び加圧し、バンプ７を第２パッド１０に押し付ける。これにより、第２パッド１０に面するバンプ７の先端が塑性変形すると共に、第２パッド１０が弾性変形する（図９（ｂ））。これにより、バンプ７と第２パッド１０との電気的接続の信頼性を高めることができる。ただし、高周波特性の劣化や導電性樹脂層３の剥離を防止するため、第２パッド１０はバンプ７によって凹状とならないようにする。   FIG. 9 shows an enlarged schematic cross-sectional view of the second pad 10 and the bump 7 when the electronic element 5 is mounted. In FIG. 9, illustration of the sealing resin is omitted. The electronic element 5 is heated and pressurized, and the bump 7 is pressed against the second pad 10. Thereby, the tip of the bump 7 facing the second pad 10 is plastically deformed, and the second pad 10 is elastically deformed (FIG. 9B). Thereby, the reliability of the electrical connection between the bump 7 and the second pad 10 can be enhanced. However, in order to prevent deterioration of the high frequency characteristics and peeling of the conductive resin layer 3, the second pad 10 is not made concave by the bumps 7.

第４実施形態に係る電子装置の場合には、実装工程の前に、少なくともバンプ７と接続する第２パッド１０部分を露出するように、実装基板２２（及び／又は第１カバーコート）及び金属層４（又は導電性樹脂層３）の少なくとも一部を覆う第２カバーコートを形成する（第２カバーコート形成工程）。   In the case of the electronic device according to the fourth embodiment, the mounting substrate 22 (and / or the first cover coat) and the metal are exposed so that at least the portion of the second pad 10 connected to the bump 7 is exposed before the mounting process. A second cover coat that covers at least a part of the layer 4 (or the conductive resin layer 3) is formed (second cover coat forming step).

次に、バンプ７と第２パッド１０とを接触させ、第２パッド１０の弾性変形を維持しながら、封止樹脂８が硬化するように加熱して、電子装置２１を製造する（図８（ｅ））。このとき、封止樹脂８の硬化収縮力によってバンプ７と第２パッド１０との電気的接続の信頼性をさらに高めることができる。   Next, the bump 7 and the second pad 10 are brought into contact with each other, and heating is performed so that the sealing resin 8 is cured while maintaining the elastic deformation of the second pad 10 to manufacture the electronic device 21 (FIG. 8 ( e)). At this time, the reliability of electrical connection between the bump 7 and the second pad 10 can be further enhanced by the curing shrinkage force of the sealing resin 8.

実装基板２２がシリコンウェハである場合には、導電性樹脂層３の形成及び金属層の形成は、ウェハ状態で行うことができる。また、電子素子５の搭載及び封止樹脂８の硬化もウェハ状態で行うことができ、電子装置２１の製造後、各個片にダイシングすることができる。   When the mounting substrate 22 is a silicon wafer, the conductive resin layer 3 and the metal layer can be formed in a wafer state. Also, mounting of the electronic element 5 and curing of the sealing resin 8 can be performed in a wafer state, and after the electronic device 21 is manufactured, it can be diced into individual pieces.

本発明の電子装置の製造方法によれば、電子素子と実装基板との電気的接続の信頼性を高めることができる。また、印刷法を用いて第２パッド及び配線を形成することで、エッチングなどによる廃材が一切なく、リソグラフィ技術に比べて環境への負荷を低減することができる。さらに、リソグラフィ技術に比べて工程数が削減されるため製造コストや設備投資額を低下させることもできる。   According to the method for manufacturing an electronic device of the present invention, the reliability of electrical connection between the electronic element and the mounting substrate can be improved. Further, by forming the second pad and the wiring by using the printing method, there is no waste material due to etching or the like, and the burden on the environment can be reduced as compared with the lithography technique. Furthermore, since the number of processes is reduced as compared with the lithography technique, it is possible to reduce manufacturing costs and capital investment.

本発明の電子装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。   The electronic device and the manufacturing method thereof according to the present invention have been described based on the above embodiment, but are not limited to the above embodiment, and are within the scope of the present invention and based on the basic technical idea of the present invention. It goes without saying that various modifications, changes, and improvements can be included in the embodiment. Further, various combinations, substitutions, or selections of various disclosed elements are possible within the scope of the claims of the present invention.

本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。   Further problems, objects, and developments of the present invention will become apparent from the entire disclosure of the present invention including the claims.

本発明は、例えば、電子素子として、ＬＳＩチップ等の半導体素子を用いた半導体装置及びその製造方法に適用することができる。   The present invention can be applied to, for example, a semiconductor device using a semiconductor element such as an LSI chip as an electronic element and a manufacturing method thereof.

本発明の第１実施形態に係る電子装置の概略断面図。1 is a schematic cross-sectional view of an electronic device according to a first embodiment of the present invention. 本発明の第２実施形態に係る電子装置の概略断面図。FIG. 6 is a schematic cross-sectional view of an electronic device according to a second embodiment of the present invention. 本発明の第３実施形態に係る電子装置の概略断面図。FIG. 6 is a schematic cross-sectional view of an electronic device according to a third embodiment of the present invention. 本発明の第４実施形態に係る電子装置の概略断面図。FIG. 6 is a schematic cross-sectional view of an electronic device according to a fourth embodiment of the present invention. 本発明の第５実施形態に係る電子装置の概略断面図。FIG. 9 is a schematic cross-sectional view of an electronic device according to a fifth embodiment of the invention. 本発明の第６実施形態に係る電子装置の概略断面図。FIG. 10 is a schematic cross-sectional view of an electronic device according to a sixth embodiment of the present invention. 本発明の第７実施形態に係る電子装置の概略断面図。FIG. 10 is a schematic cross-sectional view of an electronic device according to a seventh embodiment of the present invention. 本発明の電子装置の製造方法を説明するための概略工程図。FIG. 5 is a schematic process diagram for explaining a method for manufacturing an electronic device of the present invention. 電子素子実装時における第２パッド及びバンプ部分の拡大概略断面図。The expanded schematic sectional drawing of the 2nd pad and bump part at the time of electronic device mounting.

符号の説明Explanation of symbols

１，２１，３１，４１，５１，６１，７１ 電子装置
２，２２ 実装基板
３ 導電性樹脂層
４ 金属層
５ 電子素子
６ 第１パッド
７ バンプ
８ 封止樹脂
１０ 第２パッド
１１ 配線
２３ 基板電極
３２ 第１カバーコート
４２ 第２カバーコート
５２ 多層配線層
５３ａ〜５３ｂ 第１〜第２絶縁層
５４ａ〜５４ｃ 第１〜第３導電性樹脂層
５５ 金属層
６２ 低弾性層 1, 21, 31, 41, 51, 61, 71 Electronic device 2, 22 Mounting substrate 3 Conductive resin layer 4 Metal layer 5 Electronic element 6 First pad 7 Bump 8 Sealing resin 10 Second pad 11 Wiring 23 Substrate electrode 32 1st cover coat 42 2nd cover coat 52 Multilayer wiring layer 53a-53b 1st-2nd insulating layer 54a-54c 1st-3rd conductive resin layer 55 Metal layer 62 Low elasticity layer

Claims (20)

基板と、
前記基板にバンプを介して実装された電子素子と、
前記基板と前記電子素子との間に配される封止樹脂と、を備え、
前記電子素子は、前記バンプと電気的に接続された第１パッドを有し、
前記基板は、導電性樹脂層を有し、
前記導電性樹脂層は、前記バンプと電気的に接続された第２パッドと、前記第２パッドから連続的に延在する配線と、を形成し、
前記第２パッドの厚さは、前記配線の厚さよりも厚く、
前記第２パッドは、前記バンプの押圧によって凹状となっていないことを特徴とする電子装置。 A substrate,
An electronic element mounted on the substrate via bumps;
A sealing resin disposed between the substrate and the electronic element,
The electronic element has a first pad electrically connected to the bump,
The substrate has a conductive resin layer,
The conductive resin layer forms a second pad electrically connected to the bump, and a wiring continuously extending from the second pad,
The second pad is thicker than the wiring,
2. The electronic device according to claim 1, wherein the second pad is not concave due to the pressing of the bump. 前記第２パッドは、前記バンプの押圧によって弾性変形していることを特徴とする請求項１に記載の電子装置。   The electronic device according to claim 1, wherein the second pad is elastically deformed by the pressing of the bump. 前記導電性樹脂層は、金属層によって覆われていることを特徴とする請求項１又は２に記載の電子装置。   The electronic device according to claim 1, wherein the conductive resin layer is covered with a metal layer. 前記金属層は、めっき又は金属微粒子の焼結体であることを特徴とする請求項３に記載の電子装置。   The electronic device according to claim 3, wherein the metal layer is a sintered body of plating or metal fine particles. 前記導電性樹脂層は、前記基板に形成された回路配線と電気的に接続されていることを特徴とする請求項１〜４のいずれか一項に記載の電子装置。   The electronic device according to claim 1, wherein the conductive resin layer is electrically connected to a circuit wiring formed on the substrate. 前記基板は、その表面の少なくとも一部を覆う第１カバーコートを有し、
前記導電性樹脂層は、前記第１カバーコート上に形成されていることを特徴とする請求項１〜５のいずれか一項に記載の電子装置。 The substrate has a first cover coat covering at least a part of the surface thereof,
The electronic device according to claim 1, wherein the conductive resin layer is formed on the first cover coat. 前記基板は、前記第２パッドの少なくとも一部を露出するように、前記基板及び前記導電性樹脂層又は金属層の少なくとも一部を覆う第２カバーコートを有することを特徴とする請求項１〜６のいずれか一項に記載の電子装置。   The said board | substrate has a 2nd cover coat which covers at least one part of the said board | substrate and the said conductive resin layer, or a metal layer so that at least one part of the said 2nd pad may be exposed. The electronic device according to claim 6. 前記基板は、前記第２パッドが形成された領域の少なくとも一部に、前記基板よりも低弾性の低弾性層を有することを特徴とする請求項１〜７のいずれか一項に記載の電子装置。   The electron according to claim 1, wherein the substrate has a low-elasticity layer having a lower elasticity than that of the substrate in at least a part of a region where the second pad is formed. apparatus. 前記低弾性層は、絶縁性樹脂、導電性樹脂、シリコンゴム又は銅であることを特徴とする請求項８に記載の電子装置。   The electronic device according to claim 8, wherein the low elastic layer is an insulating resin, a conductive resin, silicon rubber, or copper. 基板上に導電性樹脂層を形成する導電性樹脂層形成工程と、
前記導電性樹脂層と電気的に接続するように電子素子を前記基板に実装する実装工程と、を含み、
前記実装工程において、前記電子素子による押圧によって前記導電性樹脂層が凹状とならないように前記電子素子を実装することを特徴とする電子装置の製造方法。 A conductive resin layer forming step of forming a conductive resin layer on the substrate;
A mounting step of mounting an electronic element on the substrate so as to be electrically connected to the conductive resin layer,
In the mounting step, the electronic device is mounted so that the conductive resin layer does not become concave due to pressing by the electronic device. 前記実装工程において、前記電子素子による押圧によって前記導電性樹脂層を弾性変形させることを特徴とする請求項１０に記載の電子装置の製造方法。   The method for manufacturing an electronic device according to claim 10, wherein in the mounting step, the conductive resin layer is elastically deformed by pressing with the electronic element. 前記実装工程において、前記電子素子の第１パッドに形成したバンプを介して、前記導電性樹脂に面する前記バンプの一部を塑性変形させながら、前記電子素子と前記導電性樹脂とを電気的に接続することを特徴とする請求項１０又は１１に記載の電子装置の製造方法。   In the mounting step, the electronic element and the conductive resin are electrically connected while plastically deforming a part of the bump facing the conductive resin via the bump formed on the first pad of the electronic element. The method for manufacturing an electronic device according to claim 10, wherein the electronic device is connected to the electronic device. 前記実装工程前に、前記基板と前記電子素子との間に配されるように封止樹脂を供給する封止樹脂供給工程をさらに含み、
前記実装工程において又は前記実装工程後、前記封止樹脂を硬化させることを特徴とする請求項１０〜１２のいずれか一項に記載の電子装置の製造方法。 Before the mounting step, further includes a sealing resin supply step of supplying a sealing resin so as to be disposed between the substrate and the electronic element,
The method for manufacturing an electronic device according to claim 10, wherein the sealing resin is cured in the mounting step or after the mounting step. 前記導電性樹脂層を金属層で覆う金属層形成工程をさらに含み、
前記実装工程において、前記電子素子と前記導電性樹脂層とは前記金属層を介して電気的に接続させることを特徴とする請求項１０〜１３のいずれか一項に記載の電子装置の製造方法。 A metal layer forming step of covering the conductive resin layer with a metal layer;
The method for manufacturing an electronic device according to any one of claims 10 to 13, wherein, in the mounting step, the electronic element and the conductive resin layer are electrically connected via the metal layer. . 前記金属層は、めっき又は金属微粒子の焼結体で形成することを特徴とする請求項１４に記載の電子装置の製造方法。   The method of manufacturing an electronic device according to claim 14, wherein the metal layer is formed of a sintered body of plating or metal fine particles. 前記導電性樹脂層形成工程において、前記導電性樹脂によって、前記電子素子の第１パッドと電気的に接続するための第２パッド及び前記第２パッドと連続して延在する配線を形成し、
前記第２パッドは、前記配線よりも厚く形成することを特徴とする請求項１０〜１５のいずれか一項に記載の電子装置の製造方法。 In the conductive resin layer forming step, the conductive resin forms a second pad for electrically connecting to the first pad of the electronic element and a wiring extending continuously with the second pad,
The method of manufacturing an electronic device according to claim 10, wherein the second pad is formed thicker than the wiring. 前記導電性樹脂層形成工程前に、前記第２パッドを形成する少なくとも一部に、前記基板よりも低弾性の低弾性層を形成する低弾性層形成工程をさらに含むことを特徴とする請求項１６に記載の電子装置の製造方法。   The low-elasticity layer forming step of forming a low-elasticity layer having lower elasticity than that of the substrate on at least a part of forming the second pad before the conductive resin layer-forming step. A method for manufacturing the electronic device according to 16. 前記導電性樹脂層形成工程において、前記基板に形成された回路配線と前記導電性樹脂とを電気的に接続させることを特徴とする請求項１０〜１７のいずれか一項に記載の電子装置の製造方法。   18. The electronic device according to claim 10, wherein in the conductive resin layer forming step, circuit wiring formed on the substrate is electrically connected to the conductive resin. Production method. 前記導電性樹脂層形成工程前に、前記基板上の少なくとも一部に絶縁性の第１カバーコートを形成する第１カバーコート形成工程をさらに含み、
前記導電性樹脂層形成工程において、前記第１カバーコート上に前記導電性樹脂層を形成することを特徴とする請求項１８に記載の電子装置の製造方法。 A first cover coat forming step of forming an insulating first cover coat on at least a part of the substrate before the conductive resin layer forming step;
The method of manufacturing an electronic device according to claim 18, wherein the conductive resin layer is formed on the first cover coat in the conductive resin layer forming step. 前記実装工程前に、前記第２パッドの少なくとも一部を露出するように、前記基板及び前記導電性樹脂層又は金属層の少なくとも一部を覆う第２カバーコートを形成する第２カバーコート形成工程をさらに含むことを特徴とする請求項１６〜１９のいずれか一項に記載の電子装置の製造方法。   A second cover coat forming step of forming a second cover coat covering at least a part of the substrate and the conductive resin layer or the metal layer so that at least a part of the second pad is exposed before the mounting process. The method for manufacturing an electronic device according to claim 16, further comprising:
JP2008257502A 2008-10-02 2008-10-02 Electronic device and method of manufacturing the same Withdrawn JP2010087418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008257502A JP2010087418A (en) 2008-10-02 2008-10-02 Electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008257502A JP2010087418A (en) 2008-10-02 2008-10-02 Electronic device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010087418A true JP2010087418A (en) 2010-04-15

Family

ID=42251051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008257502A Withdrawn JP2010087418A (en) 2008-10-02 2008-10-02 Electronic device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010087418A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004329A (en) * 2010-06-17 2012-01-05 Elpida Memory Inc Method of manufacturing semiconductor device
JP2012167941A (en) * 2011-02-10 2012-09-06 Seiko Epson Corp Sensor device, motion sensor, electronic equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004329A (en) * 2010-06-17 2012-01-05 Elpida Memory Inc Method of manufacturing semiconductor device
US8779607B2 (en) 2010-06-17 2014-07-15 Ps4 Luxco S.A.R.L. Devices with covering layer and filler
JP2012167941A (en) * 2011-02-10 2012-09-06 Seiko Epson Corp Sensor device, motion sensor, electronic equipment

Similar Documents

Publication Publication Date Title
JP4361826B2 (en) Semiconductor device
JP4708399B2 (en) Electronic device manufacturing method and electronic device
JP2008311584A (en) Mounting structure of semiconductor package
JP2006060128A (en) Semiconductor device
JP2006165252A (en) Method of manufacturing substrate with built-in chip
JP5186741B2 (en) Circuit board and semiconductor device
KR100659447B1 (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
JPWO2006100909A1 (en) Semiconductor device and manufacturing method thereof
JP2008091719A (en) Semiconductor device
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2008192984A (en) Semiconductor device and method of manufacturing the same
JP2009158830A (en) Substrate for mounting element and manufacturing method thereof, semiconductor module and manufacturing method thereof, and portable equipment
JP2007317955A (en) Circuit module board incorporating components
WO2013061500A1 (en) Flexible wiring board and method for manufacturing same
JP2010087418A (en) Electronic device and method of manufacturing the same
JP2010153778A (en) Semiconductor device
TWI284949B (en) Bumped structure and its forming method
JP4321269B2 (en) Semiconductor device
JP2010062538A (en) Semiconductor device and method of manufacturing the same
JP5590097B2 (en) Component built-in wiring board
JP5516069B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2008060548A (en) Substrate for mounting element, its manufacturing method, and semiconductor module
TWI420989B (en) Printed circuit board and method of manufacturing the same
JP4863861B2 (en) Semiconductor device
JP2010129942A (en) Circuit board and its production process, as well as semiconductor device and its production process

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111206