JP4757954B2 - 試験装置および試験方法 - Google Patents

試験装置および試験方法 Download PDF

Info

Publication number
JP4757954B2
JP4757954B2 JP2010271601A JP2010271601A JP4757954B2 JP 4757954 B2 JP4757954 B2 JP 4757954B2 JP 2010271601 A JP2010271601 A JP 2010271601A JP 2010271601 A JP2010271601 A JP 2010271601A JP 4757954 B2 JP4757954 B2 JP 4757954B2
Authority
JP
Japan
Prior art keywords
test
communication
network
packet
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010271601A
Other languages
English (en)
Other versions
JP2011137808A (ja
Inventor
守 平出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2011137808A publication Critical patent/JP2011137808A/ja
Application granted granted Critical
Publication of JP4757954B2 publication Critical patent/JP4757954B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

本発明は、試験装置および試験方法に関する。
送信装置から受信装置へのアクセス要求をパケット化して伝送するシステムが知られている。例えば、被試験デバイスを試験する試験システムにおいても、制御装置からテストモジュールへのアクセス要求をパケット化して伝送する場合がある。
特許文献1 特開平08−184648号公報
特許文献2 特開2005−265630号公報
特許文献3 特開2007−47008号公報
特許文献4 WO2008/044421号パンフレット
ところで、このような試験システムにおいては、伝送経路の一部分でパケットが滞留した場合、アクセス要求を制御装置からテストモジュールへ伝送できなくなる。このような場合、システム全体をリセットしなければならなく、復旧に時間がかかる。また、制御装置側からテストモジュールへのアクセスができないので、滞留している要因を解析することも困難である。
上記課題を解決するために、本発明の第1の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験するテストモジュールと、前記テストモジュールを制御するテストコントローラと、前記テストモジュールおよび前記テストコントローラの間で通信パケットを転送するネットワークと、を備え、前記テストモジュールおよび前記ネットワークの少なくとも一方が、前記通信パケットをバッファリングする通信バッファの使用状態を示す使用状態パケットを、前記テストコントローラへと送信し、前記テストコントローラは、前記テストモジュールおよび前記ネットワークの少なくとも一方が有する通信バッファに通信パケットが滞留していることを示す前記使用状態パケットを受け取ったことに応じて、当該通信バッファをバイパスする緊急パケットを当該通信バッファの下流に位置する回路へと送信して、当該回路の障害検出および障害復旧の少なくとも一方を実行する試験装置、および、試験方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
図1は、本発明の実施形態に係る試験装置10の構成を示す。 図2は、本発明の実施形態に係るテストモジュール20、テストコントローラ22およびネットワーク24のそれぞれの構成の一例を示す。 図3は、本発明の実施形態に係る試験装置10において、テストモジュール20およびネットワーク24からテストコントローラ22へと送信される使用状態パケットの経路の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る試験装置10の構成を被試験デバイス200とともに示す。試験装置10は、少なくとも1つの被試験デバイス200を試験する。試験装置10は、少なくとも1つのテストモジュール20と、テストコントローラ22と、ネットワーク24と、制御部26と、ハブ28とを備える。
テストモジュール20は、被試験デバイス200との間で信号を伝送して被試験デバイス200を試験する。テストモジュール20は、一例として、被試験デバイス200に対して試験パターンに応じた波形の試験信号を供給し、被試験デバイス200からの応答信号と期待値パターンに応じた論理値と比較して被試験デバイス200の良否を判定する。
また、各テストモジュール20は、ネットワーク24を介してテストコントローラ22と通信パケットを授受する。各テストモジュール20は、一例として、アクセス要求を含む通信パケットをテストコントローラ22から受け取る。また、各テストモジュール20は、一例として、アクセス要求に対する応答およびデータまたは割込要求等を含む通信パケットをテストコントローラ22へ送信する。
テストコントローラ22は、ネットワーク24を介して各テストモジュール20と通信パケットを授受することにより、各テストモジュール20を制御する。テストコントローラ22は、一例として、制御するべきテストモジュール20に対して、アクセス要求を含む通信パケットを送信する。また、テストコントローラ22は、一例として、アクセス要求に対する応答およびデータまたは割込要求等を含む通信パケットを各テストモジュール20から受け取る。テストコントローラ22は、一例として、コンピュータにより実現される。
ネットワーク24は、テストモジュール20およびテストコントローラ22の間で通信パケットを転送する。即ち、ネットワーク24は、テストコントローラ22と各テストモジュール20との間に伝送される通信パケットを中継する。ネットワーク24は、一例として、テストコントローラ22から受け取った通信パケットを、当該通信パケットのヘッダ等に記述された識別情報に示されたテストモジュール20へと転送する。また、ネットワーク24は、一例として、何れかのテストモジュール20から受け取った通信パケットを、テストコントローラ22へと転送する。
制御部26は、当該試験装置10の全体を制御する。制御部26は、一例として、ワークステーション等の外部のコンピュータおよび記憶装置等から試験に用いるプログラムを取得し、または、ユーザからの入力によりプログラムを取得する。そして、制御部26は、試験に応じた制御命令および/またはプログラムを、ハブ28を介してテストコントローラ22に送信する。
ハブ28は、制御部26とテストコントローラ22とを通信可能に接続する。ハブ28は、例えば、汎用のまたは専用の高速シリアルバス等を介して中継する。
図2は、本実施形態に係るテストモジュール20、テストコントローラ22およびネットワーク24のそれぞれの構成の一例を示す。各テストモジュール20は、一例として、テスト部32と、通信部40とを有する。テスト部32は、当該テストモジュール20に接続された被試験デバイス200を試験する。テストモジュール20内の通信部40は、ネットワーク24との間で通信パケットの送受信を行う。
テストコントローラ22は、CPU34と、メモリ36と、通信部40とを有する。CPU34は、プログラムを実行して、各テストモジュール20を制御する。メモリ36は、電源をオフしても記憶内容を失わない不揮発性のメモリであって、CPU34によりデータの書き込みおよび読み出しがされる。テストコントローラ22内の通信部40は、ネットワーク24との間で通信パケットの送受信を行う。
ネットワーク24は、スイッチマトリックス38と、複数の通信部40とを有する。スイッチマトリックス38は、複数のポートを有し、何れかのポートに入力された通信パケットを、当該通信パケットのヘッダ等に記述された識別情報に対応したポートから出力させる。ネットワーク24内の複数の通信部40のそれぞれは、スイッチマトリックス38の各ポートのそれぞれに対応して接続される。ネットワーク24内の複数の通信部40のそれぞれは、テストコントローラ22または少なくとも1つのテストモジュール20の何れかと通信パケットの送受信を行う。
このようなネットワーク24は、テストコントローラ22から入力された通信パケットを、当該通信パケットに記述された識別情報のテストモジュール20へと送信することができる。また、ネットワーク24は、何れかのテストモジュール20から入力された通信パケットを、テストコントローラ22へと送信することができる。
ここで、各テストモジュール20、テストコントローラ22およびネットワーク24のそれぞれが有する通信部40は、通信バッファ42と、バイパス経路44と、通信制御部46と、切替部48とを含む。通信バッファ42は、被試験デバイス200の試験においてテストコントローラ22およびテストモジュール20との間で通信する通常の通信パケットをバッファリングする。
通信バッファ42は、一例として、FIFO(First In First OUT)バッファである。即ち、通信バッファ42は、上流側から受信した通信パケットを記憶し、記憶している通信パケットを受信順に下流側へと送信する。このような通信バッファ42は、上流側の回路と通信バッファ42との間のデータ転送速度と、下流側の回路と通信バッファ42との間のデータ転送速度と差を吸収して、各テストモジュール20、テストコントローラ22およびネットワーク24のそれぞれを安定して動作させることができる。
バイパス経路44は、上流側から受信した通信パケットを通信バッファ42をバイパスさせて、下流側へと転送する。バイパス経路44は、通信パケットを通信バッファ42によりバッファリングさせずに、または、通信バッファ42のエントリ数より小さいエントリ数のバッファでバッファリングして、通信パケットを転送する。
通信制御部46は、通信バッファ42の使用状態を監視する。そして、通信制御部46は、通信パケットをバッファリングする通信バッファ42の使用状態を示す使用状態パケットを、テストコントローラ22へと送信する。通信制御部46は、一例として、通信バッファ42の空き容量を監視して、空き容量が予め定められた容量未満となった場合に、使用状態パケットをテストコントローラ22へと送信する。
切替部48は、上流側から受信した通信パケットを、通信バッファ42にバッファリングさせた後に下流側に送信するか、通信バッファ42をバイパスして即ちバイパス経路44を経由して下流側に送信するかを切り替える。例えば、切替部48は、被試験デバイス200の試験においてテストコントローラ22およびテストモジュール20との間で通信する通常の通信パケットを受信した場合、受信した通信パケットを通信バッファ42にバッファリングさせた後に下流側に送信させる。
また、切替部48は、障害発生時において通信される通常以外の通信パケットを受信した場合には、当該通常以外の通信パケットを通信バッファ42をバイパスさせて、即ち、バイパス経路44を経由して下流側に送信させる。例えば、切替部48は、使用状態パケットを受信した場合には、当該使用状態パケットを通信バッファ42をバイパスさせて下流側に送信させる。また、例えば、切替部48は、何れかの回路で障害が発生したことに応じてテストコントローラ22から送信される緊急パケットを受信した場合には、当該緊急パケットを通信バッファ42をバイパスさせて下流側に送信させる。
図3は、本実施形態に係る試験装置10において、テストモジュール20およびネットワーク24からテストコントローラ22へと送信される使用状態パケットの経路の一例を示す。試験装置10において、一のテストモジュール20およびネットワーク24内の何れかの回路において障害が発生したとする。この場合、障害が発生した回路において通信パケットの処理が進まなくなるので、障害が発生した回路の上流側の通信バッファ42に通信パケットが滞留する。
そして、障害が発生した回路の上流側の通信バッファ42は、通信パケットの滞留が長引くと、空き容量が少なくなりオーバーフローをしてしまう。そこで、テストモジュール20およびネットワーク24の少なくとも一方が有する通信部40のそれぞれは、以下のような処理を行う。
通信部40内の通信制御部46は、試験時において、当該通信部40内の通信バッファ42の空き容量が予め定められた基準容量未満となったか否かを監視する。そして、通信制御部46は、通信バッファ42の空き容量が予め定められた基準容量未満となった場合、通信バッファ42の空き容量が予め定められた基準容量未満となったことを示す使用状態パケットを、テストコントローラ22へと送信する。これにより、テストモジュール20およびネットワーク24は、例えば下流側の回路において障害が発生して、通信パケットが通信バッファ42に滞留していることをテストコントローラ22に通知することができる。
また、通信部40内の通信制御部46は、通信バッファ42の空き容量が予め定められた基準容量未満となった後に、予め定められた基準容量以上となった場合、通信バッファ42の空き容量が予め定められた基準容量以上となったことを示す使用状態パケットをテストコントローラ22へと送信してもよい。これにより、テストモジュール20およびネットワーク24は、例えば下流側の回路において発生した障害が回復して、通信パケットが通信バッファ42に滞留していないことをテストコントローラ22に通知することができる。
なお、通信部40内の通信制御部46は、使用状態パケットに当該通信部40を識別する識別情報を含めてもよい。これにより、テストモジュール20およびネットワーク24は、複数の通信部40のうちの何れにおいて、通信バッファ42に通信パケットが滞留したしたのかまたは回復したかを、テストコントローラ22に通知することができる。
また、通信部40内の切替部48は、上流側から使用状態パケットを受信した場合には、通信バッファ42をバイパスして使用状態パケットを転送する。即ち、通信部40内の切替部48は、使用状態パケットを受け取った場合には、当該使用状態パケットをバイパス経路44を経由して下流側へと送信する。これにより、テストモジュール20およびネットワーク24は、使用状態パケットを通信バッファ42に滞留させず短時間で且つ確実にテストコントローラ22に転送することができる。
また、テストモジュール20およびネットワーク24の各部から送信された使用状態パケットを受け取ったテストコントローラ22は、以下のような処理を行う。テストコントローラ22のCPU34は、通信バッファ42に通信パケットが滞留していることを示す使用状態パケットを受け取った場合、当該使用状態パケットに基づいて、通信パケットが滞留している通信バッファ42を特定する。CPU34は、一例として、受け取った使用状態パケットのヘッダ等に記述された識別情報に基づき、通信パケットが滞留している通信バッファ42を特定する。これにより、テストコントローラ22は、通信パケットの滞留の要因となっている回路の位置を特定することができる。
また、テストコントローラ22のCPU34は、通信バッファ42に通信パケットが滞留していることを示す使用状態パケットを受け取ったことに応じて、当該通信バッファ42をバイパスする緊急パケットを当該通信バッファ42の下流に位置する回路へと送信して、当該回路の障害検出および障害復旧の少なくとも一方を実行する。
CPU34は、一例として、通信バッファ42が滞留していることを示す使用状態パケットを送信した通信部40の下流に位置する回路に対して、障害の内容をテストコントローラ22へと応答させるアクセス要求を含む緊急パケットを送信する。そして、このような緊急パケットを受信した回路は、障害の内容を示す応答を含む緊急パケットをテストコントローラ22へと送信する。これにより、テストコントローラ22は、通信バッファ42に通信パケットが滞留した要因を特定することができる。
また、CPU34は、一例として、通信バッファ42が滞留していることを示す使用状態パケットを送信した通信部40の下流に位置する回路に対して、障害を復旧させるためのリセット要求を含む緊急パケットを送信する。そして、このような緊急パケットを受信した回路は、当該回路を局所的にリセットする。これにより、テストコントローラ22は、通信バッファ42に通信パケットが滞留した要因の回路を局所的にリセットして復旧させることができる。
なお、ネットワーク24および各テストモジュール20のそれぞれの通信部40内の切替部48は、このような緊急パケットを受信した場合には、通信バッファ42をバイパスして下流側に転送する。これにより、ネットワーク24および各テストモジュール20は、テストコントローラ22と障害が発生している回路との間で緊急パケットを確実且つ早急に転送することができる。
また、テストコントローラ22のCPU34は、通信バッファ42が滞留していることを示す使用状態パケットを受け取った場合、受け取った使用状態パケットを順次に当該試験装置10の電源をオフとしても記憶内容が失われないメモリ36に保存する。これにより、テストコントローラ22は、何れかの回路において障害が発生して電源をオフしなければならない状態となった場合であっても、電源を回復した後において、メモリ36に保存された使用状態パケットを読み出すことにより、障害発生した回路等を特定することができる。
以上のように本実施形態に係る試験装置10によれば、通信パケットを伝送する経路の一部において通信パケットが滞留した場合、滞留の要因および位置をテストコントローラ22へと通知することができる。また、このような試験装置10によれば、滞留の要因となる回路の障害を局所的に復旧させることができる。即ち、試験装置10によれば、システム全体をリセットさせずに復旧ができるので、復旧時間を短縮することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10 試験装置
20 テストモジュール
22 テストコントローラ
24 ネットワーク
26 制御部
28 ハブ
32 テスト部
34 CPU
36 メモリ
38 スイッチマトリックス
40 通信部
42 通信バッファ
44 バイパス経路
46 通信制御部
48 切替部
200 被試験デバイス

Claims (10)

  1. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験するテストモジュールと、
    前記テストモジュールを制御するテストコントローラと、
    前記テストモジュールおよび前記テストコントローラの間で通信パケットを転送するネットワークと、
    を備え、
    前記テストモジュールおよび前記ネットワークの少なくとも一方は、前記通信パケットをバッファリングする通信バッファの使用状態を示す使用状態パケットを、前記テストコントローラへと送信し、
    前記テストコントローラは、前記テストモジュールおよび前記ネットワークの少なくとも一方が有する通信バッファに通信パケットが滞留していることを示す前記使用状態パケットを受け取ったことに応じて、当該通信バッファをバイパスする緊急パケットを当該通信バッファの下流に位置する回路へと送信して、当該回路の障害検出および障害復旧の少なくとも一方を実行する
    試験装置。
  2. 前記テストモジュールは、前記ネットワークとの間で通信パケットの送受信を行う通信部を有し、
    前記ネットワークは、前記テストコントローラおよび前記テストモジュールの何れかと通信パケットの送受信を行う複数の通信部を有し、
    各前記テストモジュールおよび前記ネットワークのそれぞれが有する通信部は、
    前記被試験デバイスの試験において前記テストコントローラおよび前記テストモジュールとの間で通信する通常の通信パケットをバッファリングする通信バッファと、
    前記通信バッファをバイパスさせるバイパス経路と
    を含む請求項1に記載の試験装置。
  3. 前記テストモジュールおよび前記ネットワークの少なくとも一方は、前記通信バッファの空き容量が予め定められた基準容量未満となったことを示す前記使用状態パケットを、前記テストコントローラへと送信する請求項1又は2に記載の試験装置。
  4. 前記テストモジュールおよび前記ネットワークの少なくとも一方は、前記通信バッファの空き容量が予め定められた基準容量以上となったことを示す前記使用状態パケットを前記テストコントローラへと送信する請求項1又は2に記載の試験装置。
  5. 前記テストモジュールおよび前記ネットワークは、前記被試験デバイスの試験において前記テストコントローラおよび前記テストモジュールとの間で通信する通常の通信パケットをバッファリングする通信バッファをバイパスして前記使用状態パケットを転送する請求項1からの何れか1項に記載の試験装置。
  6. 前記テストコントローラは、受信した前記使用状態パケットを順次にメモリに保存する請求項1からの何れか1項に記載の試験装置。
  7. 前記テストコントローラは、受信した前記使用状態パケットを、当該試験装置の電源をオフとしても記憶内容が失われない前記メモリに保存する請求項6に記載の試験装置。
  8. 前記テストコントローラは、前記テストモジュールおよび前記ネットワークの各部から送信された前記使用状態パケットに基づいて、前記通信パケットが滞留している通信バッファを特定する請求項1からの何れか1項に記載の試験装置。
  9. 被試験デバイスを試験する試験装置における試験方法であって、
    前記試験装置は、
    前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験するテストモジュールと、
    前記テストモジュールを制御するテストコントローラと、
    前記テストモジュールおよび前記テストコントローラの間で通信パケットを転送するネットワークと、
    を備え、
    前記テストモジュールおよび前記ネットワークの少なくとも一方が、前記通信パケットをバッファリングする通信バッファの使用状態を示す使用状態パケットを、前記テストコントローラへと送信し、
    前記テストコントローラは、前記テストモジュールおよび前記ネットワークの少なくとも一方が有する通信バッファに通信パケットが滞留していることを示す前記使用状態パケットを受け取ったことに応じて、当該通信バッファをバイパスする緊急パケットを当該通信バッファの下流に位置する回路へと送信して、当該回路の障害検出および障害復旧の少なくとも一方を実行する
    試験方法。
  10. 前記テストモジュールは、前記ネットワークとの間で通信パケットの送受信を行う通信部を有し、
    前記ネットワークは、前記テストコントローラおよび前記テストモジュールの何れかと通信パケットの送受信を行う複数の通信部を有し、
    各前記テストモジュールおよび前記ネットワークのそれぞれが有する通信部は、
    前記被試験デバイスの試験において前記テストコントローラおよび前記テストモジュールとの間で通信する通常の通信パケットをバッファリングする通信バッファと、
    前記通信バッファをバイパスさせるバイパス経路と
    を含む請求項9に記載の試験方法。
JP2010271601A 2009-12-27 2010-12-06 試験装置および試験方法 Expired - Fee Related JP4757954B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/647,504 2009-12-27
US12/647,504 US8706439B2 (en) 2009-12-27 2009-12-27 Test apparatus and test method

Publications (2)

Publication Number Publication Date
JP2011137808A JP2011137808A (ja) 2011-07-14
JP4757954B2 true JP4757954B2 (ja) 2011-08-24

Family

ID=44188547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010271601A Expired - Fee Related JP4757954B2 (ja) 2009-12-27 2010-12-06 試験装置および試験方法

Country Status (4)

Country Link
US (1) US8706439B2 (ja)
JP (1) JP4757954B2 (ja)
CN (1) CN102185730B (ja)
TW (1) TWI451107B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12055581B2 (en) * 2013-02-21 2024-08-06 Advantest Corporation Software directed firmware acceleration
JP6295113B2 (ja) * 2014-03-17 2018-03-14 ルネサスエレクトロニクス株式会社 自己診断装置及び自己診断方法
JP6386434B2 (ja) * 2015-10-08 2018-09-05 株式会社アドバンテスト 試験装置、試験信号供給装置、試験方法、およびプログラム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3082374A (en) * 1959-06-12 1963-03-19 Itt Automatic testing system and timing device therefor
US4493079A (en) * 1982-08-18 1985-01-08 Fairchild Camera & Instrument Corp. Method and system for selectively loading test data into test data storage means of automatic digital test equipment
US4658400A (en) * 1984-06-07 1987-04-14 Trilogy Computer Development Partners, Ltd. WSI tester
IE851998L (en) * 1985-08-14 1987-05-11 Francis Anthony Purcell Test apparatus for electronic equipment
JPH08142774A (ja) * 1994-11-25 1996-06-04 Nissan Motor Co Ltd 車両用インサイドシールの配設構造
JPH08184648A (ja) 1994-12-28 1996-07-16 Advantest Corp 半導体試験装置用テストパターンの高速転送装置
US5673272A (en) * 1996-02-13 1997-09-30 Teradyne, Inc. Apparatus and method for performing digital signal processing in an electronic circuit tester
JP2000183886A (ja) 1998-12-18 2000-06-30 Sumitomo Electric Ind Ltd 通信装置
US20020191621A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
JP2003124962A (ja) * 2001-10-18 2003-04-25 Fujitsu Ltd パケット転送装置、パケット転送方法、および、半導体装置
US7340364B1 (en) 2003-02-26 2008-03-04 Advantest Corporation Test apparatus, and control method
JP2005265630A (ja) 2004-03-18 2005-09-29 Agilent Technol Inc 測定器
JP4130811B2 (ja) * 2004-03-24 2008-08-06 株式会社アドバンテスト 試験装置及び試験方法
JP2007047008A (ja) 2005-08-10 2007-02-22 Advantest Corp 半導体試験装置
WO2008044421A1 (fr) 2006-10-12 2008-04-17 Advantest Corporation Testeur et procédé de commande
US7502708B2 (en) 2006-10-12 2009-03-10 Advantest Corporation Test apparatus, and control method
US7743305B2 (en) * 2007-03-20 2010-06-22 Advantest Corporation Test apparatus, and electronic device
US7725793B2 (en) * 2007-03-21 2010-05-25 Advantest Corporation Pattern generation for test apparatus and electronic device
US7657812B2 (en) * 2007-03-21 2010-02-02 Advantest Corporation Test apparatus for updating a value of the bit position in result register by executing a result register update instruction with predetermined value to generate test pattern
US7603604B2 (en) * 2007-04-09 2009-10-13 Advantest Corporation Test apparatus and electronic device
JP4772920B2 (ja) 2008-05-30 2011-09-14 株式会社アドバンテスト 試験装置および送信装置
US8094566B2 (en) * 2009-12-24 2012-01-10 Advantest Corporation Test apparatus and test method
US20110184687A1 (en) * 2010-01-25 2011-07-28 Advantest Corporation Test apparatus and test method
US8258803B2 (en) * 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method
US8258802B2 (en) * 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method

Also Published As

Publication number Publication date
TWI451107B (zh) 2014-09-01
TW201144838A (en) 2011-12-16
US20110161041A1 (en) 2011-06-30
JP2011137808A (ja) 2011-07-14
US8706439B2 (en) 2014-04-22
CN102185730A (zh) 2011-09-14
CN102185730B (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
US7890812B2 (en) Computer system which controls closing of bus
CN102576339B (zh) 多协议存储设备桥
US8151145B2 (en) Flow control timeout mechanism to detect PCI-express forward progress blockage
CN103181133A (zh) 基于pcie交换的服务器系统及其倒换方法和设备
US8407532B2 (en) Test apparatus and transmission device
CN106055504B (zh) 控制数据传输的方法、装置及计算机设备
CN100367258C (zh) 主从系统中直接内存存取控制器及总线结构
CN115550291B (zh) 交换机的复位系统及方法、存储介质、电子设备
US20110179212A1 (en) Bus arbitration for sideband signals
WO2016094529A1 (en) Ring-based network interconnect
JP4757954B2 (ja) 試験装置および試験方法
KR100731664B1 (ko) 데이터 처리 시스템
JP2015069270A (ja) フォールトトレラントシステム
US10298520B2 (en) Relay apparatus
CN103608762B (zh) 存储设备、存储系统及数据发送方法
KR102033112B1 (ko) Pci 익스프레스 스위치 장치 및 그의 접속 제어 방법
US6330694B1 (en) Fault tolerant system and method utilizing the peripheral components interconnection bus monitoring card
CN114615106B (zh) 环形数据处理系统、方法以及网络设备
CN113032325B (zh) 处理器板卡的控制方法和存储介质
US7711885B2 (en) Bus control apparatus and bus control method
JP2013200616A (ja) 情報処理装置及び情報処理装置の復旧回路
CN101119233A (zh) 获取设备运行状态的方法、装置及系统
JP6394727B1 (ja) 制御装置、制御方法、及び、フォールトトレラント装置
JP5176743B2 (ja) 通信制御装置および通信制御方法
CN114564441B (zh) 片上系统、数据处理方法及计算机设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees