JP4756778B2 - ラジオ・データ・システムの同期方法 - Google Patents
ラジオ・データ・システムの同期方法 Download PDFInfo
- Publication number
- JP4756778B2 JP4756778B2 JP2001179763A JP2001179763A JP4756778B2 JP 4756778 B2 JP4756778 B2 JP 4756778B2 JP 2001179763 A JP2001179763 A JP 2001179763A JP 2001179763 A JP2001179763 A JP 2001179763A JP 4756778 B2 JP4756778 B2 JP 4756778B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- synchronization
- bit
- received
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の属する技術分野】
本発明は、ラジオ・データ・システム(以下、RDSとも略称する。)における同期方法に関するものである。
【0002】
【従来の技術】
ラジオ・データ・システム(RDS)はヨーロッパ電気技術標準化委員会(CENELEC)が定めた規格に基づくステレオ放送またはモノラル放送を搬送する87.6MHz〜107.9MHzの範囲でのVHF/FM音声放送送信機に適用するために意図されたものである。
【0003】
上記RDSでは、図5のデータ配列構造図に示されるように、副搬送波にて各ブロックが26ビットからなるA、B、C(またはC′)、Dの4ブロックを1グループとしてA、B、C(C′)、D、A、B、C(C′)、D、A・・というように順次送信されている。各ブロックは前の16ビットがデータ、後の10ビットがエラー訂正用のチェックワード+位置情報のオフセットワードの配列となっている。
【0004】
RDSで同期を取るには、受信データからオフセットワードを算出し、予めメモリ装置に記録したオフセットワード(A、B、C(C′)、D)と比較してブロックを判別するとともにブロックの順番を検出して同期を確認するのが通常の方法であり、従来の同期判定方法では、最低でも連続する2ブロック分のオフセットワードの完全一致の確認が必要と考えられている。
【0005】
上記連続する2ブロック分のオフセットワードの完全一致の確認の必要性を詳述すると、ランダムなデータから26ビットのデータを抽出してオフセットワードが検出できる確率は、1/204.8である。即ち、16ビットのデータ×オフセットワード5通り(A,B,C,C′,D)であるので、RDSの有効なデータの数は216×5通りである。それに対して26ビットで表現できる数は、226通りであるので、オフセットワードを検出する確率は、216×5/226=5/210=1/204.8となる。
【0006】
つまり205ビットに一度はオフセットワードが検出できる計算になる。これは相当に高い確率である。そこで、従来の同期判定方法では、オフセットワードが検出できたところから更に26ビットを受信し、オフセットワードを抽出する。そこでオフセットワードが連続で(AからB、BからC(C′)、C(C′)からD、DからA)受信できた場合に同期がとれたと判断するように構成している。このときの同期がとれる確率は、オフセットワードが連続という条件なので、(216×5/226)×(216/226)=5/220=1/209715.2となり、約20万ビットに一回の確率で同期がとれたと判断してしまうことになる。従来の同期方法では、上記連続する2ブロック分のオフセットワードの一致を確認する方法で概ね正しい同期が取れると考えている訳である。
【0007】
従来の同期方法では、1ブロックの時間が22msなので最低でも約44msの時間が同期を取る(同期成立と判断する)に必要となる。例えば、受信データで初めにBブロックのチェックワード+オフセットワードが一致したならば、続いてCブロックのチェックワード+オフセットワードが一致することを確認した段階で同期成立と判断するのである。
【0008】
なお、実際にミュートを解除して受信を開始するためには、同期が取れた後に更に同期を取っているAF局(代替周波数の放送局)のAブロックの始めの16ビットのPIコード(プログラム識別コード)の確認が必要不可欠である。したがって、実際上は44msで受信開始となる確率は高くなく、むしろエラーデータのある受信状態が日常であって、一度目のオフセットワード検出が間違ったところで検出された場合、同期が取れていないと判断するまでの間に受信したデータが無駄になってしまうことがある。
【0009】
【発明が解決しようとする課題】
しかしながら、上記従来の同期方法では、最短でも2ブロック分の時間約44msが必要となるので、放送局が切り替わる度に空白の時間(ミュート)が生じることになる。そして同期成立の条件として2ブロックがエラーなしで連続して取れる必要があるので、44msで同期が取れる確率は非常に低く、通常は同期成立までの時間は長くなるのが現実である。
【0010】
上記同期を取っている間のミュートの存在は音切れとなってFM放送を聴く者にとって無視し得ない違和感を感じるので、可及的に違和感の少ないレベルに短くすることが望まれる。
【0011】
本発明は上記従来のRDSの同期方法の同期成立判定に要する時間に鑑みてなされたものであり、RDSにおけるより高速な同期成立の可能性を有する同期方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明は、上記課題を解決するために、
(1) ラジオ・データ・システム(RDS)におけるFM受信機の同一プログラム放送局の代替周波数(AF)への自動切替時の同期方法であって、
現に受信しているチューニングネットワーク局のプログラム識別コード(PIコード)またはエンハンスト・アザー・ネットワーク局(EON局)のプログラム識別コードからチェックワード+オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全26ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのAブロックの全26ビットのデータ配列をチェック用データRDとしてメモリ装置に記録するステップ(S1)と、
ラジオ・データ・システムの非同期状態で受信される受信データDDを順次メモリ装置に記録するステップ(S2)と、
前記メモリ装置に記録されたチェック用データRDと前記受信データDDの26ビット分の配列を1ビットづつずらしながら前記メモリ装置から読み出して逐次比較して一致しているか否かを判定するステップ(S3)と、
一致した場合には当該26ビットのデータ配列をAブロックとして同期成立させるステップ(S4)と、
を備えることを特徴とするラジオ・データ・システムの同期方法を提供する。
(2) また、ラジオ・データ・システムにおけるFM受信機の同一プログラム放送局の代替周波数への自動切替時の同期方法であって、
現に受信しているチューニングネットワーク局のプログラム識別コードまたはエンハンスト・アザー・ネットワーク局のプログラム識別コードからチェックワード+オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全26ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのAブロックの全26ビットのデータ配列をチェック用データとしてメモリ装置に記録するステップ(S1)と、
ラジオ・データ・システムの非同期状態で受信される受信データを順次メモリ装置に記録するステップ(S2)と、
前記メモリ装置に記録されたチェック用データと前記受信データの26ビット分の配列を1ビットづつずらしながら前記メモリ装置から読み出し、チェック用データのデータ配列と読み出された受信データのデータ配列をビット毎に排他的論理和をとり、その結果全ビットの中で1が立つエラービット数を算出し、エラービット数が所定数以下か否かを判定するステップ(S3)と、
エラービット数が所定数以下の場合には当該26ビットのデータ配列をAブロックとして同期成立させるステップ(S4)と、
を備えることを特徴とするラジオ・データ・システムの同期方法を提供する。
【0013】
上記(1)の同期方法は、RDSにおけるAF時(代替周波数への切替時)には、通常Aブロックで送信されてくるはずのPIコードとチェックワード+オフセットワードの全26ビットのデータ配列が予め判るので、この26ビットの全配列を受信データがAブロックであると判定するためのチェック用データRDとして利用する点に創意工夫があり、26ビットの配列の完全一致はランダムなデータが送信されている状態で一致する可能性は確率的にゼロに近く誤認識の恐れは無いという考えに基づく。
【0014】
また、上記(2)の同期方法は、上記(1)の同期方法が26ビットの完全一致を同期成立の条件としていることから、仮に1ビットのみが違っていた場合でも不一致と判定することになり、受信されるべきAブロックであっても何らかの理由(ノイズその他の要因)で1〜3ビットのみが異なって受信・読み出された場合に同期が不成立となって無駄に同期のための時間を費やすことを防止し、受信されるべきAブロックの正しいチェック用データRDに対して僅かにエラービットが生じた場合には、同期成立と判定して高速な同期の可能性を持たせるものである。これは受信データDDの中で26ビット中の1ビット〜3ビットのみが送信されてくるはずのAブロックのチェック用データRDと違う場合には、これはAブロックである可能性が高く、そうでない確率は非常に低いという想定に基づく。
【0015】
【発明の実施の形態】
本発明に係るRDSにおける同期方法の実施の形態について図面を基に詳述する。なお、本同期方法は図3に示されるようなブロック回路構成の従来のRDS受信機10におけるチューナ回路5からの検波出力をRDSデモジュレータ2に入力し、このRDSデモジュレータ2より出力されるRDS−DATAをマイクロプロセッサ1にて演算処理され、外付けメモリ装置(図示略)またはマイクロプロセッサ1に内蔵のメモリ装置3へのデータ格納/読出、比較処理を行うことによって実現される。以下では同期判定の手順について詳述する。
【0016】
図1は本発明に係る第1の同期方法を説明するためのフロー図である。図2は本発明に係る第2の同期方法を説明するためのフロー図である。図4は従来の同期方法と本発明の同期方法を組み合わせた同期処理の手順を示すフロー図である。
【0017】
本発明の同期方法の要諦は、Aブロックの始めの16ビットには他のブロックの不定なデータと異なり、PIコードが入っているので、それによって計算される10ビットのチェックワード+オフセットワードを含め、AF時(オルタネート・フリークエンシーの略で代替周波数切替時の意味)には同期を取る前からAブロックについては同期成立の正しい26ビット全てが予め判っている点に着目し、受信データからAブロックの同期が取れた場合にAブロックのみの判定で同期成立と見做すことによって同期成立までの時間短縮の効果を得ることにある。
【0018】
即ち、AF時は同一PIコードの周波数に切り替わる、又は切り替わるべきPIコードが分かっているので、目的のPIコード+チェックワード+オフセットワードをチェック用データとしてのAブロックのパターンとして認識し、これを受信データと逐次比較することで高速に同期を取るのである。初めにAブロックが受信されれば最短で約22msで同期成立となる。
【0019】
図1において、本発明の同期方法は、現に受信しているチューニングネットワーク局のプログラム識別コード(PIコード)またはエンハンスト・アザー・ネットワーク局(EON局)のプログラム識別コードからチェックワード+オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全26ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのAブロックの全26ビットのデータ配列をチェック用データRDとして前記メモリ装置3に記録するステップ(S1)と、RDSの非同期状態で受信される受信データを順次メモリ装置3に記録するステップ(S2)と、前記メモリ装置3に記録されたチェック用データRDと前記受信データDDの26ビット分の配列を1ビットづつずらしながら前記メモリ装置3から読み出して逐次比較して一致しているか否かを判定するステップ(S3)と、一致した場合には当該26ビットのデータ配列をAブロックとして同期成立させるステップ(S4)と、を備えており、最初の受信データの26ビットがAブロックである最短の場合は約22msで同期成立に至る。なお、本同期方法では同時にPIコードの一致も識別されているので、同期成立すれば直ちにミュートを解除して受信状態に移れることになる。
【0020】
ステップS1では、図5においてPIコードは全てのグループの1ブロック目(Aブロック)に送信されてくることを利用している。即ち、現在のTN(Tuning Network)局のPIコード又はEON局のPIコードから、チェックワード+オフセットワードを生成し、PIコードの後ろにつなげる。または、現在受信している放送局のAブロックのデータをメモリ装置3(SRAMやフラッシュEPROM等)にチェック用データRDとして記録しておく。この処理により通常1グループ目に送信されてくるはずのAブロックのデータと同一な26ビットのチェック用データRDが用意される。
【0021】
次に、ステップS2でRDSの非同期状態で同一プログラム放送局の代替周波数の受信データDDを記録し、ステップS1で生成して記録された前記チェック用データRDと1ビット受信する毎に比較し(ステップS3)、26ビットが完全に一致した場合、PIコードが一致するエラー無しのAブロックであると判断されるので、その時点で同期が取れた(同期成立)と判定する(ステップS4)。
【0022】
つまり、エラーの無い状態でデータを受信した場合、最短で1ブロック26ビットの受信(Aブロックの受信のみ)で同期が確認できることになる。ランダムなデータが送られている状態で完全一致する確率は1/226=1/67108864の確率となり誤検出の恐れは殆ど無いのである。
【0023】
仮に、最初に比較する受信データのブロックがAブロックでなく、BブロックやCブロックである場合はそのまま通常の同期判定処理が行われる(図4における本発明の同期判定処理11(一点鎖線の枠内部分)と従来の同期判定処理(一点鎖線の枠以外の部分)を参照)。
【0024】
具体例で示すと、AブロックにおけるPIコードを含む始めの16ビットの配列がC202(1100001000000010)の場合のチェックワード+オフセットワード(10ビット)は、所定の計算処理により0A6(0010100110)となるから、11000010000000100010100110をメモリ装置3に記録しておく。この26ビットの配列をチェック用データRDAとする。
【0025】
次に、110101100001000000010001010011000101010・・・というような受信データが送信されてきた場合、1ビット受信する毎に26ビットからなる比較対象のデータを順次ずらしていき、前記チェック用データRDAとの比較を逐次行う。
【0026】
即ち、比較1番目は、初めの受信データDD=11010110000100000001000101と、メモリの記録チェック用データRDAの11000010000000100010100110とを比較し、これは異なるので未だ同期していないと判断される。
【0027】
比較2番目は、1ビットずらした受信データDD=10101100001000000010001010と、チェック用データRDAを比較して同じく未同期。
【0028】
比較3番目は、さらに1ビットずらした受信データDD=01011000010000000100010101と、チェック用データRDAを比較して同じく未同期。
【0029】
比較6番目は、受信データ=11000010000000100010101101と、チェック用データRDAを比較して一致するので、この時点でPIコード確認と受信データの同期が取れたと判断し(同期成立)、通常の同期判定処理を飛ばして次の処理(ミュートを解除して受信状態に遷移)を行う。
【0030】
ところで、上記同期方法では、Aブロックの26ビットの完全一致がなければ同期成立しない構成であるが、AF時にAF局のAブロックのデータが受信データDDとして受信されても、Aブロックの26ビットの内、1〜3ビットのエラーが含まれる場合も少なからずあり(余程電界強度が高く受信状態が良くない限り僅かのノイズを拾ってしまう)、この場合に同期成立と判定しないのでは、せっかく正しいAブロックを受信したときであっても同期不成立となって通常の同期方法または更に1グループ後のAブロックの受信まで待たなければならなくなって同期に要する時間が徒に長くなってしまう。
【0031】
そこで、本発明に係る第2の同期方法として、Aブロック中の僅かのビットエラーでは同期不成立とは判断しないで一致と判定する方法をとることで高速化を実現することができる。
【0032】
その実現手段としては例えば、図2の同期処理を示すフロー図に示されるように、前述の同期方法のチェック用データRDと受信データDDの一致しているか否かを判定するステップS3に代えて、チェック用データRDのデータ配列と受信データDDのデータ配列をビット毎に排他的論理和(EXOR)をとり、その結果全26ビットの中で1が立つエラービット数Nを算出し、エラービット数Nが所定数以下の場合(例えば図2ではN≦3としている。)は、同期成立と判定することで実現できる。
【0033】
本同期方法は、エラービット数NがN≦1の条件では、全26ビットの中で1ビットのみがエラーの場合を完全一致の場合と同様に同期成立と判断するものであり、間違って同期成立と判断する確率は、1/225=1/33554432となる。仮に2ビットがエラーの場合も同期成立と見做すようにすること(N≦2)も同期の確実性を多少落とすことを容認すれば可能である。この場合は間違って同期成立と判断する確率は、1/224=1/16777216となり、誤判断の可能性は非常に低い。同様にN≦3とすると、間違って同期成立と判断する確率は、1/223=1/8388608となり、これでも十分に同期成立と見做してよいレベルである。
【0034】
しかしながら、許容するエラービット数Nを増やしていくと、同期を取り易く(エラーに強く)なるが、間違って同期成立と判断してしまう確率は倍増してくる。この意味で上記許容されるエラービット数Nは1〜3辺りが妥当ということになる。
【0035】
なお、本発明に係るRDSの同期方法はAF時に正しいAF局と同期を取る場合には有効に機能して殆どの場合に従来の同期方法よりも速く同期成立と判定されてミュートが解除されて受信状態となるが、図4に示される同期判定処理のフローのように既述の従来の同期方法と併用して実施されることが望ましい。蓋し、AFリスト中の周波数と同じ周波数であってもPIコードの異なる違うプログラムの放送局が存在することも有り得るので、AF時にPIコードの異なる局の同期を取りに行って、同期が成立しない場合に本発明の同期方法ではミュートの制限時間一杯まで同期判定を行い続けることになって、ミュート状態から元の受信状態への復帰が遅くなるのであり、従来の同期方法によるAブロックのPIコードの判定を行ってその時点でAF局でない(PIコードが不一致である。)ことを検知して同期不可として復帰させることが必要であるからである。
【0036】
【発明の効果】
本発明に係るRDSの同期方法は上記のように構成されているため、以下に記載するような効果を有する。
【0037】
(1)受信状態が良好な状態下で、AF時に非同期状態での受信データと予め判っているAF局のAブロックのデータとの比較一致を確認するだけで以後の同期を取る処理を省くことができるため、高速に同期判断が可能である。
【0038】
(2)受信データと予め判っているAF局のAブロックのデータとの比較において、数ビットのみエラービットが含まれている場合でも、同期成立と判定するので、同期を高速に成立させることができる。
【0039】
【図面の簡単な説明】
【図1】本発明に係る第1の同期方法を説明するためのフロー図である。
【図2】本発明に係る第2の同期方法を説明するためのフロー図である。
【図3】RDS受信機のブロック回路図例である。
【図4】本発明に係る同期方法と従来の同期方法を組み合わせた同期判定処理のフロー図である。
【図5】RDSのデータ配列構造を示す図である。
【符号の説明】
1 マイクロプロセッサ
2 RDSデモジュレータ
3 メモリ装置
5 チューナ回路
10 RDS受信機
11 本発明の同期判定処理
RD チェック用データ
DD 受信データ
N エラービット数
Claims (2)
- ラジオ・データ・システムにおけるFM受信機の同一プログラム放送局の代替周波数への自動切替時の同期方法であって、
現に受信しているチューニングネットワーク局のプログラム識別コードまたはエンハンスト・アザー・ネットワーク局のプログラム識別コードからチェックワード+オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全26ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのAブロックの全26ビットのデータ配列をチェック用データとしてメモリ装置に記録するステップと、
ラジオ・データ・システムの非同期状態で受信される受信データを順次メモリ装置に記録するステップと、
前記メモリ装置に記録されたチェック用データと前記受信データの26ビット分の配列を1ビットづつずらしながら前記メモリ装置から読み出して逐次比較して一致しているか否かを判定するステップと、
一致した場合には当該26ビットのデータ配列をAブロックとして同期成立させるステップと、
を備えることを特徴とするラジオ・データ・システムの同期方法。 - ラジオ・データ・システムにおけるFM受信機の同一プログラム放送局の代替周波数への自動切替時の同期方法であって、
現に受信しているチューニングネットワーク局のプログラム識別コードまたはエンハンスト・アザー・ネットワーク局のプログラム識別コードからチェックワード+オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全26ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのAブロックの全26ビットのデータ配列をチェック用データとしてメモリ装置に記録するステップと、
ラジオ・データ・システムの非同期状態で受信される受信データを順次メモリ装置に記録するステップと、
前記メモリ装置に記録されたチェック用データと前記受信データの26ビット分の配列を1ビットづつずらしながら前記メモリ装置から読み出し、チェック用データのデータ配列と読み出された受信データのデータ配列をビット毎に排他的論理和をとり、その結果全ビットの中で1が立つエラービット数を算出し、エラービット数が所定数以下か否かを判定するステップと、
エラービット数が所定数以下の場合には当該26ビットのデータ配列をAブロックとして同期成立させるステップと、
を備えることを特徴とするラジオ・データ・システムの同期方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001179763A JP4756778B2 (ja) | 2001-06-14 | 2001-06-14 | ラジオ・データ・システムの同期方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001179763A JP4756778B2 (ja) | 2001-06-14 | 2001-06-14 | ラジオ・データ・システムの同期方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003018141A JP2003018141A (ja) | 2003-01-17 |
JP4756778B2 true JP4756778B2 (ja) | 2011-08-24 |
Family
ID=19020286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001179763A Expired - Fee Related JP4756778B2 (ja) | 2001-06-14 | 2001-06-14 | ラジオ・データ・システムの同期方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4756778B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009105536A (ja) * | 2007-10-22 | 2009-05-14 | Toshiba Corp | Rds対応受信装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3000811B2 (ja) * | 1993-01-25 | 2000-01-17 | 日本電気株式会社 | 巡回符号化およびcrc装置とその処理方法 |
JPH07212246A (ja) * | 1994-01-17 | 1995-08-11 | Fujitsu Denso Ltd | 高速crcチェック方式 |
JP2803623B2 (ja) * | 1996-03-29 | 1998-09-24 | 日本電気株式会社 | 受信データのブロック同期回路 |
JPH1051338A (ja) * | 1996-07-29 | 1998-02-20 | Honda Motor Co Ltd | 移動用fm多重放送受信装置 |
JP2001211143A (ja) * | 2000-01-25 | 2001-08-03 | Matsushita Electric Ind Co Ltd | Rds受信方法および装置 |
-
2001
- 2001-06-14 JP JP2001179763A patent/JP4756778B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003018141A (ja) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5701329A (en) | Standby power savings with cumulative party check in mobile phones | |
US4686690A (en) | Synchronous data receiver circuit | |
EP0902563B1 (en) | Detection method for the transmitter identification information signal in the null symbol of a DAB stream | |
JP4756778B2 (ja) | ラジオ・データ・システムの同期方法 | |
JPH01177721A (ja) | ラジオデータ受信機における受信周波数選択方法 | |
US8296629B2 (en) | RDS compatible receiver and RDS data receiving method | |
US5784388A (en) | Methods and apparatus for decoding control signals in dispatch trunked radio system | |
US6363063B1 (en) | Synchronous circuit for FM multiple broadcast receiver | |
EP0701341A2 (en) | Network follow processing method and RDS receiver executing same | |
EP0579039B1 (en) | Synchronous detecting apparatus and synchronous detecting and protecting method | |
JP3386699B2 (ja) | フレーム同期回路および通信システム | |
JP2822919B2 (ja) | Rds対応受信装置及びrdsデータ受信方法 | |
JP2885809B2 (ja) | 受信機 | |
JPS62131636A (ja) | デ−タ伝送方式 | |
JP2596557B2 (ja) | ラジオデータシステムにおける局周波数データ伝送方式の判別方法 | |
JP2506804B2 (ja) | Rds受信機におけるデ−タ制御装置 | |
JP4215283B2 (ja) | 多重放送用受信装置 | |
JP3322599B2 (ja) | Fm多重放送受信用同期回路 | |
JP4073114B2 (ja) | 空線スロット同期検出回路 | |
JPH0669765A (ja) | Rdsラジオ受信機 | |
JP3110394B2 (ja) | Fm多重デコーダ | |
JP2596560B2 (ja) | ラジオデータシステムにおけるネットワーク局情報の選択記憶方法 | |
JPH08316949A (ja) | ブロック同期処理回路 | |
JP3349385B2 (ja) | Fm多重放送受信用同期回路 | |
JP3545208B2 (ja) | Fm多重放送受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110506 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |