JP4752050B2 - 窒化物半導体電子放出素子 - Google Patents
窒化物半導体電子放出素子 Download PDFInfo
- Publication number
- JP4752050B2 JP4752050B2 JP2005104679A JP2005104679A JP4752050B2 JP 4752050 B2 JP4752050 B2 JP 4752050B2 JP 2005104679 A JP2005104679 A JP 2005104679A JP 2005104679 A JP2005104679 A JP 2005104679A JP 4752050 B2 JP4752050 B2 JP 4752050B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- electron
- emitting device
- aln
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
本発明は、電子顕微鏡等の電子源、電子線励起ディスプレイなどにもちいる窒化物半導体を用いた電子放出素子に関するものである。
電子放出源材料としては、タングステンフィラメントのほかに、ダイヤモンド、Ｓｉ、ＧａＮを用いた電子放出源や最近報告されているカーボンナノチューブ等の電界放出素子がある。また、外部から電界を加える構成のダイヤモンドを用いた電界放出電子素子も提案されている（例えば、特許文献１参照。）。
これらの電子放出素子は電子顕微鏡等の電子源のみでなく、今後、電子線励起ディスプレイなど次世代の電子装置に広く応用される可能性があるが、これらの期待される応用分野に対しては実用上十分な集積化がなされていないのが現状であり、より効率が良く、低電圧で動作し、且つ、容易に集積化できる電子放出素子が求められている。
Ｓｉを用いた電界放出電子素子はＳｉ集積回路技術を基盤として開発されているが、通常の電界放出素子の場合、素子の外部から電界を加え電子放出を促すため、電子の放出には高電圧を必要とし、高い電界密度を得るために素子構造が複雑となる欠点を有している。
特開２００１−２６６７３６
Ｓｉを用いた電界放出電子素子はＳｉ集積回路技術を基盤として開発されているが、通常の電界放出素子の場合、素子の外部から電界を加え電子放出を促すため、電子の放出には高電圧を必要とし、高い電界密度を得るために素子構造が複雑となる欠点を有している。
前記問題点を考慮してなされた本発明の目的は、構造が簡単であり、且つ、より低電圧で、効率のよい電界密度を達成しうる窒化物半導体電子放出素子を提供することにある。
上記課題を解決するための本発明の窒化物半導体電子放出素子は、絶縁性基板上に、ＧａＮ層、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）、厚さ１ｎｍ〜１０ｎｍの中間層としてのＡｌＮ層、及び、厚さ２０ｎｍ〜１００ｎｍの表面露出部を有するＧａＮ層を、接合することで順次積層させた構造を有し、該ＧａＮ層の表面に電子取り出し用の正電極を備え、且つ、該、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）に接して負電極を備えることを特徴とする。
より具体的には、絶縁性基板（１）上にＧａＮ層（２）を有し、前記ＧａＮ層（２）の表面に接合して設けたｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）に接合されて、１ｎｍから１０ｎｍの厚さの中間層であるＡｌＮ層（４）を有し、前記ＡｌＮ層（４）に接合された２０ｎｍから１００ｎｍの厚さの表面露出部を有するＧａＮ層（５）を積層させた構造を持ち、且つ、ＧａＮ層（５）の表面に電子取り出し用の正電極（６）を備え、前記、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）に接して負電極（７）を備えることを特徴とする窒化物半導体電子放出素子である。
なお、このような窒化物半導体電子放出素子において、中間層であるＡｌＮ層をｎ型の、ｎ型のＡｌxＧａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）よりもＡｌ組成が大きい、ｎ型のＡｌ ｙ Ｇａ (1-ｙ) Ｎ層（ただし、ｙ＞ｘ）とした窒化物半導体電子放出素子、さらには、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）を、前記ｘ＝０であるＧａＮ層とした窒化物半導体電子放出素子などの変形例もまた、本発明の優れた効果を得ることが可能である。
より具体的には、絶縁性基板（１）上にＧａＮ層（２）を有し、前記ＧａＮ層（２）の表面に接合して設けたｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）に接合されて、１ｎｍから１０ｎｍの厚さの中間層であるＡｌＮ層（４）を有し、前記ＡｌＮ層（４）に接合された２０ｎｍから１００ｎｍの厚さの表面露出部を有するＧａＮ層（５）を積層させた構造を持ち、且つ、ＧａＮ層（５）の表面に電子取り出し用の正電極（６）を備え、前記、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）に接して負電極（７）を備えることを特徴とする窒化物半導体電子放出素子である。
なお、このような窒化物半導体電子放出素子において、中間層であるＡｌＮ層をｎ型の、ｎ型のＡｌxＧａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）よりもＡｌ組成が大きい、ｎ型のＡｌ ｙ Ｇａ (1-ｙ) Ｎ層（ただし、ｙ＞ｘ）とした窒化物半導体電子放出素子、さらには、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）を、前記ｘ＝０であるＧａＮ層とした窒化物半導体電子放出素子などの変形例もまた、本発明の優れた効果を得ることが可能である。
この構成によって窒化物半導体中に現われる自発分極やピエゾ分極を利用し、素子表面に巨大な電界を生じさせて電子放出を行う電子放出素子に関するものであり、Ｓｉを用いた電界放出デバイスに比べ遥かに低い駆動電圧で動作し、かつ、デバイス構造も単純となる。
通常の電界放出素子は固体外部に電界を加え、電子を引き出すため、高い駆動電圧が必要となるが、本発明では、電界放出素子の素子内部に加わる電界を利用し電子を引き出すため、低い駆動電圧での動作が可能であり、素子構造も単純であるため集積化も極めて容易である。
本発明の窒化物半導体電子放出素子は、従来の電界放出型の電子放出源に比べ、低い駆動電圧で動作し構造も単純なため、他の電子素子とのマッチングが良く集積化も容易である。本発明を用いて、将来の低電圧動作電子線励起ディスプレイや電子線励起発光素子・照明機器の電子源として利用できる。したがって、この素子は将来のフラットパネルディスプレイや照明用電子放出源として有用である。
本発明の窒化物半導体電子放出素子は、従来の電界放出型の電子放出源に比べ、低い駆動電圧で動作し構造も単純なため、他の電子素子とのマッチングが良く集積化も容易である。本発明を用いて、将来の低電圧動作電子線励起ディスプレイや電子線励起発光素子・照明機器の電子源として利用できる。したがって、この素子は将来のフラットパネルディスプレイや照明用電子放出源として有用である。
以下、本発明の窒化物半導体電子放出素子を、図面を用いて詳細に説明する。
図１は、本発明の窒化物半導体電子放出素子の一態様を示す概略断面図である。
窒化物半導体電子放出素子は、絶縁性基板（１）上に、ＧａＮ層（２）、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）、厚さ１ｎｍ〜１０ｎｍの中間層としてのＡｌＮ層（４）、及び、厚さ２０ｎｍ〜１００ｎｍの表面露出部を有するＧａＮ層（４）を、接合することで順次積層させた構造を有している。
なお、各層の厚さと組成比は最良の形態として例示する。
本態様では、サファイア基板上（１）へ、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）のためのバッファー層としてキャリヤ濃度２×１０18ｃｍ-3のｎ型ＧａＮ層（２）を、厚さ約１０００ｎｍとなるように形成し、さらに、その上にキャリヤ濃度１０18ｃｍ-3のｎ型Ａｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）として、Ａｌ0.2Ｇａ0.8Ｎからなる厚さ１０００ｎｍの層を形成し、その上に中間層としてのＡｌＮ層（４）を５ｎｍとキャリヤ濃度２×１０18ｃｍ-3のｎ型ＧａＮ層（５）を３０ｎｍ成長させる。
各層の形成方法は任意であり、公知の方法、例えば、原子層エピタキシャル成長、ＣＶＤ法などを用いることができる。
図１は、本発明の窒化物半導体電子放出素子の一態様を示す概略断面図である。
窒化物半導体電子放出素子は、絶縁性基板（１）上に、ＧａＮ層（２）、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）、厚さ１ｎｍ〜１０ｎｍの中間層としてのＡｌＮ層（４）、及び、厚さ２０ｎｍ〜１００ｎｍの表面露出部を有するＧａＮ層（４）を、接合することで順次積層させた構造を有している。
なお、各層の厚さと組成比は最良の形態として例示する。
本態様では、サファイア基板上（１）へ、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）のためのバッファー層としてキャリヤ濃度２×１０18ｃｍ-3のｎ型ＧａＮ層（２）を、厚さ約１０００ｎｍとなるように形成し、さらに、その上にキャリヤ濃度１０18ｃｍ-3のｎ型Ａｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）として、Ａｌ0.2Ｇａ0.8Ｎからなる厚さ１０００ｎｍの層を形成し、その上に中間層としてのＡｌＮ層（４）を５ｎｍとキャリヤ濃度２×１０18ｃｍ-3のｎ型ＧａＮ層（５）を３０ｎｍ成長させる。
各層の形成方法は任意であり、公知の方法、例えば、原子層エピタキシャル成長、ＣＶＤ法などを用いることができる。
このような積層体に、さらに幅４μｍのストライプ状の正電極（６）を間隔１０μｍで配置している。
なお、正電極の形状は、必ずしもストライプ状でなくてもよく、電極形状は、円環状、格子状、３角形などの多角形であってもよい。
本発明における絶縁性基板とは、完全な絶縁性を有するもののみならず、電子放出素子の使用目的に応じた高抵抗の基板、例えば、５００Ω・ｃｍ以上の高抵抗基板、半絶縁性基板をも包含するものとする。従って、本態様では、絶縁性基板として、サファイア基板（１）を用いているが、これに代えて、５００Ω・ｃｍ以上の高抵抗であってほぼ絶縁性のＳｉ結晶基板、半絶縁性のＧａＡｓ基板や絶縁性のＳｉＯ2結晶基板などを用いることもできる。
なお、正電極の形状は、必ずしもストライプ状でなくてもよく、電極形状は、円環状、格子状、３角形などの多角形であってもよい。
本発明における絶縁性基板とは、完全な絶縁性を有するもののみならず、電子放出素子の使用目的に応じた高抵抗の基板、例えば、５００Ω・ｃｍ以上の高抵抗基板、半絶縁性基板をも包含するものとする。従って、本態様では、絶縁性基板として、サファイア基板（１）を用いているが、これに代えて、５００Ω・ｃｍ以上の高抵抗であってほぼ絶縁性のＳｉ結晶基板、半絶縁性のＧａＡｓ基板や絶縁性のＳｉＯ2結晶基板などを用いることもできる。
これら、各層構成は、同面積の層状構造である必要はなく、相互に電気的に接合されていれば、部分的に接合された構造でも良い。（以下は、Ｇａ層をＧａ、Ａｌ x Ｇａ (1-x) Ｎ層又はＡｌ ｙ Ｇａ (1-ｙ) Ｎ層をＡｌＧａＮ、ＡｌＮ層をＡｌＮと記す。）
ここで、素子表面は＋Ｃ面（Ｇａ面）となっており、サファイア基板側が−Ｃ面（Ｎ面）となっている。
ここで、素子表面は＋Ｃ面（Ｇａ面）となっており、サファイア基板側が−Ｃ面（Ｎ面）となっている。
このときのエネルギーバンド構造を図２（ａ）に示す。ＡｌＮ（４）とその上のＧａＮ（５）はたいへん薄いため、下地のＡｌＧａＮ（３）と同じ面内格子定数を持ち、ＡｌＮ（４）には引っ張り歪、ＧａＮ（３）には圧縮歪が加わっている。この際、ＡｌＮ（４）に発生する自発分極とピエゾ分極による電界は１原子層当り０．２Ｖ程度となり、２０原子層からなる厚さ５ｎｍのＡｌＮ（４）には４Ｖの分極電圧が加わる。
一方、ＧａＮ（５）には、ＡｌＮ（４）とは逆方向に、１原子層当り０．０２Ｖ程度のピエゾ電界が加わり、この厚さのＧａＮ（５）には２．４Ｖ程度のピエゾ電圧が、表面に向かいバンド端が下がる方向に加わる。なお、電圧を加えていないときには、表面の正電極（６）とＡｌＧａＮ（３）のフェルミレベルが一致するようにキャリヤ移動が生じるので、図２（ａ）に示すようなエネルギーバンド構造になる。ＡｌＮ（４）の下地をＡｌＧａＮ（３）からＧａＮ（３）に変えると表面のＧａＮ（５）にはピエゾ電界が加わらないが、内部のフェルミレベルは表面の正電極（６）のフェルミレベルと等しいので、その場合のバンド構造も図２（ａ）に示すのと同様になる。
この状態で表面から、ＧａＮ（５）のバンドギャップより大きなフォトンエネルギーを持つ光を入射させると、伝導帯へ励起された電子は、ＧａＮ（５）中の電界により表面方向へ加速されるので、効率の良い紫外線の光電面としても利用できる。
図２（ｂ）は素子表面に＋電圧（＋７Ｖ）を加えた時のエネルギーバンド構造を示す。ＡｌＮ（４）と表面のＧａＮ（５）に発生する電界により、表面ＧａＮ（５）が空乏層化（高抵抗化）されているので、外部から加えられた電圧はＡｌＮ（４）と表面ＧａＮ（５）に加わり、図２（ｂ）のようなエネルギーバンド図になる。この際、ｎ型ＡｌＧａＮ（３）の伝導帯電子はＡｌＮ（４）をトンネルし、表面ＧａＮ（５）に加わった大きな電界により加速され、ＧａＮ（５）の表面に達する。正電極（６）は、ＧａＮ（５）の表面側に選択的に設け、負電極（７）をＡｌＧａＮ（３）に設ける。
この電子のうち正電極（６）のある部分に到達した電子は正電極（６）に捕まってしまうが、正電極（６）の無い部分或いは薄い部分に到達した電子のうち、真空準位より大きなエネルギーを持つ電子は容易に素子から外部へ放出される。この素子では正電極（６）のない部分から電子を取り出しているが、デバイス表面のエネルギー状態はＧａＮ（５）の表面状態の影響を受けるので、正電極（６）に加えた電圧がそのまま正電極のないＧａＮ（５）表面に加わらない場合もある。したがって、効率的に表面ＧａＮ（５）に電界を加えるため、電子放出部に数ｎｍ以下の厚さの正電極（６）を形成しても良い。
通常の電界放出素子は、電子放出部を尖らせ、素子外部に大きな電界を作り電子を放出させるため、高い印加電圧を必要とするが、この素子では固体内部の電界を利用し電子放出を行わせるため、正電極（６）への１０Ｖ以下の低い印加電圧で電子を放出させることができる。
以上の最良の形態を示した実施例としての説明では、中間層として５ｎｍのＡｌＮ（４）を使用したが、このＡｌＮ（４）の厚さは、薄ければトンネル現象による漏れ電流の過大が生じるので５分子層程度に相当するである約１ｎｍ以上が必要であり、ＡｌＮ（４）を厚くすると電子のトンネル確率が減少するので、ＡｌＮ（４）の厚さは１０ｎｍを超えない方が良い。
ｎ型ＡｌＧａＮ（３）（またはＡｌ x Ｇａ (1-x) Ｎにおいてｘ＝０であるｎ型ＧａＮ（３））とｎ型ＧａＮ（５）は、キャリヤ濃度が１×１０17ｃｍ-3よりも大きな低抵抗としなければない。
ＡｌＮ（４）は、ｎ型ＡｌＧａＮ（３）（またはｎ型ＧａＮ（３））、ｎ型ＧａＮ（５）よりもキャリヤ濃度が小さい高抵抗としなければならない。
ｎ型ＡｌＧａＮ（３）（またはＡｌ x Ｇａ (1-x) Ｎにおいてｘ＝０であるｎ型ＧａＮ（３））とｎ型ＧａＮ（５）は、キャリヤ濃度が１×１０17ｃｍ-3よりも大きな低抵抗としなければない。
ＡｌＮ（４）は、ｎ型ＡｌＧａＮ（３）（またはｎ型ＧａＮ（３））、ｎ型ＧａＮ（５）よりもキャリヤ濃度が小さい高抵抗としなければならない。
また、中間層としてのＡｌＮ層（４）の代わりにＡｌＧａＮ層を用いても良いが、自発及びピエゾ分極により、表面に向かいバンドを持ち上げる必要があるため、下地のＡｌＧａＮより大きなＡｌ組成でなければならない。
また、他の変形例として、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）に代えて前記ｘ＝０であるＧａＮ層を用いる態様が挙げられ、この構成によっても、本発明の優れた効果が得られる。
また、他の変形例として、ｎ型のＡｌ x Ｇａ (1-x) Ｎ層（ただし、０≦ｘ＜０．５）（３）に代えて前記ｘ＝０であるＧａＮ層を用いる態様が挙げられ、この構成によっても、本発明の優れた効果が得られる。
図３は、ディスプレイ用電子放出源に用いる際の、本発明による単一素子（電子放出素子）の断面図を示す。
以上のように製作された電子放出素子を単一の素子とした多数個を集積して、ディスプレイ用の電子放出源に用いるための実施例を述べる。この際、多数個を集積するために格子状、ハニカム状などに単一の素子を配置した集合体として集積する。格子状に配置した場合は、各単一素子に電圧を印加するために、サファイア基板（１）にあらかじめ予め電極材料として、ＧａＮとほぼ同一の格子定数を持つ材料であるＺｒＢ2（ホウ化ジルコニウム）を、ストライプ状に形成して電圧印加の負電極（１７）とする。さらに、集積化を行うこの実施例では高抵抗のＡｌＧａＮ（１３）またはＧａＮ（１３）を形成する。
以上のように製作された電子放出素子を単一の素子とした多数個を集積して、ディスプレイ用の電子放出源に用いるための実施例を述べる。この際、多数個を集積するために格子状、ハニカム状などに単一の素子を配置した集合体として集積する。格子状に配置した場合は、各単一素子に電圧を印加するために、サファイア基板（１）にあらかじめ予め電極材料として、ＧａＮとほぼ同一の格子定数を持つ材料であるＺｒＢ2（ホウ化ジルコニウム）を、ストライプ状に形成して電圧印加の負電極（１７）とする。さらに、集積化を行うこの実施例では高抵抗のＡｌＧａＮ（１３）またはＧａＮ（１３）を形成する。
これらの上に、ＡｌＮ（４）、ＧａＮ（５）を設ける。正電極（６）はストライプ状の負電極（１７）、と交差する素子に正の電位を与えるべく、ストライプ状の正電極（１６）を設ける。
図４は、ディスプレイ用電子放出源の一態様を示す配置図であり、本発明の単一素子（電子放出素子）（１８）の配置位置が示されている。各単一素子（１８）に電圧を印加するために、ストライプ状の正電極（１６）、ストライプ状の負電極（１７）が設けられている。
図４は、ディスプレイ用電子放出源の一態様を示す配置図であり、本発明の単一素子（電子放出素子）（１８）の配置位置が示されている。各単一素子（１８）に電圧を印加するために、ストライプ状の正電極（１６）、ストライプ状の負電極（１７）が設けられている。
（１）サファイア基板
（２）ＧａＮ層（バッファ層）
（３）ＡｌＧａＮ層 または ＧａＮ層
（４）ＡｌＮ層
（５）ＧａＮ層（表面層）
（６）正電極（表面）
（７）負電極
（１３）高抵抗ＡｌＧａＮ層または高抵抗ＧａＮ層
（１６）ストライプ状の正電極
（１７）ストライプ状の負電極
（１８）ディスプレイ用電子放出源としての本発明の電子放出素子
（２）ＧａＮ層（バッファ層）
（３）ＡｌＧａＮ層 または ＧａＮ層
（４）ＡｌＮ層
（５）ＧａＮ層（表面層）
（６）正電極（表面）
（７）負電極
（１３）高抵抗ＡｌＧａＮ層または高抵抗ＧａＮ層
（１６）ストライプ状の正電極
（１７）ストライプ状の負電極
（１８）ディスプレイ用電子放出源としての本発明の電子放出素子
Claims (3)
- 絶縁性基板上に、ＧａＮ層、ｎ型のＡｌxＧａ(1-x)Ｎ層（ただし、０≦ｘ＜０．５）、厚さ１ｎｍ〜１０ｎｍの中間層としてのＡｌＮ層、及び、厚さ２０ｎｍ〜１００ｎｍの表面露出部を有するＧａＮ層を、接合することで順次積層させた構造を有し、該ＧａＮ層の表面に電子取り出し用の正電極を備え、且つ、該ｎ型のＡｌxＧａ(1-x)Ｎ層（ただし、０≦ｘ＜０．５）に接して負電極を備えることを特徴とする窒化物半導体電子放出素子。
- 前記中間層としてのＡｌＮ層に代えて、ｎ型のＡｌxＧａ(1-x)Ｎ層（ただし、０≦ｘ＜０．５）よりもＡｌ組成が大きいＡｌｙＧａ（１−ｙ）Ｎ層（ただし、ｙ＞ｘ）を中間層として有することを特徴とする請求項１に記載の窒化物半導体電子放出素子。
- 前記ｎ型のＡｌxＧａ(1-x)Ｎ層（ただし、０≦ｘ＜０．５）が、ｘ＝０であるＧａＮ層であることを特徴とする請求項１又は請求項２に記載の窒化物半導体電子放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005104679A JP4752050B2 (ja) | 2004-08-27 | 2005-03-31 | 窒化物半導体電子放出素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004247832 | 2004-08-27 | ||
| JP2004247832 | 2004-08-27 | ||
| JP2005104679A JP4752050B2 (ja) | 2004-08-27 | 2005-03-31 | 窒化物半導体電子放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006093087A JP2006093087A (ja) | 2006-04-06 |
| JP4752050B2 true JP4752050B2 (ja) | 2011-08-17 |
Family
ID=36233840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005104679A Active JP4752050B2 (ja) | 2004-08-27 | 2005-03-31 | 窒化物半導体電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4752050B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286417A (ja) * | 2005-03-31 | 2006-10-19 | National Univ Corp Shizuoka Univ | 電子放出素子 |
| JP5101077B2 (ja) * | 2006-10-16 | 2012-12-19 | 株式会社リコー | 帯電装置、画像形成装置及びプロセスカートリッジ |
| JP6957420B2 (ja) * | 2018-07-18 | 2021-11-02 | 株式会社東芝 | 発電素子、発電モジュール、発電装置及び発電システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11162328A (ja) * | 1997-11-28 | 1999-06-18 | Hitachi Ltd | 薄膜型電子源，薄膜型電子源応用表示装置および薄膜型電子源応用機器 |
| JP2935835B1 (ja) * | 1998-02-19 | 1999-08-16 | 株式会社エイ・ティ・アール環境適応通信研究所 | トンネル冷陰極 |
| JP2000323015A (ja) * | 1999-02-05 | 2000-11-24 | Matsushita Electric Ind Co Ltd | 電子放出素子 |
| JP3705803B2 (ja) * | 2002-07-01 | 2005-10-12 | 松下電器産業株式会社 | 蛍光体発光素子及びその製造方法、並びに画像描画装置 |
| JP2004235373A (ja) * | 2003-01-29 | 2004-08-19 | Kyocera Corp | 半導体素子 |
-
2005
- 2005-03-31 JP JP2005104679A patent/JP4752050B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006093087A (ja) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101473288B1 (ko) | 발광 다이오드 디스플레이 및 그 제조 방법 | |
| US7964882B2 (en) | Nitride semiconductor-based light emitting devices | |
| US20110220871A1 (en) | Nitride semiconductor light-emitting device and semiconductor light-emitting device | |
| US7608852B2 (en) | Luminous device and method of manufacturing the same | |
| JPH11150303A (ja) | 発光部品 | |
| JP5325171B2 (ja) | 半導体発光素子 | |
| KR20080060222A (ko) | Ｎ-극 ＩｎＧａＡｌＮ 표면을 포함하는 전극을 가지는반도체 발광 장치 | |
| JP2011077351A (ja) | 発光素子 | |
| KR20100042122A (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| US20180323338A1 (en) | Ultraviolet light emitting diode with tunnel junction | |
| CN112868109A (zh) | 半导体发光元件 | |
| JP4979810B2 (ja) | 発光素子 | |
| JP4752050B2 (ja) | 窒化物半導体電子放出素子 | |
| JP2006147518A (ja) | 窒化物半導体共鳴トンネル電子放出素子 | |
| JP2004311677A (ja) | 半導体発光素子 | |
| JP3835830B2 (ja) | 短波長発光素子 | |
| JP2006286417A (ja) | 電子放出素子 | |
| JP2005064072A (ja) | 半導体発光素子 | |
| KR101056754B1 (ko) | 3족 질화물 반도체 발광소자 | |
| JP4905514B2 (ja) | 窒化物系半導体発光素子 | |
| JP2004335792A (ja) | 酸化物半導体発光素子 | |
| KR100769721B1 (ko) | 수평구조 전계방출소자 및 그 제조방법 | |
| JP5158813B2 (ja) | 窒化物系半導体発光素子とその製造方法 | |
| JPWO2007026767A1 (ja) | 発光素子及びその製造方法 | |
| JP4055794B2 (ja) | 窒化ガリウム系化合物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |