JP4748559B2 - アブソリュートエンコーダ - Google Patents
アブソリュートエンコーダ Download PDFInfo
- Publication number
- JP4748559B2 JP4748559B2 JP2001279713A JP2001279713A JP4748559B2 JP 4748559 B2 JP4748559 B2 JP 4748559B2 JP 2001279713 A JP2001279713 A JP 2001279713A JP 2001279713 A JP2001279713 A JP 2001279713A JP 4748559 B2 JP4748559 B2 JP 4748559B2
- Authority
- JP
- Japan
- Prior art keywords
- scale
- wavelength
- interpolation error
- pulse
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、産業機械分野における寸法測定、例えばモールドプレス金型の密着度や平行度の測定、ロール圧延機における圧延量の測定・制御、さらには生産・組立工場等における部品寸法の測定などに用いて好選なアブソリュートエンコーダに関する。
【０００２】
【従来の技術】
所定の波長λｍを有する第１のスケールと、該第１のスケールの信号を検出する第１の検出へッドとの相対変位に対応して位相が繰り返し変化する位相変調信号を出力する第１の検出手段と、上記第１のスケールとは異なる波長λａを有する第２のスケールと該第２のスケールの信号を検出する第２の検出ヘッドとの相対変位に対応して位相が繰り返し変化する位相変調信号を出力する第２の検出手段と、上記第１の検出手段と第２の検出手段から得られる信号の位相差を比較する位相比較回路とを有し、該位相比較回路より上記第１のスケール及び第２のスケールの波長よりも十分に長い波長の信号に相当して位相が変化する信号を得て、上記第１のスケール及び第２のスケールと、上記第１の検出ヘッド及び第２の検出ヘッドとの相対位置を検出する測尺装置が特公昭５０−２３６１８号公報に開示されている。
【０００３】
この測尺装置において第１の検出手段から得られる位相変調信号ｅｐｍ、第２の検出手段から得られる位相変調信号ｅｐａは、次式のように表すことができる。
【０００４】
ｅｐｍ＝Ｅｐ１×Ｓｉｎ（２πｆｔ＋２πＸ／λｍ）
ｅｐａ＝Ｅｐ２×Ｓｉｎ（２πｆｔ＋２πＸ／λａ）
さらに、波長λｍとλａとの関係を、例えばＮ×λｍ＝（Ｎ−１）×λａなる関係に選ぶと、これらの信号の位相θｍ（＝２πＸ／λｍ）及びθａ（＝２πＸ／λａ）の差Δθ（＝θｍ−θａ）は、次式に示すように波長λｍのＮ倍の周期で繰り返す信号となる。
【０００５】
Δθ＝２πＸ／（Ｎ×λｍ）
したがって、上記測尺装置では、上記の位相差Δθを所定の位相差、すなわち、２π／Ｎで除算することにより、Ｎ×λｍ区間内におけるλｍ単位の位置を検出ことが可能である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記測尺装置においては、各々のスケールから理想的な信号が得られない場合、例えば、位相変調信号が不完全な場合は、波長λ内に周期的な誤差を生じ、これらの誤差はλｍ単位の切替え位置にも重畳する。したがって、上記のごとく位相差Δθを２π／Ｎで除算したときに上記誤差のために、ズレを生じ、結果としてλｍ単位の誤差を発生することがある。
【０００７】
また、これらの誤差を避けるためには、上記２つのスケールから得られる位相差Δθを用いて直接Ｎλｍ内を検出する方法が考えられるが、本方法では位相差ΔθがＮλｍなる仮想的に長いスケール内で位相が２πになる、すなわち周期的に位相が変化する信号であるため、キャリア周波数ｆ内にキャリア周波数ｆのＭ倍のクロックパルスＭ×ｆを内挿して高分解能を得ようとした場合、分解能λｍ／（Ｍ×Ｎ）が、波長λｍやＮを拡大するほど高分解能を得るのが難しくなる。また、経時的変化により検出精度が悪化するなどの問題があった。
【０００８】
そこで、上述の如き従来の問題点に鑑み、本発明の目的は、アブソリュートエンコーダの内挿誤差を自ら計測した内挿誤差を基準として補正し、常に高精度な検出を実現することにある。
【０００９】
【課題を解決するための手段】
本発明では、異なる波長を持つ２つのスケールから出力される位相変調信号の位相差を用いて、上記波長のＮ倍の区間に亘ってアブソリュートに検出するように構成したエンコーダにおいて、相互の波長の差を利用して内挿誤差を検出し、該検出された内挿誤差量に基づいて補正を行う。
【００１０】
すなわち、本発明は、波長λｍの目盛りが形成された第１のスケールと、該第１のスケールの信号を検出する第１の検出ヘッドと、上記第１のスケールと第１の検出ヘッドの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第１の変位量検出手段と、上記第１のスケールと異なる波長λａの目盛りが形成された第２のスケールと、該第２のスケールの信号を検出する第２の検出ヘッドと、上記第２のスケールと第２の検出ヘッドとの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第２の変位量検出手段と、上記第１の変位量検出手段より得られる位相変調信号と、第２の変位量検出手段から得られる位相変調信号との位相差を検出する位相差検出手段と、該位相差検出手段からの出力を用いて、第１のスケール波長λｍのＮ倍波長で繰り返す周期的な信号を得て、上記第１のスケール波長のＮ倍区間をアブソリュートに検出するように構成したアブソリュートエンコーダにおいて、上記第１の変位量検出手段から得られるキャリア周波数ｆの位相変調信号を周波数ｆの基準信号と位相比較して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応したパルス幅変調信号を生成する第１の位相比較手段と、この第１の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿して第１のスケール波長λｍ内における第１の検出ヘッドの絶対位置に対応した分解能λｍ／Ｍのパルス列に変換する第１のゲート回路と、上記第１の変位量検出手段から出力される位相変調信号と第２の変位量検出手段から出力される位相変調信号の位相差に対応するパルス幅変調信号を生成する第２の位相比較手段と、この第２の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿し、上記位相差に対応したパルス列に変換する第２のゲート回路と、上記第２の変位量検出手段と上記基準信号とを比較して第２のスケールの波長λａに対応する変位量ごとのパルスを生成するパルス生成手段と、上記第２のゲート回路の出力を計数し、該計数値を波長λｍの１区間に対応するパルス数Ｍ／Ｎで除算し、求められた商によって第１のスケール波長λｍのアドレスを仮決定し、該剰余が、３つのゾーンに区分けされた区間パルス数Ｍ／Ｎ内のいずれに属するかを判別した後、λｍアドレスの切替部に対応するゾーン、すなわち、剰余が０若しくはＭ／Ｎの近傍のゾーンに属する時は、第１のスケール波長λｍ内の所定位置を基準として比較し、該比較結果に応じて上記仮決定したλｍアドレスを補正して第１のスケール波長λｍのＮ倍区間内におけるλｍアドレスを特定するとともに、該剰余が、中央部のゾーンに属する時は上記仮決定されたλｍアドレスを無条件でλｍアドレスとして特定するようになし、上記第１のゲート回路から出力されるパルス列を計数して第１のスケール波長λｍ内の絶対位置を得て、上記記特定されたλｍアドレスとを合成することにより第１のスケール波長λｍのＮ倍区間にわたって分解能λｍ／Ｍで検出するとともに、上記λａパルス生成回路から出力されるλａパルスの発生位置に対応する第１のスケール波長λｍ内の絶対位置を計測し、該計測位置の理論値との差からのずれ量を内挿誤差として検出し、該検出された内挿誤差を記憶手段に保存し、該検出された内挿誤差を用いて上記第１のゲート回路から得られる第１のスケール波長λｍ内の位置における内挿誤差の補正量を生成して、上記アブソリュート位置とを合成し、第１のスケール波長λｍ内における内挿誤差を補正する演算手段とを備えることを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１２】
以下に説明する本発明の実施の形態は、異なる波長を有する２つのトラックから出力される位相変調信号を用いて、該トラックの記録波長より長い範囲をアブソリュートに検出する測長システム、例えば、特公昭５０−２３６１８号公報に開示されている測尺装置を改良したものである。本発明が最も効果的に適用可能な磁気方式を例に図面を参照しながら詳細に説明する。また、磁気式においても検出ヘッドに過飽和コアを用いた方式や磁気抵抗効果素子（以下ＭＲセンサ）を用いた方式等があり、後者においては記録波長と再生波長が異なる場合があるが、ここでは、検出ヘッドとしてＭＲセンサを用いた場合について、再生波長を基準に説明することとする。
【００１３】
本発明においては、第１のスケールの波長λｍと第２のスケールの波長λａとの関係をＮ×λｍ＝（Ｎ±１）×λａと選び、第１のスケールから出力されるキャリア周波数ｆの位相変調信号に対し、該キャリア周波数ｆのＭ倍のクロックパルスを用いて内挿することにより、第１のスケール波長λｍのＮ倍の区間に亘って分解能λｍ／Ｍで計測可能であり、上記Ｎ及びＭは、本発明の主旨を逸脱しない範囲で任意に設定できる。
【００１４】
ここでは、説明を簡単にするため、上記λｍとＮ及びＭに具体的な数値を当てはめて説明することとし、波長λｍを１，０２４μｍ、内挿数Ｍを１，０２４（＝２１０）として、さらに、上記Ｎを１６として波長λｍとλａとの関係を１６×λｍ＝（１６＋１）×λａ＝１７×λａとすることにより、λｍの１波長を１，０２４分割して１μｍの分解能でアブソリュートに検出できるようにした具体的な構成例をもとに説明する。
【００１５】
図１は、本発明に係るアブソリュートエンコーダ１００の構成を示すブロック図である。
【００１６】
このアブソリュートエンコーダ１００は、図示しないスケール部材上に波長λｍ（＝１，０２４μｍ）の目盛りを記録することにより形成された第１のスケール１１と、この第１のスケール１１と対向し、波長λｍに対して９０゜位相差（λｍ／４）をもって配設された２チャンネルのＭＲセンサ１２Ａ，１２Ｂで構成された第１の検出ヘッド１２を備える。この第１の検出ヘッド１２は、上記第１のスケール１１との相対移動により、相対移動周期が２πｘ／λｍ（ただし、ｘは変位量）で、９０゜位相差を有する２系統の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）を出力する。
【００１７】
これら２相の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）は、例えば、図２に示すような構成の第１の変位量検出部１３に導かれる。
【００１８】
第１の変位量検出部１３は、上記第１の検出ヘッド１２を構成している２チャンネルのＭＲセンサ１２Ａ，１２Ｂにより得られた２相の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）をタイミング信号生成部１８により与えられる互いに９０°の位相差をもつキャリア周波数ｆの２相信号ＭＯＤＣ，ＭＯＤＳで平衡変調する乗算器３１，３２と、この乗算器３１，３２による平衡変調信号Ｓｉｎ（２πｘ／λｍ）×Ｃｏｓωｔ，Ｃｏｓ（２πｘ／λｍ）Ｓｉｎωｔを加算する加算増幅器３３を備える。
【００１９】
上記第１の変位量検出部１３は、上記乗算器３１，３２による平衡変調信号Ｓｉｎ（２πｘ／λｍ）×Ｃｏｓωｔ，Ｃｏｓ（２πｘ／λｍ）Ｓｉｎωｔを加算増幅器３３により信号レベルを合わせて加算することにより、次の（１）式に示すような位相変調信号ｅｐｍを出力する。
【００２０】
ｅｐｍ＝Ｅｐ１×Ｓｉｎ（ωｔ＋２πｘ／λｍ） （１）
ただし、ω＝２πｆ、ｘ＝相対変位量
この位相変調信号ｅｐｍは、例えば、図３に示すような構成の第１の位相比較部１４に導かれる。
【００２１】
第１の位相比較部１４は、タイミング信号生成部１８により与えられる周波数Ｍ×ｆのクロックパルスが供給されている第１及び第２の同期微分回路４２，４３並びにＪＫフリップフロップ４４を備え、第１の変位量検出部１３から位相変調信号ｅｐｍが波形整形回路４１を介して供給される上記第１の同期微分回路４２による微分出力が上記ＪＫフリップフロップ４４のＫ入力端子に供給され、また、基準信号ＭＯＤＳが供給される上記第２の同期微分回路４３による微分出力が上記ＪＫフリップフロップ４４のＪ入力端子に供給されることにより、時刻ｔｉにおける波長λｍ内の絶対位置に対応した位相量φｍ（ｔｉ）を有するパルス幅変調信号ＰＷＳｍを上記ＪＫフリップフロップ４４から出力する。
【００２２】
ここで、この第１の位相比較部１４の動作タイミングを図４に示してあるように、サンプリング周期Ｔ（＝１／ｆ）ごとに第１の変位量検出部１３から出力される位相変調信号ｅｐｍでセットされ、基準信号ＭＯＤＳでリセットされるパルス幅変調信号ＰＷＳｍの時刻ｔｉにおける波長λｍ内の絶対位置ｘ（ｔｉ）に対応した位相量φｍ（ｔｉ）は、次の（２）式のように表すことができる。
【００２３】
φｍ（ｔｉ）＝２π×ｘ（ｔｉ）／λｍ （２）
上記第１の位相比較部１４により得られたパルス幅変調信号ＰＷＳｍは、タイミング信号生成部１８により与えられるキャリア周波数ｆのＭ（＝１，０２４）倍のクロックパルスＭ×ｆとともに第１のゲート回路１５に入力される。
【００２４】
ここで、位相量φｍ（ｔｉ）を有するパルス幅変調信号ＰＷＳｍは、波長λｍ内の位置ｘに対応しパルス幅の変化する信号であり、最大位相量２π、すなわち、最大変位量λｍに達したときのパルス幅はサンプリング周期Ｔ（＝１／ｆ）に等しいので、第１のゲート回路１５では、Ｍ×ｆのクロック周波数を用いることにより位相量φｍ（ｔｉ）を１／Ｍの分解能、すなわち、変位ｘ（ｔｉ）を分解能１μｍ（＝λｍ／Ｍ＝１，０２４／１，０２４）のパルス列ＳＡＰｍとして検出可能であり、上記第１のゲート回路１５により変換されたパルス列ＳＡＰｍが演算部１７に入力される。
【００２５】
このアブソリュートエンコーダ１００は、図示しないスケール部材上に第１のスケール１１と平行して波長λａ（＝９６３．８μｍ）の目盛りを記録することにより形成された第２のスケール２１と、この第２のスケール２１と対向し、波長λａに対して９０゜位相差（λａ／４）をもって配設された２チャンネルのＭＲセンサで構成された第２の検出ヘッド２２を備える。この第２の検出ヘッド２２は、上記第１のスケール検出ヘッド１２と一体的に構成されており、上記第２のスケール２１との相対移動により、相対移動周期が２πｘ／λａで９０゜の位相差を有する２系統の正弦波信号２πｘ／λａ（ただし、ｘは変位量）で、９０゜位相差を有する２系統の正弦波信号Ｓｉｎ（２πｘ／λａ），Ｃｏｓ（２πｘ／λａ）を出力する。
【００２６】
上記第２の検出ヘッド２２により得られる２系統の正弦波信号Ｓｉｎ（２πｘ／λａ），Ｃｏｓ（２πｘ／λａ）は、上記第１の変位量検出部１３と同様な構成を有する第２の変位量検出部２３に導かれる。
【００２７】
第２の変位量検出部２３は、次の（３）式に示すように、変位量λａごとに位相が２πだけ変化する位相変調信号ｅｐａを出力する。
【００２８】
ｅｐａ＝Ｅｐ２×Ｓｉｎ（ωｔ＋２πｘ／λａ） （３）
ただし、ω＝２πｆ、ｘ＝波長λａ内の位置
この位相変調信号ｅｐａは、第１の位相比較部１４と同様の構成を有する第２の位相比較部２４において、第１の変位量検出部１３から出力される位相変調信号ｅｐｍと位相比較される。第２の位相比較部２４は、第２の変位量検出部２３から出力される位相変調信号ｅｐａと第１の変位量検出部１３から出力される位相変調信号ｅｐｍとの位相差に対応するパルス幅変調信号ＰＷＳ２を出力する。
【００２９】
上記（２）式からも明らかなように、位相変調信号の位相差φａ（ｔｉ）は次の（４）式のように表せる。
【００３０】
φａ（ｔｉ）＝２π×ｘ（ｔｉ）／λａ （４）
したがって、上記位相差Δφ（＝φａ（ｔｉ）−φｍ（ｔｉ）は、
Δφ＝φａ（ｔｉ）−φｍ（ｔｉ）
＝２π×ｘ（ｔｉ）（１／λａ−１／λｍ） （５）
ここで、第１のスケール１１の波長λｍと第２のスケール２１の波長λａとは、１６λｍ＝１７λａの関係に選択されているので、上記Δφ（ｔｉ）は、
Δφ＝２π×ｘ（ｔｉ）／１６λｍ
＝２π×ｘ（ｔｉ）／１７λａ （５）’
となり、第１のスケールの波長λｍの１６倍（Ｎ＝１６）の位置に達したときに一致する繰り返し信号である。
【００３１】
図５は、上記アブソリュート計測区間において第１の変位量検出部１３で検出された位相量φｍと、第２の変位量検出回路９で検出された位相量φａとの関係を示している。
【００３２】
そして、図６は、第１のスケールの波長λｍの１６倍区間内における任意の位置ｘに対する、第１の変位量検出部１３で検出された位相量φｍと、φａとφｍとの位相差Δφ（＝φａ−φｍ）との関係を示したものである。この図６に示されるように、位相量φｍはλｍの１周期ごとに２π、Δφはλｍの１周期ごとに２π／１６ずつなる信号である。
【００３３】
したがって、上記位相差Δφをλｍの１周期に対応する位相量（以下、区間位相量）２π／１６で除算し、その商としてｘが位置するアブソリュート計測区間内におけるλｍアドレスＡｊを検出することができる。
【００３４】
ここで、上記位相差Δφは、キャリア周波数ｆのＭ倍のクロックパルスＭ×ｆとともに第１のゲート回路１５と同様な構成を有する第２のゲート回路２５に導かれ、上記位相差Δφに対応したパルス列ＳＡＰａに変換される。
【００３５】
したがって、上記区間位相量２π／１６は、区間パルス数Ｍ／１６と等価であり、上記パルス列ＳＡＰａを区間パルス数Ｍ／１６で除算することにより、その商としてｘが位置するλｍ単位の絶対位置、すなわち、１６λｍ内のλｍアドレスＡｊを検出することができる。
【００３６】
また、次の表１は、１６λｍ＝１７λａの場合に、変位量ｘを０から１６λｍまで変化させたときのΔφとλｍアドレスＡｊとの関係、及び、Δφに対応するパルス数ΔＤとの関係を示したものである。
【００３７】
【表１】
【００３８】
演算部１７は、上記の関係を利用してλｍアドレスＡｊを特定するとともに、上記φｍをもとに生成された分解能１μｍのパルス列ＳＡＰｍとにより、１μｍの分解能で１６λｍ区間の絶対位置を生成する。例えば、図７に示すようにカウンタ機能（タイマー）を備えるマイクロコンピュータ（ＣＰＵ）７３を用いてソフトウエア処理で実現することができる。
【００３９】
ここで、演算部１７における主要な機能であるλｍアドレスＡｊの検出にかかる基本原理について説明する。
【００４０】
この演算部１７は、上記第１のゲート回路１５から出力される１μｍ分解能のパルス列ＳＡＰｍをカウントするパルスカウンタ７１と、第２のゲート回路２５から出力されるパルス列ＳＡＰａをカウントするパルスカウンタ７２を備え、該パルスカウンタ７１，７２の計測値をＣＰＵ７３に取り込むためのトリガ信号として、パルス幅変調信号ＰＷＳｍ，ＰＷＳａのセット入力となる基準信号ＭＯＤＳがタイミング信号生成部１８からＣＰＵ７３への割り込み端子に供給されている。
【００４１】
サンプリング時刻ｔｉにおいて、上記（２）式に示す位相量φｍ（ｔｉ）のリセットタイミングに対応した基準信号ＭＯＤＳが入力されると、ＣＰＵ７３が割り込み動作を開始し、パルスカウンタ７１で計測された第１のスケール１１の波長λｍ内の絶対位置に対応するデータＤｍ（ｔｉ）と、パルスカウンタ７２で計測された上記２つの位相変調信号の位相差Δφに対応したパルス列ＳＡＰｍの計測値ΔＤ（ｔｉ）がＣＰＵ７３に取り込まれ、ＲＡＭ７４内の所定のメモリ領域に格納される。
【００４２】
次に、ＣＰＵ７３は、上記位相差Δφに対応したこれらの計数値の差ΔＤをＲＡＭ７４内の所定の領域に格納するとともに、上記区間パルス数Ｍ／１６で除算し、その商としてλｍアドレスＡｊを特定し、該求められたＡｊをλｍ倍し、さらに、タイミングｔｉにおけるλｍ内の絶対値Ｄｍ（ｔｉ）とを加算し、１６λｍ区間全域に亘る分解能１μｍの絶対位置を生成する。
【００４３】
このようにして生成された絶対位置は、ＲＡＭ７４内の所定のメモリ領域内に格納するとともに、例えば、測定データとして外部に出力する。
【００４４】
ところで、上記の演算部１７の動作は理想的な状態で述べたものであり、実際のシステムにおいては検出された信号の不完全さ、例えば、各々の検出ヘッド１２，２２に重畳するＤＣ（以下、ＤＣのずれ）、さらには両チャンネルのヘッドから出力される平衡変調信号の９０°位相からのずれ、すなわち、出力の位相ずれ等に起因する検出誤差、すなわち、波長λｍ内を高分解能で検出する際に発生する内挿誤差を内包しており、これらの内挿誤差がλｍアドレスＡｊの切替え部に重畳するため、λｍアドレスのＡｊ判定に誤動作を起こすことがある。
【００４５】
ここで、上述のずれと内挿誤差との関係について数式を用いて説明する。
【００４６】
本発明の具体的な実施の形態として検出ヘッドとしてＭＲセンサを用いた場合について説明してきた。周知のごとく、ＭＲセンサにおいてはリソグラフィーを基本としてマスクを製作するため、両チャンネルのヘッドの間隔を波長λに対して正確に９０°（λ／４）に設定することができる。
【００４７】
したがって、上記に示す誤差要因のうち、「出力の位相ずれ」の影響は無視することができる。
【００４８】
以下、説明を簡単にするため、検出ヘッドに重畳するＤＣのずれと出力レベルのずれによって生ずる内挿誤差について説明する。
【００４９】
上述の（１）式及び（２）式に示した位相変調信号は、２チャンネルの検出ヘッドから理想的な信号が得られることを前提にした理論式である。
【００５０】
しかしながら、実際のシステムでは各の検出ヘッドに重畳するＤＣのずれや出力レベルのずれにより、（１）式や（２）式に示すような完全な位相変調信号とのずれを生じ、結果として内挿誤差を生ずる。
【００５１】
ＤＣのずれと出力レベルのずれが一般式として、波長λのスケールにおけるＣＨ１検出ヘッド及びＣＨ２検出ヘッドから得られる平衡変調信号を各々ｅ１，ｅ２とすると、平衡変調信号ｅ１，ｅ２は、
ｅ１＝｛Ａ＋（１＋ａ）×Ｓｉｎ（２πｘ／λ）｝×Ｃｏｓωｔ （６）
ｅ２＝｛Ｂ＋（１＋ｂ）×Ｃｏｓ（２πｘ／λ）｝×Ｓｉｎωｔ （７）
ただし、
ａ：ＣＨ１出力の基準値からのずれ、ｂ：ＣＨ２出力の基準値からのずれ
Ａ：ＣＨ１ヘッドへのＤＣの重畳、 Ｂ：ＣＨ２ヘッドへのＤＣの重畳
となり、式を簡単にするため、２πＸ／λ＝Ｘ、ωｔ＝Ｔとおけば、（６）式及び（７）式は
ｅ１＝｛Ａ＋（１＋ａ）×ＳｉｎＸ｝×ＣｏｓＴ （６）’
ｅ２＝｛Ｂ＋（１＋ｂ）×ＣｏｓＸ｝×ＳｉｎＴ （７）’
と表すことができる。
【００５２】
次に、単一の誤差要因による場合の内挿誤差パターンについて説明する。
【００５３】
ここでは、説明を簡単にするため、ＤＣのみにずれがあった場合と出力レベルのみにずれがあった場合に分けて説明する。
（１）ＤＣのみにずれがあった時（出力レベルのずれはない）
ＤＣのみにずれがあったときの位相変調信号をｅｐｍ（Ｄ）は、（６）’式及び（７）’式において、ａ＝ｂ＝０とおいて加算した信号であり、次のように表すことができる。
【００５４】
Ａ及びＢが１より十分小さいとして近似式を求めると、
ただし、
δ＝ｔａｎ−１（Ａ／Ｂ）
θ＝ｔａｎ−１｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝ （９）
ここで、（８）式の｛ ｝の中は、位相変調信号ｅｐｍ（Ｄ）のエンベロープを表しており、基準振幅１に対しＸの基準位置から位相がδだけ遅れた振幅が√（Ａ２＋Ｂ２）のリップルが重畳した、Ｘに対して一次の成分を有する正弦波状の信号であることが分かる。
【００５５】
また、（９）式のθは変位量を表しているので、誤差がないときの理論値｛θ＝ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）｝から減算すると、位相変調信号が理想からずれた、すなわち、ＤＣのずれがあった時の誤差を表すことになる。
【００５６】
今、Ｘに対して０から２πにわたる１波長内の内挿誤差をΔＸ（Ｄ）とおくと、内挿誤差をΔＸ（Ｄ）は、
ΔＸ（Ｄ）＝ｔａｎ−１｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝
−ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ） （１０）
であるから、ここで、
α＝｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝、
β＝ＳｉｎＸ／ＣｏｓＸ
とおけば
ｔａｎ−１α−ｔａｎ−１β＝ｔａｎ−１｛（α−β）／（１＋α×β）｝ゆえ、
ΔＸ（Ｄ）＝ｔａｎ−１｛（Ａ×ＣｏｓＸ−Ｂ×ＳｉｎＸ）／（１＋Ａ×ＳｉｎＸ＋Ｂ×ＣｏｓＸ）｝
となる。さらに、（Ａ×ＳｉｎＸ＋Ｂ×ＣｏｓＸ）が１より十分小さいことを考慮してΔＸ（Ｄ）の近似式を求めると、
ΔＸ（Ｄ）＝ｔａｎ−１（Ａ×ＣｏｓＸ−Ｂ×ＳｉｎＸ） （１１）
となる。
【００５７】
さらに、微小角ではｔａｎ｛ΔＸ（Ｄ）｝＝ΔＸ（Ｄ）と近似できる。
【００５８】
したがって、ＤＣのみにずれが生じたときの誤差の近似式は次のよう表すことができる。
【００５９】
ただし、
γ＝ｔａｎ−１（Ａ／Ｂ） （１３）
（１２）式からも明らかなように、ＤＣのみがずれた時の内挿誤差は、振幅がずれの大きさに比例し、かつ振幅の最大（最小）となる位置が（以下、位相）がずれによって変化するＸの１周期、すなわち波長λに対して１周期の正弦波となることがわかる。
【００６０】
（２）出力レベルのみにずれがあったとき（ＤＣのずれはない）
出力レベルのみにずれがあったときの位相変調信号ｅｐｍ（Ｇ）は、（６）’式及び（７）’において、Ａ＝Ｂ＝０とおいて加算した信号であり、簡単のためａ＝０とおき、ｂをＣＨ１側出力に対する変化分とすれば、次のように表すことができる。
【００６１】
ここで、ｂが１より十分小さいとして近似値を求めると、
ただし、
θ’＝ｔａｎ−１｛ＳｉｎＸ／（１＋ｂ）×ＣｏｓＸ｝ （１５）
ここで、（１４）式の｛ ｝の中は、位相変調信号ｅｐｍ（Ｇ）のエンベロープを表しており、基準振幅（１＋ｂ／２）に対し、ｂの符号、すなわち、ＣＨ１とＣＨ２の出力の大小関係によって、極性が異なる振幅が（ｂ／２）で、Ｘに対して２次の成分を有する正弦波状の信号が重畳している事が分かる。
【００６２】
また、（１５）式のθ’は変位量を表しているので、誤差がないときの理論値｛θ＝ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）｝から減算すると、位相変調信号の理想からずれた、すなわち、両チャンネルの出力にずれがあった時の内挿誤差を表すことになる、今、Ｘに対して０から２πにわたる１波長内の内挿誤差をΔＸ（Ｇ）とおくと、内挿誤差ΔＸ（Ｇ）は、
ΔＸ（Ｇ）＝ｔａｎ−１｛ＳｉｎＸ／（１＋ｂ）×ＣｏｓＸ｝−ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）
であり、ここで、
α’＝｛ＳｉｎＸ／（１＋ｂ）×ＣｏｓＸ｝、
β’＝（ＳｉｎＸ／ＣｏｓＸ）
とおけば、
ΔＸ（Ｇ）＝ｔａｎ−１（α’−β’）／（１＋α’×β’）
ゆえ、
となる。
【００６３】
さらに、ｂが１に対して十分小さいときは、ｔａｎ｛ΔＸ（Ｄ）｝＝ΔＸ（Ｄ）に、分母は１と近似できる。
【００６４】
したがって、出力レベルにずれが生じたときの誤差の近似式は次のように表すことができる。
【００６５】
ΔＸ（Ｇ）＝（−ｂ／２×Ｃｏｓ２Ｘ） （１７）
（１７）式より明らかなように、出力レベルのみにずれが生じた時の内挿誤差ΔＸ（Ｇ）は、その振幅とその極性（出力の大小関係）が、ｂの絶対値と極性（両チャンネルの出力の大小関係）に比例し、位相が一定で、波長λの１周期に対して２周期の成分を有する正弦波状に変化する信号であることが分かる。
【００６６】
以上より、位相変調信号が理想状態からずれたときには、位相変調信号のエンベロープに対し、ずれの要因に応じて固有の周期と位相を持つリップル成分が重畳し、かつ、ずれの要因に固有な周期と位相をもつ内挿誤差が発生することが分かる。
【００６７】
これらからも明らかなように、λｍアドレスＡｊの切替え部は第１のスケール１１の波長λｍの整数倍に対応した位置であるが、第２のスケール２１の波長λａに対しては、λｍアドレスＡｊごとに、波長λａの１／１６の整数倍ずつずれた位置に対応しているため、λｍアドレス切替え部において検出されるΔφには、第２のスケール２１の波長λａの内挿誤差が重畳するため位相差Δφの逆転現象が生じ、上記表１に示した関係をもとに、単純に検出されたΔφを区間位相量φＺ（＝２π／１６）に対する商を求めるだけでは、λｍアドレスＡｊの検出に誤動作を生じることになる。
【００６８】
図８は、第２のスケール２１のＣＨ１検出ヘッド及びＣＨ２検出ヘッドに正方向のＤＣのずれが生じた時、すなわち、（１２）式に示す内挿誤差を波長λａの１周期にわたってプロットしたものであり、次の表２は、内挿誤差が重畳するλｍアドレスＡｊとの対応関係を示したものである。
【００６９】
【表２】
【００７０】
次に、本発明において適用される実際のシステム、すなわち、内挿誤差が発生した場合でも正しくλｍアドレスＡｊを検出可能とする演算部１７の構成及び動作について詳細に説明する。
【００７１】
先ず、図９を参考にしながら、本発明におけるλｍアドレスＡｊの確定にかかる基本的な原理を説明する。
【００７２】
（１）λｍアドレスＡｊの切替え部、すなわち、λｍの両端部において検出される位相差Δφは、第２のスケール２１の波長λａの内挿誤差Ｉｅａに対応して位相量φｉｅａだけ変動する。したがって、実際にはλｍアドレスＡｊがｊとして検出されるべきものが、その前後、すなわち、ｊ−１又はｊ＋１として検出される可能性がある。
【００７３】
（２）しかしながら、上記誤検出される可能性を有する領域に対し、さらに第１のスケールにおける内挿誤差Ｉｅｍに対応する位相量φｉｅｍだけ内側の領域においては、内挿誤差の影響を受けず、λｍアドレスＡｊを一義的に決定できる領域がある。
【００７４】
（３）さらに、上記（１）においても、第１のスケールにおいて検出された位相φｍが、波長λｍ内のどの位置に属するかを、例えば、λｍの中央値λｍ／２に対して左側（ｘ≦λｍ／２）にあるか、又は右側（ｘ＞λｍ／２）に位置するかの判定条件を加え、該判定結果をもとに補正することにより、正しくλｍアドレス（Ａｊ）を判定できる。
【００７５】
すなわち、λｍアドレスＡｊの切替え部において、λｍアドレス（Ａｊ）の判定領域にヒステリシスを持たせ、該ヒステリシス領域内においては、第１のスケールλｍの位置による判定条件を付加することにより、内挿誤差の影響を受けず誤動作のないλｍアドレスＡｊの検出が実現できる。
【００７６】
次に、本発明におけるλｍアドレスＡｊの切替え部に付与すべきヒステリシス及びその他の判定条件の設定について、具体的な数値を適用し説明する。
【００７７】
上述のように、位相差Δφはパルス数ΔＤとして検出され、区間位相量φＺ（＝２π／１６）は区間パルス数ＮＤ（＝６４）に対応している。
【００７８】
第１のスケール及び第２のスケールの波長が略等しいので、システムにおいて想定される内挿誤差が略等しいとして、その振幅をＩｅとすれば、内挿誤差に対応する位相量φｉｅ及びパルス数Ｄｉｅは次のように表すことができる。
【００７９】
φｉｅ＝２π×（Ｉｅ／λｍ） （１７）
Ｄｉｅ＝Ｍ×φｉ／２π＝１，０２４×（Ｉｅ／λｍ） （１８）
すなわち、λｍアドレス（Ａｊ）の切替え部においては、パルス数ΔＤはＤｉｅずつ変動する可能性がある。
【００８０】
ここで、波長λに対する内挿誤差率Ｉｅ／λｍは通常１％程度であり、そのときのＤｉｅは、（１８）式から約１０パルスであり、λｍアドレスＡｊの切替え部においては、第２のスケールλａの内挿誤差により、区間パルス数ＮＤ（＝６４）に対して±１０パルスの変動が生ずると考えることができる。さらに、第１のスケール１１における内挿誤差の影響に伴うパルス数Ｄｉｅも１０パルスとすれば、この値を加えた区間パルス数ＮＤ（＝６４）に対して±２０パルス分内側の領域、すなわち、パルス数ΔＤが２０以上（＝０＋２０）から４４未満（＝６４−２０）の区間は、内挿誤差の影響を受けず一義的にλｍアドレスＡｊを決定できる領域（以下、無条件判別領域）である。
【００８１】
また、上記無条件判別領域の外側、すなわち、ΔＤが０以上２０未満の下側領域及びΔＤが４４以上６４未満の上端領域においては、第１のスケールにおいて検出される位相量φｍが、λｍの中間値、すなわち、Ｄｍが５１２パルス（１，０２４／２）位置を基準にして大小を判別する条件を付加し、該判定結果に応じて刈り決定されたλｍアドレスＡｊを補正すれば良い。
【００８２】
次に、図１０に示す処理フローに従い、本発明におけるλｍアドレス（Ａｊ）の判定手順を説明する。
【００８３】
先ず、最初のステップＳ１では、サンプリング時刻ｔｉにおいて、基準信号ＭＯＤＳが入力されると、ＣＰＵ７３が割り込み動作を開始し、上記第１のパルスカウンタ７１の計数値Ｄｍ（ｔｉ）及び第２のパルスカウンタ７２の計数値ΔＤ（ｔｉ）を取り込み、ＲＡＭ７４の所定のメモリ領域に格納する。
【００８４】
次のステップＳ２において、ＣＰＵ７３は、上記ΔＤを区間パルス数ＮＺ（＝６４）で除算し、商ｊをλｍアドレスの候補として、また、剰余Ｒｅｓをλｍアドレス確定用のデータとしてＲＡＭ７４の所定のメモリ領域に格納する。
【００８５】
次のステップＳ３において、ＣＰＵ７３は、剰余Ｒｅｓの値に応じて３つの領域に分別し、次の判定処理によりλｍアドレスＡｊを確定する。
【００８６】
すなわち、０≦Ｒｅｓ＜２０のときには（ステップＳ４１）、Ｄｍ（ｔｉ）が中央値５１２を超えているか否かについての判定を行う（ステップＳ５１）。
【００８７】
そして、このステップＳ５１における判定結果が”Ｙｅｓ”すなわちＤｍ（ｔｉ）≧５１２である場合は、上記ステップＳ２において算出された商ｊから１を減算し、この値をλｍアドレスＡｊとし（ステップＳ６１）、また、判定結果が”Ｎｏ”すなわちＤｍ（ｔｉ）＜５１２である場合には、上記ステップＳ２で検出されたＡｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【００８８】
また、２０≦Ｒｅｓ＜４４のときには（ステップＳ４２）、ステップＳ２で検出された商ｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【００８９】
さらに、４４≦Ｒｅｓ＜６４のときには（ステップＳ４３）、Ｄｍ（ｔｉ）が中央値５１２より小さいか否かについて判定を行う。
【００９０】
そして、このステップＳ５３における判定結果が”Ｙｅｓ”すなわちＤｍ（ｔｉ）＜５１２である場合には、上記ステップＳ２において算出された商ｊに１を加算し、この値をλｍアドレスＡｊとし（ステップＳ６３）、また、判定結果が”Ｎｏ”すなわちＤｍ（ｔｉ）≧５１２である場合は、上記ステップＳ２で検出されたＡｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【００９１】
次のステップＳ７では、上記の手順によってλｍアドレスＡｊを確定した後、ＣＰＵ７３はλｍアドレスＡｊに波長λｍを乗じたのち、上記Ｄｍ（ｔｉ）と加算し、時刻ｔｉにおける１６λｍ区間内における絶対位置Ｘ（ｔｉ）を生成する。
【００９２】
以下、サンプリング時刻ごとに同様の手順（Ｓ１〜Ｓ７）を繰り返し、１６λｍ区間内における絶対位置を求める。また、生成された絶対位置Ｘ（ｔｉ）は、例えば表示として利用する、又は測定データとして外部のシステムに出力するなど、必要に応じて利用できる。
【００９３】
次に、このアブソリュートエンコーダ１００における内挿誤差の監視及び補正ついて説明する。
【００９４】
このアブソリュートエンコーダ１００は、例えば、図１１に示すような構成のλａパルス生成部１６を備える。このλａパルス生成部１６は、上記第２の変位量検出部２３から位相変調信号ｅｐａが波形整形回路６１を介して供給されるＤ型フリップフロップ６２と、このＤ型フリップフロップ６２の出力が入力される同期微分回路６３とを備え、上記タイミング信号生成部１８から基準信号ＭＯＤＳがＤ型フリップフロップ６２に供給されるとともに、クロックパルスＭ×ｆが同期微分回路６３に供給されている。そして、このλａパルス生成部１６から出力されるλａパルスが、図７に示した演算部１７のＣＰＵ７３に入力されており、必要に応じてＣＰＵ７３に対する割り込み信号として機能する。また、上記演算部１７のＲＡＭ７４の一部は、不揮発メモリで構成されている。
【００９５】
一般に、第１のスケール１１及び第２のスケール２１の目盛り（波長）は光波干渉計を基準として形成（記録）するため極めて高精度である。また、上記１２式あるいは１７式からも明らかなように、Ｘの周期、すなわち、波長λａの移動ごとに発生するλａパルスのピッチは、たとえＤＣのずれや出力レベルのずれに拘わらず常に一定の値となる。
【００９６】
先ず、このアブソリュートエンコーダ１００における内挿誤差の補正方法について説明する。
【００９７】
図１に示す第１のλパルス生成部１６は、アブソリュート計測区間において、第２のスケール２１の波長λａの移動毎にλａパルスを生成し、アブソリュート計測区間における移動に伴って１７ヶのλａパルスを発生する。ここで、第２のスケール２１の波長λａの各アドレス毎に発生するλａパルスを特定するため、λａアドレスＡｋがｋからｋ＋１に変化するとき発生するλａパルスをλａ（ｋ）と表すことにすれば、λａパルスλａ（ｋ）の発生位置に対応する第１のスケール１１の波長λｍ内の位置は（１６−ｋ）×λｍ／１７となる。
【００９８】
次に、各スケール１１，２１の記録条件が一定であり、スケール素材が一定の品質を保っていれば、比較的狭い範囲、例えば、アブソリュート計測区間における各波長内の内挿誤差は類似性を有すると考えられる。
【００９９】
したがって、上記アブソリュート計測区間に亘る移動に際して正確なピッチで発生する１７ヶのλａパルスλａ（ｋ）は、第１のスケール１１の１波長内をλｍ／１７ピッチでサンプルしたことに相当する。
【０１００】
ここで、次の表３はλａパルスλａ（ｋ）によってサンプリングされる波長λｍ内の位置（１６−ｋ）×λｍ／１７と該位置に対応するパルス数の理論値Ｄｍｔ（ｋ）を示したものであり、実際には各々のスケールにおける内挿誤差によりずれを生ずる。
【０１０１】
【表３】
【０１０２】
したがって、実際に計測された値と、上記表３に示す理論値との差異を検出することにより、各スケール１１，２１における内挿誤差を測定したことになる。
【０１０３】
ところで、この実施の形態においては、第１のスケール１１の波長λｍ内を１７回サンプリングしており、上述のようにＤＣのずれや出力レベルのずれによって発生する内挿誤差の周期は、波長λに対して最大でも２周期成分しか含まない。したがって、サンプリング定理からも明らかなように、これらの要因に伴う内挿誤差を補正できる。
【０１０４】
このアブソリュートエンコーダ１００における内挿誤差の補正は、補正の基準となる内挿誤差を取得し、該取得された内挿誤差を基に計測し、且つ補正の基準となる内挿誤差を監視し必要に応じて補正の基準となる内挿誤差を更新することである。
１．内挿誤差の取得
ここで、計測の開始に先立って適用される「補正の基準となる内挿誤差」としては、例えば、生産工程あるいは出荷時に取得された内挿誤差、あるいは実際に使用に先立ってユーザサイドで取得された内挿誤差を選択することができる他、本発明の主旨を逸脱しない範囲で自由に選択することができる。
【０１０５】
ここでは、内挿誤差の取得にかかる基本的な手順について説明する。
【０１０６】
実際の手順においては、アブソリュート計測区間の全域に亘ってスケールと検出ヘッドとを相対的に移動させながら行う必要があるが、ここでは相対的な移動についての説明は省略することとする。また、説明を簡単にするため、処理の過程で発生するメモリへの一次的な格納等の本発明の本質に拘わらない処理についても省略することとする。
【０１０７】
また、内挿誤差の取得は、例えば「内挿誤差取得モード」を起動し、第１のλパルス生成部１６から出力されるλａパルスによってＣＰＵ７３に割り込みをかけ、該λａパルスに対応する波長λｍ内の位置を検出するように構成するのが好都合である。
【０１０８】
手順１１
「内挿誤差取得モード」が起動され、ｋ番目のλａアドレスに対応するλａパルスλａ（ｋ）が入力されると、ＣＰＵ７３は、パルスカウンタ７１の計数値を読み込み、上記λａパルスの発生位置に対応する第１のスケール１１の波長λｍ内の位置Ｄｍ（ｋ）を読み込む。
【０１０９】
手順１２
次に、ＣＰＵ７３は、パルスカウンタ７２の計数値を読み込み、上記λａパルスの発生位置に対応する第１の変位量検出部１３と第２の変位量検出部２３との位相差に対応するパルスカウンタ２の計数値ΔＤ（ｋ）を読み込むとともにλａアドレスＡｋを特定する。
【０１１０】
ここで、λａアドレスの特定は、λｍとλａとの関係を入れ換え、かつλａアドレスの１区間に対応するパルス数をＭ／１７（約６０）とし、さらに、上記Ｄｍ（ｋ）とΔＤ（ｋ）とを加算することによって、波長λａ内の絶対値Ｄａ（ｋ）を求めることにより、上述のλｍアドレスと同様の手順でλａアドレスを特定することができるが、該λａ（ｋ）パルスが入力されたときの波長λｍのＮ倍区間における絶対位置Ｘ（ｋ）を求め、該Ｘ（ｋ）をλａで除算する等の方法で実現できることはいうまでもない。
【０１１１】
手順１３
次に、変換式（１６−ｋ）×λｍ／７を用いて対応する波長λｍ内の位置を特定し、該位置における論理値Ｄｍｔ（ｋ）との差ΔＤｉｅ（＝Ｄｍｔ（ｋ）−ΔＤｋ））を計算した後、分解能（＝λｍ／Ｍ）を乗じて該位置における内挿誤差Ｉｅ（ｋ）を求め、該アドレスＡｋをインデックスとして、ＲＡＭ７４の不揮発性領域に設けられた所定の領域（以下、補正用内挿誤差テーブルＴｃｐ（ｋ））に格納する。
【０１１２】
手順１４
これらの作業を全てのλａ（ｋ）パルスに対して実行し、第１のスケール波長λｍに対しλｍ／１７ピッチ毎の内挿誤差データを得る。
【０１１３】
次の表４は、λａ（ｋ）パルスでサンプリングされる波長λｍ内の位置において、上記手順により取得されるλａ（ｋ）パルスに対応する論理位置Ｄｍｔ（ｋ）と内挿誤差Ｉｅ（ｋ）の関係を示したものである。また、図１２は計測された内挿誤差の一例を示したものである。ただし、理論値Ｄｍｔ（ｋ）は波長λｍ内の１／１７毎の理論値を分解能単位で丸めたパルス数である。
【０１１４】
【表４】
【０１１５】
２．内挿誤差の補正
次に、上記補正用内挿誤差テーブルＴｃｐ（ｋ）を用いて測定時における内挿誤差を補正する方法について説明する。
１）直線補間法による内挿誤差を補正
この発明における内挿誤差の第１の補正方法は、上記補正用内挿誤差テーブルＴｃｐ（ｋ）に格納された内挿誤差Ｉｅ（ｋ）を基に、各々のサンプリング周期Ｔ（＝１／ｆ）毎に計測される波長λｍ内の絶対位置の両側に位置する２点の内挿誤差を用いて直線補間によって内挿誤差を補正する方法であり、その概念を図１３に示す。この直線補間法による内挿誤差の補正処理の手順を図１４に示す。
【０１１６】
先ず、時刻ｔｉにおける第１のスケール波長λｍ内の位置に対応するパルスカウンタ１の計数値Ｄｍ（ｔｉ）を取り込み、所定のメモリ領域に格納する（ステップＳ１１）。
【０１１７】
同時に、第１の位相変調信号（ｅｐ１）と第２の位相変調信号（ｅｐ２）との位相差に対応するパルスカウンタ２の計数値ΔＤ（ｔｉ）を取り込み、λｍアドレスを特定したのち所定のメモリ領域に格納する（ステップＳ１２）。
【０１１８】
次に、特定されたλｍアドレスと上記Ｄｍ（ｔｉ）を重みを考慮して加算し、時刻ｔｉにおけるアブソリュート計測区間内の絶対位置Ｘａｂｎ（ｔｉ）を求める（ステップＳ１３）。
【０１１９】
次に、上記Ｄｍ（ｔｉ）を上記補正テーブルＴｃ（ｋ）の理論値Ｄｔｍ（ｋ）と比較し、Ｄｍｔ（ｋ）≦Ｄｍ（ｔｉ）＜Ｄｍｔ（ｋ−１）なる関係を満たすＤｍｔ（ｋ）及びＤｍｔ（ｋ‐１）を探す（ステップＳ１４）。
【０１２０】
次に、上記Ｄｍｔ（ｋ）とＤｍｔ（ｋ−１）に対応する内挿誤差Ｉｅ（ｋ）とＩｅ（ｋ−１）を上記メモリから読み出す（ステップＳ１５）。
【０１２１】
次に、次式に従って上記絶対位置における補正値Ｘｃｐ（ｔｉ）を求める（ステップＳ１６）。
【０１２２】
Ｘｃｐ（ｔｉ）＝−｛Ｉｅ（ｋ−１）−Ｉｅ（ｋ）｝×｛Ｄｍ（ｔｉ）−Ｄｍｔ（ｋ）｝／｛Ｄｍｔ（ｋ−１）−Ｄｍｔ（ｋ）｝
そして、上記の絶対位置Ｘａｂｓ（ｔｉ）から上記補正値Ｘｃｐ（ｔｉ）を加算し、時刻ｔｉにおける補正済みの絶対位置Ｘａｂｓ（ｔｉ）を求める（ステップＳ１７）。
【０１２３】
Ｘａｂｓ（ｔｉ）＝Ｘａｂｎ（ｔｉ）＋Ｘｃｐ（ｔｉ）
以下、同様の手順により、各サンプル時刻毎の絶対位置Ｘａｂｃ（ｔｉ）を求める。
【０１２４】
２）テーブル参照による方法
上記の直線補間法では、演算法によるため演算部１７のＣＰＵ７３の負担が重くなるまた、計測におけるリアルタイム性が犠牲になる。
【０１２５】
この発明における内挿誤差の第２の補正方法は、予め、上記検出されたλｍ／１７ピッチ毎の内挿誤差テーブルを基に、波長λｍ内の全域にわたる分解能単位の補正値を求め、該補正値を図１５に示すＲＡＭ７４の不揮発領域に補正テーブルとして格納し、サンプリング周期Ｔ（＝１／ｆ）毎に計測される波長λｍ内の絶対位置Ｄｍ（ｔｉ）をアドレスとして該補正テーブルを参照することにより、波長λｍ内の任意の位置における補正値Ｘｃｐ（ｔｉ）をダイレクトに求め、該補正値を用いて補正された絶対位置Ｘａｂｃ（ｔｉ）を求めるものである。
【０１２６】
この方法では、補正に先立って内挿誤差テーブル内のデータを用い、上記直線補間方法におけるステップＳ１３〜ステップＳ１６の手順に準じ、波長λ内の全域、すなわち、Ｄｍ（ｔｉ）の０〜１，０２３の全ての値に対してて内挿誤差の計算を行い、該内挿誤差を打ち消す値として補正値Ｘｃｐ（ｔｉ）を作製し、上記補正テーブルに保管する。
【０１２７】
以下、テーブル参照法による内挿誤差の補正処理の手順について図１６のフローチャートにしたがって説明する。
【０１２８】
先ず、時刻ｔｉにおける第１のスケール波長λｍ内の位置に対応するパルスカウンタ７１の計数値Ｄｍ（ｔｉ）を取り込み、所定のメモリ領域に格納する（ステップＳ２１）。
【０１２９】
同時に、第１の位相変調信号（ｅｐ１）と第２の位相変調信号（ｅｐ２）との位相差に対応するパルスカウンタ２の計数値ΔＤ（ｔｉ）を取り込み、λｍアドレスを特定したのち所定のメモリ領域に格納する（ステップＳ２２）。
【０１３０】
次に、特定されたλｍアドレスと上記Ｄｍ（ｔｉ）を重みを考慮して加算し、時刻ｔｉにおけるアブソリュート計測区間内の絶対位置Ｘａｂｎ（ｔｉ）を求める（ステップＳ２３）。
【０１３１】
そして、上記Ｄｍ（ｔｉ）をアドレスとして補正テーブルを参照し、波長内の位置、すなわちＤｍ（ｔｉ）における補正値Ｘｃｐ（ｔｉ）を取り出し、上記絶対値Ｘａｂｓ（ｔｉ）に上記補正値Ｘｃｐ（ｔｉ）を加え、補正済みの絶対位置Ｘａｂｃ（ｔｉ）を求める（ステップＳ２４）。
Ｘａｂｃ（ｔｉ）＝Ｘａｂｓ（ｔｉ）＋Ｘｃｐ（ｔｉ）
【０１３２】
３．内挿誤差の監視及び更新
以上、補正の基準となる内挿誤差の取得と該取得された内挿誤差を用いた補正手順について説明した。
【０１３３】
しかしながら、実施のシステムにおいては、取付け状態の変化や構成部品等の経時変化等により、初期状態において取得した内挿誤差のパターンにずれを生じ、結果として不適切な補正を行い、かえって精度を悪化させる等の不具合を生じることもあり得る。
【０１３４】
そこで、本発明においては、適切なタイミングで内挿誤差を監視し、必要に応じて内挿誤差の基準となる補正用内挿誤差テーブルＴｃｐ（ｋ）の内容を適切に更新するように構成されている。
【０１３５】
以下、内挿誤差の更新方法について説明する。
１）トリガ信号による内挿誤差の更新
この第１の方法では、トリガ信号、例えば電源投入時に発生する信号やキーボード等からの信号を図１に示す演算部１７に制御信号として与えることにより「内挿誤差検出モード」を起動し、補正の基準となる内挿誤差を取得して上記補正用内挿誤差テーブルＴｃｐ（ｋ）を更新する。
【０１３６】
ここで、内挿誤差の検出は、上述の「内挿誤差の取得」の手順に準じて行えばよい。
【０１３７】
上記第１の方法では、例えば、始業時等における一連の作業として内挿誤差の更新処理をシステムに組み込むことができ、常に最新の内挿誤差を取得できるため常に高精度を維持することができる。
【０１３８】
２）規格値を超えたことを判定しして内挿誤差を更新
上記第１の方法においては、補正の基準となる内挿誤差を常に最新の値に設定できる反面、スケールやＭＲセンサなどの経時的な安定度等を考慮すると過大に過ぎるばかりか、生産工程の稼働率を悪化させる可能性がある。
【０１３９】
第２の方法では、適切なタイミングでタイミングで内挿誤差を監視し、該監視結果に基づいて、内挿誤差を更新する。
（１）更新のための判定値
内挿誤差を監視し、該監視結果に基づいて内挿誤差の更新機能を起動するためには、上記検出された内挿誤差に対する判定値を設定する必要がある。この判定値として製品に共通な仕様である「内挿誤差の規格値Ｉｒ」を選択することもできるが、補正の一貫性を考慮すると、出荷時に取得された内挿誤差に対して製品として許容可能な範囲でのマージンを上乗せした値Ｉｅｃ（ｋ）をＲＡＭ７４内の所定の領域に設けた内挿誤差判定値テーブルＴｉｃ（ｋ）に格納し、波長λｍ内の所定の位置（λｍ／１７ピッチ）毎の判定値とするのが好都合である。
【０１４０】
（２）内挿誤差の監視
内挿誤差の監視タイミングは、例えば、電源投入時の信号あるいはキーボード等からの信号を演算部１７に制御信号として与えることにより「内挿誤差監視モード」を起動し、基準信号ＭＯＤＳによる通常の計測動作と同時並行的に実行するのが好都合であるが、本発明の主旨を逸脱しない範囲で自由に選択することができる。
【０１４１】
また、内挿誤差の監視においては、λａパルスλａ（ｋ）の到来毎に検出される内挿誤差が上記判定値を越えたことを検出した時点で直ちに警報信号を発生し、該警報信号に基づいて内挿誤差の更新を行うようにすることもできるが、例えばノイズ等による一時的な反応と混同する虞があり、過剰な警報信号となってシステムの生産性を損なう虞がある。
【０１４２】
そこで、（１２）式や（１７）に示したように内挿誤差が波長λに対して１周期若しくは２周期の成分を有することを利用し、ｋをインデックスとする内挿誤差監視テーブルＴｉ（ｋ）を設け、次のような手順３１〜３３で内挿誤差を監視し、規格値を越えたことを判定するようにすることもできる。
【０１４３】
手順３１
演算部１７にλａパルスλａ（ｋ）が入力されると、ＣＰＵ７３は割り込み動作を開始し、パルスカウンタ７１の計数値Ｄｍ（ｋ）及びパルスカウンタ７２の計数値ΔＤ（ｋ）を取り込む。
【０１４４】
手順３２
次に、ＣＰＵ７３は、これらを基にλａアドレスを特定し、該特定されたλａアドレスを基に波長λｍ内の位置を求める。
【０１４５】
手順３３
次に、該検出された波長λｍ内の位置Ｄｍ（ｋ）と、該位置における論理値Ｄｍｔ（ｋ）との差ΔＤｍ（ｋ）から分解能を考慮して当該位置における内挿誤差Ｉｅ（ｋ）を求めて、上記内挿誤差監視テーブルＴｉ（ｋ）の所定の位置に書き込むとともに、上記内挿誤差判定値テーブルＴｉｃ（ｋ）の所定の位置に格納された判定値Ｉｅｃ（ｋ）と比較し、該判定値を越えたことを検出したときは、上記内挿誤差監視テーブルＴｉ（ｋ）の所定の位置に対する内挿誤差エラーＥｒ（ｋ）の書き込みに先立ち、次のようなルールで判定処理を行う。
【０１４６】
ルール１：内挿誤差監視テーブルＴｉ（ｋ）内の、上記λａパルスλａ（ｋ）に対応する波長λｍ内の位置、すなわち、（１６−ｋ）×λｍ／１７における過去の内挿誤差エラーＥｒ（ｋ）の書き込みの有無をテストする。
（a）既に書き込まれているとき
ノイズの影響ではないと判定し、警報信号を出力する。
（ｂ）書き込まれていないとき
対応する位置に内挿誤差エラーＥｒ（ｋ）の書き込み、ルール２に進む。
ルール２：内挿誤差監視テーブルＴｉ（ｋ）に書き込まれている内挿誤差エラーＥｒ（ｋ）の個数を確認する。
（ａ）内挿誤差エラーＥｒ（ｋ）の書き込まれている場所が２個以上ある場合
内挿誤差が増大したもの判定し、警報信号を出力する。
（ｂ）内挿誤差エラーＥｒ（ｋ）の書き込まれている場所が１個だけの場合
判定作業を終了し、内挿誤差の監視作業に戻る。
【０１４７】
（３）内挿誤差の更新
上記の処理において警報信号が出力された時点で「内挿誤差更新モード」を起動し、上記「内挿誤差の取得」手順に準じて内挿誤差補正を取得し、該取得された内挿誤差をもって補正の基準となる補正用内挿誤差テーブルＴｃｐ（ｋ）を更新する。
【０１４８】
しかしながら、作業形態によっては計測作業の中断が不適切なこともあり、このような場合には、作業者が適切なタイミングでキーボード等から制御信号を与えることにより、「内挿誤差更新モード」を起動するようにした方が好都合である。
【０１４９】
なお、上述の実施の形態においては磁気式について説明したが、本発明は、磁気式に制約されることなく、例えば光学方式のごとくスケールとヘッドとの相対移動に対応した２チャンネルの直交する正弦波信号が出力されるようなシステムにおいても、該検出された２相の正弦波信号を、キャリア周波数ｆの信号で直交変調した後加算することにより、位相変調信号を取り出すようにすれば同様に適用できる。
【０１５０】
また、本発明においてはリニアエンコーダヘの適用について説明したが、繰り返し区間を円周長と一致させることにより回転量のアブソリュート検出にも適用可能である。
【０１５１】
【発明の効果】
以上のように、本発明によれば、トラック数が少ないため、システムの構造が簡単になり、小型・低コストで絶対位置検出システムを実現できる。
【０１５２】
また、位相変調信号を用いた位置検出システムのため、該位相変調信号のキャリア周波数ｆに対し、クロックパルスの周波数Ｍ×ｆを高く、すなわち、Ｍを大きくするだけで容易に高分解能を実現することができる。
【０１５３】
また、内挿誤差を自ら計測し、該計測された内挿誤差をもとに計測値を補正できるので、例えばスケール波長λｍを大きく設定したときに顕著となる内挿誤差の影響をなくせるのみならず、例えば、システムの電源投入時や定期的なタイミングでの外部からの指令等による内挿誤差の検出を行い、該検出された内挿誤差をもとに補正を行うこともできるため、取付け状態の変化や部品の劣化等の経時的な変化を伴う内挿誤差を含めて補正が可能であり、常に高精度な位置検出が可能となる。
【図面の簡単な説明】
【図１】本発明に係るアブソリュートエンコーダの構成を示すブロック図である。
【図２】上記アブソリュートエンコーダにおける第１の変位量検出部の構成を示すブロック図である。
【図３】上記アブソリュートエンコーダにおける第１の位相比較部の構成を示すブロック図である。
【図４】上記第１の位相比較部の動作タイミングを示す図である。
【図５】アブソリュート計測区間において第１の変位量検出回路で検出された位相量φｍと、第２の変位量検出回路で検出された位相量φａとの関係を示す図である。
【図６】第１の変位量検出部で検出された位相量φｍと、φａとφｍとの位相差Δφ（＝φａ−φｍ）との関係を示す図である。
【図７】演算部の構成例を示すブロック図である。
【図８】ＤＣ偏倚が乗じたときの第１のスケールの内挿誤差ΔＸの例を示す図である。
【図９】λｍアドレスＡｊの確定にかかる基本的な考え方を説明する図である。
【図１０】λｍアドレスＡｊの判定手順を示すフローチャートである。
【図１１】上記アブソリュートエンコーダに備えられるλパルス生成部の構成例を示すブロック図である。
【図１２】上記アブソリュートエンコーダにおいて計測された内挿誤差の一例を示す図である。
【図１３】直線補間法による内挿誤差の補正処理の概念図である。
【図１４】上記アブソリュートエンコーダにおける演算部により計測時に実行される直線補間法による内挿誤差の補正処理の手順を示すフローチャートである。
【図１５】上記アブソリュートエンコーダにおいてテーブルを参照して内挿誤差の補正処理を行う場合の演算部の要部構成例を示すブロック図である。
【図１６】上記演算部により計測時に実行されるテーブルを参照した内挿誤差の補正処理の手順を示すフローチャートである。
【符号の説明】
１１ 第１のスケール、１２Ａ，１２Ｂ ＭＲセンサ、１２ 第１の検出ヘッド、１３ 第１の変位量検出部、１４ 第１の位相比較部、１５ 第１のゲート回路、１７ 演算部、１８ タイミング信号生成部、２１ 第２のスケール、２２ 第２の検出ヘッド、２３ 第２の変位量検出部、２４ 第２の位相比較部、２５ 第２のゲート回路、３１，３２ 乗算器、３３ 加算増幅器、４１ 波形整形回路、４２，４３ 第１及び第２の同期微分回路、４４ ＪＫフリップフロップ、６１ 波形整形回路、６２ Ｄ型フリップフロップ、６３ 同期微分回路、７１，７２ パルスカウンタ、７３ ＣＰＵ、７４ ＲＡＭ、１００ アブソリュートエンコーダ
【発明の属する技術分野】
本発明は、産業機械分野における寸法測定、例えばモールドプレス金型の密着度や平行度の測定、ロール圧延機における圧延量の測定・制御、さらには生産・組立工場等における部品寸法の測定などに用いて好選なアブソリュートエンコーダに関する。
【０００２】
【従来の技術】
所定の波長λｍを有する第１のスケールと、該第１のスケールの信号を検出する第１の検出へッドとの相対変位に対応して位相が繰り返し変化する位相変調信号を出力する第１の検出手段と、上記第１のスケールとは異なる波長λａを有する第２のスケールと該第２のスケールの信号を検出する第２の検出ヘッドとの相対変位に対応して位相が繰り返し変化する位相変調信号を出力する第２の検出手段と、上記第１の検出手段と第２の検出手段から得られる信号の位相差を比較する位相比較回路とを有し、該位相比較回路より上記第１のスケール及び第２のスケールの波長よりも十分に長い波長の信号に相当して位相が変化する信号を得て、上記第１のスケール及び第２のスケールと、上記第１の検出ヘッド及び第２の検出ヘッドとの相対位置を検出する測尺装置が特公昭５０−２３６１８号公報に開示されている。
【０００３】
この測尺装置において第１の検出手段から得られる位相変調信号ｅｐｍ、第２の検出手段から得られる位相変調信号ｅｐａは、次式のように表すことができる。
【０００４】
ｅｐｍ＝Ｅｐ１×Ｓｉｎ（２πｆｔ＋２πＸ／λｍ）
ｅｐａ＝Ｅｐ２×Ｓｉｎ（２πｆｔ＋２πＸ／λａ）
さらに、波長λｍとλａとの関係を、例えばＮ×λｍ＝（Ｎ−１）×λａなる関係に選ぶと、これらの信号の位相θｍ（＝２πＸ／λｍ）及びθａ（＝２πＸ／λａ）の差Δθ（＝θｍ−θａ）は、次式に示すように波長λｍのＮ倍の周期で繰り返す信号となる。
【０００５】
Δθ＝２πＸ／（Ｎ×λｍ）
したがって、上記測尺装置では、上記の位相差Δθを所定の位相差、すなわち、２π／Ｎで除算することにより、Ｎ×λｍ区間内におけるλｍ単位の位置を検出ことが可能である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記測尺装置においては、各々のスケールから理想的な信号が得られない場合、例えば、位相変調信号が不完全な場合は、波長λ内に周期的な誤差を生じ、これらの誤差はλｍ単位の切替え位置にも重畳する。したがって、上記のごとく位相差Δθを２π／Ｎで除算したときに上記誤差のために、ズレを生じ、結果としてλｍ単位の誤差を発生することがある。
【０００７】
また、これらの誤差を避けるためには、上記２つのスケールから得られる位相差Δθを用いて直接Ｎλｍ内を検出する方法が考えられるが、本方法では位相差ΔθがＮλｍなる仮想的に長いスケール内で位相が２πになる、すなわち周期的に位相が変化する信号であるため、キャリア周波数ｆ内にキャリア周波数ｆのＭ倍のクロックパルスＭ×ｆを内挿して高分解能を得ようとした場合、分解能λｍ／（Ｍ×Ｎ）が、波長λｍやＮを拡大するほど高分解能を得るのが難しくなる。また、経時的変化により検出精度が悪化するなどの問題があった。
【０００８】
そこで、上述の如き従来の問題点に鑑み、本発明の目的は、アブソリュートエンコーダの内挿誤差を自ら計測した内挿誤差を基準として補正し、常に高精度な検出を実現することにある。
【０００９】
【課題を解決するための手段】
本発明では、異なる波長を持つ２つのスケールから出力される位相変調信号の位相差を用いて、上記波長のＮ倍の区間に亘ってアブソリュートに検出するように構成したエンコーダにおいて、相互の波長の差を利用して内挿誤差を検出し、該検出された内挿誤差量に基づいて補正を行う。
【００１０】
すなわち、本発明は、波長λｍの目盛りが形成された第１のスケールと、該第１のスケールの信号を検出する第１の検出ヘッドと、上記第１のスケールと第１の検出ヘッドの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第１の変位量検出手段と、上記第１のスケールと異なる波長λａの目盛りが形成された第２のスケールと、該第２のスケールの信号を検出する第２の検出ヘッドと、上記第２のスケールと第２の検出ヘッドとの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第２の変位量検出手段と、上記第１の変位量検出手段より得られる位相変調信号と、第２の変位量検出手段から得られる位相変調信号との位相差を検出する位相差検出手段と、該位相差検出手段からの出力を用いて、第１のスケール波長λｍのＮ倍波長で繰り返す周期的な信号を得て、上記第１のスケール波長のＮ倍区間をアブソリュートに検出するように構成したアブソリュートエンコーダにおいて、上記第１の変位量検出手段から得られるキャリア周波数ｆの位相変調信号を周波数ｆの基準信号と位相比較して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応したパルス幅変調信号を生成する第１の位相比較手段と、この第１の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿して第１のスケール波長λｍ内における第１の検出ヘッドの絶対位置に対応した分解能λｍ／Ｍのパルス列に変換する第１のゲート回路と、上記第１の変位量検出手段から出力される位相変調信号と第２の変位量検出手段から出力される位相変調信号の位相差に対応するパルス幅変調信号を生成する第２の位相比較手段と、この第２の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿し、上記位相差に対応したパルス列に変換する第２のゲート回路と、上記第２の変位量検出手段と上記基準信号とを比較して第２のスケールの波長λａに対応する変位量ごとのパルスを生成するパルス生成手段と、上記第２のゲート回路の出力を計数し、該計数値を波長λｍの１区間に対応するパルス数Ｍ／Ｎで除算し、求められた商によって第１のスケール波長λｍのアドレスを仮決定し、該剰余が、３つのゾーンに区分けされた区間パルス数Ｍ／Ｎ内のいずれに属するかを判別した後、λｍアドレスの切替部に対応するゾーン、すなわち、剰余が０若しくはＭ／Ｎの近傍のゾーンに属する時は、第１のスケール波長λｍ内の所定位置を基準として比較し、該比較結果に応じて上記仮決定したλｍアドレスを補正して第１のスケール波長λｍのＮ倍区間内におけるλｍアドレスを特定するとともに、該剰余が、中央部のゾーンに属する時は上記仮決定されたλｍアドレスを無条件でλｍアドレスとして特定するようになし、上記第１のゲート回路から出力されるパルス列を計数して第１のスケール波長λｍ内の絶対位置を得て、上記記特定されたλｍアドレスとを合成することにより第１のスケール波長λｍのＮ倍区間にわたって分解能λｍ／Ｍで検出するとともに、上記λａパルス生成回路から出力されるλａパルスの発生位置に対応する第１のスケール波長λｍ内の絶対位置を計測し、該計測位置の理論値との差からのずれ量を内挿誤差として検出し、該検出された内挿誤差を記憶手段に保存し、該検出された内挿誤差を用いて上記第１のゲート回路から得られる第１のスケール波長λｍ内の位置における内挿誤差の補正量を生成して、上記アブソリュート位置とを合成し、第１のスケール波長λｍ内における内挿誤差を補正する演算手段とを備えることを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１２】
以下に説明する本発明の実施の形態は、異なる波長を有する２つのトラックから出力される位相変調信号を用いて、該トラックの記録波長より長い範囲をアブソリュートに検出する測長システム、例えば、特公昭５０−２３６１８号公報に開示されている測尺装置を改良したものである。本発明が最も効果的に適用可能な磁気方式を例に図面を参照しながら詳細に説明する。また、磁気式においても検出ヘッドに過飽和コアを用いた方式や磁気抵抗効果素子（以下ＭＲセンサ）を用いた方式等があり、後者においては記録波長と再生波長が異なる場合があるが、ここでは、検出ヘッドとしてＭＲセンサを用いた場合について、再生波長を基準に説明することとする。
【００１３】
本発明においては、第１のスケールの波長λｍと第２のスケールの波長λａとの関係をＮ×λｍ＝（Ｎ±１）×λａと選び、第１のスケールから出力されるキャリア周波数ｆの位相変調信号に対し、該キャリア周波数ｆのＭ倍のクロックパルスを用いて内挿することにより、第１のスケール波長λｍのＮ倍の区間に亘って分解能λｍ／Ｍで計測可能であり、上記Ｎ及びＭは、本発明の主旨を逸脱しない範囲で任意に設定できる。
【００１４】
ここでは、説明を簡単にするため、上記λｍとＮ及びＭに具体的な数値を当てはめて説明することとし、波長λｍを１，０２４μｍ、内挿数Ｍを１，０２４（＝２１０）として、さらに、上記Ｎを１６として波長λｍとλａとの関係を１６×λｍ＝（１６＋１）×λａ＝１７×λａとすることにより、λｍの１波長を１，０２４分割して１μｍの分解能でアブソリュートに検出できるようにした具体的な構成例をもとに説明する。
【００１５】
図１は、本発明に係るアブソリュートエンコーダ１００の構成を示すブロック図である。
【００１６】
このアブソリュートエンコーダ１００は、図示しないスケール部材上に波長λｍ（＝１，０２４μｍ）の目盛りを記録することにより形成された第１のスケール１１と、この第１のスケール１１と対向し、波長λｍに対して９０゜位相差（λｍ／４）をもって配設された２チャンネルのＭＲセンサ１２Ａ，１２Ｂで構成された第１の検出ヘッド１２を備える。この第１の検出ヘッド１２は、上記第１のスケール１１との相対移動により、相対移動周期が２πｘ／λｍ（ただし、ｘは変位量）で、９０゜位相差を有する２系統の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）を出力する。
【００１７】
これら２相の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）は、例えば、図２に示すような構成の第１の変位量検出部１３に導かれる。
【００１８】
第１の変位量検出部１３は、上記第１の検出ヘッド１２を構成している２チャンネルのＭＲセンサ１２Ａ，１２Ｂにより得られた２相の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）をタイミング信号生成部１８により与えられる互いに９０°の位相差をもつキャリア周波数ｆの２相信号ＭＯＤＣ，ＭＯＤＳで平衡変調する乗算器３１，３２と、この乗算器３１，３２による平衡変調信号Ｓｉｎ（２πｘ／λｍ）×Ｃｏｓωｔ，Ｃｏｓ（２πｘ／λｍ）Ｓｉｎωｔを加算する加算増幅器３３を備える。
【００１９】
上記第１の変位量検出部１３は、上記乗算器３１，３２による平衡変調信号Ｓｉｎ（２πｘ／λｍ）×Ｃｏｓωｔ，Ｃｏｓ（２πｘ／λｍ）Ｓｉｎωｔを加算増幅器３３により信号レベルを合わせて加算することにより、次の（１）式に示すような位相変調信号ｅｐｍを出力する。
【００２０】
ｅｐｍ＝Ｅｐ１×Ｓｉｎ（ωｔ＋２πｘ／λｍ） （１）
ただし、ω＝２πｆ、ｘ＝相対変位量
この位相変調信号ｅｐｍは、例えば、図３に示すような構成の第１の位相比較部１４に導かれる。
【００２１】
第１の位相比較部１４は、タイミング信号生成部１８により与えられる周波数Ｍ×ｆのクロックパルスが供給されている第１及び第２の同期微分回路４２，４３並びにＪＫフリップフロップ４４を備え、第１の変位量検出部１３から位相変調信号ｅｐｍが波形整形回路４１を介して供給される上記第１の同期微分回路４２による微分出力が上記ＪＫフリップフロップ４４のＫ入力端子に供給され、また、基準信号ＭＯＤＳが供給される上記第２の同期微分回路４３による微分出力が上記ＪＫフリップフロップ４４のＪ入力端子に供給されることにより、時刻ｔｉにおける波長λｍ内の絶対位置に対応した位相量φｍ（ｔｉ）を有するパルス幅変調信号ＰＷＳｍを上記ＪＫフリップフロップ４４から出力する。
【００２２】
ここで、この第１の位相比較部１４の動作タイミングを図４に示してあるように、サンプリング周期Ｔ（＝１／ｆ）ごとに第１の変位量検出部１３から出力される位相変調信号ｅｐｍでセットされ、基準信号ＭＯＤＳでリセットされるパルス幅変調信号ＰＷＳｍの時刻ｔｉにおける波長λｍ内の絶対位置ｘ（ｔｉ）に対応した位相量φｍ（ｔｉ）は、次の（２）式のように表すことができる。
【００２３】
φｍ（ｔｉ）＝２π×ｘ（ｔｉ）／λｍ （２）
上記第１の位相比較部１４により得られたパルス幅変調信号ＰＷＳｍは、タイミング信号生成部１８により与えられるキャリア周波数ｆのＭ（＝１，０２４）倍のクロックパルスＭ×ｆとともに第１のゲート回路１５に入力される。
【００２４】
ここで、位相量φｍ（ｔｉ）を有するパルス幅変調信号ＰＷＳｍは、波長λｍ内の位置ｘに対応しパルス幅の変化する信号であり、最大位相量２π、すなわち、最大変位量λｍに達したときのパルス幅はサンプリング周期Ｔ（＝１／ｆ）に等しいので、第１のゲート回路１５では、Ｍ×ｆのクロック周波数を用いることにより位相量φｍ（ｔｉ）を１／Ｍの分解能、すなわち、変位ｘ（ｔｉ）を分解能１μｍ（＝λｍ／Ｍ＝１，０２４／１，０２４）のパルス列ＳＡＰｍとして検出可能であり、上記第１のゲート回路１５により変換されたパルス列ＳＡＰｍが演算部１７に入力される。
【００２５】
このアブソリュートエンコーダ１００は、図示しないスケール部材上に第１のスケール１１と平行して波長λａ（＝９６３．８μｍ）の目盛りを記録することにより形成された第２のスケール２１と、この第２のスケール２１と対向し、波長λａに対して９０゜位相差（λａ／４）をもって配設された２チャンネルのＭＲセンサで構成された第２の検出ヘッド２２を備える。この第２の検出ヘッド２２は、上記第１のスケール検出ヘッド１２と一体的に構成されており、上記第２のスケール２１との相対移動により、相対移動周期が２πｘ／λａで９０゜の位相差を有する２系統の正弦波信号２πｘ／λａ（ただし、ｘは変位量）で、９０゜位相差を有する２系統の正弦波信号Ｓｉｎ（２πｘ／λａ），Ｃｏｓ（２πｘ／λａ）を出力する。
【００２６】
上記第２の検出ヘッド２２により得られる２系統の正弦波信号Ｓｉｎ（２πｘ／λａ），Ｃｏｓ（２πｘ／λａ）は、上記第１の変位量検出部１３と同様な構成を有する第２の変位量検出部２３に導かれる。
【００２７】
第２の変位量検出部２３は、次の（３）式に示すように、変位量λａごとに位相が２πだけ変化する位相変調信号ｅｐａを出力する。
【００２８】
ｅｐａ＝Ｅｐ２×Ｓｉｎ（ωｔ＋２πｘ／λａ） （３）
ただし、ω＝２πｆ、ｘ＝波長λａ内の位置
この位相変調信号ｅｐａは、第１の位相比較部１４と同様の構成を有する第２の位相比較部２４において、第１の変位量検出部１３から出力される位相変調信号ｅｐｍと位相比較される。第２の位相比較部２４は、第２の変位量検出部２３から出力される位相変調信号ｅｐａと第１の変位量検出部１３から出力される位相変調信号ｅｐｍとの位相差に対応するパルス幅変調信号ＰＷＳ２を出力する。
【００２９】
上記（２）式からも明らかなように、位相変調信号の位相差φａ（ｔｉ）は次の（４）式のように表せる。
【００３０】
φａ（ｔｉ）＝２π×ｘ（ｔｉ）／λａ （４）
したがって、上記位相差Δφ（＝φａ（ｔｉ）−φｍ（ｔｉ）は、
Δφ＝φａ（ｔｉ）−φｍ（ｔｉ）
＝２π×ｘ（ｔｉ）（１／λａ−１／λｍ） （５）
ここで、第１のスケール１１の波長λｍと第２のスケール２１の波長λａとは、１６λｍ＝１７λａの関係に選択されているので、上記Δφ（ｔｉ）は、
Δφ＝２π×ｘ（ｔｉ）／１６λｍ
＝２π×ｘ（ｔｉ）／１７λａ （５）’
となり、第１のスケールの波長λｍの１６倍（Ｎ＝１６）の位置に達したときに一致する繰り返し信号である。
【００３１】
図５は、上記アブソリュート計測区間において第１の変位量検出部１３で検出された位相量φｍと、第２の変位量検出回路９で検出された位相量φａとの関係を示している。
【００３２】
そして、図６は、第１のスケールの波長λｍの１６倍区間内における任意の位置ｘに対する、第１の変位量検出部１３で検出された位相量φｍと、φａとφｍとの位相差Δφ（＝φａ−φｍ）との関係を示したものである。この図６に示されるように、位相量φｍはλｍの１周期ごとに２π、Δφはλｍの１周期ごとに２π／１６ずつなる信号である。
【００３３】
したがって、上記位相差Δφをλｍの１周期に対応する位相量（以下、区間位相量）２π／１６で除算し、その商としてｘが位置するアブソリュート計測区間内におけるλｍアドレスＡｊを検出することができる。
【００３４】
ここで、上記位相差Δφは、キャリア周波数ｆのＭ倍のクロックパルスＭ×ｆとともに第１のゲート回路１５と同様な構成を有する第２のゲート回路２５に導かれ、上記位相差Δφに対応したパルス列ＳＡＰａに変換される。
【００３５】
したがって、上記区間位相量２π／１６は、区間パルス数Ｍ／１６と等価であり、上記パルス列ＳＡＰａを区間パルス数Ｍ／１６で除算することにより、その商としてｘが位置するλｍ単位の絶対位置、すなわち、１６λｍ内のλｍアドレスＡｊを検出することができる。
【００３６】
また、次の表１は、１６λｍ＝１７λａの場合に、変位量ｘを０から１６λｍまで変化させたときのΔφとλｍアドレスＡｊとの関係、及び、Δφに対応するパルス数ΔＤとの関係を示したものである。
【００３７】
【表１】
演算部１７は、上記の関係を利用してλｍアドレスＡｊを特定するとともに、上記φｍをもとに生成された分解能１μｍのパルス列ＳＡＰｍとにより、１μｍの分解能で１６λｍ区間の絶対位置を生成する。例えば、図７に示すようにカウンタ機能（タイマー）を備えるマイクロコンピュータ（ＣＰＵ）７３を用いてソフトウエア処理で実現することができる。
【００３９】
ここで、演算部１７における主要な機能であるλｍアドレスＡｊの検出にかかる基本原理について説明する。
【００４０】
この演算部１７は、上記第１のゲート回路１５から出力される１μｍ分解能のパルス列ＳＡＰｍをカウントするパルスカウンタ７１と、第２のゲート回路２５から出力されるパルス列ＳＡＰａをカウントするパルスカウンタ７２を備え、該パルスカウンタ７１，７２の計測値をＣＰＵ７３に取り込むためのトリガ信号として、パルス幅変調信号ＰＷＳｍ，ＰＷＳａのセット入力となる基準信号ＭＯＤＳがタイミング信号生成部１８からＣＰＵ７３への割り込み端子に供給されている。
【００４１】
サンプリング時刻ｔｉにおいて、上記（２）式に示す位相量φｍ（ｔｉ）のリセットタイミングに対応した基準信号ＭＯＤＳが入力されると、ＣＰＵ７３が割り込み動作を開始し、パルスカウンタ７１で計測された第１のスケール１１の波長λｍ内の絶対位置に対応するデータＤｍ（ｔｉ）と、パルスカウンタ７２で計測された上記２つの位相変調信号の位相差Δφに対応したパルス列ＳＡＰｍの計測値ΔＤ（ｔｉ）がＣＰＵ７３に取り込まれ、ＲＡＭ７４内の所定のメモリ領域に格納される。
【００４２】
次に、ＣＰＵ７３は、上記位相差Δφに対応したこれらの計数値の差ΔＤをＲＡＭ７４内の所定の領域に格納するとともに、上記区間パルス数Ｍ／１６で除算し、その商としてλｍアドレスＡｊを特定し、該求められたＡｊをλｍ倍し、さらに、タイミングｔｉにおけるλｍ内の絶対値Ｄｍ（ｔｉ）とを加算し、１６λｍ区間全域に亘る分解能１μｍの絶対位置を生成する。
【００４３】
このようにして生成された絶対位置は、ＲＡＭ７４内の所定のメモリ領域内に格納するとともに、例えば、測定データとして外部に出力する。
【００４４】
ところで、上記の演算部１７の動作は理想的な状態で述べたものであり、実際のシステムにおいては検出された信号の不完全さ、例えば、各々の検出ヘッド１２，２２に重畳するＤＣ（以下、ＤＣのずれ）、さらには両チャンネルのヘッドから出力される平衡変調信号の９０°位相からのずれ、すなわち、出力の位相ずれ等に起因する検出誤差、すなわち、波長λｍ内を高分解能で検出する際に発生する内挿誤差を内包しており、これらの内挿誤差がλｍアドレスＡｊの切替え部に重畳するため、λｍアドレスのＡｊ判定に誤動作を起こすことがある。
【００４５】
ここで、上述のずれと内挿誤差との関係について数式を用いて説明する。
【００４６】
本発明の具体的な実施の形態として検出ヘッドとしてＭＲセンサを用いた場合について説明してきた。周知のごとく、ＭＲセンサにおいてはリソグラフィーを基本としてマスクを製作するため、両チャンネルのヘッドの間隔を波長λに対して正確に９０°（λ／４）に設定することができる。
【００４７】
したがって、上記に示す誤差要因のうち、「出力の位相ずれ」の影響は無視することができる。
【００４８】
以下、説明を簡単にするため、検出ヘッドに重畳するＤＣのずれと出力レベルのずれによって生ずる内挿誤差について説明する。
【００４９】
上述の（１）式及び（２）式に示した位相変調信号は、２チャンネルの検出ヘッドから理想的な信号が得られることを前提にした理論式である。
【００５０】
しかしながら、実際のシステムでは各の検出ヘッドに重畳するＤＣのずれや出力レベルのずれにより、（１）式や（２）式に示すような完全な位相変調信号とのずれを生じ、結果として内挿誤差を生ずる。
【００５１】
ＤＣのずれと出力レベルのずれが一般式として、波長λのスケールにおけるＣＨ１検出ヘッド及びＣＨ２検出ヘッドから得られる平衡変調信号を各々ｅ１，ｅ２とすると、平衡変調信号ｅ１，ｅ２は、
ｅ１＝｛Ａ＋（１＋ａ）×Ｓｉｎ（２πｘ／λ）｝×Ｃｏｓωｔ （６）
ｅ２＝｛Ｂ＋（１＋ｂ）×Ｃｏｓ（２πｘ／λ）｝×Ｓｉｎωｔ （７）
ただし、
ａ：ＣＨ１出力の基準値からのずれ、ｂ：ＣＨ２出力の基準値からのずれ
Ａ：ＣＨ１ヘッドへのＤＣの重畳、 Ｂ：ＣＨ２ヘッドへのＤＣの重畳
となり、式を簡単にするため、２πＸ／λ＝Ｘ、ωｔ＝Ｔとおけば、（６）式及び（７）式は
ｅ１＝｛Ａ＋（１＋ａ）×ＳｉｎＸ｝×ＣｏｓＴ （６）’
ｅ２＝｛Ｂ＋（１＋ｂ）×ＣｏｓＸ｝×ＳｉｎＴ （７）’
と表すことができる。
【００５２】
次に、単一の誤差要因による場合の内挿誤差パターンについて説明する。
【００５３】
ここでは、説明を簡単にするため、ＤＣのみにずれがあった場合と出力レベルのみにずれがあった場合に分けて説明する。
（１）ＤＣのみにずれがあった時（出力レベルのずれはない）
ＤＣのみにずれがあったときの位相変調信号をｅｐｍ（Ｄ）は、（６）’式及び（７）’式において、ａ＝ｂ＝０とおいて加算した信号であり、次のように表すことができる。
【００５４】
δ＝ｔａｎ−１（Ａ／Ｂ）
θ＝ｔａｎ−１｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝ （９）
ここで、（８）式の｛ ｝の中は、位相変調信号ｅｐｍ（Ｄ）のエンベロープを表しており、基準振幅１に対しＸの基準位置から位相がδだけ遅れた振幅が√（Ａ２＋Ｂ２）のリップルが重畳した、Ｘに対して一次の成分を有する正弦波状の信号であることが分かる。
【００５５】
また、（９）式のθは変位量を表しているので、誤差がないときの理論値｛θ＝ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）｝から減算すると、位相変調信号が理想からずれた、すなわち、ＤＣのずれがあった時の誤差を表すことになる。
【００５６】
今、Ｘに対して０から２πにわたる１波長内の内挿誤差をΔＸ（Ｄ）とおくと、内挿誤差をΔＸ（Ｄ）は、
ΔＸ（Ｄ）＝ｔａｎ−１｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝
−ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ） （１０）
であるから、ここで、
α＝｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝、
β＝ＳｉｎＸ／ＣｏｓＸ
とおけば
ｔａｎ−１α−ｔａｎ−１β＝ｔａｎ−１｛（α−β）／（１＋α×β）｝ゆえ、
ΔＸ（Ｄ）＝ｔａｎ−１｛（Ａ×ＣｏｓＸ−Ｂ×ＳｉｎＸ）／（１＋Ａ×ＳｉｎＸ＋Ｂ×ＣｏｓＸ）｝
となる。さらに、（Ａ×ＳｉｎＸ＋Ｂ×ＣｏｓＸ）が１より十分小さいことを考慮してΔＸ（Ｄ）の近似式を求めると、
ΔＸ（Ｄ）＝ｔａｎ−１（Ａ×ＣｏｓＸ−Ｂ×ＳｉｎＸ） （１１）
となる。
【００５７】
さらに、微小角ではｔａｎ｛ΔＸ（Ｄ）｝＝ΔＸ（Ｄ）と近似できる。
【００５８】
したがって、ＤＣのみにずれが生じたときの誤差の近似式は次のよう表すことができる。
【００５９】
γ＝ｔａｎ−１（Ａ／Ｂ） （１３）
（１２）式からも明らかなように、ＤＣのみがずれた時の内挿誤差は、振幅がずれの大きさに比例し、かつ振幅の最大（最小）となる位置が（以下、位相）がずれによって変化するＸの１周期、すなわち波長λに対して１周期の正弦波となることがわかる。
【００６０】
（２）出力レベルのみにずれがあったとき（ＤＣのずれはない）
出力レベルのみにずれがあったときの位相変調信号ｅｐｍ（Ｇ）は、（６）’式及び（７）’において、Ａ＝Ｂ＝０とおいて加算した信号であり、簡単のためａ＝０とおき、ｂをＣＨ１側出力に対する変化分とすれば、次のように表すことができる。
【００６１】
θ’＝ｔａｎ−１｛ＳｉｎＸ／（１＋ｂ）×ＣｏｓＸ｝ （１５）
ここで、（１４）式の｛ ｝の中は、位相変調信号ｅｐｍ（Ｇ）のエンベロープを表しており、基準振幅（１＋ｂ／２）に対し、ｂの符号、すなわち、ＣＨ１とＣＨ２の出力の大小関係によって、極性が異なる振幅が（ｂ／２）で、Ｘに対して２次の成分を有する正弦波状の信号が重畳している事が分かる。
【００６２】
また、（１５）式のθ’は変位量を表しているので、誤差がないときの理論値｛θ＝ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）｝から減算すると、位相変調信号の理想からずれた、すなわち、両チャンネルの出力にずれがあった時の内挿誤差を表すことになる、今、Ｘに対して０から２πにわたる１波長内の内挿誤差をΔＸ（Ｇ）とおくと、内挿誤差ΔＸ（Ｇ）は、
ΔＸ（Ｇ）＝ｔａｎ−１｛ＳｉｎＸ／（１＋ｂ）×ＣｏｓＸ｝−ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）
であり、ここで、
α’＝｛ＳｉｎＸ／（１＋ｂ）×ＣｏｓＸ｝、
β’＝（ＳｉｎＸ／ＣｏｓＸ）
とおけば、
ΔＸ（Ｇ）＝ｔａｎ−１（α’−β’）／（１＋α’×β’）
ゆえ、
【００６３】
さらに、ｂが１に対して十分小さいときは、ｔａｎ｛ΔＸ（Ｄ）｝＝ΔＸ（Ｄ）に、分母は１と近似できる。
【００６４】
したがって、出力レベルにずれが生じたときの誤差の近似式は次のように表すことができる。
【００６５】
ΔＸ（Ｇ）＝（−ｂ／２×Ｃｏｓ２Ｘ） （１７）
（１７）式より明らかなように、出力レベルのみにずれが生じた時の内挿誤差ΔＸ（Ｇ）は、その振幅とその極性（出力の大小関係）が、ｂの絶対値と極性（両チャンネルの出力の大小関係）に比例し、位相が一定で、波長λの１周期に対して２周期の成分を有する正弦波状に変化する信号であることが分かる。
【００６６】
以上より、位相変調信号が理想状態からずれたときには、位相変調信号のエンベロープに対し、ずれの要因に応じて固有の周期と位相を持つリップル成分が重畳し、かつ、ずれの要因に固有な周期と位相をもつ内挿誤差が発生することが分かる。
【００６７】
これらからも明らかなように、λｍアドレスＡｊの切替え部は第１のスケール１１の波長λｍの整数倍に対応した位置であるが、第２のスケール２１の波長λａに対しては、λｍアドレスＡｊごとに、波長λａの１／１６の整数倍ずつずれた位置に対応しているため、λｍアドレス切替え部において検出されるΔφには、第２のスケール２１の波長λａの内挿誤差が重畳するため位相差Δφの逆転現象が生じ、上記表１に示した関係をもとに、単純に検出されたΔφを区間位相量φＺ（＝２π／１６）に対する商を求めるだけでは、λｍアドレスＡｊの検出に誤動作を生じることになる。
【００６８】
図８は、第２のスケール２１のＣＨ１検出ヘッド及びＣＨ２検出ヘッドに正方向のＤＣのずれが生じた時、すなわち、（１２）式に示す内挿誤差を波長λａの１周期にわたってプロットしたものであり、次の表２は、内挿誤差が重畳するλｍアドレスＡｊとの対応関係を示したものである。
【００６９】
【表２】
次に、本発明において適用される実際のシステム、すなわち、内挿誤差が発生した場合でも正しくλｍアドレスＡｊを検出可能とする演算部１７の構成及び動作について詳細に説明する。
【００７１】
先ず、図９を参考にしながら、本発明におけるλｍアドレスＡｊの確定にかかる基本的な原理を説明する。
【００７２】
（１）λｍアドレスＡｊの切替え部、すなわち、λｍの両端部において検出される位相差Δφは、第２のスケール２１の波長λａの内挿誤差Ｉｅａに対応して位相量φｉｅａだけ変動する。したがって、実際にはλｍアドレスＡｊがｊとして検出されるべきものが、その前後、すなわち、ｊ−１又はｊ＋１として検出される可能性がある。
【００７３】
（２）しかしながら、上記誤検出される可能性を有する領域に対し、さらに第１のスケールにおける内挿誤差Ｉｅｍに対応する位相量φｉｅｍだけ内側の領域においては、内挿誤差の影響を受けず、λｍアドレスＡｊを一義的に決定できる領域がある。
【００７４】
（３）さらに、上記（１）においても、第１のスケールにおいて検出された位相φｍが、波長λｍ内のどの位置に属するかを、例えば、λｍの中央値λｍ／２に対して左側（ｘ≦λｍ／２）にあるか、又は右側（ｘ＞λｍ／２）に位置するかの判定条件を加え、該判定結果をもとに補正することにより、正しくλｍアドレス（Ａｊ）を判定できる。
【００７５】
すなわち、λｍアドレスＡｊの切替え部において、λｍアドレス（Ａｊ）の判定領域にヒステリシスを持たせ、該ヒステリシス領域内においては、第１のスケールλｍの位置による判定条件を付加することにより、内挿誤差の影響を受けず誤動作のないλｍアドレスＡｊの検出が実現できる。
【００７６】
次に、本発明におけるλｍアドレスＡｊの切替え部に付与すべきヒステリシス及びその他の判定条件の設定について、具体的な数値を適用し説明する。
【００７７】
上述のように、位相差Δφはパルス数ΔＤとして検出され、区間位相量φＺ（＝２π／１６）は区間パルス数ＮＤ（＝６４）に対応している。
【００７８】
第１のスケール及び第２のスケールの波長が略等しいので、システムにおいて想定される内挿誤差が略等しいとして、その振幅をＩｅとすれば、内挿誤差に対応する位相量φｉｅ及びパルス数Ｄｉｅは次のように表すことができる。
【００７９】
φｉｅ＝２π×（Ｉｅ／λｍ） （１７）
Ｄｉｅ＝Ｍ×φｉ／２π＝１，０２４×（Ｉｅ／λｍ） （１８）
すなわち、λｍアドレス（Ａｊ）の切替え部においては、パルス数ΔＤはＤｉｅずつ変動する可能性がある。
【００８０】
ここで、波長λに対する内挿誤差率Ｉｅ／λｍは通常１％程度であり、そのときのＤｉｅは、（１８）式から約１０パルスであり、λｍアドレスＡｊの切替え部においては、第２のスケールλａの内挿誤差により、区間パルス数ＮＤ（＝６４）に対して±１０パルスの変動が生ずると考えることができる。さらに、第１のスケール１１における内挿誤差の影響に伴うパルス数Ｄｉｅも１０パルスとすれば、この値を加えた区間パルス数ＮＤ（＝６４）に対して±２０パルス分内側の領域、すなわち、パルス数ΔＤが２０以上（＝０＋２０）から４４未満（＝６４−２０）の区間は、内挿誤差の影響を受けず一義的にλｍアドレスＡｊを決定できる領域（以下、無条件判別領域）である。
【００８１】
また、上記無条件判別領域の外側、すなわち、ΔＤが０以上２０未満の下側領域及びΔＤが４４以上６４未満の上端領域においては、第１のスケールにおいて検出される位相量φｍが、λｍの中間値、すなわち、Ｄｍが５１２パルス（１，０２４／２）位置を基準にして大小を判別する条件を付加し、該判定結果に応じて刈り決定されたλｍアドレスＡｊを補正すれば良い。
【００８２】
次に、図１０に示す処理フローに従い、本発明におけるλｍアドレス（Ａｊ）の判定手順を説明する。
【００８３】
先ず、最初のステップＳ１では、サンプリング時刻ｔｉにおいて、基準信号ＭＯＤＳが入力されると、ＣＰＵ７３が割り込み動作を開始し、上記第１のパルスカウンタ７１の計数値Ｄｍ（ｔｉ）及び第２のパルスカウンタ７２の計数値ΔＤ（ｔｉ）を取り込み、ＲＡＭ７４の所定のメモリ領域に格納する。
【００８４】
次のステップＳ２において、ＣＰＵ７３は、上記ΔＤを区間パルス数ＮＺ（＝６４）で除算し、商ｊをλｍアドレスの候補として、また、剰余Ｒｅｓをλｍアドレス確定用のデータとしてＲＡＭ７４の所定のメモリ領域に格納する。
【００８５】
次のステップＳ３において、ＣＰＵ７３は、剰余Ｒｅｓの値に応じて３つの領域に分別し、次の判定処理によりλｍアドレスＡｊを確定する。
【００８６】
すなわち、０≦Ｒｅｓ＜２０のときには（ステップＳ４１）、Ｄｍ（ｔｉ）が中央値５１２を超えているか否かについての判定を行う（ステップＳ５１）。
【００８７】
そして、このステップＳ５１における判定結果が”Ｙｅｓ”すなわちＤｍ（ｔｉ）≧５１２である場合は、上記ステップＳ２において算出された商ｊから１を減算し、この値をλｍアドレスＡｊとし（ステップＳ６１）、また、判定結果が”Ｎｏ”すなわちＤｍ（ｔｉ）＜５１２である場合には、上記ステップＳ２で検出されたＡｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【００８８】
また、２０≦Ｒｅｓ＜４４のときには（ステップＳ４２）、ステップＳ２で検出された商ｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【００８９】
さらに、４４≦Ｒｅｓ＜６４のときには（ステップＳ４３）、Ｄｍ（ｔｉ）が中央値５１２より小さいか否かについて判定を行う。
【００９０】
そして、このステップＳ５３における判定結果が”Ｙｅｓ”すなわちＤｍ（ｔｉ）＜５１２である場合には、上記ステップＳ２において算出された商ｊに１を加算し、この値をλｍアドレスＡｊとし（ステップＳ６３）、また、判定結果が”Ｎｏ”すなわちＤｍ（ｔｉ）≧５１２である場合は、上記ステップＳ２で検出されたＡｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【００９１】
次のステップＳ７では、上記の手順によってλｍアドレスＡｊを確定した後、ＣＰＵ７３はλｍアドレスＡｊに波長λｍを乗じたのち、上記Ｄｍ（ｔｉ）と加算し、時刻ｔｉにおける１６λｍ区間内における絶対位置Ｘ（ｔｉ）を生成する。
【００９２】
以下、サンプリング時刻ごとに同様の手順（Ｓ１〜Ｓ７）を繰り返し、１６λｍ区間内における絶対位置を求める。また、生成された絶対位置Ｘ（ｔｉ）は、例えば表示として利用する、又は測定データとして外部のシステムに出力するなど、必要に応じて利用できる。
【００９３】
次に、このアブソリュートエンコーダ１００における内挿誤差の監視及び補正ついて説明する。
【００９４】
このアブソリュートエンコーダ１００は、例えば、図１１に示すような構成のλａパルス生成部１６を備える。このλａパルス生成部１６は、上記第２の変位量検出部２３から位相変調信号ｅｐａが波形整形回路６１を介して供給されるＤ型フリップフロップ６２と、このＤ型フリップフロップ６２の出力が入力される同期微分回路６３とを備え、上記タイミング信号生成部１８から基準信号ＭＯＤＳがＤ型フリップフロップ６２に供給されるとともに、クロックパルスＭ×ｆが同期微分回路６３に供給されている。そして、このλａパルス生成部１６から出力されるλａパルスが、図７に示した演算部１７のＣＰＵ７３に入力されており、必要に応じてＣＰＵ７３に対する割り込み信号として機能する。また、上記演算部１７のＲＡＭ７４の一部は、不揮発メモリで構成されている。
【００９５】
一般に、第１のスケール１１及び第２のスケール２１の目盛り（波長）は光波干渉計を基準として形成（記録）するため極めて高精度である。また、上記１２式あるいは１７式からも明らかなように、Ｘの周期、すなわち、波長λａの移動ごとに発生するλａパルスのピッチは、たとえＤＣのずれや出力レベルのずれに拘わらず常に一定の値となる。
【００９６】
先ず、このアブソリュートエンコーダ１００における内挿誤差の補正方法について説明する。
【００９７】
図１に示す第１のλパルス生成部１６は、アブソリュート計測区間において、第２のスケール２１の波長λａの移動毎にλａパルスを生成し、アブソリュート計測区間における移動に伴って１７ヶのλａパルスを発生する。ここで、第２のスケール２１の波長λａの各アドレス毎に発生するλａパルスを特定するため、λａアドレスＡｋがｋからｋ＋１に変化するとき発生するλａパルスをλａ（ｋ）と表すことにすれば、λａパルスλａ（ｋ）の発生位置に対応する第１のスケール１１の波長λｍ内の位置は（１６−ｋ）×λｍ／１７となる。
【００９８】
次に、各スケール１１，２１の記録条件が一定であり、スケール素材が一定の品質を保っていれば、比較的狭い範囲、例えば、アブソリュート計測区間における各波長内の内挿誤差は類似性を有すると考えられる。
【００９９】
したがって、上記アブソリュート計測区間に亘る移動に際して正確なピッチで発生する１７ヶのλａパルスλａ（ｋ）は、第１のスケール１１の１波長内をλｍ／１７ピッチでサンプルしたことに相当する。
【０１００】
ここで、次の表３はλａパルスλａ（ｋ）によってサンプリングされる波長λｍ内の位置（１６−ｋ）×λｍ／１７と該位置に対応するパルス数の理論値Ｄｍｔ（ｋ）を示したものであり、実際には各々のスケールにおける内挿誤差によりずれを生ずる。
【０１０１】
【表３】
したがって、実際に計測された値と、上記表３に示す理論値との差異を検出することにより、各スケール１１，２１における内挿誤差を測定したことになる。
【０１０３】
ところで、この実施の形態においては、第１のスケール１１の波長λｍ内を１７回サンプリングしており、上述のようにＤＣのずれや出力レベルのずれによって発生する内挿誤差の周期は、波長λに対して最大でも２周期成分しか含まない。したがって、サンプリング定理からも明らかなように、これらの要因に伴う内挿誤差を補正できる。
【０１０４】
このアブソリュートエンコーダ１００における内挿誤差の補正は、補正の基準となる内挿誤差を取得し、該取得された内挿誤差を基に計測し、且つ補正の基準となる内挿誤差を監視し必要に応じて補正の基準となる内挿誤差を更新することである。
１．内挿誤差の取得
ここで、計測の開始に先立って適用される「補正の基準となる内挿誤差」としては、例えば、生産工程あるいは出荷時に取得された内挿誤差、あるいは実際に使用に先立ってユーザサイドで取得された内挿誤差を選択することができる他、本発明の主旨を逸脱しない範囲で自由に選択することができる。
【０１０５】
ここでは、内挿誤差の取得にかかる基本的な手順について説明する。
【０１０６】
実際の手順においては、アブソリュート計測区間の全域に亘ってスケールと検出ヘッドとを相対的に移動させながら行う必要があるが、ここでは相対的な移動についての説明は省略することとする。また、説明を簡単にするため、処理の過程で発生するメモリへの一次的な格納等の本発明の本質に拘わらない処理についても省略することとする。
【０１０７】
また、内挿誤差の取得は、例えば「内挿誤差取得モード」を起動し、第１のλパルス生成部１６から出力されるλａパルスによってＣＰＵ７３に割り込みをかけ、該λａパルスに対応する波長λｍ内の位置を検出するように構成するのが好都合である。
【０１０８】
手順１１
「内挿誤差取得モード」が起動され、ｋ番目のλａアドレスに対応するλａパルスλａ（ｋ）が入力されると、ＣＰＵ７３は、パルスカウンタ７１の計数値を読み込み、上記λａパルスの発生位置に対応する第１のスケール１１の波長λｍ内の位置Ｄｍ（ｋ）を読み込む。
【０１０９】
手順１２
次に、ＣＰＵ７３は、パルスカウンタ７２の計数値を読み込み、上記λａパルスの発生位置に対応する第１の変位量検出部１３と第２の変位量検出部２３との位相差に対応するパルスカウンタ２の計数値ΔＤ（ｋ）を読み込むとともにλａアドレスＡｋを特定する。
【０１１０】
ここで、λａアドレスの特定は、λｍとλａとの関係を入れ換え、かつλａアドレスの１区間に対応するパルス数をＭ／１７（約６０）とし、さらに、上記Ｄｍ（ｋ）とΔＤ（ｋ）とを加算することによって、波長λａ内の絶対値Ｄａ（ｋ）を求めることにより、上述のλｍアドレスと同様の手順でλａアドレスを特定することができるが、該λａ（ｋ）パルスが入力されたときの波長λｍのＮ倍区間における絶対位置Ｘ（ｋ）を求め、該Ｘ（ｋ）をλａで除算する等の方法で実現できることはいうまでもない。
【０１１１】
手順１３
次に、変換式（１６−ｋ）×λｍ／７を用いて対応する波長λｍ内の位置を特定し、該位置における論理値Ｄｍｔ（ｋ）との差ΔＤｉｅ（＝Ｄｍｔ（ｋ）−ΔＤｋ））を計算した後、分解能（＝λｍ／Ｍ）を乗じて該位置における内挿誤差Ｉｅ（ｋ）を求め、該アドレスＡｋをインデックスとして、ＲＡＭ７４の不揮発性領域に設けられた所定の領域（以下、補正用内挿誤差テーブルＴｃｐ（ｋ））に格納する。
【０１１２】
手順１４
これらの作業を全てのλａ（ｋ）パルスに対して実行し、第１のスケール波長λｍに対しλｍ／１７ピッチ毎の内挿誤差データを得る。
【０１１３】
次の表４は、λａ（ｋ）パルスでサンプリングされる波長λｍ内の位置において、上記手順により取得されるλａ（ｋ）パルスに対応する論理位置Ｄｍｔ（ｋ）と内挿誤差Ｉｅ（ｋ）の関係を示したものである。また、図１２は計測された内挿誤差の一例を示したものである。ただし、理論値Ｄｍｔ（ｋ）は波長λｍ内の１／１７毎の理論値を分解能単位で丸めたパルス数である。
【０１１４】
【表４】
２．内挿誤差の補正
次に、上記補正用内挿誤差テーブルＴｃｐ（ｋ）を用いて測定時における内挿誤差を補正する方法について説明する。
１）直線補間法による内挿誤差を補正
この発明における内挿誤差の第１の補正方法は、上記補正用内挿誤差テーブルＴｃｐ（ｋ）に格納された内挿誤差Ｉｅ（ｋ）を基に、各々のサンプリング周期Ｔ（＝１／ｆ）毎に計測される波長λｍ内の絶対位置の両側に位置する２点の内挿誤差を用いて直線補間によって内挿誤差を補正する方法であり、その概念を図１３に示す。この直線補間法による内挿誤差の補正処理の手順を図１４に示す。
【０１１６】
先ず、時刻ｔｉにおける第１のスケール波長λｍ内の位置に対応するパルスカウンタ１の計数値Ｄｍ（ｔｉ）を取り込み、所定のメモリ領域に格納する（ステップＳ１１）。
【０１１７】
同時に、第１の位相変調信号（ｅｐ１）と第２の位相変調信号（ｅｐ２）との位相差に対応するパルスカウンタ２の計数値ΔＤ（ｔｉ）を取り込み、λｍアドレスを特定したのち所定のメモリ領域に格納する（ステップＳ１２）。
【０１１８】
次に、特定されたλｍアドレスと上記Ｄｍ（ｔｉ）を重みを考慮して加算し、時刻ｔｉにおけるアブソリュート計測区間内の絶対位置Ｘａｂｎ（ｔｉ）を求める（ステップＳ１３）。
【０１１９】
次に、上記Ｄｍ（ｔｉ）を上記補正テーブルＴｃ（ｋ）の理論値Ｄｔｍ（ｋ）と比較し、Ｄｍｔ（ｋ）≦Ｄｍ（ｔｉ）＜Ｄｍｔ（ｋ−１）なる関係を満たすＤｍｔ（ｋ）及びＤｍｔ（ｋ‐１）を探す（ステップＳ１４）。
【０１２０】
次に、上記Ｄｍｔ（ｋ）とＤｍｔ（ｋ−１）に対応する内挿誤差Ｉｅ（ｋ）とＩｅ（ｋ−１）を上記メモリから読み出す（ステップＳ１５）。
【０１２１】
次に、次式に従って上記絶対位置における補正値Ｘｃｐ（ｔｉ）を求める（ステップＳ１６）。
【０１２２】
Ｘｃｐ（ｔｉ）＝−｛Ｉｅ（ｋ−１）−Ｉｅ（ｋ）｝×｛Ｄｍ（ｔｉ）−Ｄｍｔ（ｋ）｝／｛Ｄｍｔ（ｋ−１）−Ｄｍｔ（ｋ）｝
そして、上記の絶対位置Ｘａｂｓ（ｔｉ）から上記補正値Ｘｃｐ（ｔｉ）を加算し、時刻ｔｉにおける補正済みの絶対位置Ｘａｂｓ（ｔｉ）を求める（ステップＳ１７）。
【０１２３】
Ｘａｂｓ（ｔｉ）＝Ｘａｂｎ（ｔｉ）＋Ｘｃｐ（ｔｉ）
以下、同様の手順により、各サンプル時刻毎の絶対位置Ｘａｂｃ（ｔｉ）を求める。
【０１２４】
２）テーブル参照による方法
上記の直線補間法では、演算法によるため演算部１７のＣＰＵ７３の負担が重くなるまた、計測におけるリアルタイム性が犠牲になる。
【０１２５】
この発明における内挿誤差の第２の補正方法は、予め、上記検出されたλｍ／１７ピッチ毎の内挿誤差テーブルを基に、波長λｍ内の全域にわたる分解能単位の補正値を求め、該補正値を図１５に示すＲＡＭ７４の不揮発領域に補正テーブルとして格納し、サンプリング周期Ｔ（＝１／ｆ）毎に計測される波長λｍ内の絶対位置Ｄｍ（ｔｉ）をアドレスとして該補正テーブルを参照することにより、波長λｍ内の任意の位置における補正値Ｘｃｐ（ｔｉ）をダイレクトに求め、該補正値を用いて補正された絶対位置Ｘａｂｃ（ｔｉ）を求めるものである。
【０１２６】
この方法では、補正に先立って内挿誤差テーブル内のデータを用い、上記直線補間方法におけるステップＳ１３〜ステップＳ１６の手順に準じ、波長λ内の全域、すなわち、Ｄｍ（ｔｉ）の０〜１，０２３の全ての値に対してて内挿誤差の計算を行い、該内挿誤差を打ち消す値として補正値Ｘｃｐ（ｔｉ）を作製し、上記補正テーブルに保管する。
【０１２７】
以下、テーブル参照法による内挿誤差の補正処理の手順について図１６のフローチャートにしたがって説明する。
【０１２８】
先ず、時刻ｔｉにおける第１のスケール波長λｍ内の位置に対応するパルスカウンタ７１の計数値Ｄｍ（ｔｉ）を取り込み、所定のメモリ領域に格納する（ステップＳ２１）。
【０１２９】
同時に、第１の位相変調信号（ｅｐ１）と第２の位相変調信号（ｅｐ２）との位相差に対応するパルスカウンタ２の計数値ΔＤ（ｔｉ）を取り込み、λｍアドレスを特定したのち所定のメモリ領域に格納する（ステップＳ２２）。
【０１３０】
次に、特定されたλｍアドレスと上記Ｄｍ（ｔｉ）を重みを考慮して加算し、時刻ｔｉにおけるアブソリュート計測区間内の絶対位置Ｘａｂｎ（ｔｉ）を求める（ステップＳ２３）。
【０１３１】
そして、上記Ｄｍ（ｔｉ）をアドレスとして補正テーブルを参照し、波長内の位置、すなわちＤｍ（ｔｉ）における補正値Ｘｃｐ（ｔｉ）を取り出し、上記絶対値Ｘａｂｓ（ｔｉ）に上記補正値Ｘｃｐ（ｔｉ）を加え、補正済みの絶対位置Ｘａｂｃ（ｔｉ）を求める（ステップＳ２４）。
Ｘａｂｃ（ｔｉ）＝Ｘａｂｓ（ｔｉ）＋Ｘｃｐ（ｔｉ）
【０１３２】
３．内挿誤差の監視及び更新
以上、補正の基準となる内挿誤差の取得と該取得された内挿誤差を用いた補正手順について説明した。
【０１３３】
しかしながら、実施のシステムにおいては、取付け状態の変化や構成部品等の経時変化等により、初期状態において取得した内挿誤差のパターンにずれを生じ、結果として不適切な補正を行い、かえって精度を悪化させる等の不具合を生じることもあり得る。
【０１３４】
そこで、本発明においては、適切なタイミングで内挿誤差を監視し、必要に応じて内挿誤差の基準となる補正用内挿誤差テーブルＴｃｐ（ｋ）の内容を適切に更新するように構成されている。
【０１３５】
以下、内挿誤差の更新方法について説明する。
１）トリガ信号による内挿誤差の更新
この第１の方法では、トリガ信号、例えば電源投入時に発生する信号やキーボード等からの信号を図１に示す演算部１７に制御信号として与えることにより「内挿誤差検出モード」を起動し、補正の基準となる内挿誤差を取得して上記補正用内挿誤差テーブルＴｃｐ（ｋ）を更新する。
【０１３６】
ここで、内挿誤差の検出は、上述の「内挿誤差の取得」の手順に準じて行えばよい。
【０１３７】
上記第１の方法では、例えば、始業時等における一連の作業として内挿誤差の更新処理をシステムに組み込むことができ、常に最新の内挿誤差を取得できるため常に高精度を維持することができる。
【０１３８】
２）規格値を超えたことを判定しして内挿誤差を更新
上記第１の方法においては、補正の基準となる内挿誤差を常に最新の値に設定できる反面、スケールやＭＲセンサなどの経時的な安定度等を考慮すると過大に過ぎるばかりか、生産工程の稼働率を悪化させる可能性がある。
【０１３９】
第２の方法では、適切なタイミングでタイミングで内挿誤差を監視し、該監視結果に基づいて、内挿誤差を更新する。
（１）更新のための判定値
内挿誤差を監視し、該監視結果に基づいて内挿誤差の更新機能を起動するためには、上記検出された内挿誤差に対する判定値を設定する必要がある。この判定値として製品に共通な仕様である「内挿誤差の規格値Ｉｒ」を選択することもできるが、補正の一貫性を考慮すると、出荷時に取得された内挿誤差に対して製品として許容可能な範囲でのマージンを上乗せした値Ｉｅｃ（ｋ）をＲＡＭ７４内の所定の領域に設けた内挿誤差判定値テーブルＴｉｃ（ｋ）に格納し、波長λｍ内の所定の位置（λｍ／１７ピッチ）毎の判定値とするのが好都合である。
【０１４０】
（２）内挿誤差の監視
内挿誤差の監視タイミングは、例えば、電源投入時の信号あるいはキーボード等からの信号を演算部１７に制御信号として与えることにより「内挿誤差監視モード」を起動し、基準信号ＭＯＤＳによる通常の計測動作と同時並行的に実行するのが好都合であるが、本発明の主旨を逸脱しない範囲で自由に選択することができる。
【０１４１】
また、内挿誤差の監視においては、λａパルスλａ（ｋ）の到来毎に検出される内挿誤差が上記判定値を越えたことを検出した時点で直ちに警報信号を発生し、該警報信号に基づいて内挿誤差の更新を行うようにすることもできるが、例えばノイズ等による一時的な反応と混同する虞があり、過剰な警報信号となってシステムの生産性を損なう虞がある。
【０１４２】
そこで、（１２）式や（１７）に示したように内挿誤差が波長λに対して１周期若しくは２周期の成分を有することを利用し、ｋをインデックスとする内挿誤差監視テーブルＴｉ（ｋ）を設け、次のような手順３１〜３３で内挿誤差を監視し、規格値を越えたことを判定するようにすることもできる。
【０１４３】
手順３１
演算部１７にλａパルスλａ（ｋ）が入力されると、ＣＰＵ７３は割り込み動作を開始し、パルスカウンタ７１の計数値Ｄｍ（ｋ）及びパルスカウンタ７２の計数値ΔＤ（ｋ）を取り込む。
【０１４４】
手順３２
次に、ＣＰＵ７３は、これらを基にλａアドレスを特定し、該特定されたλａアドレスを基に波長λｍ内の位置を求める。
【０１４５】
手順３３
次に、該検出された波長λｍ内の位置Ｄｍ（ｋ）と、該位置における論理値Ｄｍｔ（ｋ）との差ΔＤｍ（ｋ）から分解能を考慮して当該位置における内挿誤差Ｉｅ（ｋ）を求めて、上記内挿誤差監視テーブルＴｉ（ｋ）の所定の位置に書き込むとともに、上記内挿誤差判定値テーブルＴｉｃ（ｋ）の所定の位置に格納された判定値Ｉｅｃ（ｋ）と比較し、該判定値を越えたことを検出したときは、上記内挿誤差監視テーブルＴｉ（ｋ）の所定の位置に対する内挿誤差エラーＥｒ（ｋ）の書き込みに先立ち、次のようなルールで判定処理を行う。
【０１４６】
ルール１：内挿誤差監視テーブルＴｉ（ｋ）内の、上記λａパルスλａ（ｋ）に対応する波長λｍ内の位置、すなわち、（１６−ｋ）×λｍ／１７における過去の内挿誤差エラーＥｒ（ｋ）の書き込みの有無をテストする。
（a）既に書き込まれているとき
ノイズの影響ではないと判定し、警報信号を出力する。
（ｂ）書き込まれていないとき
対応する位置に内挿誤差エラーＥｒ（ｋ）の書き込み、ルール２に進む。
ルール２：内挿誤差監視テーブルＴｉ（ｋ）に書き込まれている内挿誤差エラーＥｒ（ｋ）の個数を確認する。
（ａ）内挿誤差エラーＥｒ（ｋ）の書き込まれている場所が２個以上ある場合
内挿誤差が増大したもの判定し、警報信号を出力する。
（ｂ）内挿誤差エラーＥｒ（ｋ）の書き込まれている場所が１個だけの場合
判定作業を終了し、内挿誤差の監視作業に戻る。
【０１４７】
（３）内挿誤差の更新
上記の処理において警報信号が出力された時点で「内挿誤差更新モード」を起動し、上記「内挿誤差の取得」手順に準じて内挿誤差補正を取得し、該取得された内挿誤差をもって補正の基準となる補正用内挿誤差テーブルＴｃｐ（ｋ）を更新する。
【０１４８】
しかしながら、作業形態によっては計測作業の中断が不適切なこともあり、このような場合には、作業者が適切なタイミングでキーボード等から制御信号を与えることにより、「内挿誤差更新モード」を起動するようにした方が好都合である。
【０１４９】
なお、上述の実施の形態においては磁気式について説明したが、本発明は、磁気式に制約されることなく、例えば光学方式のごとくスケールとヘッドとの相対移動に対応した２チャンネルの直交する正弦波信号が出力されるようなシステムにおいても、該検出された２相の正弦波信号を、キャリア周波数ｆの信号で直交変調した後加算することにより、位相変調信号を取り出すようにすれば同様に適用できる。
【０１５０】
また、本発明においてはリニアエンコーダヘの適用について説明したが、繰り返し区間を円周長と一致させることにより回転量のアブソリュート検出にも適用可能である。
【０１５１】
【発明の効果】
以上のように、本発明によれば、トラック数が少ないため、システムの構造が簡単になり、小型・低コストで絶対位置検出システムを実現できる。
【０１５２】
また、位相変調信号を用いた位置検出システムのため、該位相変調信号のキャリア周波数ｆに対し、クロックパルスの周波数Ｍ×ｆを高く、すなわち、Ｍを大きくするだけで容易に高分解能を実現することができる。
【０１５３】
また、内挿誤差を自ら計測し、該計測された内挿誤差をもとに計測値を補正できるので、例えばスケール波長λｍを大きく設定したときに顕著となる内挿誤差の影響をなくせるのみならず、例えば、システムの電源投入時や定期的なタイミングでの外部からの指令等による内挿誤差の検出を行い、該検出された内挿誤差をもとに補正を行うこともできるため、取付け状態の変化や部品の劣化等の経時的な変化を伴う内挿誤差を含めて補正が可能であり、常に高精度な位置検出が可能となる。
【図面の簡単な説明】
【図１】本発明に係るアブソリュートエンコーダの構成を示すブロック図である。
【図２】上記アブソリュートエンコーダにおける第１の変位量検出部の構成を示すブロック図である。
【図３】上記アブソリュートエンコーダにおける第１の位相比較部の構成を示すブロック図である。
【図４】上記第１の位相比較部の動作タイミングを示す図である。
【図５】アブソリュート計測区間において第１の変位量検出回路で検出された位相量φｍと、第２の変位量検出回路で検出された位相量φａとの関係を示す図である。
【図６】第１の変位量検出部で検出された位相量φｍと、φａとφｍとの位相差Δφ（＝φａ−φｍ）との関係を示す図である。
【図７】演算部の構成例を示すブロック図である。
【図８】ＤＣ偏倚が乗じたときの第１のスケールの内挿誤差ΔＸの例を示す図である。
【図９】λｍアドレスＡｊの確定にかかる基本的な考え方を説明する図である。
【図１０】λｍアドレスＡｊの判定手順を示すフローチャートである。
【図１１】上記アブソリュートエンコーダに備えられるλパルス生成部の構成例を示すブロック図である。
【図１２】上記アブソリュートエンコーダにおいて計測された内挿誤差の一例を示す図である。
【図１３】直線補間法による内挿誤差の補正処理の概念図である。
【図１４】上記アブソリュートエンコーダにおける演算部により計測時に実行される直線補間法による内挿誤差の補正処理の手順を示すフローチャートである。
【図１５】上記アブソリュートエンコーダにおいてテーブルを参照して内挿誤差の補正処理を行う場合の演算部の要部構成例を示すブロック図である。
【図１６】上記演算部により計測時に実行されるテーブルを参照した内挿誤差の補正処理の手順を示すフローチャートである。
【符号の説明】
１１ 第１のスケール、１２Ａ，１２Ｂ ＭＲセンサ、１２ 第１の検出ヘッド、１３ 第１の変位量検出部、１４ 第１の位相比較部、１５ 第１のゲート回路、１７ 演算部、１８ タイミング信号生成部、２１ 第２のスケール、２２ 第２の検出ヘッド、２３ 第２の変位量検出部、２４ 第２の位相比較部、２５ 第２のゲート回路、３１，３２ 乗算器、３３ 加算増幅器、４１ 波形整形回路、４２，４３ 第１及び第２の同期微分回路、４４ ＪＫフリップフロップ、６１ 波形整形回路、６２ Ｄ型フリップフロップ、６３ 同期微分回路、７１，７２ パルスカウンタ、７３ ＣＰＵ、７４ ＲＡＭ、１００ アブソリュートエンコーダ
Claims (5)
- 波長λｍの目盛りが形成された第１のスケールと、該第１のスケールの信号を検出する第１の検出ヘッドと、上記第１のスケールと第１の検出ヘッドの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第１の変位量検出手段と、上記第１のスケールと異なる波長λａの目盛りが形成された第２のスケールと、該第２のスケールの信号を検出する第２の検出ヘッドと、上記第２のスケールと第２の検出ヘッドとの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第２の変位量検出手段と、上記第１の変位量検出手段より得られる位相変調信号と、第２の変位量検出手段から得られる位相変調信号との位相差を検出する位相差検出手段と、該位相差検出手段からの出力を用いて、第１のスケール波長λｍのＮ倍波長で繰り返す周期的な信号を得て、上記第１のスケール波長のＮ倍区間をアブソリュートに検出するように構成したアブソリュートエンコーダにおいて、
上記第１の変位量検出手段から得られるキャリア周波数ｆの位相変調信号を周波数ｆの基準信号と位相比較して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応したパルス幅変調信号を生成する第１の位相比較手段と、
この第１の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿して第１のスケール波長λｍ内における第１の検出ヘッドの絶対位置に対応した分解能λｍ／Ｍのパルス列に変換する第１のゲート回路と、
上記第１の変位量検出手段から出力される位相変調信号と第２の変位量検出手段から出力される位相変調信号の位相差に対応するパルス幅変調信号を生成する第２の位相比較手段と、
この第２の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿し、上記位相差に対応したパルス列に変換する第２のゲート回路と、
上記第２の変位量検出手段と上記基準信号とを比較して第２のスケールの波長λａに対応する変位量ごとのパルス（以下、λａパルス）を生成するパルス生成手段と、
上記第２のゲート回路の出力を計数し、該計数値を波長λｍの１区間に対応するパルス数Ｍ／Ｎ（以下、区間パルス数）で除算し、求められた商によって第１のスケール波長λｍのアドレス（以下、λｍアドレス）を仮決定し、該剰余が、３つのゾーンに区分けされた区間パルス数Ｍ／Ｎ内のいずれに属するかを判別した後、λｍアドレスの切替部に対応するゾーン、すなわち、剰余が０若しくはＭ／Ｎの近傍のゾーンに属する時は、第１のスケール波長λｍ内の所定位置を基準として比較し、該比較結果に応じて上記仮決定したλｍアドレスを補正して第１のスケール波長λｍのＮ倍区間内におけるλｍアドレスを特定するとともに、該剰余が、中央部のゾーンに属する時は上記仮決定されたλｍアドレスを無条件でλｍアドレスとして特定するようになし、上記第１のゲート回路から出力されるパルス列を計数して第１のスケール波長λｍ内の絶対位置を得て、上記記特定されたλｍアドレスとを合成することにより第１のスケール波長λｍのＮ倍区間にわたって分解能λｍ／Ｍで検出するとともに、上記λａパルス生成回路から出力されるλａパルスの発生位置に対応する第１のスケール波長λｍ内の絶対位置を計測し、該計測位置の理論値との差からのずれ量を内挿誤差として検出し、該検出された内挿誤差を記憶手段に保存し、該検出された内挿誤差を用いて上記第１のゲート回路から得られる第１のスケール波長λｍ内の位置における内挿誤差の補正量を生成して、上記アブソリュート位置とを合成し、第１のスケール波長λｍ内における内挿誤差を補正する演算手段と
を備えることを特徴とするアブソリュートエンコーダ。 - 上記演算手段は、アブソリュート検出区間内の移動に対応して上記λａパルス生成手段から出力されるλａパルスの発生位置に対応する第１のスケールの波長λｍ内の位置を検出し、該検出された値と該位置における理論値との差異を、第１のスケールにおける波長λｍ内の内挿誤差の代表値とみなして記憶手段の所定の記憶領域に格納するとともに、上記第１のゲート回路からの出力を１／ｆのサンプリング周期ごとに計測して得られる第１のスケール波長λｍ内の位置における内挿誤差の補正量を、上記記憶手段に格納された内挿誤差のうち、上記波長λｍ内の位置の前後に対応する２組の内挿誤差を用いて直線補間法によって生成する補正量生成手段を有することを特徴とする請求項１記載のアブソリュートエンコーダ。
- 上記演算手段は、アブソリュート検出区間内の移動に対応して上記λａパルス生成手段から出力されるλａパルスの発生位置に対応する第１のスケール波長λｍ内の位置を検出し、該検出された値と該位置における理論値との差異を、第１のスケールにおける波長λｍ内の内挿誤差の代表値とみなして記憶手段の所定の記憶領域に格納するとともに、該内挿誤差を用いて、あらかじめ第１のスケールの波長λｍの全域にわたる分解能λｍ／Ｍ単位の誤差補正テーブルを作成して上記記憶手段の所定の記憶領域に格納し、上記第１のゲート回路からの出力を１／ｆのサンプリング周期ごとに計測して得られる第１のスケール波長λｍ内の位置をアドレスとして上記補正テーブルを参照することにより、上記第１のスケールの波長λｍ内の位置における内挿誤差の補正する補正量生成手段を有することを特徴とする請求項１記載のアブソリュートエンコーダ。
- 上記演算手段は、システムヘの電源投入時若しくは外部信号により上記λａパルスによる内挿誤差の検出動作を起動して第１のスケールの波長λｍ内の全域に亘る内挿誤差データを取得し、該取得された内挿誤差データを記憶手段の所定の記憶領域に格納するとともに、該取得された内挿誤差データをもとに、第１のスケール波長λｍ内の位置における内挿誤差を補正することを特徴とする請求項１記載のアブソリュートエンコーダ。
- 上記演算手段は、システムに許容される内挿誤差を規格値としてあらかじめ記憶手段の所定の記憶領域に格納するとともに、上記第１のゲート回路からの出力を１／ｆのサンプリング周期ごとに計測して得られる第１のスケールの波長λｍ内の位置計測動作に続いて上記λａパルスの到来を検出し、該λａパルスに対応する第１のスケールの波長λｍ内の内挿誤差を検出し、該検出された内挿誤差を上記記憶手段に格納された規格値を超えたことを検出して警報信号を出力し、自立的若しくは外部からの信号によって上記λａパルスによる内挿誤差の検出動作を起動して第１のスケールの波長λｍ内の全域に亘る内挿誤差データを取得し、該取得された内挿誤差データを上記記憶手段の所定の記憶領域に格納するとともに、該取得された内挿誤差データをもとに、第１のスケールの波長λｍ内の位置における内挿誤差を補正することを特徴とするアブソリュートエンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279713A JP4748559B2 (ja) | 2001-09-14 | 2001-09-14 | アブソリュートエンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279713A JP4748559B2 (ja) | 2001-09-14 | 2001-09-14 | アブソリュートエンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003083768A JP2003083768A (ja) | 2003-03-19 |
| JP4748559B2 true JP4748559B2 (ja) | 2011-08-17 |
Family
ID=19103843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001279713A Expired - Fee Related JP4748559B2 (ja) | 2001-09-14 | 2001-09-14 | アブソリュートエンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4748559B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007055063A1 (ja) * | 2005-11-09 | 2009-04-30 | 株式会社安川電機 | エンコーダ信号処理装置 |
| JP5948023B2 (ja) | 2011-07-08 | 2016-07-06 | オークマ株式会社 | 異常検出機能を備えた絶対位置検出装置 |
| JP6071196B2 (ja) * | 2011-12-27 | 2017-02-01 | キヤノン株式会社 | エンコーダ |
| JP6438441B2 (ja) * | 2016-08-04 | 2018-12-12 | ファナック株式会社 | エンコーダの信号処理装置、エンコーダ、信号処理方法及びプログラム |
| US10989568B2 (en) | 2017-04-13 | 2021-04-27 | Sony Corporation | Position detection device and position detection method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023618B1 (ja) * | 1970-05-20 | 1975-08-08 | ||
| JPH07270106A (ja) * | 1994-03-29 | 1995-10-20 | Sony Magnescale Inc | 磁気スケール装置 |
| JP3367226B2 (ja) * | 1994-10-20 | 2003-01-14 | ソニー・プレシジョン・テクノロジー株式会社 | 変位量検出装置 |
| JPH11160100A (ja) * | 1997-11-25 | 1999-06-18 | Sony Precision Technology Inc | スケール装置 |
-
2001
- 2001-09-14 JP JP2001279713A patent/JP4748559B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003083768A (ja) | 2003-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6355827B2 (ja) | アブソリュートエンコーダ | |
| TWI468649B (zh) | 位置檢測器 | |
| JP2809545B2 (ja) | 光と容量を組合せた絶対位置検出装置、方法及びそのスケール | |
| JP5837201B2 (ja) | 位置を求める方法および装置 | |
| US20100011603A1 (en) | Measuring element comprising a track used as a material measure and corresponding measurement method carried out by means of such a measuring element | |
| JP3893033B2 (ja) | 位置検出装置 | |
| JP4748559B2 (ja) | アブソリュートエンコーダ | |
| US8271221B2 (en) | Phase detection device and position detection device | |
| US5414516A (en) | Position measuring apparatus | |
| KR20070110876A (ko) | 회전 운동 또는 회전 각의 검출시 틸팅각을 결정하고보상하는 방법 및 회로 장치 | |
| JP4748558B2 (ja) | アブソリュートエンコーダ | |
| JPH05231879A (ja) | 検出位置の補正方法 | |
| CN115950345A (zh) | 测量数据处理器、位置测量设备和计算机实现的方法 | |
| JPS61110006A (ja) | 位置検出方法 | |
| JP4748557B2 (ja) | アブソリュートエンコーダ | |
| JPH0353114A (ja) | 位置検出装置 | |
| JP2002250639A (ja) | 絶対位置検出エンコーダ | |
| JP2002318622A (ja) | 位置検出信号の補正方法及び位置決め装置 | |
| JP4189139B2 (ja) | リニアエンコーダ | |
| JP2003035566A (ja) | 補正機能付き絶対位置検出器 | |
| US7091884B2 (en) | Analog position encoder | |
| JP3184361B2 (ja) | 位置検出装置 | |
| JP2742828B2 (ja) | 原点回路 | |
| JP3173662B2 (ja) | 位置検出装置 | |
| JP2581804B2 (ja) | 移動量測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080902 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |