JP4735054B2 - 発光ダイオードの製造方法 - Google Patents
発光ダイオードの製造方法 Download PDFInfo
- Publication number
- JP4735054B2 JP4735054B2 JP2005157044A JP2005157044A JP4735054B2 JP 4735054 B2 JP4735054 B2 JP 4735054B2 JP 2005157044 A JP2005157044 A JP 2005157044A JP 2005157044 A JP2005157044 A JP 2005157044A JP 4735054 B2 JP4735054 B2 JP 4735054B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- compound semiconductor
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
Description
このGaN系LEDにおいては、p型半導体層にオーム接触させるp側電極の材料として従来よりNiが多く用いられてきたが、最近は、LEDの光取り出し効率の向上を図るために、Niよりも反射率の高いAgが用いられることが多くなっている。ところが、Agはイオンマイグレーションを起こしやすいため、p側電極の電気的耐久性に問題があった。
第1の導電型の第1の半導体層と、
上記第1の半導体層上の活性層と、
上記活性層上の第2の導電型の第2の半導体層と、
上記第1の半導体層と電気的に接続された第1の電極と、
上記第2の半導体層上の、所定形状の第1の金属膜とこの第1の金属膜を覆う第2の金属膜とを少なくとも有し、上記第2の半導体層と電気的に接続された第2の電極とを有する発光ダイオードの製造方法において、
上記第2の金属膜を無電解めっき法により形成するようにした
ことを特徴とするものである。
好適には、第2の金属膜を無電解めっき法により形成する前に、第2の電極を形成する部分以外の部分の第2の半導体層の表面を無電解めっき析出防止膜により覆っておく。この無電解めっき析出防止膜としては、樹脂層やSiO2 膜などのめっき析出性の低いものを用いる。あるいは、第2の金属膜を無電解めっき法により形成する前に、第1の金属膜上に、この第1の金属膜よりもめっき析出活性が高い第3の金属膜を、この第1の金属膜と同一形状に形成しておく。この第3の金属膜は、例えば、第2の金属膜と少なくとも主成分が同一、好適には同一の金属からなるものである。あるいは、第2の金属膜を無電解めっき法により形成する前に、第1の金属膜の表面の触媒活性化を行っておき、めっき析出活性を高めておく。以上のようにすることで、第2の金属膜を第1の金属膜の上面および側面(端面)にのみ選択的に形成することができる。上記の触媒活性化は、具体的には、例えば、第1の金属膜の表面に触媒となる金属を吸着させることにより行う。吸着させる金属としては、例えば、Pdを挙げることができる。
典型的な一つの例では、第1の金属膜の反射率は第2の金属膜の反射率よりも大きく選ばれるが、これに限定されるものではない。また、典型的な一つの例では、第2の金属膜のイオンマイグレーション耐性は第1の金属膜のイオンマイグレーション耐性よりも優れているが、これに限定されるものではない。
必要に応じて、第2の金属膜上に他の金属膜を一層または二層以上形成してもよい。
n型窒化物系III−V族化合物半導体層と、
上記n型窒化物系III−V族化合物半導体層上の窒化物系III−V族化合物半導体からなる活性層と、
上記活性層上のp型窒化物系III−V族化合物半導体層と、
上記n型窒化物系III−V族化合物半導体層と電気的に接続されたn側電極と、
上記p型窒化物系III−V族化合物半導体層上の、Ag膜とこのAg膜を覆うNi膜とを少なくとも含み、上記p型窒化物系III−V族化合物半導体層と電気的に接続されたp側電極とを有する発光ダイオードの製造方法において、
上記Ni膜を無電解めっき法により形成するようにした
ことを特徴とするものである。
第2の発明においては、その性質に反しない限り、第1の発明に関連して説明したことが同様に成立する。
第1の導電型の第1の半導体層と、
上記第1の半導体層上の活性層と、
上記活性層上の第2の導電型の第2の半導体層と、
上記第1の半導体層と電気的に接続された第1の電極と、
上記第2の半導体層上の、所定形状の金属膜を少なくとも含み、上記第2の半導体層と電気的に接続された第2の電極とを有する発光ダイオードの製造方法において、
上記金属膜を無電解めっき法により選択的に形成するようにした
ことを特徴とするものである。
必要に応じて、上記の金属膜上に他の金属膜を一層または二層以上形成してもよい。
第3の発明においては、その性質に反しない限り、第1の発明に関連して説明したことが同様に成立する。
n型窒化物系III−V族化合物半導体層と、
上記n型窒化物系III−V族化合物半導体層上の窒化物系III−V族化合物半導体からなる活性層と、
上記活性層上のp型窒化物系III−V族化合物半導体層と、
上記n型窒化物系III−V族化合物半導体層と電気的に接続されたn側電極と、
上記p型窒化物系III−V族化合物半導体層上の、所定形状のNi膜を少なくとも含み、上記p型窒化物系III−V族化合物半導体層と電気的に接続されたp側電極とを有する発光ダイオードの製造方法において、
上記Ni膜を無電解めっき法により選択的に形成するようにした
ことを特徴とするものである。
第4の発明においては、その性質に反しない限り、第1および第3の発明に関連して説明したことが同様に成立する。
また、第3および第4の発明においては、電極を形成する金属膜あるいはNi膜を無電解めっき法により選択的に形成するため、この金属膜あるいはNi膜をスパッタリング法により形成する場合と異なり、第2の半導体層あるいはp型窒化物系III−V族化合物半導体層の表面にプラズマ照射やスパッタリング原子の衝突による損傷が生じることがない。
図1および図2はこの発明の第1の実施形態によるGaN系発光ダイオードの製造方法を工程順に示す。
次に、p型AlGaN層14およびp型GaN層15のp型不純物を活性化するため、例えば、600〜700℃の温度で熱処理を行う。
次に、p型GaN層15上に一方向に延在する所定幅のレジストパターン(図示せず)をリソグラフィーにより形成した後、このレジストパターンをマスクとして例えば反応性イオンエッチング(RIE)法により少なくともn型GaN層12に達する深さまでエッチングすることにより、図1Bに示すように、一方向に延在する電極溝16を形成する。
硫酸ニッケル 20g/L
次亜リン酸ナトリウム(ホスフィン酸ナトリウム) 25g/L
プロピオン酸 3g/L
乳酸 25g/L
安定剤 少量
めっき浴のpH 4.0〜5.0
めっき浴の温度 90℃
このNi膜18のサイズはAg膜17のサイズより一回り大きくなる。このNi膜18の厚さは例えば0.2〜1μm程度である。これらのAg膜17およびNi膜18によりp側電極19が形成される。このp側電極19は例えば10μm程度の径である。
必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板11をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板11のスクライビングを行い、バーを形成し、さらにこのバーのスクライビングを行うことでチップ化する。得られたチップ状のGaN系発光ダイオードを図2Cに示す。
すなわち、Ag膜17を覆うNi膜18を無電解めっき法により形成するため、このNi膜18をAg膜17の上面および側面にのみ選択的に形成することができ、Ag膜17の外側の部分のp型GaN層15上には形成されないようにすることができる。このため、真空蒸着法により形成する場合と異なり、Ni膜18をAg膜17の部分にのみ形成するためのリソグラフィー工程が不要である。また、Ni膜18を形成する際にAg膜17に対するアライメントが不要であるため、電極サイズが小さくなっても、生産性が低下することがない。このため、p側電極19を低コストで形成することができる。
さらに、Ni膜18はイオンマイグレーション耐性が高いため、電気的耐久性が高いp側電極19を得ることができる。実際、得られたGaN系発光ダイオードのエージング特性の測定を行ったところ、明らかな改善が見られた。
以上のように、電気的特性および電気的耐久性が優れたp側電極19を低コストで形成することができるので、高性能で長寿命のGaN系発光ダイオードを低コストで得ることができる。
この第2の実施形態においては、図3Aに示すように、Ag膜17上に、これと同一形状にNi膜21を形成する。このNi膜21の厚さは例えば100nm程度である。この二層構造を形成するためには、例えば、全面にAg膜およびNi膜を順次形成し、これらのAg膜およびNi膜上にリソグラフィーにより所定形状のレジストパターンを形成した後、このレジストパターンをマスクとしてAg膜およびNi膜をRIE法などによりエッチングしたり、リソグラフィーにより所定形状のレジストパターンを形成し、全面にAg膜およびNi膜を順次形成した後、レジストパターンをその上のAg膜およびNi膜とともに除去したりすればよい。
この後、第1の実施形態と同様に工程を進めて発光ダイオードを製造する。
この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第3の実施形態においては、第1の実施形態と同様に工程を進めて、Ag膜17まで形成する。
次に、こうしてAg膜17まで形成されたサファイア基板11を塩化パラジウム水溶液などに浸漬することにより、図4Aに示すように、Ag膜17の表面にPdまたはPdイオンを吸着させてPd触媒層22を形成し、触媒活性化を行い、それによってNiめっき析出活性を高める。Pd触媒層22は、典型的にはPd微粒子からなる。この触媒活性化の条件の一例を挙げると次のとおりである(例えば、「現代電子材料」、馬場宣良他、1986年発行を参照)。
PdCl2 ・2H2 O 0.1〜1g/L
濃塩酸(conc. HCl) 0.1〜1ml/L
pH 3〜4
温度 室温〜50℃
時間 2〜5min
NaH2 PO2 ・H2 O 50〜100g/L
pH 6〜7
温度 40〜60℃
時間 3〜5min
この後、第1の実施形態と同様に工程を進めて発光ダイオードを製造する。
この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第4の実施形態においては、図5Aに示すように、第1の実施形態と同様に工程を進めて、電極溝16まで形成した後、全面に無電解めっき析出防止膜としてSiO2 膜23を形成する。次に、このSiO2 膜23上に電極形成領域に対応する部分が開口したレジストパターン24をリソグラフィーにより形成する。
次に、図5Bに示すように、このレジストパターン24をマスクとしてSiO2 膜23をエッチングする。こうして、p型GaN層15上の電極形成領域以外の部分がSiO2 膜23で被覆された状態となる。
次に、図5Cに示すように、真空蒸着法などにより全面にAg膜17を形成する。
次に、図6Aに示すように、レジストパターン24をその上のAg膜17とともに除去する。こうして、p型GaN層15上の電極形成領域にのみAg膜17が形成される。
次に、図6Cに示すように、SiO2 膜23をエッチング除去する。
この後、第1の実施形態と同様に工程を進めて発光ダイオードを製造する。
この第4の実施形態によれば、第1の実施形態と同様な利点を得ることができる。しかも、Ag膜17を形成するためのリフトオフに用いるレジストパターン24を無電解めっき析出防止膜としてのSiO2 膜23の形成にも用いているため、このSiO2 膜23を形成するためのリソグラフィー工程の追加は不要であり、生産性の低下や製造コストの増加を殆ど招かない。
この第5の実施形態においては、図7Aに示すように、第1の実施形態と同様に工程を進めて、電極溝16まで形成した後、p型GaN層15上の電極形成領域以外の部分を被覆するように、無電解めっき析出防止膜としてSiO2 膜23を形成する。
次に、図7Cに示すように、SiO2 膜23をエッチング除去する。
この後、第1の実施形態と同様に工程を進めて発光ダイオードを製造する。
この第5の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第6の実施形態においては、図8Aに示すように、第1の実施形態と同様に工程を進めて、電極溝16まで形成した後、p型GaN層15上の電極形成領域以外の部分を被覆するように、無電解めっき析出防止膜としてSiO2 膜23を形成する。
次に、SiO2 膜23により覆われていない部分のp型GaN層15上に第3の実施形態と同様にしてPd触媒層22を形成し、触媒活性化を行う。
次に、図8Cに示すように、SiO2 膜23をエッチング除去する。
この後、第1の実施形態と同様に工程を進めて発光ダイオードを製造する。
この第6の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
例えば、上述の第1〜第6の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
また、必要に応じて、第1〜第6の実施形態におけるNi膜18上に他の金属膜を一層または二層以上形成してもよい。具体的には、Ni膜18上に例えばPt膜を形成し、その上にAu膜を形成してもよい。さらに、電極溝16とp側電極19との形成順序を逆にしてもよい。
また、第4〜第6の実施形態において無電解めっき析出防止膜として形成したSiO2 膜23は無電解めっき終了後に必ずしもエッチング除去する必要はなく、最終的にそのまま残すようにしてもよい。この場合、このSiO2 膜23のうちの電極溝16の底部のn側電極形成領域の部分をエッチング除去し、この部分にn側電極20を形成する。
さらに、必要に応じて、上述の第1〜第6の実施形態のうちの二以上を組み合わせてもよい。
Claims (4)
- n型窒化物系III−V族化合物半導体層と、
上記n型窒化物系III−V族化合物半導体層上の窒化物系III−V族化合物半導体からなる活性層と、
上記活性層上のp型窒化物系III−V族化合物半導体層と、
上記n型窒化物系III−V族化合物半導体層と電気的に接続されたn側電極と、
上記p型窒化物系III−V族化合物半導体層上の、上記p型窒化物系III−V族化合物半導体層と電気的に接続されたp側電極とを有する発光ダイオードを製造する場合に、
上記p型窒化物系III−V族化合物半導体層上に、順次積層された所定形状のAg膜およびNi膜を形成した後、無電解めっき法により、これらのAg膜およびNi膜の上面および側面にNi膜を形成することにより上記p側電極を形成するようにした発光ダイオードの製造方法。 - 上記p型窒化物系III−V族化合物半導体層はp型AlGaN層およびその上のp型GaN層により構成され、上記p型GaN層上に上記p側電極を形成する請求項1記載の発光ダイオードの製造方法。
- 上記p型窒化物系III−V族化合物半導体層の全面にAg膜およびNi膜を順次形成し、これらのAg膜およびNi膜上にリソグラフィーにより所定形状のレジストパターンを形成した後、このレジストパターンをマスクとしてこれらのAg膜およびNi膜をエッチングすることにより上記所定形状のAg膜およびNi膜を形成する請求項1または2記載の発光ダイオードの製造方法。
- 上記p型窒化物系III−V族化合物半導体層上にリソグラフィーにより所定形状のレジストパターンを形成した後、全面にAg膜およびNi膜を順次形成した後、上記レジストパターンをその上のAg膜およびNi膜とともに除去することにより上記所定形状のAg膜およびNi膜を形成する請求項1または2記載の発光ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157044A JP4735054B2 (ja) | 2005-05-30 | 2005-05-30 | 発光ダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157044A JP4735054B2 (ja) | 2005-05-30 | 2005-05-30 | 発光ダイオードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332504A JP2006332504A (ja) | 2006-12-07 |
JP4735054B2 true JP4735054B2 (ja) | 2011-07-27 |
Family
ID=37553848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005157044A Expired - Fee Related JP4735054B2 (ja) | 2005-05-30 | 2005-05-30 | 発光ダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4735054B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4367531B2 (ja) | 2007-06-06 | 2009-11-18 | ソニー株式会社 | 発光素子における電極構造の形成方法、及び、積層構造体の形成方法 |
US20090250713A1 (en) * | 2008-04-04 | 2009-10-08 | Philips Lumileds Lighting Company, Llc | Reflective Contact for a Semiconductor Light Emitting Device |
KR100992657B1 (ko) | 2009-02-16 | 2010-11-05 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
CN105226160A (zh) * | 2015-09-01 | 2016-01-06 | 中国科学院半导体研究所 | 化学镀银制作氮化镓基发光二极管反射镜金属层的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08209359A (ja) * | 1995-02-07 | 1996-08-13 | Sumitomo Metal Ind Ltd | Icパッケージ |
JP2001168473A (ja) * | 1996-05-21 | 2001-06-22 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
JP2003243705A (ja) * | 2002-02-07 | 2003-08-29 | Lumileds Lighting Us Llc | 発光半導体の方法及び装置 |
JP2004103975A (ja) * | 2002-09-12 | 2004-04-02 | Citizen Watch Co Ltd | 光半導体素子の製造方法と光半導体素子およびその光半導体素子を実装した光半導体装置 |
JP2004153110A (ja) * | 2002-10-31 | 2004-05-27 | Nichia Chem Ind Ltd | 窒化物系光学素子及びその製造方法 |
JP2005072282A (ja) * | 2003-08-25 | 2005-03-17 | Kyocera Corp | 配線基板 |
-
2005
- 2005-05-30 JP JP2005157044A patent/JP4735054B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08209359A (ja) * | 1995-02-07 | 1996-08-13 | Sumitomo Metal Ind Ltd | Icパッケージ |
JP2001168473A (ja) * | 1996-05-21 | 2001-06-22 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
JP2003243705A (ja) * | 2002-02-07 | 2003-08-29 | Lumileds Lighting Us Llc | 発光半導体の方法及び装置 |
JP2004103975A (ja) * | 2002-09-12 | 2004-04-02 | Citizen Watch Co Ltd | 光半導体素子の製造方法と光半導体素子およびその光半導体素子を実装した光半導体装置 |
JP2004153110A (ja) * | 2002-10-31 | 2004-05-27 | Nichia Chem Ind Ltd | 窒化物系光学素子及びその製造方法 |
JP2005072282A (ja) * | 2003-08-25 | 2005-03-17 | Kyocera Corp | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2006332504A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2006921B1 (en) | Method for producing a GaN based light emitting diode | |
JP4137936B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP4986445B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
US7829881B2 (en) | Semiconductor light emitting device having roughness and method of fabricating the same | |
US8871547B2 (en) | Method for fabricating vertical light emitting diode (VLED) structure using a laser pulse to remove a carrier substrate | |
US7498611B2 (en) | Transparent electrode for semiconductor light-emitting device | |
JP5169012B2 (ja) | 半導体発光素子 | |
US8685764B2 (en) | Method to make low resistance contact | |
JP5103979B2 (ja) | III族窒化物系化合物半導体に対する電極形成方法及びp型III族窒化物系化合物半導体の製造方法 | |
US20160079467A1 (en) | Group iii nitride semiconductor light-emitting device and production method therefor | |
JP2009065196A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
WO2006011497A1 (ja) | 発光素子及びその製造方法 | |
JP2008244161A (ja) | Iii族窒化物系化合物半導体発光素子の電極形成方法 | |
JP4735054B2 (ja) | 発光ダイオードの製造方法 | |
JP2007149966A (ja) | 発光素子 | |
JP2010267694A (ja) | 半導体発光素子およびその製造方法ならびに半導体素子およびその製造方法 | |
JP5876189B2 (ja) | 金属粒子層の形成方法、及び、発光素子の製造方法 | |
KR20080079844A (ko) | 수직형 발광 다이오드 및 그 제조방법 | |
WO2005088740A1 (en) | Gallium nitride-based compound semiconductor light-emitting device | |
JP2006024913A (ja) | 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子 | |
US8735927B2 (en) | Group III nitride semiconductor light-emitting device | |
JP4341623B2 (ja) | 発光素子及びその製造方法 | |
JP2006013463A (ja) | Iii族窒化物半導体発光素子 | |
JP5143977B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
JP2010206230A (ja) | GaN系半導体発光素子の製造方法およびランプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |