JP4732009B2 - プリント配線板 - Google Patents

Description

本発明は、絶縁基板の上に導体層を形成してなるプリント配線板に関する。

プリント配線板は、生産性の向上、量産品質の確保、信頼性の向上等を目的として、テレビ等の量産機器からロケット等の高い信頼性を要求される機器まで、あらゆる電子機器に使用されている。近年、電子機器の小型化が進み、それに伴いプリント配線板の高精度化及び高密度化が要求されている。

この種のプリント配線板としては、例えば、パッケージ基板に、上下面を電気的に接続するためのＮＣ穴を、配線によりＩＣとの電気的接続に使われるボンディングパターンに接続して、ボンディングパターンを開口するとともにＮＣ穴を被覆しているソルダレジストを形成してなる構成のものが開示されている（特許文献１参照）。
特開２００２−２３２１０３号公報

しかしながら、従来の技術においては、基板上に形成される外部電極（端子部）とソルダレジストとの高さに差があり、その結果、両者の境界部分に応力が集中しやすいというという問題がある。
これについて、図８を用いて説明する。図８は従来におけるプリント配線板の断面図である。同図には、絶縁基板２の一方の面に銅箔よりなる導体層２２を形成して、この導体層２２の上にソルダレジスト２４や金メッキ２３を形成してなる従来のプリント配線板２０を示している。同図に示すように、プリント配線板２０の高さは、ソルダレジスト２４や金メッキ２３に要求される必要厚さの関係上、ソルダレジスト２４を形成した領域の方が金メッキ２３を形成した領域よりも高くなってしまう。その結果、それぞれの領域の境界面に生じる段差部２１に応力が集中しやすくなってしまい、この段差部２１での劣化が絶縁基板２０に発生しやすくなるため、絶縁基板２に搭載される部品（ＩＣチップやコンデンサ等）に悪影響を及ぼす虞がある。特に、ＩＣチップ１１が絶縁基板２の裏面に搭載される場合には、ＩＣチップ１１を絶縁基板２に装着する際に、ＩＣチップ１１に応力がかかり破損することがあり問題となっている。

これに対して、金メッキ２３の厚さを増大させることにより、ソルダレジスト２４との高さバラツキを抑制する手法が考えられるが、金メッキの厚さ制御が困難であり、メッキの形成に必要な時間が大幅に増大してしまうため、現実的ではない。
このように、絶縁基板の小型化、薄板化という要望を満たしつつ、絶縁基板に搭載される部品の破損を防止する技術が要望されている。

従って、本発明は、上記事情に鑑みてなされたものであり、その目的は、小型化、薄板化の要請を満たしつつ、絶縁基板に搭載されるＩＣチップの破損を防止することができるプリント配線板を提供することにある。

上記課題を解決するために、本発明の請求項１に係るプリント配線板は、絶縁基板と、該絶縁基板の一方の面に形成された導体層と、該導体層の上における一部の領域に形成された端子層と、該導体層の上における他の領域に、前記端子層より厚い厚みで形成されたレジスト層とを備えてなり、前記絶縁基板の、前記導体層が形成された面に対し反対側の面における、前記端子層が形成された領域と前記レジスト層が形成された領域との境界面に対応する位置に、ＩＣチップが搭載されて使用されるプリント配線板であって、前記導体層は、前記レジスト層の高さを前記端子層の高さに近づけるかもしくは一致させるように、前記レジスト層が形成される領域を、前記端子層が形成される領域に対して薄肉に形成してなることを特徴とする。

請求項１に係る発明によれば、基本的には、ＩＣチップが搭載されて使用されるプリント配線板について、レジスト層の高さを端子層の高さに近づけるかもしくは一致させるように、導体層における薄肉に形成した部位の上に、端子層に対し相対的に厚い前記レジスト層を形成し、前記導体層における厚肉に形成した部位の上に前記端子層を形成して、レジスト層の高さを前記端子層の高さに近づけるかもしくは一致させるようにしているため、前記レジスト層および前記導体層のそれぞれについて信頼性を確保できる必要厚さを維持しつつ、前記レジスト層表面の高さを、端子層表面の高さに近づけ（場合によっては一致させ）て、それぞれの部位の境界面における段差を低減する（場合によっては無くす）ことができるので、前記境界面に応力が集中することを抑制することができ、小型化、薄板化した絶縁基板に搭載されるＩＣチップの破損を防止することができる。

本発明の請求項２に係るプリント配線板は、請求項１に記載のものであって、前記レジスト層の表面と前記端子層の表面とが、略面一となるように構成されたことを特徴とする。
この請求項２の発明によれば、レジスト層の表面と端子層の表面とが、略面一となるため、それぞれの部位の境界面における段差を無くして、その境界面に応力が集中することを、より確実に抑制することができる。

本発明の請求項３に係るプリント配線板は、請求項１または請求項２に記載のものであ
って、前記導体層は、前記薄肉の領域が、ハーフエッチング処理により形成されていることを特徴とする。
この請求項３の発明によれば、前記レジスト層が形成される領域の厚さを、ハーフエッチング処理により精度良く調整することができ、製造歩留まりを向上することができる。

本発明の請求項１に係る発明によれば、小型化、薄板化の要請を満たしつつ、絶縁基板に搭載されるＩＣチップの破損を防止することができる。
本発明の請求項２に係る発明によれば、絶縁基板に搭載されるＩＣチップの破損を、より確実に防止することができる。
本発明の請求項３に係る発明によれば、前記レジスト層が形成される領域の厚さを精度良く調整することができ、製造歩留まりを向上することができる。

以下、本発明を実施するための最良の形態について、図１〜図７を参照して説明する。
まず、プリント配線板の一実施例について、図７を参照しながら説明する。
このプリント配線板１において、絶縁基板２の表面には、銅箔の厚肉部６と、銅箔の薄部５とが形成されている。銅箔のそれぞれの部位５、６の表面およびスルーホール７の内壁面には、銅メッキ８が形成されている。厚肉部５、薄肉部６および銅メッキ８により導体層が構成されている。

この導体層のうち、高さ方向に一段高く形成されている部位には、外部機器と電気的に接続される端子層を構成する金メッキ１０が形成されている。一方、前記導体層のうち、高さ方向に一段低く形成されている部位（薄肉部５に対応する部位）およびスルーホール７の内周部には、ソルダレジスト９が形成されている。ここで、ソルダレジスト９は、端子層を構成する金メッキ１０よりも大きい厚みを有しているが、導体層の薄肉部５に対応する部位に形成されるため、結果として、絶縁基板２上におけるソルダレジスト９表面と、端子層である金メッキ１０表面とは、略面一となるように形成されることとなる。

このように、導体層における薄肉に形成した部位５、８の上にソルダレジスト９が形成され、前記導体層における厚肉に形成した部位６、８の上に端子層として金メッキ１０が形成される。ゆえに、ソルダレジスト９および端子層（金メッキ１０）のそれぞれについて信頼性を確保できる必要厚さを維持しつつ、絶縁基板２上におけるソルダレジスト９が形成される領域の高さを、端子層（金メッキ１０）が形成される領域の高さに略一致させることができる。これにより、ソルダレジスト９が形成される領域（ソルダレジスト形成領域）と、金メッキ１０が形成される領域（端子層形成領域）との、それぞれの部位の境界面における段差をほぼ無くすことができる。従って、絶縁基板２上の境界面に応力が集中することを抑制することができるので、小型化、薄板化した絶縁基板２の裏面、特に端子層（金メッキ１０）が形成された領域と前記レジスト層が形成された領域との境界面に対応する位置にＩＣチップ１１を搭載する際におけるＩＣチップ１１の応力破損を防止出来る。

次に、このプリント配線板１の製造方法の一実施例について、図１〜図７を参照しながら説明する。
まず、絶縁基板２の表面に導体パターンを形成するための銅箔３が貼着されてなる銅張り積層板を用意する（図１）。そして、端子層形成領域における銅箔３に、マスク（エッチングレジスト）４をラミネート（積層）する（図２）。このマスク４は、感光性レジストを銅箔３の全面に塗布し、フォトマスクを用いてソルダレジスト形成領域の部位を紫外線露光、更に、現像を行うことで、形成することが好適である。

ついで、ソルダレジスト形成領域における銅箔３に、ハーフエッチング処理を行う（図３）。このハーフエッチング処理により、ソルダレジスト形成領域における銅箔３が、厚さ方向途中まで（略半分の厚さ）まで薄肉化される。この薄肉化された部位が薄肉部５となり、薄肉化されずに肉厚を維持される部位が厚肉部６となる。このハーフエッチング処理は、例えば硫酸と過酸化水素水の混合溶液を用いたエッチング液により行うことが好適である。なお、レーザートリミング、イオンミーリング、サンドブラスト、プラズマエッチング等の物理的エッチングを用いてもよい。

次に、その一方の面から他方の面にかけて、絶縁基板２における表裏両面に形成される導体回路を適所で層間接続させるためのスルーホール７を形成する（図４）。
そして、アセトン等の有機溶媒でマスク４を除去した後に、製面及びデスミアを行い、無電解銅めっきの付着性を向上させるための触媒、例えばパラジウム（Ｐｄ）を銅箔５、６の表面及びスルーホール７の内壁に吸着させて、銅メッキ８を形成する（図５）。

次に、高さが一段低く形成されている銅メッキ８の上（ソルダレジスト形成領域）にソルダレジスト９を形成する（図６）。そして、高さが一段高く形成されている銅メッキ８の上（端子層形成領域）に、金の無電解メッキ処理或いは電気メッキ処理を行い、銅メッキ８上に、端子層として金メッキ１０を形成する（図７）。

なお、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の設計変更が可能である。
例えば、実施の形態では、スルーホール７の内周部をソルダレジストにより穴埋めした場合について説明したが、導体パターンを給電部として電解銅メッキを行って銅メッキにより穴埋めしてもよい。また、実施の形態では、ソルダレジストと金メッキの表面がほぼ面一となるように形成しているが、若干高さのずれが生じるように構成してもよい。この場合にであっても、従来に比して応力集中を低減できているので、絶縁基板２に搭載されるＩＣチップ１１の破損を防止することができ、製造歩留まりを高めることができる。

本発明の一実施例によるプリント配線板を構成する銅張積層板を示す断面図である。 図１に示す銅張り積層板にマスクを形成した状態を示す断面図である。 図２に続いて、マスクから露出する銅箔をエッチングを施した状態を示す断面図である。 図３に続いて、スルーホールを形成した状態を示す断面図である。 図４に続いて、マスクを除去した後に、スルーホールの内壁とエッチングされた銅箔部分に無電解めっきを施した状態を示す断面図である。 図５に続いて、エッチングを施した銅箔上の銅メッキおよびスルーホールにソルダレジストを形成した状態を示す断面図である。 図６に続いて、エッチングを施していない銅箔上の銅メッキに金メッキを形成した状態を示す断面図である。 従来におけるプリント配線板の断面図である。

符号の説明

１…プリント配線板
２…絶縁基板
３…銅箔
５…薄肉部（導体層）
６…厚肉部（導体層）
８…銅メッキ（導体層）
９…ソルダレジスト（レジスト層）
１０…金メッキ（端子層）
１１…ＩＣチップ

Claims (3)

1. 絶縁基板と、
   該絶縁基板の一方の面に形成された導体層と、
   該導体層の上における一部の領域に形成された端子層と、
   該導体層の上における他の領域に、前記端子層より厚い厚みで形成されたレジスト層とを備えてなり、
   前記絶縁基板の、前記導体層が形成された面に対し反対側の面における、前記端子層が形成された領域と前記レジスト層が形成された領域との境界面に対応する位置に、ＩＣチップが搭載されて使用されるプリント配線板であって、
   前記導体層は、前記レジスト層の高さを前記端子層の高さに近づけるかもしくは一致させるように、前記レジスト層が形成される領域を、前記端子層が形成される領域に対
   して薄肉に形成してなることを特徴とするプリント配線板。
2. 前記レジスト層の表面と前記端子層の表面とが、略面一となるように構成されたことを特徴とする請求項１に記載のプリント配線板。
3. 前記導体層は、前記薄肉の領域が、ハーフエッチング処理により形成されていることを特徴とする請求項１または請求項２に記載のプリント配線板。

Images