JP4730093B2 - Photoresist composition, pattern forming method using the same, and method for manufacturing thin film transistor array panel - Google Patents

Photoresist composition, pattern forming method using the same, and method for manufacturing thin film transistor array panel Download PDF

Info

Publication number
JP4730093B2
JP4730093B2 JP2005380489A JP2005380489A JP4730093B2 JP 4730093 B2 JP4730093 B2 JP 4730093B2 JP 2005380489 A JP2005380489 A JP 2005380489A JP 2005380489 A JP2005380489 A JP 2005380489A JP 4730093 B2 JP4730093 B2 JP 4730093B2
Authority
JP
Japan
Prior art keywords
photoresist
mercapto
photoresist composition
chemical formula
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005380489A
Other languages
Japanese (ja)
Other versions
JP2006215538A (en
Inventor
廷 敏 朴
美 善 柳
羲 國 李
祐 ソク 全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006215538A publication Critical patent/JP2006215538A/en
Application granted granted Critical
Publication of JP4730093B2 publication Critical patent/JP4730093B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26DRYING
    • F26BDRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B3/00Drying solid materials or objects by processes involving the application of heat
    • F26B3/28Drying solid materials or objects by processes involving the application of heat by radiation, e.g. from the sun
    • F26B3/283Drying solid materials or objects by processes involving the application of heat by radiation, e.g. from the sun in combination with convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26DRYING
    • F26BDRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B23/00Heating arrangements
    • F26B23/02Heating arrangements using combustion heating
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26DRYING
    • F26BDRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B3/00Drying solid materials or objects by processes involving the application of heat
    • F26B3/28Drying solid materials or objects by processes involving the application of heat by radiation, e.g. from the sun
    • F26B3/30Drying solid materials or objects by processes involving the application of heat by radiation, e.g. from the sun from infrared-emitting elements
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G03F7/0007Filters, e.g. additive colour filters; Components for display devices
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/022Quinonediazides
    • G03F7/0226Quinonediazides characterised by the non-macromolecular additives
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/022Quinonediazides
    • G03F7/023Macromolecular quinonediazides; Macromolecular additives, e.g. binders
    • G03F7/0233Macromolecular quinonediazides; Macromolecular additives, e.g. binders characterised by the polymeric binders or the macromolecular additives other than the macromolecular quinonediazides
    • G03F7/0236Condensation products of carbonyl compounds and phenolic compounds, e.g. novolak resins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

A photoresist composition includes a novolac resin having where each of R1, R2, R3, and R4 is an alkyl group having a hydrogen atom or between one through six carbon atoms and n is an integer ranging from zero through three; and a mercapto compound having <?in-line-formulae description="In-line Formulae" end="lead"?>Z1-SH, or<?in-line-formulae description="In-line Formulae" end="tail"?> <?in-line-formulae description="In-line Formulae" end="lead"?>SH-Z2-SH,<?in-line-formulae description="In-line Formulae" end="tail"?> where each of Z1 and Z2 is an alkyl group or an alkyl group having one through twenty carbon atoms, a sensitizer, and a solvent.

Description

本発明は、フォトレジスト組成物、及びこれを利用したパターンの形成方法、並びに薄膜トランジスタ表示板の製造方法に関し、特にフォトレジスト膜にクラック発生を減少させることができるフォトレジスト組成物、及びこれを利用したパターンの形成方法、並びに薄膜トランジスタ表示板の製造方法に関する。   The present invention relates to a photoresist composition, a method of forming a pattern using the same, and a method of manufacturing a thin film transistor array panel, and more particularly, a photoresist composition capable of reducing the occurrence of cracks in a photoresist film, and the use of the same. The present invention relates to a method for forming a patterned pattern and a method for manufacturing a thin film transistor array panel.

液晶表示装置は現在最も広く使用されている平板表示装置のうちの一つであって、電極が形成されている二枚の表示板と、その間に挿入されている液晶層からなって、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光量を調節する表示装置である。
液晶表示装置の中でも現在主に使用されているのは電界生成電極が二枚の表示板に各々備えられている構造である。この中でも、一つの表示板には複数の画素電極が行列形態で配列されており、他の表示板には一つの共通電極が表示板全面を覆っている構造が主流である。このような液晶表示装置における画像の表示は各画素電極に別途の電圧を印加することによって行われる。
The liquid crystal display device is one of the most widely used flat panel display devices. The liquid crystal display device includes two display plates on which electrodes are formed and a liquid crystal layer inserted between the two display plates. It is a display device that adjusts the amount of light transmitted by applying voltage to rearrange liquid crystal molecules in a liquid crystal layer.
Among liquid crystal display devices, the structure mainly used at present is a structure in which an electric field generating electrode is provided on each of two display plates. Among them, a structure in which a plurality of pixel electrodes are arranged in a matrix form on one display panel, and a common electrode covers the entire surface of the other display panel is the mainstream. Such an image display in the liquid crystal display device is performed by applying a separate voltage to each pixel electrode.

そのために画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に連結し、この薄膜トランジスタを制御するための信号を伝達するゲート線と、画素電極に印加される電圧を伝達するデータ線を表示板(以下、‘薄膜トランジスタ表示板’と言う)に形成する。薄膜トランジスタはゲート線を通じて伝達される走査信号によってデータ線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子としての役割を果たす。このような薄膜トランジスタは、自発光素子である能動型有機発光表示素子(AM−OLED)でも各発光素子を個別的に制御するスイッチング素子としての役割を果たす。   For this purpose, a thin film transistor which is a three-terminal element for switching a voltage applied to the pixel electrode is connected to each pixel electrode, a gate line for transmitting a signal for controlling the thin film transistor, and a voltage applied to the pixel electrode. Is formed on a display panel (hereinafter referred to as a “thin film transistor display panel”). The thin film transistor serves as a switching element that transmits or blocks an image signal transmitted through the data line to the pixel electrode by a scanning signal transmitted through the gate line. Such a thin film transistor serves as a switching element that individually controls each light emitting element even in an active organic light emitting display element (AM-OLED) that is a self light emitting element.

このような液晶表示装置または有機発光表示素子のような表示装置は複数のパターンを含む。このようなパターンは一般に導電性または非導電性層をスパッタリングなどの方法で積層した後、その上にフォトレジスト膜の塗布、露光、現像及び上記層のエッチング工程を含むフォトリソグラフィ(フォトエッチング)工程によってパターン化される。   Such a liquid crystal display device or a display device such as an organic light emitting display element includes a plurality of patterns. Such a pattern is generally formed by laminating a conductive or non-conductive layer by a method such as sputtering, and then applying a photoresist film thereon, exposing, developing, and a photolithography (photo-etching) process including the above-described layer etching processes. Patterned by

このような一連のフォトリソグラフィ工程において、各パターン上に形成されているフォトレジスト膜はエッチング液に露出される。しかしながら、エッチング液はほとんどが強酸成分を含むために、フォトレジスト表面にクラックを誘発しやすい。
フォトレジスト膜表面にクラックが発生する場合、下部層に必要でないエッチングが発生してパターンが不良になるという問題点がある。
In such a series of photolithography processes, the photoresist film formed on each pattern is exposed to the etching solution. However, since most of the etching solution contains a strong acid component, cracks are easily induced on the photoresist surface.
When cracks occur on the surface of the photoresist film, there is a problem that unnecessary etching occurs in the lower layer and the pattern becomes defective.

そこで、本発明は上記従来のフォトリソグラフィ工程における問題点に鑑みてなされたものであって、本発明の目的は、フォトリソグラフィ工程中、フォトレジスト膜にクラック発生を減少させることができるフォトレジスト組成物、フォトレジスト組成物を利用したパターンの形成方法、及びフォトレジスト組成物を利用した薄膜トランジスタ表示板の製造方法を提供することにある。   Accordingly, the present invention has been made in view of the above problems in the conventional photolithography process, and an object of the present invention is to provide a photoresist composition that can reduce the occurrence of cracks in the photoresist film during the photolithography process. And a method for forming a pattern using a photoresist composition, and a method for manufacturing a thin film transistor array panel using the photoresist composition.

上記目的を達成するためになされた本発明によるフォトレジスト組成物は、下記の化学式(1)で示されるノボラック樹脂と、下記の化学式(2)で示されるメルカプト(mercapto) 化合物と、光感応剤と、溶剤とを有することを特徴とするフォトレジスト組成物。
(但し、前記化学式(1)において、R1〜R4は各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数であり、前記化学式(2)において、R1及びR2は各々独立的に1〜20個の炭素原子を有するアルキル基またはアリール基である。)
The photoresist composition according to the present invention made to achieve the above object comprises a novolak resin represented by the following chemical formula (1), a mercapto compound represented by the following chemical formula (2), and a photosensitizer. And a solvent. A photoresist composition comprising:
(In the chemical formula (1), R1 to R4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3, and in the chemical formula (2), R1 and R2 are each independently an alkyl group or an aryl group having 1 to 20 carbon atoms.)

また、上記目的を達成するためになされた本発明によるパターンの形成方法は、基板上に導電性または非導電性層を形成する段階と、前記基板上に形成された導電性または非導電性層の層上に下記の化学式(1)で示されるノボラック樹脂と、下記の化学式(2)で示されるメルカプト化合物と、光感応剤と、残量の溶剤とを有するフォトレジスト組成物を形成する段階と、前記フォトレジスト組成物を露光及び現像してフォトレジストパターンを形成する段階と、前記フォトレジストパターンを利用して前記基板上に形成された導電性または非導電性層をエッチングする段階とを有することを特徴とするパターンの形成方法。
(但し、前記化学式(1)において、R1〜R4は各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数であり、前記化学式(2)において、R1及びR2は各々独立的に1〜20個の炭素原子を有するアルキル基またはアリール基である。)
In addition, a method of forming a pattern according to the present invention to achieve the above object includes a step of forming a conductive or nonconductive layer on a substrate, and a conductive or nonconductive layer formed on the substrate. Forming a photoresist composition having a novolak resin represented by the following chemical formula (1), a mercapto compound represented by the following chemical formula (2), a photosensitizer, and a remaining solvent on the layer of And exposing and developing the photoresist composition to form a photoresist pattern; and etching the conductive or non-conductive layer formed on the substrate using the photoresist pattern. A method of forming a pattern, comprising:
(In the chemical formula (1), R1 to R4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3, and in the chemical formula (2), R1 and R2 are each independently an alkyl group or an aryl group having 1 to 20 carbon atoms.)

また、上記目的を達成するためになされた本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート電極を含むゲート線を形成する段階と、前記ゲート線上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半導体層を形成する段階と、前記半導体層上にソース電極を含むデータ線、及び前記ソース電極と所定間隔で対向するドレイン電極を形成する段階と、前記ドレイン電極と連結される画素電極を形成する段階とを有し、前記各段階のうちの少なくとも一つの段階はフォトリソグラフィ段階を含み、前記フォトリソグラフィ段階は、導電性または非導電性層を形成する段階と、形成された導電性または非導電性層の層上に下記の化学式(1)で示されるノボラック樹脂と、下記の化学式(2)で示されるメルカプト化合物と、光感応剤と、溶剤とを有するフォトレジスト組成物を塗布する段階と、前記フォトレジスト組成物を露光及び現像してフォトレジストパターンを形成する段階と、前記フォトレジストパターンを利用して前記形成された導電性または非導電性層をエッチングする段階とを有することを特徴とする薄膜トランジスタ表示板の製造方法。
(但し、前記化学式(1)において、R1〜R4は各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数であり、前記化学式(2)において、R1及びR2は各々独立的に1〜20個の炭素原子を有するアルキル基またはアリール基である。)

In addition, a method of manufacturing a thin film transistor array panel according to the present invention made to achieve the above object includes a step of forming a gate line including a gate electrode on a substrate, a step of forming a gate insulating film on the gate line, Forming a semiconductor layer on the gate insulating layer; forming a data line including a source electrode on the semiconductor layer; and a drain electrode facing the source electrode at a predetermined interval; and being connected to the drain electrode. Forming at least one pixel electrode, wherein at least one of the steps includes a photolithography step, and the photolithography step is formed with forming a conductive or non-conductive layer. A novolak resin represented by the following chemical formula (1) and a mercapto compound represented by the following chemical formula (2) on the conductive or non-conductive layer. Applying a photoresist composition having a photosensitive agent and a solvent, exposing and developing the photoresist composition to form a photoresist pattern, and utilizing the photoresist pattern And a step of etching the formed conductive or non-conductive layer.
(In the chemical formula (1), R1 to R4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3, and in the chemical formula (2), R1 and R2 are each independently an alkyl group or an aryl group having 1 to 20 carbon atoms.)

本発明に係る、フォトレジスト組成物、及びこれを利用したパターンの形成方法、並びに薄膜トランジスタ表示板の製造方法によれば、ノボラック樹脂、メルカプト化合物、光感応剤、及び溶剤を含むフォトレジスト組成物を利用することによって、導電層エッチング工程で発生するフォトレジスト膜のクラックを効果的に改善する同時に、このようなクラックから生じ得る下部層の不必要なエッチングによる配線の不良を防止することができる。   According to the photoresist composition, the method of forming a pattern using the same, and the method of manufacturing a thin film transistor panel according to the present invention, a photoresist composition containing a novolac resin, a mercapto compound, a photosensitive agent, and a solvent is provided. By utilizing this, it is possible to effectively improve cracks in the photoresist film generated in the conductive layer etching step, and at the same time, it is possible to prevent wiring defects caused by unnecessary etching of the lower layer that may be caused by such cracks.

次に、本発明に係るフォトレジスト組成物、及びこれを利用したパターンの形成方法、並びに薄膜トランジスタ表示板の製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。   Next, specific examples of the best mode for carrying out the photoresist composition according to the present invention, a pattern forming method using the same, and a method for manufacturing a thin film transistor array panel will be described with reference to the drawings.

まず、本発明によるフォトレジスト組成物について詳細に説明する。
本発明によるフォトレジスト組成物は、下記の化学式(1)で示されるノボラック樹脂、下記の化学式(2)で示されるメルカプト化合物、光感応剤及び溶剤を含む。
(但し、前記化学式(1)において、R〜Rは各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数であり、前記化学式(2)において、R及びRは各々独立的に1〜20個の炭素原子を有するアルキル基またはアリル基である。)
First, the photoresist composition according to the present invention will be described in detail.
The photoresist composition according to the present invention includes a novolak resin represented by the following chemical formula (1), a mercapto compound represented by the following chemical formula (2), a photosensitizer and a solvent.
(In the chemical formula (1), R 1 to R 4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3, and the chemical formula (2) R 1 and R 2 are each independently an alkyl group or an allyl group having 1 to 20 carbon atoms.)

フォトレジスト組成物成分のうちの一つであるノボラック樹脂は、酸触媒の存在下にフェノールモノマー及びアルデヒド化合物を反応させて得ることができる。
フェノールモノマーは、例えばフェノール(phenol)、o−クレゾール(o−cresol)、m−クレゾール(m−cresol)、p−クレゾール(p−cresol)、o−エチルフェノール(o−ethyl phenol)、m−エチルフェノール(m−ethyl phenol)、p−エチルフェノール(p−ethyl phenol)、o−ブチルフェノール(o−butyl phenol)、m−ブチルフェノール(m−butyl phenol)、p−ブチルフェノール(p−butyl phenol)、2,3−キシレン(2,3−xylene)、2,4−キシレン(2,4−xylene)、2,5−キシレン(2,5−xylene)、2,6−キシレン(2,6−xylene)、3,4−キシレン(3,4−xylene)、3,5−キシレン(3,5−xylene)、3,6−キシレン(3,6−xylene)、2,3,5−トリメチルフェノール(2,3,5−trimethyl phenol)、3,4,5−トリメチルフェノール(3,4,5−trimethyl phenol)、p−フェニルフェノール(p−phenyl phenol)、レゾルシノール(resorcinol)、ヒドロキノン(hydroquinone)、ヒドロキノンモノメチルエーテル(hydroquinone monomethyl ether)、ピロガロール(pyrogallole)、クロログルシノル(chloroglucinol)、ヒドロキシジフェニル(hydroxy diphenyl)、ビスフェノール−A(bisphenol−A)、没食子酸(galic acid)、α−ナフトール(α−naphthol)及びβ−ナフトール(β−naphthol)などより選択された1種または2種以上の化合物を混合して使用することができる。
The novolak resin which is one of the photoresist composition components can be obtained by reacting a phenol monomer and an aldehyde compound in the presence of an acid catalyst.
Examples of the phenol monomer include phenol, o-cresol, m-cresol, p-cresol, o-ethylphenol, and m-cresol. Ethyl phenol (m-ethyl phenol), p-ethyl phenol (p-ethyl phenol), o-butyl phenol (o-butyl phenol), m-butyl phenol (m-butyl phenol), p-butyl phenol (p-butyl phenol), 2,3-xylene (2,3-xylene), 2,4-xylene (2,4-xylene), 2,5-xylene (2,5-xylene), 2,6-xylene (2,6-xylene) ), 3,4-xylene ( , 4-xylen), 3,5-xylene (3,5-xylene), 3,6-xylene (3,6-xylene), 2,3,5-trimethylphenol (2,3,5-trimethylphenol) 3,4,5-trimethylphenol (3,4,5-trimethylphenol), p-phenylphenol, resorcinol, hydroquinone, hydroquinone monomethyl ether, hydroquinone monomethyl ether, hydroquinone monomethyl ether, hydroquinone monomethyl ether, hydroquinone monomethyl ether Pyrogallol, chloroglucinol, hydroxy diphenyl, bisphenol-A ( It is possible to use a mixture of one or more compounds selected from isphenol-A), gallic acid, α-naphthol and β-naphthol. it can.

また、アルデヒド化合物はフォルムアルデヒド(formaldehyde)、p−フォルムアルデヒド(p−formaldehyde)、ベンズアルデヒド(benzaldehyde)、ニトロベンズアルデヒド(nitrobenzaldehyde)及びアセトアルデヒド(acetaldehyde)などより選択された1種または2種以上を混合して使用することができる。   The aldehyde compound is a mixture of one or more selected from formaldehyde, p-formaldehyde, benzaldehyde, nitrobenzaldehyde, acetaldehyde and the like. Can be used.

また、フェノール化合物及びアルデヒド化合物の反応時に添加される酸触媒としては、例えば塩酸(hydrochloric acid)、硝酸(nitric acid)、硫酸(sulfuric acid)、蟻酸(formic acid)またはシュウ酸(oxalic acid)などより選択された1種または2種以上を混合して使用することができる。
ノボラック樹脂は、フォトレジスト組成物の全含量に対して、好ましくは5〜50重量%含まれる。
Examples of the acid catalyst added during the reaction of the phenol compound and the aldehyde compound include hydrochloric acid, nitric acid, sulfuric acid, formic acid, and oxalic acid. One or more selected from the above can be used in combination.
The novolak resin is preferably contained in an amount of 5 to 50% by weight based on the total content of the photoresist composition.

フォトレジスト組成物成分のうちの一つであるメルカプト化合物としては、例えば2−メルカプトトルエン(2−mercapto toluene)、3−メルカプトトルエン(3−mercapto toluene)、4−メルカプトトルエン(4−mercapto toluene)、3−メルカプトプロピオン酸エチルエステル(ethyl ester 3−mercapto propionate)、3−メルカプトプロピオン酸メチルエステル(methyl ester 3−mercapto propionate)、3−メルカプトプロピルジメトキシメチルシラン(3−mercapto propyl dimethoxy methyl silane)、3−メルカプトプロピルトリメトキシシラン(3−mercapto propyl trimethoxy silane)、2−メルカプトエチルスルファイド(2−mercapto ethyl sulfide)、2−メルカプトピリミジン(2−mercapto pyrimidine)、2−メルカプト−4−ピロミドン(2−mercapto pyrimidine)、2−メルカプト−パラ−キシレン(2−mercapto−4−pyrimidone)、4−メルカプト−メタ−キシレン(4−mercapto−meta−xylene)及び1−ドデシルメルカプタン(1−dodecyl mercaptane)などが含まれ、これら化合物より選択された1種または2種以上の化合物を混合して使用することができる。   Examples of the mercapto compound that is one of the photoresist composition components include 2-mercaptotoluene, 3-mercaptotoluene, and 4-mercaptotoluene. , 3-mercaptopropionic acid ethyl ester (ethyl ester 3-mercapto propionate), 3-mercaptopropionic acid methyl ester (methyl ester 3-mercapto propionate), 3-mercaptopropyl dimethoxymethyl silane (3-mercapto propyl dimethyl silane) 3-mercaptopropyltrimethoxysilane (3-me captopropyl trimethyl silane), 2-mercaptoethyl sulfide (2-mercapto ethyl sulfide), 2-mercapto pyrimidine (2-mercapto pyrimidine), 2-mercapto-4-pyromidone (2-mercapri-piperidone) -Xylene (2-mercapto-4-pyrimidone), 4-mercapto-meta-xylene (4-mercapto-meta-xylene), 1-dodecyl mercaptan (1-dodecyl mercaptane) and the like were selected and selected from these compounds One kind or a mixture of two or more kinds of compounds can be used.

本発明では、フォトレジスト組成物にメルカプト化合物を含ませることによってエッチング工程中にエッチング液によってフォトレジスト膜表面にクラックが発生することを防止することができる。
一般に、導電性または非導電性層をパターニングするために、現像後のフォトレジストパターンとフォトレジストパターンが形成されずに露出されている層上にエッチング液を浸漬または噴霧して供給する。この場合、露出されている層はエッチング液によってエッチングされ、フォトレジストパターンによって覆われている下部層はエッチング液によってエッチングされなければ良好なプロファイルを有するパターンを形成することができる。
In the present invention, by adding a mercapto compound to the photoresist composition, it is possible to prevent the surface of the photoresist film from being cracked by the etching solution during the etching process.
In general, in order to pattern a conductive or non-conductive layer, an etching solution is dipped or sprayed on a photoresist pattern after development and a layer exposed without forming the photoresist pattern. In this case, a pattern having a good profile can be formed if the exposed layer is etched by the etching solution and the lower layer covered by the photoresist pattern is not etched by the etching solution.

しかし、エッチング液にはほとんど塩酸または硝酸のような強酸を含む。特に、最近は配線のプロファイルを向上させるためにエッチング速度を調節することができる強酸の含量を増加させる傾向にある。このような強酸を含有したエッチング液がフォトレジストパターンに接触する場合、強酸とフォトレジスト組成物をなす化合物の作用基の間の化学的攻撃メカニズムによってフォトレジストパターンの表面にクラックが発生する。この場合、クラックを通じてフォトレジストパターンによって覆われている下部層にもエッチング液が接触してパターンが不良になることがある。
したがって、良好なパターンを形成するためには、フォトレジストパターンの表面にクラックの発生を防止することが重要である。
However, the etching solution almost contains a strong acid such as hydrochloric acid or nitric acid. In particular, recently, there is a tendency to increase the content of strong acid that can adjust the etching rate in order to improve the wiring profile. When the etching solution containing such a strong acid comes into contact with the photoresist pattern, a crack is generated on the surface of the photoresist pattern by a chemical attack mechanism between the strong acid and the functional group of the compound constituting the photoresist composition. In this case, the etching solution may come into contact with the lower layer covered with the photoresist pattern through the crack, resulting in a defective pattern.
Therefore, in order to form a good pattern, it is important to prevent the occurrence of cracks on the surface of the photoresist pattern.

本発明によるフォトレジスト組成物は、このような化学的攻撃メカニズムを最少化することができるメルカプト化合物を含む。つまり、メルカプト化合物はフォトレジスト膜内にクラック発生を防止する耐食刻性添加剤としての役割を果たす。
メルカプト化合物はフォトレジスト組成物の全含量に対して、好ましくは0.5〜15重量%含まれている。メルカプト化合物が0.5重量%未満である場合、耐食刻性が発揮できない反面、15重量%を超える場合にはフォトレジストの感光速度を制御することが難しくて感光された部分と感光されていない部分の境界が不明確になって不良なパターンを形成することがある。
The photoresist composition according to the present invention comprises a mercapto compound that can minimize such chemical attack mechanisms. That is, the mercapto compound serves as an anticorrosive additive that prevents cracks in the photoresist film.
The mercapto compound is preferably contained in an amount of 0.5 to 15% by weight based on the total content of the photoresist composition. When the mercapto compound is less than 0.5% by weight, the etching resistance cannot be exhibited. On the other hand, when it exceeds 15% by weight, it is difficult to control the photosensitive speed of the photoresist and the exposed part is not exposed. The boundary of the part may become unclear and a defective pattern may be formed.

フォトレジスト組成物のうちの他の成分である光感応剤は、一般に露光工程時に光と反応して光化学的反応を起こす化合物であって、通常使用されるものを利用することができ、特に制限されない。好ましくは、下記の化学式(3)〜化学式(10)で示される化合物の中で選択することができる。
上記化学式(3)〜(10)において、R及びR’は互いに独立的に水素原子、2,1−ジアゾナフトキノン−4−スルホン酸エステル(2,1−diazonaphtoquinone−4−sulfonic ester)または2,1−ジアゾナフトキノン−5−スルホン酸エステル(2,1−diazonaphtoquinone−5−sulfonic ester)であり、R〜Rは互いに独立的に水素原子、1〜6個の炭素原子を有するアルキル基、1〜6個の炭素原子を有するアルコキシ基または4〜10個の炭素原子を有するシクロアルキル基であり、R、R、R10及びR12は互いに独立的に水素原子または1〜6個の炭素原子を有するアルキル基であり、R、R、R11及びR13は互いに独立的に水素原子、1〜6個の炭素原子を有するアルキル基、1〜6個の炭素原子を有するアルコキシ基または4〜10個の炭素原子を有するシクロアルキル基である。
Photosensitive agents, which are other components of the photoresist composition, are generally compounds that react with light during the exposure process to cause a photochemical reaction, and those that are usually used can be used, and are particularly limited. Not. Preferably, it can be selected from the compounds represented by the following chemical formulas (3) to (10).
In the chemical formulas (3) to (10), R and R ′ are each independently a hydrogen atom, 2,1-diazonaphthoquinone-4-sulfonic acid ester, or 2, 1-diazonaphthoquinone-5-sulfonic acid ester (2,1-diazonaphthoquinone-5-sulfonic ester), R 1 to R 5 are each independently a hydrogen atom, an alkyl group having 1 to 6 carbon atoms, An alkoxy group having 1 to 6 carbon atoms or a cycloalkyl group having 4 to 10 carbon atoms, and R 6 , R 8 , R 10 and R 12 are each independently a hydrogen atom or 1 to 6 an alkyl group having a carbon atom, R 7, R 9, R 11 and R 13 DE mutually A hydrogen atom, an alkyl group having 1 to 6 carbon atoms, a cycloalkyl group having an alkoxy group or a 4 to 10 carbon atoms having from 1 to 6 carbon atoms.

光感応剤は、フォトレジストの全含量に対して、好ましくは3〜20重量%含まれている。光感応剤が3重量%未満含まれている場合、露光時に感応速度が低下し、20重量%を超えて含まれている場合には感応速度が急激に増加するためである。したがって、適切な感応速度を維持するために3〜20重量%含まれているのが好ましい。   The photosensitive agent is preferably contained in an amount of 3 to 20% by weight based on the total content of the photoresist. This is because when the light-sensitive agent is contained in an amount of less than 3% by weight, the speed of sensitivity decreases during exposure, and when it exceeds 20% by weight, the speed of sensitivity increases rapidly. Therefore, it is preferably contained in an amount of 3 to 20% by weight in order to maintain an appropriate sensitivity speed.

また、本発明によるフォトレジスト組成物は添加剤としてエポキシ基またはアミン基を含むシリコン系化合物をさらに含むことができる。シリコン系化合物には、例えば(3−グリシドオキシプロピル)トリメトキシシラン((3−glycide oxypropyl)trimethoxy silane)、(3−グリシドオキシプロピル)トリエトキシシラン((3−glycide oxypropyl)triethoxy silane)、(3−グリシドオキシプロピル)メチルジメトキシシラン((3−glycide oxypropyl)methyl dimethoxy silane)、(3−グリシドオキシプロピル)メチルジエトキシシラン((3−glycide oxypropyl)methyl diethoxy silane)、(3−グリシドオキシプロピル)ジメチルメトキシシラン((3−glycide oxypropyl)dimethyl methoxy silane)、(3−グリシドオキシプロピル)ジメチルエトキシシラン((3−glycide oxypropyl)dimethyl ethoxy silane)、3,4−エポキシブチルトリメトキシシラン(3,4−epoxy butyl trimethoxy silane)、3,4−エポキシブチルトリエトキシシラン(3,4−epoxy butyl triethoxy silane)、2−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン(2−(3,4−epoxy cyclohexyl)ethyl trimethoxy silane)、2−(3,4−エポキシシクロヘキシル)エチルトリエトキシシラン(2−(3,4−epoxy cyclohexyl)ethyl triethoxy silane)及びアミノプロピルトリメトキシシラン(aminopropyl trimethoxy silane)が含まれる。添加剤はフォトレジストの硬化性及び耐熱性を向上させる役割を果たす。   In addition, the photoresist composition according to the present invention may further include a silicon compound containing an epoxy group or an amine group as an additive. Examples of the silicon compound include (3-glycideoxypropyl) trimethoxysilane ((3-glycideoxypropyl) trimethylsilane) and (3-glycidoxypropyl) triethoxysilane ((3-glycideoxypropyl) triethoxysilane). (3-glycideoxypropyl) methyldimethoxysilane ((3-glycideoxypropyl) methyldiethoxysilane ((3-glycideoxypropyl) methyldiethoxysilane, (3-glycideoxypropyl) methyldiethylsilane ((3-glycideoxypropyl) methyldiethylsilane)) -Glycidoxypropyl) dimethylmethoxysilane ((3-glycide oxypropyl) d methyl methylsilane, (3-glycidoxypropyl) dimethylethoxysilane, 3,4-epoxybutyltrimethoxysilane (3,4-epoxybutyltrimethyl, 3,4-epoxybutyltrimethyl, 3,4-epoxybutyltrimethoxysilane) 4-epoxybutyltriethoxysilane, 3- (3,4-epoxycyclohexyl) ethyltrimethoxysilane (2- (3,4-epoxycyclohexyl) ethyl trimethylsilane), 2- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, 2- (3,4-epoxycyclohexyl) ethyl trimethoxysilane, 2- (3,4-epoxycyclohexyl) ethyltriethoxysilane (2- (3,4-epoxy cyclo) exyl) ethyl triethoxy silane) and aminopropyltrimethoxysilane (aminopropyl trimethoxy silane) is included. The additive plays a role of improving the curability and heat resistance of the photoresist.

また、フォトレジスト組成物は、必要に応じて可塑剤、安定剤または界面活性剤のような他の添加剤をさらに含むこともできる。   The photoresist composition can further include other additives such as plasticizers, stabilizers, or surfactants as required.

ノボラック樹脂、メルカプト化合物、光感応剤、及び各種添加剤は有機溶媒に溶解された形態で利用される。有機溶媒としては、例えば、エチルアセテート(ethyl acetate)、ブチルアセテート(butyl acetate)、ジエチレングリコールジメチルエーテル(diethylene glycol dimethyl ether)、ジエチレングリコールジメチルエチルエーテル(diethylene glycol dimethyl ethyl ether)、メチルメトキシプロピオン酸(methyl methoxy propionate)、エチルエトキシプロピオン酸(ethyl ethoxy propionate)、乳酸エチル(ethyl lactate)、プロピレングリコールメチルエーテルアセテート(propylene glycol methyl ether acetate)、プロピレングリコールメチルエーテル(propylene glycol methyl ether)、プロピレングリコールプロピルエーテル(propylene glycol propyl ether)、メチルセロソルブアセテート(methyl cellosolve acetate)、エチルセロソルブアセテート(ethyl cellosolve acetate)、ジエチレングリコールメチルアセテート(diethylene glycol methyl acetate)、ジエチレングリコールエチルアセテート(diethylene glycol ethyl acetate)、アセトン(acetone)、メチルイソブチルケトン(methyl isobutyl ketone)、シクロヘキサノン(cyclohexanone)、ジメチルホルムアミド(dimethyl formamid, DMF)、N,N−ジメチルアセトアミド(N,N−dimethyl acetamid, DMAc)、N−メチル−2−ピロリドン(N−methyl−2−pyrolidone)、γ−ブチロラクトン(γ−butyrolactone)、ジエチルエーテル(diethyl ether)、エチレングリコールジメチルエーテル(ethylene glycol dimethyl ether)、ジグライム(diglyme)、テトラヒドロフラン(tetrahydrofuran)、メタノール(methanol)、エタノール(ethanol)、プロパノール(propanol)、イソプロパノール(isopropanol)、メチルセロソルブ(methyl cellosolve)、エチルセロソルブ(ethyl cellosolve)、ジエチレングリコールメチルエーテル(diethylene glycol methyl ether)、ジエチレングリコールエチルエーテル(diethylene glycol ethyl ether)、ジプロピレングリコールメチルエーテル(dipropylene glycol methyl ether)、トルエン(toluene)、キシレン(xylene)、ヘキサン(hexane)、ヘプタン(heptane)、オクタン(octane)などより選択することができる。   A novolak resin, a mercapto compound, a photosensitizer, and various additives are used in a form dissolved in an organic solvent. Examples of the organic solvent include ethyl acetate, butylacetate, diethylene glycol dimethyl ether, diethylene glycol dimethyl ethyl ether, diethylene glycol dimethyl ethyl ether, and diethylene glycol dimethyl ethyl ether. ), Ethyl ethoxypropionic acid, ethyl lactate, propylene glycol methyl ether acetate, Propylene glycol methyl ether, propylene glycol propyl ether, methyl celloyl acetate, methyl celloyl acetate, ethyl celloyl acetate, ethyl celloyl acetate Diethylene glycol ethyl acetate, acetone, methyl isobutyl ketone, cyclohexane Sanhexone, dimethylformamide (DMF), N, N-dimethylacetamide (N, N-dimethylacetamide, DMAc), N-methyl-2-pyrrolidone, γ- Butyrolactone (γ-butyrolactone), diethyl ether, ethylene glycol dimethyl ether, diglyme, tetrahydrofuran (tetrahydrofuran), methanol (ethanol), ethanol (propanol), ethanol (propanol), ethanol (propanol), ethanol (I propyleneol, methyl cellosolve, ethyl cellosolve, diethylene glycol methyl ether, diethylene glycol ethyl ether, diethylene glycol ethyl ether, diethylene glycol ethyl ether, diethylene glycol ethyl ether, diethylene glycol ethyl ether, diethylene glycol ethyl ether, diethylene glycol ethyl ether, diethylene glycol ethyl ether, diethylene glycol ethyl ether, diethylene glycol ethyl ether. (Toluene), xylene (xylene), hexane (hexane), heptane (heptane), octane (octane) and the like can be selected.

本発明の第1の実施例では、本発明によるフォトレジスト組成物を適用した場合、フォトレジスト膜表面でクラック発生の有無及びパターンの良好性について評価した。   In the first embodiment of the present invention, when the photoresist composition according to the present invention was applied, the presence or absence of cracks on the surface of the photoresist film and the goodness of the pattern were evaluated.

(フォトレジスト組成物の製造)
まず、m−クレゾールとp−クレゾールを重量比40:60として含むクレゾール混合物(Mw=8,000)とフォルムアルデヒド化合物を酸触媒としてシュウ酸の存在下で縮重合して上述の化学式(1)で示されるノボラック樹脂を得た。
その後、上記で得られたノボラック樹脂30重量%、上記化学式9及び10で示された光感応剤10重量%、及び各実施条件によって含量を0〜17重量%に変化させた1−ドデシルメルカプタン(1−dodecyl mercaptane)化合物(メルカプト化合物)をジメチルホルムアミド(DMF)に溶解させた。
上記で製造された組成物の組成比は下記表1の通りである。
(Manufacture of photoresist composition)
First, a cresol mixture (Mw = 8,000) containing m-cresol and p-cresol in a weight ratio of 40:60 and a formaldehyde compound as an acid catalyst in the presence of oxalic acid are subjected to polycondensation. A novolac resin represented by the following formula was obtained.
Thereafter, 30% by weight of the novolak resin obtained above, 10% by weight of the photosensitizer represented by the above chemical formulas 9 and 10, and 1-dodecyl mercaptan whose content was changed to 0 to 17% by weight according to each of the operating conditions ( A 1-dodecyl mercaptan) compound (mercapto compound) was dissolved in dimethylformamide (DMF).
The composition ratio of the composition produced above is as shown in Table 1 below.

(フォトエッチング工程)
上記で製造された各々のフォトレジスト組成物を利用して金属パターンを形成した。各々のフォトレジスト組成物に対して工程中の他の条件は全て同一に設定した。
まず、ガラスなどからなる基板上にモリブデン(Mo)、アルミニウム(Al)及びモリブデン(Mo)を順次に積層した。その後、上記金属層上に上記にて製造されたフォトレジスト組成物をスピンコーティング法で塗布した。次に、フォトレジスト膜を約100〜110℃の温度で90秒間プレベークした。
(Photo etching process)
A metal pattern was formed using each of the photoresist compositions manufactured above. All other conditions during the process were set to be the same for each photoresist composition.
First, molybdenum (Mo), aluminum (Al), and molybdenum (Mo) were sequentially stacked on a substrate made of glass or the like. Thereafter, the photoresist composition prepared above was applied onto the metal layer by a spin coating method. Next, the photoresist film was pre-baked at a temperature of about 100 to 110 ° C. for 90 seconds.

次いで、フォトレジスト膜を露光装置を利用して露光した後、パドル方式で現像して露光された領域のフォトレジスト膜を除去した。
次に、リン酸、硝酸及び酢酸などが所定比率で含まれている統合エッチング液を準備し、エッチング液を各々のエッチングチャンバーに充填した。その後、エッチング液に現像工程が完了された各々の基板を浸漬して金属層をエッチングした。
Next, after exposing the photoresist film using an exposure apparatus, the photoresist film was developed by a paddle method to remove the exposed photoresist film.
Next, an integrated etching solution containing phosphoric acid, nitric acid, acetic acid and the like in a predetermined ratio was prepared, and the etching solution was filled in each etching chamber. Thereafter, each of the substrates on which the development process was completed was immersed in an etchant to etch the metal layer.

各基板をエッチングする途中にフォトレジスト膜の表面にクラックが発生する場合、基板を直ちに取り出した。
各基板に対してクラック発生の有無及びクラックが発生する時間を測定した。
その後、クラックが発生しなかった基板に対して金属層のエッチングが完了すれば、フォトレジストパターンを除去した後、金属層パターンを観察した。
When cracks occurred on the surface of the photoresist film during the etching of each substrate, the substrate was immediately taken out.
The presence or absence of crack generation and the time for crack generation were measured for each substrate.
Thereafter, when the etching of the metal layer was completed on the substrate on which no crack was generated, the metal layer pattern was observed after removing the photoresist pattern.

以上の結果は下記の表1の通りである。
The above results are as shown in Table 1 below.

表1に示すように、耐食刻添加剤としてメルカプト化合物を含有する場合、クラック発生が顕著に減少することが分かる。
より具体的に説明すれば、同一含量のノボラック樹脂及び光感応剤を使用した組成物にメルカプト化合物を0〜0.4重量%添加する場合(比較例5〜9)、エッチング液浸漬後、60秒内にフォトレジスト膜表面にクラックが多量発生したことが分かる。しかし、メルカプト化合物が0.5重量%以上含まれている場合、耐食刻性が次第に向上して60秒、120秒または180秒以上のエッチング液浸漬でもクラックが発生しなかったことが分かった。
As shown in Table 1, when a mercapto compound is contained as an anticorrosion additive, it can be seen that the occurrence of cracks is significantly reduced.
More specifically, when a mercapto compound is added in an amount of 0 to 0.4% by weight to a composition using the same novolak resin and a light-sensitive agent (Comparative Examples 5 to 9), after immersion in the etching solution, 60 It can be seen that many cracks occurred on the surface of the photoresist film within a second. However, when the mercapto compound was contained in an amount of 0.5% by weight or more, it was found that the corrosion resistance was gradually improved and no crack was generated even when immersed in an etching solution for 60 seconds, 120 seconds or 180 seconds.

一方、メルカプト化合物が15重量%を超える場合、フォトレジスト膜表面にクラックは発生しなかったが、メルカプト化合物の過剰な添加によって本来フォトレジストの耐熱特性及び残膜率特性に影響を与えると確認された。図31はハードベーク時にフォトレジストがリフローされる温度を確認することができる断面写真(SEM)であって、(A)は上記表1で「●」を示す断面写真であり、(B)は表1で「▲」を示す断面写真である。また、図32はメルカプト化合物の添加量によるフォトレジスト残膜率(%)を示すグラフであって、15%以上添加される場合、残膜率が50%以下に低くなってパターン特性が不良になることが分かった。
したがって、フォトレジスト膜表面にクラックを発生せず、本来フォトレジストの特性を維持するためにメルカプト化合物はフォトレジスト組成物の全含量に対して約0.5〜15重量%含まれるのが好ましい。
On the other hand, when the mercapto compound exceeds 15% by weight, cracks did not occur on the surface of the photoresist film, but it was confirmed that excessive addition of the mercapto compound originally affected the heat resistance characteristics and residual film ratio characteristics of the photoresist. It was. FIG. 31 is a cross-sectional photograph (SEM) in which the temperature at which the photoresist is reflowed during hard baking can be confirmed, (A) is a cross-sectional photograph showing “●” in Table 1 above, and (B) is 2 is a cross-sectional photograph showing “▲” in Table 1. FIG. FIG. 32 is a graph showing the photoresist remaining film ratio (%) depending on the amount of mercapto compound added. When 15% or more is added, the remaining film ratio decreases to 50% or less, resulting in poor pattern characteristics. I found out that
Therefore, it is preferable that the mercapto compound is contained in an amount of about 0.5 to 15% by weight with respect to the total content of the photoresist composition in order to maintain the characteristics of the photoresist without causing cracks on the surface of the photoresist film.

次に、本発明の第2の実施例によるフォトレジスト組成物を利用して薄膜トランジスタ表示板を製造する方法について説明する。
本実施例は図面を参照して説明するが、図面で多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似の部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含む。これに反し、ある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。
Next, a method for manufacturing a thin film transistor array panel using the photoresist composition according to the second embodiment of the present invention will be described.
Although this embodiment will be described with reference to the drawings, the thickness is shown enlarged in order to clearly represent various layers and regions in the drawings. Similar parts throughout the specification are marked with the same reference numerals. When a layer, film, region, plate, etc. is “on” other parts, this is not only “directly above” other parts, but also other parts in the middle Including. On the other hand, when a part is “directly above” another part, it means that there is no other part in the middle.

図1は、本発明の第2の実施例による薄膜トランジスタ表示板の構造を示した配置図であり、図2は、図1の薄膜トランジスタ表示板をII−II’線に沿って切断した断面図である。
図1及び図2に示すように、絶縁基板110上にゲート信号を伝達する複数のゲート線121が形成されている。ゲート線121は横方向に伸びており、各ゲート線121の一部は複数のゲート電極124を構成し、ゲート線121の他の一部は下方向に突出して複数の拡張部127を構成する。また、外部回路と連結するためのゲート線の端部129が備えられている。
FIG. 1 is a layout view illustrating a structure of a thin film transistor array panel according to a second embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG. is there.
As shown in FIGS. 1 and 2, a plurality of gate lines 121 for transmitting gate signals are formed on the insulating substrate 110. The gate lines 121 extend in the horizontal direction, a part of each gate line 121 constitutes a plurality of gate electrodes 124, and another part of the gate line 121 protrudes downward to constitute a plurality of extended portions 127. . In addition, an end portion 129 of a gate line for connecting to an external circuit is provided.

ゲート線121はアルミニウムまたはアルミニウムにネオジムが所定量添加されたアルミニウム合金(AlNd)からなる第1金属層124p、127p、129pと、第1金属層124p、127p、129p上部に形成されたものでモリブデン(Mo)からなる第2金属層124q、127q、129qからなっている。
第1金属層124p、127p、129pと第2金属層124q、127q、129qの側面は各々傾いており、その傾斜角は基板110の表面に対して約30〜80度をなす。
ゲート線121上には窒化シリコンなどからなるゲート絶縁膜140が形成されている。
The gate lines 121 are formed on the first metal layers 124p, 127p, and 129p made of aluminum or aluminum alloy (AlNd) obtained by adding a predetermined amount of neodymium to aluminum, and formed on the first metal layers 124p, 127p, and 129p. It consists of the second metal layers 124q, 127q, and 129q made of (Mo).
The side surfaces of the first metal layers 124p, 127p, and 129p and the second metal layers 124q, 127q, and 129q are inclined, and the inclination angle is about 30 to 80 degrees with respect to the surface of the substrate 110.
A gate insulating film 140 made of silicon nitride or the like is formed on the gate line 121.

ゲート絶縁膜140上部には水素化非晶質シリコンなどからなる複数の線状半導体層151が形成されている。線状半導体層151は縦方向に伸びており、これから複数の突出部154がゲート電極124に向かって伸びている。また、線状半導体層151はゲート線121と会う地点付近で幅が広くなってゲート線121の広い面積を覆っている。
半導体層151の上部にはシリサイドまたはn型不純物が高濃度でドーピングされているn水素化非晶質シリコンなどの物質からなる線状抵抗性接触層161及び複数の島型抵抗性接触層163、165が形成されている。島型抵抗性接触層163、165は対をなして半導体層151の突出部154上に位置している。半導体層151と抵抗性接触層163、165の側面はやはり傾いており、傾斜角は基板110に対して30〜80゜である。
A plurality of linear semiconductor layers 151 made of hydrogenated amorphous silicon or the like are formed on the gate insulating film 140. The linear semiconductor layer 151 extends in the vertical direction, and a plurality of protrusions 154 extend from the linear semiconductor layer 151 toward the gate electrode 124. Further, the linear semiconductor layer 151 is wide in the vicinity of the point where it meets the gate line 121 and covers a large area of the gate line 121.
A linear resistive contact layer 161 and a plurality of island-type resistive contact layers 163 made of a material such as n + hydrogenated amorphous silicon doped with a high concentration of silicide or n-type impurities are formed on the semiconductor layer 151. , 165 are formed. The island-type resistive contact layers 163 and 165 are located on the protruding portion 154 of the semiconductor layer 151 in a pair. The side surfaces of the semiconductor layer 151 and the resistive contact layers 163 and 165 are also inclined, and the inclination angle is 30 to 80 ° with respect to the substrate 110.

抵抗性接触層161、163、165及びゲート絶縁膜140上には各々ソース電極173を含む複数のデータ線171、複数のドレイン電極175及び複数のストレージキャパシタ用導電体177が形成されている。また、外部回路と連結するためのデータ線の端部179が備えられている。
データ線171は縦方向に伸びてゲート線121と交差してデータ電圧を伝達する。各データ線171からドレイン電極175に向かって伸びた複数の分枝がソース電極173を構成する。一対のソース電極173とドレイン電極175は互いに分離されていて、ゲート電極124に対して互いに反対側に位置している。
A plurality of data lines 171 including a source electrode 173, a plurality of drain electrodes 175, and a plurality of storage capacitor conductors 177 are formed on the resistive contact layers 161, 163, 165 and the gate insulating film 140, respectively. In addition, a data line end 179 for connection to an external circuit is provided.
The data line 171 extends in the vertical direction and crosses the gate line 121 to transmit a data voltage. A plurality of branches extending from each data line 171 toward the drain electrode 175 constitute a source electrode 173. The pair of source electrode 173 and drain electrode 175 are separated from each other and are located on opposite sides of the gate electrode 124.

ソース電極173を含むデータ線171及びドレイン電極175はアルミニウムを含む第1金属層171q、173q、175q、177q、179q及び第1金属層171q、173q、175q、177q、179qの下部及び上部に形成されたモリブデンを含む第2金属層171p、173p、175p、177p、179p及び第3金属層171r、173r、175r、177r、179rからなる複数層で形成される。
このように比抵抗の低いアルミニウムまたはアルミニウム合金層をモリブデン層の間に介在する構造を有することによって、低い比抵抗の特性をそのまま維持しながら、中間に介されたアルミニウム層が下部の半導体層及び上部の画素電極と直接接触しないことによって接触不良による薄膜トランジスタの特性低下を防止することができる利点がある。
The data line 171 including the source electrode 173 and the drain electrode 175 are formed below and above the first metal layers 171q, 173q, 175q, 177q, 179q and the first metal layers 171q, 173q, 175q, 177q, 179q containing aluminum. The second metal layer 171p, 173p, 175p, 177p, 179p containing molybdenum and the third metal layer 171r, 173r, 175r, 177r, 179r are formed.
By having such a structure in which an aluminum or aluminum alloy layer having a low specific resistance is interposed between the molybdenum layers, the aluminum layer interposed between the lower semiconductor layer and the intermediate layer while maintaining the low specific resistance characteristic as it is. By not making direct contact with the upper pixel electrode, there is an advantage that deterioration of characteristics of the thin film transistor due to poor contact can be prevented.

ゲート電極124、ソース電極173及びドレイン電極175は半導体151の突出部154と共に薄膜トランジスタ(TFT)を構成し、薄膜トランジスタのチャンネルはソース電極173とドレイン電極175との間の突出部154に形成される。ストレージキャパシタ用導電体177はゲート線121の拡張部127と重なっている。
データ線171、ドレイン電極175及びストレージキャパシタ用導電体177もゲート線121と同様にその側面が基板110に対して約30〜80゜の角度で各々傾いている。
The gate electrode 124, the source electrode 173, and the drain electrode 175 constitute a thin film transistor (TFT) together with the protruding portion 154 of the semiconductor 151, and a channel of the thin film transistor is formed in the protruding portion 154 between the source electrode 173 and the drain electrode 175. The storage capacitor conductor 177 overlaps the extended portion 127 of the gate line 121.
The side surfaces of the data line 171, the drain electrode 175, and the storage capacitor conductor 177 are inclined at an angle of about 30 to 80 ° with respect to the substrate 110, similarly to the gate line 121.

抵抗性接触層163、165はその下部の半導体層154とその上部のソース電極173及びドレイン電極175の間にのみ存在して、接触抵抗を低くする役割を果たす。線状半導体層151はソース電極173とドレイン電極175との間をはじめとしてデータ線171及びドレイン電極175に覆われずに露出された部分を有しており、大部分の領域で線状半導体層151の幅がデータ線171の幅より狭いが、上述したようにゲート線121と会う部分で幅が広くなってゲート線121とデータ線171との間の絶縁を強化する。   The resistive contact layers 163 and 165 exist only between the lower semiconductor layer 154 and the upper source electrode 173 and drain electrode 175 and serve to lower the contact resistance. The linear semiconductor layer 151 includes a portion exposed between the source electrode 173 and the drain electrode 175 and not covered with the data line 171 and the drain electrode 175, and the linear semiconductor layer in most regions. Although the width of 151 is narrower than the width of the data line 171, as described above, the width is increased at the portion where the gate line 121 is met, and the insulation between the gate line 121 and the data line 171 is strengthened.

データ線171、ドレイン電極175及びストレージキャパシタ用導電体177と露出された半導体層151部分の上には平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着(PECVD)で形成されるa−Si:C:O、a−Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化シリコンなどからなる保護膜180が単一層または複数層で形成されている。例えば、有機物質で形成する場合にはソース電極173とドレイン電極175との間の半導体層154が露出された部分に保護膜180の有機物質が接触することを防止するために、有機膜の下部に窒化シリコンまたは酸化シリコンからなる絶縁膜(図示せず)を追加的に形成することもできる。   The data line 171, the drain electrode 175, the storage capacitor conductor 177, and the exposed semiconductor layer 151 are formed by an organic material having excellent planarization characteristics and photosensitivity, plasma enhanced chemical vapor deposition (PECVD). A protective film 180 made of a low dielectric constant insulating material such as a-Si: C: O, a-Si: O: F, or silicon nitride that is an inorganic material is formed in a single layer or a plurality of layers. For example, in the case of forming with an organic material, in order to prevent the organic material of the protective film 180 from contacting a portion where the semiconductor layer 154 between the source electrode 173 and the drain electrode 175 is exposed, Further, an insulating film (not shown) made of silicon nitride or silicon oxide can be additionally formed.

保護膜180にはゲート線の端部129、ドレイン電極175、ストレージキャパシタ用導電体177及びデータ線の端部179を各々露出する複数の接触孔181、185、187、182が形成されている。
保護膜180上にはITOまたはIZOからなる複数の画素電極190及び複数の接触補助部材81、82が形成されている。
画素電極190は接触孔185、187を通じてドレイン電極175及びストレージキャパシタ用導電体177と各々物理的・電気的に連結されてドレイン電極175からデータ電圧の印加を受けて、ストレージキャパシタ用導電体177にデータ電圧を伝達する。
The protective film 180 is formed with a plurality of contact holes 181, 185, 187, and 182 exposing the gate line end 129, the drain electrode 175, the storage capacitor conductor 177, and the data line end 179.
A plurality of pixel electrodes 190 and a plurality of contact assisting members 81 and 82 made of ITO or IZO are formed on the protective film 180.
The pixel electrode 190 is physically and electrically connected to the drain electrode 175 and the storage capacitor conductor 177 through the contact holes 185 and 187, respectively, and receives a data voltage from the drain electrode 175, and is connected to the storage capacitor conductor 177. Transmit data voltage.

データ電圧が印加された画素電極190は共通電圧の印加を受ける他の表示板(図示せず)の共通電極(図示せず)と共に電場を生成することによって液晶層の液晶分子を再配列する。
接触補助部材81、82は接触孔181、182を通じてデータ線の端部179と各々連結される。接触補助部材81、82はゲート線の端部129及びデータ線171の端部179と駆動集積回路のような外部装置との接着性を補完して、これらを保護する。
The pixel electrode 190 to which the data voltage is applied rearranges the liquid crystal molecules in the liquid crystal layer by generating an electric field together with a common electrode (not shown) of another display panel (not shown) that receives the application of the common voltage.
The contact assistants 81 and 82 are connected to the end portions 179 of the data lines through the contact holes 181 and 182, respectively. The contact assistants 81 and 82 supplement and protect the adhesion between the end portion 129 of the gate line and the end portion 179 of the data line 171 and an external device such as a driving integrated circuit.

次に、図1及び図2に示した薄膜トランジスタ表示板の本発明に係る第2の実施例による製造方法について図3乃至図16と図1及び図2を参照して詳細に説明する。
まず、図3に示すように、絶縁基板110上にアルミニウムを含む第1金属層120p及びモリブデンを含む第2金属層120qを順次に積層する。
Next, a method of manufacturing the thin film transistor array panel shown in FIGS. 1 and 2 according to the second embodiment of the present invention will be described in detail with reference to FIGS. 3 to 16 and FIGS.
First, as shown in FIG. 3, a first metal layer 120p containing aluminum and a second metal layer 120q containing molybdenum are sequentially stacked on an insulating substrate 110.

ここで、第1金属層120pと第2金属層120qは共同スパッタリングで形成する。
本実施例では共同スパッタリングのターゲットとしてアルミニウムにネオジムが2at%程度添加されたアルミニウム合金(Al−Nd)とモリブデン(Mo)を使用する。
共同スパッタリングは次のような方法で実施する。
まず、初期にモリブデンターゲットにはパワーを印加せず、アルミニウム合金ターゲットにのみパワーを印加して基板上にアルミニウム合金からなる第1金属層120pを形成する。この場合、約2,500Å程度の厚さを有するのが好ましい。その後、アルミニウム合金ターゲットに印加されるパワーをオフした後、モリブデンターゲットにパワーを印加して第2金属層120qを形成する。
Here, the first metal layer 120p and the second metal layer 120q are formed by joint sputtering.
In this embodiment, aluminum alloy (Al—Nd) and molybdenum (Mo) in which about 2 at% of neodymium is added to aluminum are used as a target for joint sputtering.
Co-sputtering is performed by the following method.
First, power is not applied to the molybdenum target in the initial stage, but power is applied only to the aluminum alloy target to form the first metal layer 120p made of an aluminum alloy on the substrate. In this case, it is preferable to have a thickness of about 2,500 mm. Thereafter, the power applied to the aluminum alloy target is turned off, and then the power is applied to the molybdenum target to form the second metal layer 120q.

次いで、第2金属層120q上に下記の化学式(1)で示されるノボラック樹脂、
(ここで、化学式(1)のR〜Rは各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数)
下記の化学式(2)で示されるメルカプト化合物、
(ここで、R及びRは各々独立的に1〜20個の炭素原子を有するアルキル基またはアリル基)
光感応剤、及び溶剤を含むフォトレジスト組成物をスピンコーティング法で塗布する。
Next, a novolac resin represented by the following chemical formula (1) on the second metal layer 120q,
Here, R 1 to R 4 in the chemical formula (1) are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, and n is an integer of 0 to 3.
A mercapto compound represented by the following chemical formula (2):
(Wherein R 1 and R 2 are each independently an alkyl group or an allyl group having 1 to 20 carbon atoms)
A photoresist composition containing a photosensitive agent and a solvent is applied by a spin coating method.

フォトレジスト組成物は、好ましくは5〜50重量%のノボラック樹脂、3〜20重量%の光感応剤、0.5〜15重量%のメルカプト化合物及び残量の溶媒を含み、本実施例ではm−クレゾールとp−クレゾールを重量比40/60として含むクレゾール混合物(Mw=8,000)とフォルムアルデヒド化合物を酸触媒としてシュウ酸の存在下で縮重合して得たノボラック樹脂30重量%、前述の化学式(9)で示された光感応剤5重量%、前述の化学式(10)で示された光感応剤5重量%、及びメルカプト化合物として1−ドデシルメルカプタン化合物5重量%をジメチルホルムアミド(DMF)に溶解して製造したポジ−フォトレジスト組成物を利用した(実施例1でNo.8の組成物)。   The photoresist composition preferably comprises 5-50% by weight novolak resin, 3-20% by weight photosensitizer, 0.5-15% by weight mercapto compound and the remaining amount of solvent, m in this example. A cresol mixture (Mw = 8,000) containing cresol and p-cresol in a weight ratio of 40/60 and 30% by weight of a novolak resin obtained by condensation polymerization in the presence of oxalic acid using a formaldehyde compound as an acid catalyst, 5% by weight of the photosensitizer represented by the chemical formula (9), 5% by weight of the photosensitizer represented by the above chemical formula (10), and 5% by weight of the 1-dodecyl mercaptan compound as the mercapto compound were added to dimethylformamide (DMF). The positive photoresist composition produced by dissolving in No. 8) was used (the composition of No. 8 in Example 1).

その後、図4に示すようにマスク50を利用してフォトレジスト膜40を露光した後、現像する。
次に、図6に示すようにフォトレジストパターン42が残っている部分を除いた領域の第1金属層120p及び第2金属層120qをエッチング液を利用して一度にエッチングする。この時、エッチング液としてはリン酸、硝酸、酢酸及び脱塩水を適正比率で含むエッチング液が適している。
その後、フォトレジスト剥離剤を利用してフォトレジストパターン42を除去することによって、図7に示すようにゲート電極124、拡張部127及びゲート線の端部129を含むゲート線121が形成される。
Thereafter, as shown in FIG. 4, the photoresist film 40 is exposed using a mask 50 and then developed.
Next, as shown in FIG. 6, the first metal layer 120p and the second metal layer 120q in the region excluding the portion where the photoresist pattern 42 is left are etched at once using an etching solution. At this time, an etching solution containing phosphoric acid, nitric acid, acetic acid, and demineralized water in an appropriate ratio is suitable as the etching solution.
Thereafter, the photoresist pattern 42 is removed using a photoresist remover, thereby forming the gate line 121 including the gate electrode 124, the extended portion 127, and the end portion 129 of the gate line as shown in FIG.

次に、図8及び図9に示すようにゲート線121を覆うように窒化シリコンまたは酸化シリコンを蒸着してゲート絶縁膜140を形成する。ゲート絶縁膜140の積層温度は約250〜500℃、厚さは2,000〜5,000Å程度であるのが好ましい。
そして、ゲート絶縁膜140上に真性非晶質シリコン層、不純物がドーピングされた非晶質シリコン層の三層膜を連続して積層し、不純物がドーピングされた非晶質シリコン層と真性非晶質シリコン層をフォトエッチングして複数の突出部154と複数の不純物半導体パターン164を各々含む線状真性半導体層151及び不純物がドーピングされた非晶質シリコン層161を形成する。
Next, as shown in FIGS. 8 and 9, silicon nitride or silicon oxide is deposited so as to cover the gate line 121 to form a gate insulating film 140. The lamination temperature of the gate insulating film 140 is preferably about 250 to 500 ° C. and the thickness is about 2,000 to 5,000 mm.
Then, a three-layer film of an intrinsic amorphous silicon layer and an amorphous silicon layer doped with an impurity is successively stacked on the gate insulating film 140, and the amorphous silicon layer doped with the impurity and the intrinsic amorphous layer are stacked. The porous silicon layer is photoetched to form a linear intrinsic semiconductor layer 151 including a plurality of protrusions 154 and a plurality of impurity semiconductor patterns 164 and an amorphous silicon layer 161 doped with impurities.

その後、図10に示すように不純物がドーピングされた非晶質シリコン層161上にスパッタリングなどの方法でモリブデンを含む第1金属層170p、アルミニウムを含む第2金属層170q、及びモリブデンを含む第3金属層170rを順次に蒸着する。金属層は第1金属層170p、第2金属層170q及び第3金属層170rを全て合せて約3000Å程度の厚さで形成し、スパッタリング温度は約150℃程度が好ましい。   After that, as shown in FIG. 10, a first metal layer 170p containing molybdenum, a second metal layer 170q containing aluminum, and a third metal containing molybdenum are formed on the amorphous silicon layer 161 doped with impurities by a method such as sputtering. Metal layers 170r are sequentially deposited. The first metal layer 170p, the second metal layer 170q, and the third metal layer 170r are all formed to a thickness of about 3000 mm, and the sputtering temperature is preferably about 150 ° C.

次に、図11に示すように第3金属層170r上にスピンコーティングなどの方法で下記の化学式(1)で示されるノボラック樹脂、
(ここで、R〜Rは各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数)、
下記の化学式(2)で示されるメルカプト化合物、
(ここで、R及びRは各々独立的に1〜20個の炭素原子を有するアルキル基またはアリル基)、
光感応剤、及び溶剤を含むフォトレジスト組成物を塗布してフォトレジスト膜44を形成する。
Next, as shown in FIG. 11, a novolac resin represented by the following chemical formula (1) by a method such as spin coating on the third metal layer 170r,
(Where R 1 to R 4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3),
A mercapto compound represented by the following chemical formula (2):
(Wherein R 1 and R 2 are each independently an alkyl group or an allyl group having 1 to 20 carbon atoms),
A photoresist film 44 is formed by applying a photoresist composition containing a photosensitizer and a solvent.

フォトレジスト組成物は、好ましくは5〜50重量%のノボラック樹脂、3〜20重量%の光感応剤、0.5〜15重量%のメルカプト化合物、及び残量の溶剤を含み、本実施例ではm−クレゾールとp−クレゾールを重量比40:60として含むクレゾール混合物(Mw=8,000)とフォルムアルデヒド化合物を酸触媒としてシュウ酸の存在下で縮重合して得たノボラック樹脂30重量%、前述の化学式(9)で示した光感応剤5重量%、前述の化学式(10)で示した光感応剤5重量%、及びメルカプト化合物として1−ドデシルメルカプタン化合物5重量%をジメチルホルムアミド(DMF)に溶解して製造したポジ−フォトレジスト組成物(実施例1でNo.8の組成物)を利用した。   The photoresist composition preferably comprises 5-50% by weight novolak resin, 3-20% by weight photosensitizer, 0.5-15% by weight mercapto compound, and the remaining amount of solvent. 30% by weight of a novolak resin obtained by polycondensation in the presence of oxalic acid using a cresol mixture (Mw = 8,000) containing m-cresol and p-cresol in a weight ratio of 40:60 and a formaldehyde compound as an acid catalyst, Dimethylformamide (DMF) containing 5% by weight of the photosensitizer represented by the above chemical formula (9), 5% by weight of the photosensitizer represented by the above chemical formula (10), and 5% by weight of the 1-dodecyl mercaptan compound as the mercapto compound. The positive photoresist composition (No. 8 composition in Example 1) prepared by dissolving in the solution was used.

その後、図11に示すようにマスク51を利用してフォトレジスト膜44を露光した後、現像する。
次いで、図13に示すようにフォトレジストパターン46が残っている部分を除いた領域の金属層170をエッチングする。この時、エッチング液はリン酸、硝酸、酢酸、及び脱塩水を適正比率で含有したエッチング液が適している。
次に、フォトレジスト剥離剤を利用してフォトレジストパターン46を除去することによって、図14に示すようにソース電極173、ドレイン電極175、ストレージキャパシタ用導電体177、及びデータ線の端部179を形成する。
Thereafter, as shown in FIG. 11, the photoresist film 44 is exposed using a mask 51 and then developed.
Next, as shown in FIG. 13, the metal layer 170 in the region excluding the portion where the photoresist pattern 46 remains is etched. At this time, an etching solution containing phosphoric acid, nitric acid, acetic acid, and demineralized water in an appropriate ratio is suitable.
Next, by removing the photoresist pattern 46 using a photoresist stripper, the source electrode 173, the drain electrode 175, the storage capacitor conductor 177, and the end portion 179 of the data line are formed as shown in FIG. Form.

また、ソース電極173、ドレイン電極175及びストレージキャパシタ用導電体177に覆われずに露出された不純物半導体層161、164部分を除去することによって複数の突出部154を各々含む複数の線状抵抗性接触層161と複数の島型抵抗性接触層163、165を完成する一方、その下の真性半導体層である突出部154の一部分を露出させる。この場合、露出された真性半導体層である突出部154の一部分の表面を安定化させるために酸素プラズマを実施するのが好ましい。   Also, a plurality of linear resistive elements each including a plurality of protrusions 154 are removed by removing portions of the impurity semiconductor layers 161 and 164 exposed without being covered with the source electrode 173, the drain electrode 175, and the storage capacitor conductor 177. While the contact layer 161 and the plurality of island-type resistive contact layers 163 and 165 are completed, a part of the protruding portion 154 that is an intrinsic semiconductor layer under the contact layer 161 is exposed. In this case, it is preferable to perform oxygen plasma in order to stabilize the surface of a part of the protruding portion 154 that is the exposed intrinsic semiconductor layer.

次に、図15及び図16に示すように、平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着(PECVD)で形成されるa−Si:C:O、a−Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化シリコンなどを単一層または複数層で形成して保護膜180を形成する。
その後、保護膜180上に感光膜をコーティングした後、光マスクを通じて感光膜に光を照射した後、現像して複数の接触孔181、185、187、182を形成する。この時、保護膜180が感光性を有する有機膜である場合には写真工程(塗布、感光、現像)のみで接触孔を形成することもできる。ゲート絶縁膜140と保護膜180に対して実質的に同一なエッチング比を有するエッチング条件で実施するのが好ましい。
Next, as shown in FIGS. 15 and 16, an organic material having excellent planarization characteristics and photosensitivity, a-Si: C: O, a-Si formed by plasma enhanced chemical vapor deposition (PECVD). The protective film 180 is formed by forming a low dielectric constant insulating material such as: O: F or silicon nitride that is an inorganic material in a single layer or a plurality of layers.
Then, after coating the photosensitive film on the protective film 180, the photosensitive film is irradiated with light through an optical mask, and then developed to form a plurality of contact holes 181, 185, 187, 182. At this time, when the protective film 180 is an organic film having photosensitivity, the contact hole can be formed only by a photographic process (coating, photosensitizing, developing). It is preferable to perform the etching under the etching conditions having substantially the same etching ratio with respect to the gate insulating film 140 and the protective film 180.

次に、最後に図1及び図2に示したように、基板上にITOまたはIZOをスパッタリングで積層して、フォトエッチング工程で複数の画素電極190と複数の接触補助部材81、82を形成する。   Next, finally, as shown in FIGS. 1 and 2, ITO or IZO is laminated on the substrate by sputtering, and a plurality of pixel electrodes 190 and a plurality of contact assisting members 81 and 82 are formed by a photoetching process. .

本実施例では特定組成で製造された一種類のフォトレジスト組成物(実施例1のNo.8の組成物)のみを適用したが、この組成比に特に限られるわけではない。
また、本実施例ではゲート線及びデータ線の形成時にのみ本実施例によるフォトレジスト組成物を適用した例を示したが、本発明によるフォトレジスト組成物はゲート線及びデータ線に限定されて使用されるわけではなく、全ての導電性または非導電性層をパターン化する場合に同一に適用することができることは当然である。
また、ゲート線121及びデータ線171を二重層で形成した場合に対してのみ示したが、単一層または三重層以上の多重層である場合もまた同一に適用することができ、本実施例ではゲート線121及びデータ線171でモリブデンとアルミニウムからなる金属層のみを適用したが、これに限定されず、全ての導電体に対して同一に適用することができる。
In this example, only one type of photoresist composition manufactured with a specific composition (the composition of No. 8 in Example 1) was applied, but the composition ratio is not particularly limited.
Also, in this example, the example in which the photoresist composition according to this example is applied only at the time of forming the gate line and the data line is shown, but the photoresist composition according to the present invention is limited to the gate line and the data line. Of course, the same applies when patterning all conductive or non-conductive layers.
In addition, although only the case where the gate line 121 and the data line 171 are formed in a double layer is shown, the present invention can also be applied to the case where the gate line 121 and the data line 171 are a single layer or multiple layers of triple layers or more. Although only the metal layer made of molybdenum and aluminum is applied to the gate line 121 and the data line 171, the present invention is not limited to this and can be applied to all the conductors.

上述の第2の実施例では半導体層とデータ線を互いに異なるマスクを利用したフォトエッチング工程で形成する方法について説明したが、本実施例では製造費用を最少化するために半導体層とデータ線を一つの感光膜パターンを利用したフォトエッチング工程で形成する薄膜トランジスタ表示板の製造方法について説明する。
これについて以下、図面を参照して詳細に説明する。
In the second embodiment, the method of forming the semiconductor layer and the data line by a photoetching process using different masks has been described. However, in this embodiment, the semiconductor layer and the data line are formed in order to minimize the manufacturing cost. A method for manufacturing a thin film transistor array panel formed by a photoetching process using one photosensitive film pattern will be described.
This will be described in detail below with reference to the drawings.

図17は本発明の第3の実施例による薄膜トランジスタ表示板の配置図であり、図18は図17のXIV−XIV’線に沿って切断した断面図である。
図17及び図18に示すように、本発明の第3の実施例による薄膜トランジスタ表示板の層状構造は図1及び図2に示した液晶表示装置用薄膜トランジスタ表示板の層状構造とほとんど同一である。つまり、基板110上にアルミニウムを含む第1金属層121p、124p及びモリブデンからなる第2金属層121q、124qを含む複数のゲート線121及びゲート電極124が形成されており、その上にゲート絶縁膜140、複数の突出部154を含む複数の線状半導体層151、複数の突出部163を各々含む複数の線状抵抗性接触層161、及び複数の島型抵抗性接触層165が順次に形成される。抵抗性接触層161、165及びゲート絶縁膜140上にはアルミニウムを含む第1金属層171q、175q及び第1金属層171q、175qの下部及び上部に形成されたモリブデン(Mo)を含む第2金属層171p、175p及び第3金属層171r、175rからなる複数のデータ線171及びドレイン電極175が形成されていて、その上に保護膜180が形成されている。保護膜180及び/またはゲート絶縁膜140には複数の接触孔185、182が形成されており、保護膜180上には複数の画素電極190と複数の接触補助部材82が形成されている。
17 is a layout view of a thin film transistor array panel according to a third embodiment of the present invention, and FIG. 18 is a cross-sectional view taken along line XIV-XIV ′ of FIG.
As shown in FIGS. 17 and 18, the layered structure of the thin film transistor array panel according to the third embodiment of the present invention is almost the same as the layered structure of the thin film transistor array panel for the liquid crystal display shown in FIGS. That is, a plurality of gate lines 121 and gate electrodes 124 including first metal layers 121p and 124p containing aluminum and second metal layers 121q and 124q made of molybdenum are formed on the substrate 110, and a gate insulating film is formed thereon. 140, a plurality of linear semiconductor layers 151 including a plurality of protrusions 154, a plurality of linear resistive contact layers 161 each including a plurality of protrusions 163, and a plurality of island-type resistive contact layers 165 are sequentially formed. The On the resistive contact layers 161 and 165 and the gate insulating film 140, a first metal layer 171q and 175q containing aluminum and a second metal containing molybdenum (Mo) formed below and above the first metal layers 171q and 175q. A plurality of data lines 171 and drain electrodes 175 including layers 171p and 175p and third metal layers 171r and 175r are formed, and a protective film 180 is formed thereon. A plurality of contact holes 185 and 182 are formed in the protective film 180 and / or the gate insulating film 140, and a plurality of pixel electrodes 190 and a plurality of contact assisting members 82 are formed on the protective film 180.

しかし、図1及び図2に示した薄膜トランジスタ表示板と異なって、本実施例による薄膜トランジスタ表示板はゲート線121に拡張部を置く代わりにゲート線121と同一層にゲート線121と電気的に分離された複数の維持電極線131を置いてドレイン電極175と重ねてストレージキャパシタを作る。維持電極線131は共通電圧などの既に決められた電圧の印加を外部から受け、画素電極190とゲート線121の重畳で発生する保持容量が十分である場合、維持電極線131は省略することもでき、画素の開口率を極大化するために画素領域の周縁に配置することもできる。
そして、半導体層151は薄膜トランジスタが位置する突出部154を除けばデータ線171、ドレイン電極175、及びその下部の抵抗性接触層163、165と実質的に同一な平面形態を有している。具体的には、線状半導体層151はデータ線171及びドレイン電極175とその下部の抵抗性接触層163、165の下に存在する部分の他にもソース電極173とドレイン電極175との間に覆われずに露出された部分を有している。
However, unlike the thin film transistor array panel shown in FIGS. 1 and 2, the thin film transistor array panel according to the present embodiment is electrically separated from the gate line 121 in the same layer as the gate line 121 instead of extending the gate line 121. A plurality of storage electrode lines 131 are placed and overlapped with the drain electrode 175 to form a storage capacitor. The storage electrode line 131 receives an application of a predetermined voltage such as a common voltage from the outside, and the storage electrode line 131 may be omitted when the storage capacitance generated by the overlap of the pixel electrode 190 and the gate line 121 is sufficient. In order to maximize the aperture ratio of the pixel, it can be arranged at the periphery of the pixel region.
The semiconductor layer 151 has substantially the same planar shape as the data line 171, the drain electrode 175, and the underlying resistive contact layers 163 and 165 except for the protrusion 154 where the thin film transistor is located. Specifically, the linear semiconductor layer 151 is formed between the source electrode 173 and the drain electrode 175 in addition to the data line 171 and the drain electrode 175 and a portion existing below the resistive contact layers 163 and 165. It has a portion exposed without being covered.

以下では本実施例による薄膜トランジスタ表示板の製造方法を図19〜図30と図17及び図18を参照して詳細に説明する。
まず、図19に示すように透明ガラスなどで作られた基板110上にアルミニウムまたはアルミニウム合金からなる第1金属層120pとモリブデンまたはモリブデン合金からなる第2金属層120qをスパッタリング法で各々形成する。
Hereinafter, a method of manufacturing the thin film transistor array panel according to the present embodiment will be described in detail with reference to FIGS. 19 to 30 and FIGS. 17 and 18.
First, as shown in FIG. 19, a first metal layer 120p made of aluminum or an aluminum alloy and a second metal layer 120q made of molybdenum or a molybdenum alloy are formed on a substrate 110 made of transparent glass or the like by a sputtering method.

その後、図20に示すように第2金属層120q上に下記の化学式(1)で示されるノボラック樹脂、
(ここで、R〜Rは各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数)、
下記の化学式(2)で示されるメルカプト化合物、
(ここで、R及びRは各々独立的に1〜20個の炭素原子を有するアルキル基またはアリル基)、
光感応剤、及び溶剤を含むフォトレジスト組成物を塗布してフォトレジスト膜60をスピンコーティング方法で形成する。
Thereafter, as shown in FIG. 20, a novolac resin represented by the following chemical formula (1) on the second metal layer 120q,
(Where R 1 to R 4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3),
A mercapto compound represented by the following chemical formula (2):
(Wherein R 1 and R 2 are each independently an alkyl group or an allyl group having 1 to 20 carbon atoms),
A photoresist composition containing a photosensitizer and a solvent is applied to form a photoresist film 60 by a spin coating method.

フォトレジスト組成物は5〜50重量%のノボラック樹脂、3〜20重量%の光感応剤、0.5〜15重量%のメルカプト化合物、及び残量の溶剤を含み、本実施例ではm−クレゾールとp−クレゾールを重量比40:60として含むクレゾール混合物(Mw=8,000)とフォルムアルデヒド化合物を酸触媒としてシュウ酸の存在下で縮重合して得たノボラック樹脂30重量%、前述の化学式(9)で示した光感応剤5重量%、前述の化学式(10)で示した光感応剤5重量%、及びメルカプト化合物として1−ドデシルメルカプタン化合物5重量%をジメチルホルムアミド(DMF)に溶解して製造したポジ−フォトレジスト組成物(実施例1でNo.8の組成物)を利用した。   The photoresist composition comprises 5-50 wt% novolak resin, 3-20 wt% photosensitizer, 0.5-15 wt% mercapto compound, and the remaining amount of solvent, in this example m-cresol. And a cresol mixture (Mw = 8,000) containing p-cresol at a weight ratio of 40:60 and a novolak resin obtained by condensation polymerization in the presence of oxalic acid using a formaldehyde compound as an acid catalyst, 5% by weight of the photosensitive agent shown in (9), 5% by weight of the photosensitive agent shown in the above chemical formula (10), and 5% by weight of 1-dodecyl mercaptan compound as a mercapto compound were dissolved in dimethylformamide (DMF). The positive photoresist composition (No. 8 composition in Example 1) was used.

その後、図20に示すようにマスク52を利用してフォトレジスト膜60を露光した後、現像する。
次いで、図22に示すようにフォトレジストパターン62が残っている部分を除いた領域の第1金属層120p及び第2金属層120qをエッチング液を利用して一度にエッチングする。この時、エッチング液としてはリン酸、硝酸、酢酸及び脱塩水を適正割合で含むエッチング液が適している。
その後、フォトレジスト剥離剤を利用してフォトレジストパターン62を除去することによって、図23に示すようにゲート電極124を含むゲート線121及びゲート線121と電気的に分離された複数の維持電極線131を形成する。
Thereafter, as shown in FIG. 20, the photoresist film 60 is exposed using a mask 52 and then developed.
Next, as shown in FIG. 22, the first metal layer 120p and the second metal layer 120q in the region excluding the portion where the photoresist pattern 62 remains are etched at once using an etchant. At this time, an etching solution containing phosphoric acid, nitric acid, acetic acid, and demineralized water in an appropriate ratio is suitable as the etching solution.
Thereafter, the photoresist pattern 62 is removed using a photoresist stripping agent, whereby a gate line 121 including the gate electrode 124 and a plurality of storage electrode lines electrically separated from the gate line 121 as shown in FIG. 131 is formed.

次に、図24に示すようにゲート電極124を含むゲート線121及び維持電極線131を覆う窒化シリコンなどの絶縁物質を蒸着してゲート絶縁膜140を形成する。
次に、ゲート絶縁膜140上に不純物がドーピングされなかった非晶質シリコン、不純物がドーピングされた非晶質シリコン(n a−Si)を蒸着して真性非晶質シリコン層150、不純物がドーピングされた非晶質シリコン層160を順次に積層する。真性非晶質シリコン層150は水素化非晶質シリコンなどで形成し、不純物がドーピングされた非晶質シリコン層160はリンなどのn型不純物が高濃度でドーピングされた非晶質シリコンまたはシリサイドで形成する。
また、不純物がドーピングされた非晶質シリコン層160上にスパッタリングなどの方法でモリブデンを含む第1金属層170p、アルミニウムを含む第2金属層170q及びモリブデンを含む第3金属層170rを順次に積層する。
Next, as shown in FIG. 24, an insulating material such as silicon nitride is deposited to cover the gate line 121 including the gate electrode 124 and the storage electrode line 131, thereby forming the gate insulating film 140.
Next, amorphous silicon not doped with impurities and amorphous silicon doped with impurities (n + a-Si) are deposited on the gate insulating film 140 to form the intrinsic amorphous silicon layer 150 and the impurities. A doped amorphous silicon layer 160 is sequentially stacked. The intrinsic amorphous silicon layer 150 is formed of hydrogenated amorphous silicon or the like, and the amorphous silicon layer 160 doped with impurities is amorphous silicon or silicide doped with n-type impurities such as phosphorus at a high concentration. Form with.
Further, a first metal layer 170p containing molybdenum, a second metal layer 170q containing aluminum, and a third metal layer 170r containing molybdenum are sequentially stacked on the amorphous silicon layer 160 doped with impurities by a method such as sputtering. To do.

次に、前記第3金属層170r上に下記の化学式(1)で示されるノボラック樹脂、
(ここで、R〜Rは各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数)、
下記の化学式(2)で示されるメルカプト化合物、
(ここで、R及びRは各々独立的に1〜20個の炭素原子を有するアルキル基またはアリル基)
光感応剤、及び溶剤を含むフォトレジスト組成物を塗布してフォトレジスト膜を形成する。
Next, a novolac resin represented by the following chemical formula (1) on the third metal layer 170r,
(Where R 1 to R 4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3),
A mercapto compound represented by the following chemical formula (2):
(Wherein R 1 and R 2 are each independently an alkyl group or an allyl group having 1 to 20 carbon atoms)
A photoresist composition containing a photosensitizer and a solvent is applied to form a photoresist film.

フォトレジスト組成物は、5〜50重量%のノボラック樹脂、3〜20重量%の光感応剤、0.5〜15重量%のメルカプト化合物及び残量の溶剤を含み、本実施例ではm−クレゾールとp−クレゾールを重量比40/60として含むクレゾール混合物(Mw=8,000)とフォルムアルデヒド化合物を酸触媒としてシュウ酸の存在下で縮重合して得たノボラック樹脂30重量%、前述の化学式(9)で示した光感応剤5重量%、前述の化学式(10)で示した光感応剤5重量%、及びメルカプト化合物として1−ドデシルメルカプタン化合物5重量%をジメチルホルムアミド(DMF)に溶解して製造したポジ−フォトレジスト組成物(実施例1でNo.8の組成物)を利用した。   The photoresist composition contains 5-50% by weight novolak resin, 3-20% by weight photosensitizer, 0.5-15% by weight mercapto compound and the remaining amount of solvent. In this example, m-cresol was used. And a cresol mixture (Mw = 8,000) containing p-cresol in a weight ratio of 40/60 and a novolak resin obtained by condensation polymerization in the presence of oxalic acid using a formaldehyde compound as an acid catalyst, 5% by weight of the photosensitive agent shown in (9), 5% by weight of the photosensitive agent shown in the above chemical formula (10), and 5% by weight of 1-dodecyl mercaptan compound as a mercapto compound were dissolved in dimethylformamide (DMF). The positive photoresist composition (No. 8 composition in Example 1) was used.

その後、フォトレジスト膜を露光及び現像して、図25に示すように互いに異なる厚さを有するフォトレジストパターン64、66を形成する。
説明の便宜上、配線が形成される部分の金属層170、不純物がドーピングされた非晶質シリコン層160、不純物がドーピングされなかった非晶質シリコン層150の部分を配線部分「A」とし、チャンネルが形成される部分に位置した不純物ドーピングされた非晶質シリコン層160、不純物がドーピングされなかった非晶質シリコン層150の部分をチャンネル部分「B」として、チャンネル及び配線部分を除いた領域に位置する不純物がドーピングされた非晶質シリコン層160、不純物がドーピングされなかった非晶質シリコン層150部分を他の部分「C」とする。
Thereafter, the photoresist film is exposed and developed to form photoresist patterns 64 and 66 having different thicknesses as shown in FIG.
For convenience of explanation, a portion of the metal layer 170 where wiring is formed, an amorphous silicon layer 160 doped with impurities, and an amorphous silicon layer 150 not doped with impurities are defined as wiring portions “A”, and the channel The portion of the amorphous silicon layer 160 doped with impurities and the portion of the amorphous silicon layer 150 not doped with impurities is defined as a channel portion “B” in a region excluding the channel and the wiring portion. The portion of the amorphous silicon layer 160 doped with impurities and the portion of the amorphous silicon layer 150 not doped with impurities are defined as another portion “C”.

フォトレジストパターン64、66の中で薄膜トランジスタのチャンネル部「B」に位置したフォトレジストパターン66は、データ線が形成される部分「A」に位置した部分より厚さを薄くし、残りの部分「C」のフォトレジストは全て除去する。この時、チャンネル部「B」に残っているフォトレジストパターン66の厚さと「A」部分に残っているフォトレジストパターン64の厚さの比は後述するエッチング工程における工程条件に応じて異ならせ、フォトレジストパターン66の厚さをフォトレジストパターン64の厚さの1/2以下とするのが好ましい。   The photoresist pattern 66 located in the channel portion “B” of the thin film transistor among the photoresist patterns 64 and 66 is thinner than the portion located in the portion “A” where the data line is formed, and the remaining portion “ All photoresist "C" is removed. At this time, the ratio of the thickness of the photoresist pattern 66 remaining in the channel portion “B” and the thickness of the photoresist pattern 64 remaining in the “A” portion is varied according to the process conditions in the etching process described later, It is preferable that the thickness of the photoresist pattern 66 is ½ or less of the thickness of the photoresist pattern 64.

その後、図26に示すように他の部分「C」に露出されている金属層170をエッチング液を利用して湿式エッチングすることによって、その下部の不純物がドーピングされた非晶質シリコン層161の他の部分「C」を露出させる。
この時、チャンネル部分「B」に位置した真性非晶質シリコン層154の上部が一部除去されて厚さが薄くなることがあり、配線部分「A」のフォトレジストパターン64もこの時ある程度エッチングできる。
Thereafter, as shown in FIG. 26, the metal layer 170 exposed in the other portion “C” is wet-etched using an etching solution, so that the lower portion of the amorphous silicon layer 161 doped with impurities is formed. The other part “C” is exposed.
At this time, the upper part of the intrinsic amorphous silicon layer 154 located in the channel portion “B” may be partially removed to reduce the thickness, and the photoresist pattern 64 of the wiring portion “A” is also etched to some extent at this time. it can.

次に、他の部分「C」に位置した不純物がドーピングされた非晶質シリコン層161及びその下部の真性非晶質シリコン層151を除去すると共に、チャンネル部分「B」のフォトレジストパターン66を除去して下部の金属層174を露出させる。
チャンネル部分「B」のフォトレジスト除去は他の部分「C」の不純物がドーピングされた非晶質シリコン層161及び真性非晶質シリコン層151の除去と同時に行ったり或いは別途に行う。チャンネル領域「B」に残っているフォトレジストパターン66の残留物はアッシングで除去し、この段階で半導体層151、154が完成する。
その後、チャンネル部分「B」に位置した金属層174及び不純物がドーピングされた非晶質シリコン層164をエッチングして除去する。また、残っている配線部分「A」のフォトレジストパターン64も除去する。したがって、金属層174各々がソース電極173を含む一つのデータ線171と複数のドレイン電極175に分離されながら完成され、不純物がドーピングされた非晶質シリコン層164も線状抵抗性接触層161と島型抵抗性接触層165に分けて完成する。
Next, the amorphous silicon layer 161 doped with the impurity located in the other portion “C” and the underlying intrinsic amorphous silicon layer 151 are removed, and the photoresist pattern 66 of the channel portion “B” is formed. The lower metal layer 174 is exposed by removing.
The photoresist removal of the channel portion “B” is performed simultaneously with the removal of the amorphous silicon layer 161 and the intrinsic amorphous silicon layer 151 doped with the impurity of the other portion “C” or separately. Residues of the photoresist pattern 66 remaining in the channel region “B” are removed by ashing, and the semiconductor layers 151 and 154 are completed at this stage.
Thereafter, the metal layer 174 located in the channel portion “B” and the amorphous silicon layer 164 doped with impurities are removed by etching. Further, the photoresist pattern 64 of the remaining wiring portion “A” is also removed. Accordingly, each of the metal layers 174 is completed while being separated into one data line 171 including the source electrode 173 and a plurality of drain electrodes 175, and the amorphous silicon layer 164 doped with impurities is also formed with the linear resistive contact layer 161. It is divided into island-type resistive contact layers 165 and completed.

このように、位置によってフォトレジストパターンの厚さを異ならせる方法としては多様なものがあり得るが、露光マスクに透明領域と遮光領域だけでなく半透過領域を置くことがその例である。半透過領域にはスリットパターン、格子パターンまたは透過率が中間であるか厚さが中間である薄膜が用いられる。スリットパターンを使用する時には、スリットの幅やスリットの間の間隔が写真(露光)工程に使用する露光器の分解能より小さいのが好ましい。他の例としてはリフローが可能なフォトレジストを使用することがある。つまり、透明領域と遮光領域のみをもった通常のマスクでリフロー可能なフォトレジストパターンを形成した後、リフローさせてフォトレジストが残留しない領域に流すことによって薄い部分を形成する。   As described above, there are various methods for varying the thickness of the photoresist pattern depending on the position. For example, a translucent region as well as a transparent region and a light-shielding region are placed on the exposure mask. For the semi-transmissive region, a slit pattern, a lattice pattern, or a thin film having an intermediate transmittance or an intermediate thickness is used. When a slit pattern is used, it is preferable that the width of the slit and the interval between the slits are smaller than the resolution of the exposure device used in the photographic (exposure) process. Another example is to use a reflowable photoresist. That is, after forming a reflowable photoresist pattern with a normal mask having only a transparent region and a light-shielding region, a thin portion is formed by reflowing and flowing in a region where the photoresist does not remain.

適切な工程条件を与えればフォトレジストパターン64、66の厚さの差のために下部層を選択的にエッチングすることができる。
一連のエッチング段階を経た後、フォトレジストパターン64、66上にフォトレジスト剥離剤を適用してフォトレジストパターン64、66を除去することによって、図28に示すように複数のソース電極173を各々含む複数のデータ線171、複数のドレイン電極175及びデータ線の端部179を形成し、複数の突出部163を各々含む複数の線状抵抗性接触層161及び複数の島型抵抗性接触層165、及び複数の突出部154を含む複数の線状半導体層151を形成する。
If appropriate process conditions are provided, the lower layer can be selectively etched due to the difference in thickness of the photoresist patterns 64 and 66.
After a series of etching steps, a photoresist remover is applied onto the photoresist patterns 64 and 66 to remove the photoresist patterns 64 and 66, thereby including a plurality of source electrodes 173 as shown in FIG. A plurality of linear resistive contact layers 161 and a plurality of island-type resistive contact layers 165 that form a plurality of data lines 171, a plurality of drain electrodes 175, and end portions 179 of the data lines, and each include a plurality of protrusions 163; And a plurality of linear semiconductor layers 151 including a plurality of protrusions 154 are formed.

次に、図29及び図30に示すようにデータ線171、173及びドレイン電極175によって覆われない半導体層154を覆うように保護膜180を形成する。この時、保護膜180は平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着(PECVD)で形成されるa−Si:C:O、a−Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化シリコンなどを断層または複数層で形成して保護膜180を形成する。
その後、保護膜180をフォトエッチング工程で複数の接触孔185、182を形成する。この時、感光性を有する有機膜である場合には写真工程(塗布、感光、現像)のみで接触孔を形成することができる。
Next, as shown in FIGS. 29 and 30, a protective film 180 is formed so as to cover the semiconductor layer 154 that is not covered by the data lines 171 and 173 and the drain electrode 175. At this time, the protective film 180 is an organic material having excellent planarization characteristics and photosensitivity, such as a-Si: C: O, a-Si: O: F formed by plasma enhanced chemical vapor deposition (PECVD). The protective film 180 is formed by forming a low dielectric constant insulating material or silicon nitride, which is an inorganic material, in a fault or a plurality of layers.
Thereafter, a plurality of contact holes 185 and 182 are formed in the protective film 180 by a photoetching process. At this time, in the case of an organic film having photosensitivity, the contact hole can be formed only by a photographic process (coating, photosensitizing, developing).

次に、図17及び図18に示すように基板110にITOまたはIZOなどの透明な導電物質を蒸着し、マスクを利用したフォトエッチング工程でエッチングして接触孔185、182を通じてデータ線の端部179と各々連結される接触補助部材82、接触孔185を通じてドレイン電極175と連結される画素電極190を形成する。   Next, as shown in FIGS. 17 and 18, a transparent conductive material such as ITO or IZO is deposited on the substrate 110, and is etched by a photoetching process using a mask, and ends of the data lines through the contact holes 185 and 182. The pixel electrode 190 connected to the drain electrode 175 is formed through the contact assisting member 82 and the contact hole 185 respectively connected to 179.

本実施例では特定組成で製造された一種類のフォトレジスト組成物(実施例1のNo.8の組成物)のみを適用したが、この組成比に特に限られるわけではない。
また、本実施例ではゲート線及びデータ線に対してのみ本実施例によるフォトレジスト組成物を利用してエッチングしたが、これに限定されず、導電性または非導電性層のパターン形成時に全て適用することができるのは当然である。
また、ゲート線121及びデータ線171を二重層で形成した場合についてのみ示したが、単一層または多重層である場合もまた同一に適用することができ、本実施例ではゲート線121及びデータ線171としてモリブデンとアルミニウムからなる金属層を適用したが、配線として適用できる全ての導電体に対して同一に適用することができる。
In this example, only one type of photoresist composition manufactured with a specific composition (the composition of No. 8 in Example 1) was applied, but the composition ratio is not particularly limited.
In this example, only the gate line and the data line were etched using the photoresist composition according to this example. However, the present invention is not limited to this, and is applied to all conductive or non-conductive layer patterns. Of course you can do it.
Although only the case where the gate line 121 and the data line 171 are formed in a double layer is shown, the present invention can be applied to the case where the gate line 121 and the data line 171 are formed in a single layer or multiple layers. Although a metal layer made of molybdenum and aluminum is applied as 171, it can be applied to all conductors applicable as wiring.

尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。   The present invention is not limited to the above-described embodiments. Various modifications can be made without departing from the technical scope of the present invention.

本発明の第2の実施例による薄膜トランジスタ表示板の構造を示した配置図である。FIG. 6 is a layout view illustrating a structure of a thin film transistor array panel according to a second embodiment of the present invention. 図1の薄膜トランジスタ表示板をII−II’線に沿って切断した断面図である。FIG. 2 is a cross-sectional view taken along the line II-II ′ of the thin film transistor array panel of FIG. 1. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次に説明するための断面図である。FIG. 6 is a cross-sectional view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次に説明するための断面図である。FIG. 6 is a cross-sectional view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次に説明するための配置図である。FIG. 5 is a layout view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次に説明するための図5のVB−VB’線に沿って切断した断面図である。FIG. 6 is a cross-sectional view taken along line VB-VB ′ of FIG. 5 for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次に説明するための断面図である。FIG. 6 is a cross-sectional view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次に説明するための配置図である。FIG. 5 is a layout view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次に説明するための図8のVIIB−VIIB’線に沿って切断した断面図である。FIG. 9 is a cross-sectional view taken along the line VIIB-VIIB ′ of FIG. 8 for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次説明するための断面図である。FIG. 5 is a cross-sectional view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次説明するための断面図である。FIG. 5 is a cross-sectional view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次説明するための配置図である。FIG. 5 is a layout view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次説明するための図12のXB−XB’線に沿って切断した断面図である。FIG. 13 is a cross-sectional view taken along line XB-XB ′ of FIG. 12 for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次説明するための断面図である。FIG. 5 is a cross-sectional view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次説明するための配置図である。FIG. 5 is a layout view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第2の実施例による薄膜トランジスタ表示板の製造方法を順次説明するための図15のXIIB−XIIB’線に沿って切断した断面図である。FIG. 16 is a cross-sectional view taken along a line XIIB-XIIB ′ of FIG. 15 for sequentially explaining a method of manufacturing a thin film transistor array panel according to a second embodiment of the present invention. 本発明の第3の実施例による薄膜トランジスタ表示板の配置図である。FIG. 6 is a layout view of a thin film transistor array panel according to a third embodiment of the present invention. 図17の薄膜トランジスタ表示板をXIV−XIV’線に沿って切断した断面図である。FIG. 18 is a cross-sectional view of the thin film transistor array panel of FIG. 17 taken along line XIV-XIV ′. 本発明の他の一実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための断面図である。FIG. 6 is a cross-sectional view for sequentially explaining a method of manufacturing a thin film transistor array panel according to another embodiment of the present invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための断面図である。It is sectional drawing for demonstrating sequentially the manufacturing method of the thin-film transistor panel accompanying the 3rd Example of this invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための配置図である。FIG. 6 is a layout view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a third embodiment of the present invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための図21のXVIIB−XVIIB’線に沿って切断した断面図である。FIG. 22 is a cross-sectional view taken along line XVIIB-XVIIB ′ of FIG. 21 for sequentially explaining a method of manufacturing a thin film transistor array panel according to a third embodiment of the present invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための断面図である。It is sectional drawing for demonstrating sequentially the manufacturing method of the thin-film transistor panel accompanying the 3rd Example of this invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための断面図である。It is sectional drawing for demonstrating sequentially the manufacturing method of the thin-film transistor panel accompanying the 3rd Example of this invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための断面図である。It is sectional drawing for demonstrating sequentially the manufacturing method of the thin-film transistor panel accompanying the 3rd Example of this invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための断面図である。It is sectional drawing for demonstrating sequentially the manufacturing method of the thin-film transistor panel accompanying the 3rd Example of this invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための配置図である。FIG. 6 is a layout view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a third embodiment of the present invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための図27のXXIIB−XXIIB’線に沿って切断した断面図である。FIG. 28 is a cross-sectional view taken along line XXIIB-XXIIB ′ of FIG. 27 for sequentially explaining a method of manufacturing a thin film transistor array panel according to a third embodiment of the present invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための配置図である。FIG. 6 is a layout view for sequentially explaining a method of manufacturing a thin film transistor array panel according to a third embodiment of the present invention. 本発明の第3の実施例にともなう薄膜トランジスタ表示板の製造方法を順次に説明するための図29のXXIIIB−XXIIIB’線に沿って切断した断面図である。FIG. 30 is a cross-sectional view taken along line XXIIIB-XXIIIB ′ of FIG. 29 for sequentially explaining a method of manufacturing a thin film transistor array panel according to a third embodiment of the present invention. ハードベーク時にフォトレジストのリフロー開始温度を確認することができる写真(SEM)である。It is the photograph (SEM) which can confirm the reflow start temperature of a photoresist at the time of hard baking. メルカプト化合物の添加量によるフォトレジスト残膜率を示すグラフである。It is a graph which shows the photoresist remaining film rate by the addition amount of a mercapto compound.

符号の説明Explanation of symbols

40、44、60、 フォトレジスト
42、46、62、64、66 フォトレジストパターン
50、51、52 マスク
110 絶縁基板
120 金属層
121 ゲート線
124 ゲート電極
131 維持電極線
140 ゲート絶縁膜
150 真性非晶質シリコン層
160 不純物がドーピングされた非晶質シリコン層
171 データ線
173 ソース電極
175 ドレイン電極
177 ストレージキャパシタ用導電体
180 保護膜
181、182、185、187 接触孔
190 画素電極
81、82 接触補助部材
40, 44, 60, photoresist 42, 46, 62, 64, 66 photoresist pattern 50, 51, 52 mask 110 insulating substrate 120 metal layer 121 gate line 124 gate electrode 131 storage electrode line 140 gate insulating film 150 intrinsic amorphous Silicon layer 160 Impurity-doped amorphous silicon layer 171 Data line 173 Source electrode 175 Drain electrode 177 Storage capacitor conductor 180 Protective film 181, 182, 185, 187 Contact hole 190 Pixel electrode 81, 82 Contact auxiliary member

Claims (14)

下記の化学式(1)で示されるノボラック樹脂と、
下記の化学式(2)で示されるメルカプト(mercapto) 化合物と、
光感応剤と、
溶剤とを有することを特徴とするフォトレジスト組成物。
(但し、前記化学式(1)において、R1〜R4は各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数であり、前記化学式(2)において、R1及びR2は各々独立的に1〜20個の炭素原子を有するアルキル基またはアリール基である。)
A novolak resin represented by the following chemical formula (1);
A mercapto compound represented by the following chemical formula (2):
A photosensitizer,
A photoresist composition comprising a solvent.
(In the chemical formula (1), R1 to R4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3, and in the chemical formula (2), R1 and R2 are each independently an alkyl group or an aryl group having 1 to 20 carbon atoms.)
前記フォトレジスト組成物は、5〜50重量%のノボラック樹脂、0.5〜15重量%のメルカプト化合物、3〜20重量%の光感応剤、及び残量の溶剤とを有することを特徴とする請求項1に記載のフォトレジスト組成物。   The photoresist composition includes 5 to 50% by weight of a novolak resin, 0.5 to 15% by weight of a mercapto compound, 3 to 20% by weight of a photosensitive agent, and a remaining amount of a solvent. The photoresist composition of claim 1. 前記メルカプト化合物は、2−メルカプトトルエン(2−mercapto toluene)、3−メルカプトトルエン(3−mercapto toluene)、4−メルカプトトルエン(4−mercapto toluene)、2−メルカプト−パラ−キシレン(2−mercapto−para−xylene)、4−メルカプト−メタ−キシレン(4−mercapto−meta−xylene)、及び1−ドデシルメルカプタン(1−dodecyl mercaptane)からなる群より選択された少なくとも1種を有することを特徴とする請求項1に記載のフォトレジスト組成物。 The mercapto compounds are 2-mercapto toluene (2-mercapto toluene), 3- mercapto toluene (3-mercapto toluene), 4- mercapto toluene (4-mercapto toluene), 2 - mercapto - para - xylene (2-mercapto- para-xylen), 4-mercapto-meta-xylene (4-mercapto-meta-xylene), and at least one selected from the group consisting of 1-dodecyl mercaptan The photoresist composition of claim 1. 前記フォトレジスト組成物は、エポキシ基及びアミン基のうちの少なくとも一つの作用基を含むシリコン系化合物をさらに有することを特徴とする請求項1に記載のフォトレジスト組成物。   The photoresist composition according to claim 1, further comprising a silicon compound containing at least one functional group of an epoxy group and an amine group. 前記シリコン系化合物は、(3−グリシドオキシプロピル)トリメトキシシラン((3−glycide oxypropyl)trimethoxy silane)、(3−グリシドオキシプロピル)トリエトキシシラン((3−glycide oxypropyl)triethoxy silane)、(3−グリシドオキシプロピル)メチルジメトキシシラン((3−glycide oxypropyl)methyl dimethoxy silane)、(3−グリシドオキシプロピル)メチルジエトキシシラン((3−glycide oxypropyl)methyl diethoxy silane)、(3−グリシドオキシプロピル)ジメチルメトキシシラン((3−glycide oxypropyl)dimethyl methoxy silane)、(3−グリシドオキシプロピル)ジメチルエトキシシラン((3−glycide oxypropyl)dimethyl ethoxy silane)、3,4−エポキシブチルトリメトキシシラン(3,4−epoxy butyl trimethoxy silane)、3,4−エポキシブチルトリエトキシシラン(3,4−epoxy butyl triethoxy silane)、2−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン(2−(3,4−epoxy cyclohexyl)ethyl trimethoxy silane)、2−(3,4−エポキシシクロヘキシル)エチルトリエトキシシラン(2−(3,4−epoxy cyclohexyl)ethyl triethoxy silane)及びアミノプロピルトリメトキシシラン(aminopropyl trimethoxy silane)からなる群より選択された少なくとも1種を有することを特徴とする請求項4に記載のフォトレジスト組成物。   Examples of the silicon compound include (3-glycidoxypropyl) trimethoxysilane ((3-glycideoxypropyl) trimethylsilane), (3-glycidoxypropyl) triethoxysilane ((3-glycideoxypropyl) triethoxysilane), (3-glycideoxypropyl) methyldimethoxysilane ((3-glycideoxypropyl) methyldiethoxysilane) ((3-glycideoxypropyl) methyldiethoxysilane) (3-glycideoxypropyl) methyldiethoxysilane (3- Glycidoxypropyl) dimethylmethoxysilane ((3-glycide oxypropyl) dim ethyl methylsilane, (3-glycidoxypropyl) dimethylethoxysilane (3,4-oxyxypropyl), 3,4-epoxybutyltrimethoxysilane (3,4-epoxybutyltrimethyl, 3,3) 4-epoxybutyltriethoxysilane, 3- (3,4-epoxycyclohexyl) ethyltrimethoxysilane (2- (3,4-epoxycyclohexyl) ethyl trimethylsilane), 2- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, 2- (3,4-epoxycyclohexyl) ethyl trimethoxysilane, 2- (3,4-epoxycyclohexyl) ethyltriethoxysilane (2- (3,4-epoxy cyclohexyl) yl) ethyl triethoxy silane) and photoresist composition according to claim 4, characterized in that it comprises at least one member selected from the group consisting of aminopropyl trimethoxysilane (aminopropyl trimethoxy silane). 基板上に導電性または非導電性層を形成する段階と、
前記基板上に形成された導電性または非導電性層の層上に下記の化学式(1)で示されるノボラック樹脂と、下記の化学式(2)で示されるメルカプト化合物と、光感応剤と、残量の溶剤とを有するフォトレジスト組成物を形成する段階と、
前記フォトレジスト組成物を露光及び現像してフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを利用して前記基板上に形成された導電性または非導電性層をエッチングする段階とを有することを特徴とするパターンの形成方法。
(但し、前記化学式(1)において、R1〜R4は各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数であり、前記化学式(2)において、R1及びR2は各々独立的に1〜20個の炭素原子を有するアルキル基またはアリール基である。)
Forming a conductive or non-conductive layer on the substrate;
A novolak resin represented by the following chemical formula (1), a mercapto compound represented by the following chemical formula (2), a photosensitizer, and the remaining on the conductive or non-conductive layer formed on the substrate. Forming a photoresist composition having an amount of solvent; and
Exposing and developing the photoresist composition to form a photoresist pattern;
Etching the conductive or non-conductive layer formed on the substrate by using the photoresist pattern.
(In the chemical formula (1), R1 to R4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3, and in the chemical formula (2), R1 and R2 are each independently an alkyl group or an aryl group having 1 to 20 carbon atoms.)
前記フォトレジスト組成物は、5〜50重量%のノボラック樹脂、0.5〜15重量%のメルカプト化合物、3〜20重量%の光感応剤、及び残量の溶剤とを有することを特徴とする請求項6に記載のパターンの形成方法。   The photoresist composition includes 5 to 50% by weight of a novolak resin, 0.5 to 15% by weight of a mercapto compound, 3 to 20% by weight of a photosensitive agent, and a remaining amount of a solvent. The pattern forming method according to claim 6. 前記導電性または非導電性層をエッチングする段階は、フォトレジストパターンが形成されている領域を除いた部分をエッチングすることを特徴とする請求項6に記載のパターンの形成方法。   7. The method of forming a pattern according to claim 6, wherein the step of etching the conductive or non-conductive layer etches a portion excluding a region where a photoresist pattern is formed. 基板上にゲート電極を含むゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層を形成する段階と、
前記半導体層上にソース電極を含むデータ線、及び前記ソース電極と所定間隔で対向するドレイン電極を形成する段階と、
前記ドレイン電極と連結される画素電極を形成する段階とを有し、
前記各段階のうちの少なくとも一つの段階はフォトリソグラフィ段階を含み、
前記フォトリソグラフィ段階は、導電性または非導電性層を形成する段階と、形成された導電性または非導電性層の層上に下記の化学式(1)で示されるノボラック樹脂と、下記の化学式(2)で示されるメルカプト化合物と、光感応剤と、溶剤とを有するフォトレジスト組成物を塗布する段階と、前記フォトレジスト組成物を露光及び現像してフォトレジストパターンを形成する段階と、前記フォトレジストパターンを利用して前記形成された導電性または非導電性層をエッチングする段階とを有することを特徴とする薄膜トランジスタ表示板の製造方法。
(但し、前記化学式(1)において、R〜Rは各々独立的に水素原子または1〜6個の炭素原子を有するアルキル基、nは0〜3の整数であり、前記化学式(2)において、R及びRは各々独立的に1〜20個の炭素原子を有するアルキル基またはアリール基である。)
Forming a gate line including a gate electrode on a substrate;
Forming a gate insulating film on the gate line;
Forming a semiconductor layer on the gate insulating film;
Forming a data line including a source electrode on the semiconductor layer and a drain electrode facing the source electrode at a predetermined interval;
Forming a pixel electrode connected to the drain electrode,
At least one of the steps includes a photolithography step;
The photolithography step includes a step of forming a conductive or non-conductive layer, a novolac resin represented by the following chemical formula (1) on the formed conductive or non-conductive layer, and a chemical formula ( 2) applying a photoresist composition having a mercapto compound represented by 2), a photosensitizer, and a solvent; exposing and developing the photoresist composition to form a photoresist pattern; and And a step of etching the conductive or non-conductive layer formed using a resist pattern.
(In the chemical formula (1), R 1 to R 4 are each independently a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, n is an integer of 0 to 3, and the chemical formula (2) R 1 and R 2 are each independently an alkyl group or an aryl group having 1 to 20 carbon atoms.)
前記フォトレジスト組成物は、5〜50重量%のノボラック樹脂、0.5〜15重量%のメルカプト化合物、3〜20重量%の光感応剤、及び残量の溶剤とを有することを特徴とする請求項9に記載の薄膜トランジスタ表示板の製造方法。   The photoresist composition includes 5 to 50% by weight of a novolak resin, 0.5 to 15% by weight of a mercapto compound, 3 to 20% by weight of a photosensitive agent, and a remaining amount of a solvent. A method for manufacturing a thin film transistor array panel according to claim 9. 前記半導体層を形成する段階と前記データ線及びドレイン電極を形成する段階とは同一のフォトレジスト膜を利用してフォトリソグラフィすることを特徴とする請求項9に記載の薄膜トランジスタ表示板の製造方法。   10. The method of claim 9, wherein the step of forming the semiconductor layer and the step of forming the data line and the drain electrode are performed using the same photoresist film. 前記半導体層を形成する段階と前記データ線及びドレイン電極を形成する段階とは第1部分と該第1部分より厚さの厚い第2部分とを有するフォトレジストパターンを利用してフォトリソグラフィすることを特徴とする請求項11に記載の薄膜トランジスタ表示板の製造方法。   The step of forming the semiconductor layer and the step of forming the data line and the drain electrode may be performed by photolithography using a photoresist pattern having a first portion and a second portion thicker than the first portion. The method of manufacturing a thin film transistor array panel according to claim 11. 前記第1部分は、前記ソース電極と前記ドレイン電極との間に位置するように形成し、前記第2部分は、前記データ線上部に位置するように形成することを特徴とする請求項12に記載の薄膜トランジスタ表示板の製造方法。   13. The method according to claim 12, wherein the first portion is formed to be positioned between the source electrode and the drain electrode, and the second portion is formed to be positioned above the data line. A method for producing the thin film transistor array panel described in the above. 前記形成された導電性または非導電性層をエッチングする段階は、フォトレジストパターンが形成されている領域を除いた部分をエッチングすることを特徴とする請求項9に記載の薄膜トランジスタ表示板の製造方法。   10. The method of claim 9, wherein the step of etching the formed conductive or non-conductive layer includes etching a portion excluding a region where a photoresist pattern is formed. .
JP2005380489A 2005-02-03 2005-12-28 Photoresist composition, pattern forming method using the same, and method for manufacturing thin film transistor array panel Active JP4730093B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050010038A KR101142999B1 (en) 2005-02-03 2005-02-03 Photoresist composition, method for forming a pattern using the same, and method for manufacturing thin film transistor array panel using the same
KR10-2005-0010038 2005-02-03

Publications (2)

Publication Number Publication Date
JP2006215538A JP2006215538A (en) 2006-08-17
JP4730093B2 true JP4730093B2 (en) 2011-07-20

Family

ID=36907615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005380489A Active JP4730093B2 (en) 2005-02-03 2005-12-28 Photoresist composition, pattern forming method using the same, and method for manufacturing thin film transistor array panel

Country Status (5)

Country Link
US (1) US7537974B2 (en)
JP (1) JP4730093B2 (en)
KR (1) KR101142999B1 (en)
CN (1) CN1815366B (en)
TW (1) TWI416249B (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443435A (en) * 1987-08-11 1989-02-15 Minolta Camera Kk Paper skew detecting device
KR20060097381A (en) * 2005-03-09 2006-09-14 삼성전자주식회사 Thin film transistor substrate and method of manufacturing the same
KR101152139B1 (en) * 2005-12-06 2012-06-15 삼성전자주식회사 Cleaning material for display device and method for manufacturing thin film transistor array panel using the same
KR101232179B1 (en) * 2006-12-04 2013-02-12 엘지디스플레이 주식회사 Apparatus And Method of Fabricating Thin Film Pattern
JP4947300B2 (en) * 2007-06-14 2012-06-06 Jsr株式会社 Radiation-sensitive resin composition, interlayer insulating film, microlens and method for forming them
KR101225126B1 (en) 2009-03-19 2013-01-22 주식회사 엘지화학 Photosensitive silicone resin composition containing thiol group, semiconductor and diplay device using the same
KR101751466B1 (en) * 2010-09-01 2017-06-28 삼성디스플레이 주식회사 Photoresist composition and method of forming pattern using the same
TWI487038B (en) * 2011-10-27 2015-06-01 E Ink Holdings Inc Thin film transistor substrate and method fabricating the same
CN103187402B (en) * 2011-12-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 The washing time decision method of test structure and forming method thereof, developing technique
JP6302643B2 (en) * 2013-11-08 2018-03-28 東京応化工業株式会社 Positive resist composition, resist pattern forming method, pattern forming method comprising metal layer, and through electrode manufacturing method
CN106810655A (en) * 2016-12-23 2017-06-09 沈阳化工大学 A kind of phenol formaldehyde foam for carrying 3 aminopropyl pentamethyl disiloxanes and preparation method thereof
KR102164614B1 (en) * 2017-11-24 2020-10-12 주식회사 엘지화학 Photoresist composition and photoresist film using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876373A (en) * 1994-09-07 1996-03-22 Fuji Hanto Electron Technol Kk Positive photosensitive composition and fine pattern forming method using same
JP2003045857A (en) * 2001-08-01 2003-02-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2006184908A (en) * 2004-12-24 2006-07-13 Samsung Electronics Co Ltd Photosensitive resin composition, thin film display unit including the photosensitive resin composition, and method for manufacturing the thin film display unit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5747875A (en) 1980-09-02 1982-03-18 Matsushita Electric Ind Co Ltd Resist composition
JPH028270A (en) 1988-06-28 1990-01-11 Toshiba Corp Solder resist ink composition
KR0140908B1 (en) 1995-01-20 1998-06-15 박흥기 Pigment dispersed photoresist composition for color filter of lcd
KR0153335B1 (en) 1995-08-31 1998-11-02 한형수 Pigment dispersed photoresistent composition for lcd color filter
US6379869B1 (en) 1999-03-31 2002-04-30 Infineon Technologies Ag Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning
TW594395B (en) * 2000-09-29 2004-06-21 Nippon Zeon Co Photoresist composition for insulating film, insulating film for organic electroluminescent element, and process for producing the same
JP3710717B2 (en) 2001-03-06 2005-10-26 東京応化工業株式会社 Positive photoresist composition for thick film, photoresist film, and bump forming method using the same
JP2003119344A (en) * 2001-10-12 2003-04-23 Shin Etsu Chem Co Ltd Hybrid compound, resist material and method of forming pattern
JP2004103926A (en) 2002-09-11 2004-04-02 Renesas Technology Corp Resist pattern forming method, manufacturing method of semiconductor device using the same, and resist surface layer treating agent
JP4207581B2 (en) 2002-11-06 2009-01-14 日立化成デュポンマイクロシステムズ株式会社 Heat-resistant photosensitive resin composition, method for producing relief pattern, and electronic component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876373A (en) * 1994-09-07 1996-03-22 Fuji Hanto Electron Technol Kk Positive photosensitive composition and fine pattern forming method using same
JP2003045857A (en) * 2001-08-01 2003-02-14 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2006184908A (en) * 2004-12-24 2006-07-13 Samsung Electronics Co Ltd Photosensitive resin composition, thin film display unit including the photosensitive resin composition, and method for manufacturing the thin film display unit

Also Published As

Publication number Publication date
KR101142999B1 (en) 2012-05-08
CN1815366B (en) 2011-08-03
CN1815366A (en) 2006-08-09
US7537974B2 (en) 2009-05-26
KR20060089923A (en) 2006-08-10
TW200628975A (en) 2006-08-16
JP2006215538A (en) 2006-08-17
US20060188808A1 (en) 2006-08-24
TWI416249B (en) 2013-11-21

Similar Documents

Publication Publication Date Title
JP4730093B2 (en) Photoresist composition, pattern forming method using the same, and method for manufacturing thin film transistor array panel
US7291439B2 (en) Photoresist composition, method for forming film pattern using the same, and method for manufacturing thin film transistor array panel using the same
US8563980B2 (en) Array substrate and manufacturing method
JP4658655B2 (en) Photosensitive resin composition, thin film display panel and method for producing the same
JP2006184908A (en) Photosensitive resin composition, thin film display unit including the photosensitive resin composition, and method for manufacturing the thin film display unit
JP2006091823A (en) Photoresist stripper and method for manufacturing thin film transistor array panel using the stripper
US9470978B2 (en) Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
US20070111412A1 (en) Thin film transistor array panel and method of manufacturing the same
KR101090249B1 (en) Method for manufacturing thin film transistor array panel
KR101632965B1 (en) Photoresist composition and method of fabricating thin film transistor substrate
JP5448490B2 (en) Photoresist composition and method for producing array substrate using the same
KR20070046346A (en) Photoresist composition and method of manufacturing thin film transistor substrate using the same
KR101809075B1 (en) Method of fabricating thin film transistor substrate and photoresist composition used therein
KR20060090519A (en) Photoresist composition, method of forming a pattern using the same, and method of manufacturing a thin film transistor array panel using the same
US20110236825A1 (en) Photoresist composition and method of forming photoresist pattern using the same
KR20080035045A (en) Method for manufacturing display substrate
KR20060088962A (en) Photoresist composition, method for manufacturing a pattern using the same and method for manufacturing thin film transistor liquid crystal display the same
KR101316726B1 (en) Photoresist composition and method for manufacturing a panel using the same
KR20060070354A (en) Photoresist composition, method for forming a pattern using the same, and method for manufacturing thin film transistor array panel using the same
KR100906634B1 (en) Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same
KR101957140B1 (en) Method of fabricating array substrate for liquid crystal display device
KR20080053645A (en) Thin film transistor array panel and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4730093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250