JP4729993B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP4729993B2
JP4729993B2 JP2005175943A JP2005175943A JP4729993B2 JP 4729993 B2 JP4729993 B2 JP 4729993B2 JP 2005175943 A JP2005175943 A JP 2005175943A JP 2005175943 A JP2005175943 A JP 2005175943A JP 4729993 B2 JP4729993 B2 JP 4729993B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
conductor layer
pattern
raw sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005175943A
Other languages
English (en)
Other versions
JP2006351821A (ja
Inventor
冬希 阿部
真也 奥村
悟 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005175943A priority Critical patent/JP4729993B2/ja
Publication of JP2006351821A publication Critical patent/JP2006351821A/ja
Application granted granted Critical
Publication of JP4729993B2 publication Critical patent/JP4729993B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、例えば積層セラミックコンデンサ等の積層セラミック電子部品の製造方法に関するものである。
携帯電話やコンピュータ等の情報移動体通信関連の電子機器をはじめとした小型軽量化が進行する中で、積層セラミック電子部品の一つである積層セラミックコンデンサにおいても小型大容量化が強く要望されている。
そして、積層セラミックコンデンサの大容量化を図るため、誘電体セラミック層および内部電極層の薄層化、高積層化が進行している。しかし、高積層化に伴い内部電極層が形成された部分と内部電極層が形成されていない部分との厚みの差、つまり内部電極の有無による段差が増加して、この段差に起因したセラミック層の接着性低下や焼結体素子の層間剥離が発生し易くなるという問題がある。
このために、内部電極の有無による段差を解消するための種々の方法が提案されている。例えば、従来、以下のような積層セラミック電子部品の製造方法が提案されている。
まず、キャリアフィルム上に金属ペーストを所定のパターンでスクリーン印刷、乾燥して内部電極となる導電体層を複数個形成する。次に、導電体層とは逆のパターンを用いてスクリーン印刷し、キャリアフィルム上の導電体層以外の部分に段差抑制用のセラミック層を形成して第1の部分を準備する。
一方、別のキャリアフィルム上のほぼ全面に、セラミックスラリーをドクターブレード法等により塗布、乾燥して、セラミック生シートを作製して第2の部分を準備する。
その後、第2の部分と第1の部分とを、必要に応じて交互に積層、加熱圧着して、積層セラミックコンデンサの積層体グリーンブロックを作製する。
上記のような、導電体層の逆パターン状の段差抑制用のセラミック層を形成する段差の解消方法に関連する先行技術文献情報としては、例えば、特許文献1、特許文献2および特許文献3などが知られている。
特開平1−208824号公報 特開平2−100306号公報 特開平6−96991号公報
しかしながら、上記のような、導電体層の逆パターン状の段差抑制用のセラミック層を形成する従来の段差の解消方法においては、導電体層とセラミック層との位置合わせが難しく、位置ずれが生じやすいという問題がある。
具体的には、導電体層を形成するパターンとセラミック層を形成するパターンとは、それぞれ別々のパターンから作製される。例えば、スクリーン印刷法やグラビア印刷法によりこれらを形成する場合、導電体層とセラミック層とは別々のスクリーン版やグラビア版を使用することになる。そこで、現在の製版技術においては、製版する際に導電体層とセラミック層との間に少なからず寸法差が生じてしまう。また、これらの印刷法により、キャリアフィルム等の支持体上に導電体層やセラミック層を形成する場合においても、キャリアフィルム等の支持体自体の伸縮により生じる寸法差がさらに加わることになる。また、導電体層やセラミック層を印刷機や積層機で重ね合わせる場合においても、機械的な位置合わせによる寸法差が生じることになる。
そして、導電体層とセラミック層との重ね合わせの位置がずれると、導電体層とセラミック層との間に隙間が生じ、この部分のシート間の接着不良や焼結体素子に空洞が発生するという問題が生じる。特に、高積層の積層体を作製する場合には、印刷機や積層機の機械的な性質上、位置ずれ、すなわち導電体層とセラミック層との間の隙間は、同じ位置で繰り返して形成されこれが累積する。このため、焼成後の焼結体素子のこの部分にデラミネーションなどの構造欠陥を生じ不良品となるという課題を有していた。
本発明は上記従来の問題点を解決するもので、導電体層と段差抑制用のセラミック層との位置ずれの問題が少なく、薄層化高積層化しても内部構造欠陥の発生が防止でき、優れた品質を有する積層セラミック電子部品の製造方法を提供することを目的とするものである。
上記目的を達成するために本発明は、セラミック粉末と有機バインダとを含むセラミック生シートを作製する第1の工程と、第1の支持体上に所定のパターン状に導電体層を形成する第2の工程と、第2の支持体上に前記導電体層の非形成部分に対応する形状にセラミック層を形成する第3の工程と、前記セラミック生シート、前記導電体層および前記セラミック層を順次積層して積層体を作製する第4の工程と、前記積層体を焼成する第5の工程とを有し、前記セラミック層は前記セラミック生シートを挟んで交互に面方向に略180度回転させて配置されたものであり、前記導電体層は1パターン分水平にずらして形成したものを積層したものである積層セラミック電子部品の製造方法であり、これにより、導電体層と段差抑制用のセラミック層との重ね合わせ時における位置ずれが同じ位置で累積することが無く、位置ずれが分散され、このために、高積層化してもデラミネーションなどの内部構造欠陥の発生が防止でき、信頼性の高い積層セラミック電子部品を歩留まり良く製造することができる。
本発明の積層セラミック電子部品の製造方法によれば、導電体層と段差抑制用のセラミック層との重ね合わせ時における位置ずれが同じ位置で累積することが無く、位置ずれが分散され、このために、高積層化してもデラミネーションなどの内部構造欠陥の発生が防止でき、優れた品質の製品を歩留まり良く製造することができる。
以下、本発明の実施の形態における積層セラミック電子部品の製造方法について、積層セラミックコンデンサの製造方法を例に図面を参照して詳細に説明する。
(実施の形態1)
本発明の実施の形態1における積層セラミックコンデンサの製造方法について、以下に説明する。
まず、チタン酸バリウムを主成分とし、これに希土類元素の酸化物やSiO2、MgO、MnO2などの添加物を加えたセラミック原料粉末を混合し、必要に応じて仮焼し粉砕したセラミック粉体を作製した。
このセラミック粉体と、有機バインダーとしてポリビニルブチラール、可塑剤としてジブチルフタレート、そして溶剤として酢酸ブチルとを混合してセラミックスラリーを作製した。
このセラミックスラリーをドクターブレード法を用いて、図5に示すように、表面に離型処理を施したポリエチレンテレフタレート(以下PETと略称する)フィルムの支持体10上に塗布、乾燥して、セラミック生シート11を作製して準備した。この時のセラミック生シート11の厚みは約3.0μmとした。このセラミック生シート11は焼成することにより積層セラミックコンデンサの誘電体層となるものである。
一方、金属粉末としてニッケル粉末を主成分とし、有機バインダーとしてポリビニルブチラール、可塑剤としてジブチルフタレート、そして溶剤として酢酸ブチルからなるニッケルペーストを準備した。そして、このニッケルペーストを用いて、図6に示すように、表面に離型処理を施したPETフィルムからなる支持体20上にスクリーン印刷法にて所定のパターン形状に導電体層12を形成した。導電体層12の厚みは約2.5μmとした。また、印刷した導電体層12のパターンは、図6に図示したように、矩形の形状を多数個を縦横に配列したパターン形状とした。この導電体層12は焼成することにより積層セラミックコンデンサの内部電極となるものである。
また一方、上記のセラミック生シート11の作製に用いたセラミック粉体と同じ組成のチタン酸バリウムを主成分とするセラミック粉体を用い、これに、有機バインダーとしてポリビニルブチラール、可塑剤としてジブチルフタレート、そして溶剤として酢酸ブチルを加え、混合分散してセラミックペーストを作製して準備した。そして、このセラミックペーストを用いて、図7に示すように、表面に離型処理を施したPETフィルムからなる支持体30上にスクリーン印刷法にてセラミック層13を形成した。
セラミック層13のパターンは、導電体層の段差を抑制するためのものであり、図7に示すように、上記導電体層12の非形成部分に対応する形状、すなわち導電体層12の逆パターン状とした。なお、セラミック層13は導電体層12の非形成部分よりもやや幅を大きくし、セラミック層13と導電体層12とを重ね合わせた時に、矩形形状の導電体層12の周囲でそれぞれ50μm程度重なるようにした。また、セラミック層13の厚みは導電体層12の厚みと同じ約2.5μmとした。
なお、図6および図7におけるA、B、XおよびYは、後述の説明においてそれぞれのパターンの位置関係をわかりやすくするために付したものである。
そして続いて、上記のセラミック生シート11、導電体層12およびセラミック層13を用いて本実施の形態1における積層セラミックコンデンサを作製した。本実施の形態1においては、積層時のずらし方法を種々変えて、実施例1、実施例2、実施例3および比較例の4種の積層セラミックコンデンサを作製した。以下に図面を参照して詳細に説明する。
図1は、本実施の形態1における実施例1の積層セラミックコンデンサの製造方法を説明するための模式的分解斜視図である。
まず、金属板の台座上に、図5のセラミック生シート11に貼り合わせた後、支持体10を剥離した。次に、さらにその上にセラミック生シート11に貼り合わせた後支持体10を剥離する動作を繰り返して積み重ね、複数枚のセラミック生シートからなる下部保護層を形成し(図示せず)、この上に図1に示すセラミック生シート11aを形成した。
次に、図1に示すように、セラミック生シート11aの上に、図6の導電体層12を転写積層を行った後、支持体20を剥離して導電体層12aを形成した。
次に、図1に示すように、セラミック生シート11a上の導電体層12aの非形成部分に対応する位置に、導電体層12の逆パターン状の図7のセラミック層13を位置合わせして重ね、転写積層を行った後、支持体30を剥離してセラミック層13aを形成した。
次に、この上に、図5のセラミック生シート11に貼り合わせた後、支持体10を剥離して、図1に示すように、セラミック生シート11bを形成した。
次に、上記のセラミック生シート11bの上に、図6の導電体層12を、上記の導電体層12aに対して略180度回転した位置となるように配置し転写積層を行った後、支持体20を剥離して、導電体層12aに対してセラミック生シート11bを挟んで対向する位置に導電体層12bを形成した。すなわち、図1に示すように、導電体層12aのパターンAに導電体層12bのパターンBが対向し、導電体層12aのパターンBに導電体層12bのパターンAが対向するように、図6の導電体層12を略180度回転させて位置合わせして形成した。
次に、上記セラミック生シート11b上の導電体層12bの非形成部分に対応する位置に、導電体層12の逆パターン状の図7のセラミック層13を、上記のセラミック層13aに対して、矩形形状のパターンを1パターン分水平にずらして配置し位置合わせして重ね、転写積層を行った後、支持体30を剥離してセラミック層13bを形成した。すなわち、図1に示すように、セラミック層13aは、ラインQ1にパターンXを合わせ、ラインP1にパターンYを合わせて形成し、セラミック層13bは、ラインQ1に対して1
パターン分ずらしたラインQ2にパターンXを合わせ、ラインP1に対して1パターン分ずらしたラインP2にパターンYを合わせて形成した。
続いて、この上に、上記と同様にして、セラミック生シート11aの形成、導電体層12aの形成およびセラミック層13aの形成をし、さらに、セラミック生シート11bの形成、導電体層12bの形成およびセラミック層13bの形成を繰り返して行い、導電体層12aおよびセラミック層13aを51層、導電体層12bおよびセラミック層13bを50層、つまり導電体層を101層形成した。
さらに、この上に、セラミック生シート11に貼り合わせた後、支持体10を剥離する動作を繰り返して積み重ね、複数枚のセラミック生シートからなる上部保護層を形成し、本実施の形態1における実施例1の積層体を作製した。
その後、上記積層体を、焼成後に3.2mm×1.6mmの寸法となるように所定の寸法で切断し、焼成して個片の焼結体を得た。この焼結体の内部電極が露出した両端面に外部電極を形成して、本実施の形態1における実施例1の積層セラミックコンデンサの完成品を得た。
図2は、本実施の形態1における実施例2の積層セラミックコンデンサの製造方法を説明するための模式的分解斜視図である。
まず、上記実施例1と同様に、金属板の台座上に、複数枚のセラミック生シートからなる下部保護層を形成し(図示せず)、この上に図2に示すセラミック生シート11cを形成した。
次に、図2に示すように、セラミック生シート11cの上に、図6の導電体層12を転写積層を行った後、支持体20を剥離して導電体層12cを形成した。
次に、図2に示すように、セラミック生シート11c上の導電体層12cの非形成部分に対応する位置に、導電体層12の逆パターン状の図7のセラミック層13を位置合わせして重ね、転写積層を行った後、支持体30を剥離してセラミック層13cを形成した。
次に、この上に、図5のセラミック生シート11に貼り合わせた後、支持体10を剥離して、図2に示すように、セラミック生シート11dを形成した。
次に、上記のセラミック生シート11dの上に、図6の導電体層12を、上記の導電体層12cに対して略180度回転した位置となるように配置し転写積層を行った後、支持体20を剥離して、導電体層12cに対してセラミック生シート11dを挟んで対向する位置に導電体層12dを形成した。すなわち、図2に示すように、導電体層12cのパターンAに導電体層12dのパターンBが対向し、導電体層12cのパターンBに導電体層12dのパターンAが対向するように、図6の導電体層12を略180度回転させて位置合わせして形成した。
次に、上記セラミック生シート11d上の導電体層12dの非形成部分に対応する位置に、導電体層12の逆パターン状の図7のセラミック層13を、上記のセラミック層13cに対して略180度回転した位置となるように配置し位置合わせして重ね、転写積層を行った後、支持体30を剥離してセラミック層13dを形成した。すなわち、図2に示すように、セラミック層13cのパターンXにセラミック層13dのパターンYが対向し、セラミック層13cのパターンYにセラミック層13dのパターンXが対向するように、図7のセラミック層13を略180度回転させて位置合わせして形成した。
続いて、この上に、上記と同様にして、セラミック生シート11cの形成、導電体層12cの形成およびセラミック層13cの形成をし、さらに、セラミック生シート11dの形成、導電体層12dの形成およびセラミック層13dの形成を繰り返して行い、導電体層12cおよびセラミック層13cを51層、導電体層12dおよびセラミック層13dを50層、つまり導電体層を101層形成した。
さらに、この上に、セラミック生シート11に貼り合わせた後、支持体10を剥離する動作を繰り返して積み重ね、複数枚のセラミック生シートからなる上部保護層を形成し、本実施の形態1における実施例2の積層体を作製した。
その後、上記積層体を、焼成後に3.2mm×1.6mmの寸法となるように所定の寸法で切断し、焼成して個片の焼結体を得た。この焼結体の内部電極が露出した両端面に外部電極を形成して、本実施の形態1における実施例2の積層セラミックコンデンサの完成品を得た。
図3は、本実施の形態1における実施例3の積層セラミックコンデンサの製造方法を説明するための模式的分解斜視図である。
まず、上記実施例1と同様に、金属板の台座上に、複数枚のセラミック生シートからなる下部保護層を形成し(図示せず)、この上に図3に示すセラミック生シート11eを形成した。
次に、図3に示すように、セラミック生シート11eの上に、図6の導電体層12を転写積層を行った後、支持体20を剥離して導電体層12eを形成した。
次に、図3に示すように、セラミック生シート11e上の導電体層12eの非形成部分に対応する位置に、導電体層12の逆パターン状の図7のセラミック層13を位置合わせして重ね、転写積層を行った後、支持体30を剥離してセラミック層13eを形成した。
次に、この上に、図5のセラミック生シート11に貼り合わせた後、支持体10を剥離して、図3に示すように、セラミック生シート11fを形成した。
次に、上記のセラミック生シート11fの上に、図6の導電体層12を、上記の導電体層12eに対して、矩形形状のパターンを1パターン分水平にずらして配置し位置合わせして重ね、転写積層を行った後、支持体20を剥離して導電体層12fを形成した。すなわち、図3に示すように、導電体層12eは、ラインQ5にパターンAを合わせ、ラインP5にパターンBを合わせて形成し、導電体層12fは、ラインQ5に対して1パターン分ずらしたラインQ6にパターンAを合わせ、ラインP5に対して1パターン分ずらしたラインP6にパターンBを合わせて形成した。
次に、上記セラミック生シート11f上の導電体層12fの非形成部分に対応する位置に、導電体層12の逆パターン状の図7のセラミック層13を、上記のセラミック層13eに対して略180度回転した位置となるように配置し位置合わせして重ね、転写積層を行った後、支持体30を剥離してセラミック層13fを形成した。すなわち、図3に示すように、セラミック層13eのパターンXにセラミック層13fのパターンYが対向し、セラミック層13eのパターンYにセラミック層13fのパターンXが対向するように、図7のセラミック層13を略180度回転させて位置合わせして形成した。
続いて、この上に、上記と同様にして、セラミック生シート11eの形成、導電体層12eの形成およびセラミック層13eの形成をし、さらに、セラミック生シート11fの形成、導電体層12fの形成およびセラミック層13fの形成を繰り返して行い、導電体層12eおよびセラミック層13eを51層、導電体層12fおよびセラミック層13fを50層、つまり導電体層を101層形成した。
さらに、この上に、セラミック生シート11に貼り合わせた後、支持体10を剥離する動作を繰り返して積み重ね、複数枚のセラミック生シートからなる上部保護層を形成し、本実施の形態1における実施例3の積層体を作製した。
その後、上記積層体を、焼成後に3.2mm×1.6mmの寸法となるように所定の寸法で切断し、焼成して個片の焼結体を得た。この焼結体の内部電極が露出した両端面に外部電極を形成して、本実施の形態1における実施例3の積層セラミックコンデンサの完成品を得た。
また比較のために、比較例の積層セラミックコンデンサを作製した。図4は、比較例の積層セラミックコンデンサの製造方法を説明するための模式的分解斜視図である。
まず、上記実施例1と同様に、金属板の台座上に、複数枚のセラミック生シートからなる下部保護層を形成し(図示せず)、この上に図4に示すセラミック生シート11gを形成した。
次に、図4に示すように、セラミック生シート11gの上に、図6の導電体層12を転写積層を行った後、支持体20を剥離して導電体層12gを形成した。
次に、図4に示すように、セラミック生シート11g上の導電体層12gの非形成部分に対応する位置に、導電体層12の逆パターン状の図7のセラミック層13を位置合わせして重ね、転写積層を行った後、支持体30を剥離してセラミック層13gを形成した。
次に、この上に、図5のセラミック生シート11に貼り合わせた後、支持体10を剥離して、図4に示すように、セラミック生シート11hを形成した。
次に、上記のセラミック生シート11hの上に、図6の導電体層12を、上記の導電体層12gに対して、矩形形状のパターンを1パターン分水平にずらして配置し位置合わせして重ね、転写積層を行った後、支持体20を剥離して導電体層12hを形成した。すなわち、図4に示すように、導電体層12gは、ラインQ7にパターンAを合わせ、ラインP7にパターンBを合わせて形成し、導電体層12hは、ラインQ7に対して1パターン分ずらしたラインQ8にパターンAを合わせ、ラインP7に対して1パターン分ずらしたラインP8にパターンBを合わせて形成した。
次に、上記セラミック生シート11h上の導電体層12hの非形成部分に対応する位置に、導電体層12の逆パターン状の図7のセラミック層13を、上記のセラミック層13gに対して、矩形形状のパターンを1パターン分水平にずらして配置し位置合わせして重ね、転写積層を行った後、支持体30を剥離してセラミック層13hを形成した。すなわち、図4に示すように、セラミック層13gは、ラインQ7にパターンXを合わせ、ラインP7にパターンYを合わせて形成し、セラミック層13hは、ラインQ7に対して1パターン分ずらしたラインQ8にパターンXを合わせ、ラインP7に対して1パターン分ずらしたラインP8にパターンYを合わせて形成した。
続いて、この上に、上記と同様にして、セラミック生シート11gの形成、導電体層12gの形成およびセラミック層13gの形成をし、さらに、セラミック生シート11hの形成、導電体層12hの形成およびセラミック層13hの形成を繰り返して行い、導電体層12gおよびセラミック層13gを51層、導電体層12hおよびセラミック層13hを50層、つまり導電体層を101層形成した。
さらに、この上に、セラミック生シート11に貼り合わせた後、支持体10を剥離する動作を繰り返して積み重ね、複数枚のセラミック生シートからなる上部保護層を形成し、比較例の積層体を作製した。
その後、上記積層体を、焼成後に3.2mm×1.6mmの寸法となるように所定の寸法で切断し、焼成して個片の焼結体を得た。この焼結体の内部電極が露出した両端面に外部電極を形成して、比較例の積層セラミックコンデンサの完成品を得た。
なお、上記の実施例1、実施例2、実施例3および比較例の積層体の作製において、セラミック生シート11、導電体層12およびセラミック層13の転写積層は、いずれも一軸プレスを用い、温度80℃〜140℃、加圧力10MPa〜20MPaの条件で加熱圧着して行った。
上記で得られた本実施の形態1における実施例1、実施例2および実施例3の積層セラミックコンデンサ、および比較例の積層セラミックコンデンサについて、静電容量のバラツキおよび内部構造欠陥の有無について評価した。
静電容量については、LCRメーターを用い、それぞれ試料100個を20℃の恒温槽中で周波数1kHz、入力信号レベル1.0Vrmsにて測定し、その最大値と最小値の差の平均値に対する百分率を静電容量のバラツキとして評価した。内部構造欠陥については、それぞれ試料100個の断面を顕微鏡観察し、デラミネーションの有無つまり誘電体層と内部電極との剥離の有無を評価した。実施例1、実施例2、実施例3および比較例の4種の積層セラミックコンデンサについて、積層時のずらし方法とともに、評価結果を(表1)に示す。
Figure 0004729993
(表1)に示したように、実施例1、実施例2および実施例3の積層セラミックコンデンサは、いずれもデラミネーションの発生が全く無く、良好な結果が得られた。これらはいずれも、上述したように、積層体を作製する工程において、導電体層12およびセラミック層13の少なくともいずれか一方は、セラミック生シート11を挟んで交互に面方向に略180度回転させて配置して積層したものである。すなわち、導電体層12およびセラミック層13の少なくともいずれか一方を交互に面方向に略180度回転させて配置して積層することにより、導電体層12とセラミック層13との重ね合わせ時における位置ずれが同じ位置で累積することが無く、位置ずれが分散され、このために、デラミネーションなどの内部構造欠陥の発生が防止できたものと考えられる。
一方、(表1)に示したように、比較例の積層セラミックコンデンサでは、デラミネーションが2%発生している。これは、上記本実施の形態1の積層セラミックコンデンサと異なり、積層体を作製する工程において、導電体層12およびセラミック層13を、セラミック生シート11を挟んで交互に水平にずらして配置して積層したものである。このために、導電体層12とセラミック層13との重ね合わせの位置ずれが、同じ位置で繰り返して形成されこれが累積し、焼成後の焼結体素子のこの部分にデラミネーションを生じたものと考えられる。なお、この比較例のように、断面観察においてデラミネーションなどの内部構造欠陥の発生が確認された製造ロットは、通常、ロットアウトとして全数不良品としている。これは、内部構造欠陥のあるものは、耐候的性能などの信頼性に劣るためであり、また、これを非破壊で選別することが困難であるからである。
また、(表1)に示したように、実施例3の積層セラミックコンデンサは、デラミネーションの発生が全く無いばかりでなく、静電容量のバラツキも3%と非常に小さく、特に、良好な結果が得られた。この実施例3は、上述したように、積層体を作製する工程において、導電体層12はセラミック生シート11を挟んで交互に水平にずらして配置して積層し、セラミック層13はセラミック生シート11を挟んで交互に面方向に略180度回転させて配置して積層したものである。すなわち、導電体層12を交互に水平にずらして積層することにより導電体層同士の位置ずれが少なく静電容量のバラツキが小さくできるとともに、セラミック層13を交互に面方向に略180度回転させて配置して積層することにより、導電体層12とセラミック層13との重ね合わせ時における位置ずれが同じ位置で累積することが無く、位置ずれが分散され、このために、デラミネーションなどの内部構造欠陥の発生も防止できたものと考えられる。
なお、上記実施の形態1では、導電体層12として金属ニッケル粉末を主成分とするニッケルペーストを用いて形成した例を示したが、ニッケルのほかに銀、銅、パラジウム、白金などの金属ペーストを用いても同様の効果が得られる。
また、上記実施の形態1では、セラミック生シート11のセラミック成分とセラミック層13のセラミック成分とを同じ組成としている。これにより、焼結の際、セラミック層13のセラミック成分が拡散しても有効層を形成しているセラミック生シート11のセラミック成分を劣化させることがないため安定した特性の積層セラミックコンデンサを得ることができる。
また、積層セラミック電子部品の例として、積層セラミックコンデンサの製造方法について説明したが、積層セラミックコンデンサのほかに積層サーミスタ、積層バリスタ、積層インダクタなどの積層セラミック電子部品の製造においても同様の効果が得られる。
本発明に係る積層セラミック電子部品の製造方法は、導電体層と段差抑制用のセラミック層との重ね合わせ時における位置ずれが同じ位置で累積することが無く位置ずれが分散されるので、高積層化してもデラミネーションなどの内部構造欠陥の発生が防止でき信頼性の高い製品が得られ、薄層化、高積層化が求められている積層セラミック電子部品の製造方法として特に有用である。
実施の形態1における実施例1の積層セラミックコンデンサの製造方法を説明するための模式的分解斜視図 同実施例2の積層セラミックコンデンサの製造方法を説明するための模式的分解斜視図 同実施例3の積層セラミックコンデンサの製造方法を説明するための模式的分解斜視図 比較例の積層セラミックコンデンサの製造方法を説明するための模式的分解斜視図 実施の形態1における支持体上に形成したセラミック生シートの模式的斜視図 同支持体上に形成した導電体層の模式的斜視図 同支持体上に形成したセラミック層の模式的斜視図
符号の説明
10、20、30 支持体
11、11a、11b、11c、11d、11e、11f、11g、11h セラミック生シート
12、12a、12b、12c、12d、12e、12f、12g、12h 導電体層
13、13a、13b、13c、13d、13e、13f、13g、13h セラミック層

Claims (1)

  1. セラミック粉末と有機バインダとを含むセラミック生シートを作製する第1の工程と、第1の支持体上に所定のパターン状に導電体層を形成する第2の工程と、第2の支持体上に前記導電体層の非形成部分に対応する形状にセラミック層を形成する第3の工程と、前記セラミック生シート、前記導電体層および前記セラミック層を順次積層して積層体を作製する第4の工程と、前記積層体を焼成する第5の工程とを有し、前記第4の工程において、前記セラミック層は前記セラミック生シートを挟んで交互に面方向に略180度回転させて配置されたものであり、前記導電体層は1パターン分水平にずらして形成したものを積層したものである積層セラミック電子部品の製造方法。
JP2005175943A 2005-06-16 2005-06-16 積層セラミック電子部品の製造方法 Expired - Fee Related JP4729993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005175943A JP4729993B2 (ja) 2005-06-16 2005-06-16 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005175943A JP4729993B2 (ja) 2005-06-16 2005-06-16 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2006351821A JP2006351821A (ja) 2006-12-28
JP4729993B2 true JP4729993B2 (ja) 2011-07-20

Family

ID=37647347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005175943A Expired - Fee Related JP4729993B2 (ja) 2005-06-16 2005-06-16 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4729993B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9803708B2 (en) 2007-11-09 2017-10-31 Otis Elevator Company Braking device for a passenger conveyor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4784264B2 (ja) * 2005-10-31 2011-10-05 Tdk株式会社 積層型電子部品の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182858A (ja) * 1991-12-27 1993-07-23 Sumitomo Metal Mining Co Ltd 積層セラミックコンデンサの製造方法
JPH05182860A (ja) * 1991-12-31 1993-07-23 Taiyo Yuden Co Ltd 積層セラミック電子部品の製造方法
JP3210440B2 (ja) * 1992-09-14 2001-09-17 株式会社東芝 積層セラミックコンデンサの製造方法
JP4023622B2 (ja) * 2005-01-31 2007-12-19 Tdk株式会社 積層電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9803708B2 (en) 2007-11-09 2017-10-31 Otis Elevator Company Braking device for a passenger conveyor

Also Published As

Publication number Publication date
JP2006351821A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
JP6632808B2 (ja) 積層セラミックコンデンサ
KR101843182B1 (ko) 적층 세라믹 전자부품
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101946259B1 (ko) 적층 세라믹 전자부품
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9627142B2 (en) Multilayer ceramic capacitor and board for mounting of the same
JP2023052913A (ja) 積層セラミックキャパシタ及びその製造方法
JP2014204116A (ja) 積層セラミックキャパシタ及びその製造方法
KR20140085097A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101070095B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP4586831B2 (ja) セラミックグリーンシート構造、及び、積層セラミック電子部品の製造方法
TW201419330A (zh) 多層陶瓷電容器及其製造方法
KR102620526B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US8879237B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR20220098620A (ko) 적층형 전자 부품
TWI490897B (zh) 多層陶瓷電容器及其製造方法
KR20190121159A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20190121135A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2000150292A (ja) 積層セラミックコンデンサ
JP4729993B2 (ja) 積層セラミック電子部品の製造方法
JP4175284B2 (ja) 積層セラミック電子部品の製造方法
JP4591151B2 (ja) 内部電極パターンの形成方法とこれを用いた積層セラミック電子部品の製造方法
KR20220096546A (ko) 적층형 전자 부품
KR101933426B1 (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees