JP4728655B2 - 装置の復旧方法 - Google Patents

Description

本発明は、メインＣＰＵとサブＣＰＵと周辺ＩＯから構成される装置の復旧方法に関するものである。

従来のシステムにおいては、図７に示すように、メインＣＰＵ３１が一定周期でサブＣＰＵ３２の状態をシリアル通信経路により確認していた。サブＣＰＵ３２の異常を検知するとリセット信号１を操作して、サブＣＰＵ３２をリセットしていた。状態確認周期はメインＣＰＵ３１の負荷を踏まえて、２分間隔としていた。通常想定されるエラーであれば、十分な確認周期であり、操作者に対しては、適切な復旧により異常が起こった事実を知らせないで復旧作業したり、異常状態を通知して復旧作業を促したりなどの処理が可能となる（特許文献１参照）。
特開２００２−３１８００３号公報

しかし、外来ノイズ等の要因により、図７のサブＣＰＵ３２がメインＣＰＵ３１からのリセット信号１なしにリセット状態になる場合がある（本状態を以降、異常リセット状態と呼ぶ）。この異常リセット状態のときは、メインＣＰＵ３１による状態確認周期の例えば最大２分間は装置の操作が出来ない状態が続くことになってしまうという問題があった。

また、装置が携帯電話機などのような折り畳み式端末の場合には、折り畳み開閉検出をサブＣＰＵ３２で検出している。装置閉（畳んだ）状態では、消費電力削減のために、サブＣＰＵ３２の状態確認を停止している。装置閉状態時に起きた異常リセット状態は、サブＣＰＵ３２は既に異常状態なため、装置開を検出・通知する手段が無く、装置ハングとなってしまうという問題があった。

従って、操作者は対処方法が解らない状態で、装置ハングが続くといった問題が生じていた。

本発明は、これらの問題を解決するため、メインＣＰＵとサブＣＰＵ、更に、周辺ＩＯから構成される装置において、メインＣＰＵがサブＣＰＵのリセット信号、マルチプレクス端子信号、更に、開閉信号を監視し、サブＣＰＵなどを自動復旧するようにしている。

本願発明は、メインＣＰＵとサブＣＰＵと周辺ＩＯからなる装置において、操作者がその対処方法が判らない状態で、装置異常状態が続くことを解消することが可能となる。

本発明は、メインＣＰＵとサブＣＰＵ、更に、周辺ＩＯから構成される装置において、メインＣＰＵがサブＣＰＵのリセット信号、マルチプレクス端子信号、更に、開閉信号を監視し、サブＣＰＵなどを自動復旧し、操作者がその対処方法が判らない状態で、装置異常状態が続くのを解消した。

図１は、本発明のシステム構成図を示す。
図１において、メインＣＰＵ１は、プログラムに従い各種制御（例えば携帯電話機の場合には、電話通信制御、システム制御など）を行うものであって、全体を統括制御したり、本願発明でサブＣＰＵ２を監視して再起動したりなどするものであり、シリアルポート１１、汎用アウトプットポート１２、割込入力ポート１３などを備えたものである。

シリアルポート１１は、メインＣＰＵ１がサブＣＰＵ２とシリアルにデータの送受信を行うものであって、ここでは、シリアル通信経路５を形成するためのポート（端子）である。

汎用アウトプットポート１２は、メインＣＰＵ１がサブＣＰＵ２に向けて各種データや信号を出力するものであって、ここでは、リセット信号１をサブＣＰＵ２のリセットポートに向けて送出するものである。

割込入力ポート１３は、各種の非同期の割込信号を入力させて取り込むものであって、ここでは、パネルの開閉信号８、リセット信号２、マルチプレクサ端子信号９などを取り込み、割込みでメインＣＰＵ１に通知するためのものである。

リセット信号１は、メインＣＰＵ１がサブＣＰＵ２に向けて送出するものであって、装置起動時にサブＣＰＵ２を初期化して起動したり、サブＣＰＵ２にソフトウェア復旧不可能な状態（リセット異常常態）が発生した場合に初期化しシステム復旧したりなどするものである。

リセット信号２は、サブＣＰＵ２が周辺ＩＯ４に向けて出力し、当該周辺ＩＯ４を初期化して起動したりするための信号である（図１から図６参照）。

マルチプレクサ端子信号９は、サブＣＰＵ２からリセット信号２以外で、サブＣＰＵ２で異常発生時に送出する信号である（図５および図６参照）。

サブＣＰＵ２は、プログラムに従い各種制御（例えば携帯電話機の場合には、ユーザインタフェース、アプリケーションの制御など）を行うものであって、メインＣＰＵ１から送出されたリセット信号１でリセットされて起動されるＣＰＵであり、ここでは、周辺ＩＯ４をリセットして起動および各種制御したり、パネルの開閉信号８が閉のときに省電力モードあるいは停止モードに遷移して電力を低減したりなどするものであり、シリアルポート１４、リセットポート１５、割込入力ポート１６、汎用リセットアウトプットポート１７、マルチプレクス端子１８などから構成されるものである。

シリアルポート１４は、サブＣＰＵ２がメインＣＰＵ１とシリアルにデータの送受信を行うものであって、ここでは、シリアル通信経路５を形成するためのポート（端子）である。

リセットポート１５は、メインＣＰＵ１の汎用アウトプットポート１２から出力されたリセット信号１を取り込み、当該サブＣＰＵ２をリセットして起動するためのものである（図２参照）。リセットポート１５にリセット信号１が入力されると、当該サブＣＰＵ２をリセットして起動すると共に、リセット信号２を周辺ＩＯ４に送出する。リセット信号２には、メインＣＰＵ１からリセット信号１がサブＣＰＵ２のリセットポート１５に入力されたときに出力する正常動作の場合と、当該サブＣＰＵ２に何らかの異常発生（例えば外部ノイズにより異常発生）した場合にメインＣＰＵ１からのリセット信号１なしに出力する場合とがある。ここでは、後者のリセット信号２の出力を、メインＣＰＵ１が監視して当該サブＣＰＵ２の異常と判定し、リセット信号１をサブＣＰＵ２に入力して当該サブＣＰＵ２の異常を復旧するようにしている（図３参照）。

割込入力ポート１６は、サブＣＰＵ２に非同期に各種信号を入力するものであって、ここでは、パネルの非同期の開閉信号８を入力するものである。開閉信号８が閉のとき、サブＣＰＵ２はここでは、省電力モードあるいは停止モードに遷移して電力消費を低減するようにしている。開閉信号８は、サブＣＰＵ２の割込入力ポート１６の他に、ここでは、メインＣＰＵ１の割込入力ポート１３にも入力している。

汎用リセットアウトプットポート１７は、サブＣＰＵ２が周辺ＩＯ４に向けてリセット信号を出力するものであって、ここでは、リセット信号２を周辺ＩＯ４に向けて送出するものである。

マルチプレクス端子１８は、サブＣＰＵ２がリセット信号２以外の異常時に送出する信号であるマルチプレクス端子信号９を送出する端子である（図５および図６参照）。マルチプレクス端子信号９は、ここでは、サブＣＰＵ２をＳＩＣ（システム・イン・チップ）化したもので、１本の信号端子に複数の機能を持たせ、システム構成に応じて、ソフトウェアにより必要な機能を選択するようにしたものであり、当該マルチプレクス端子信号９を、初期値とは別の状態になるように、ソフトウェアで操作し（設定し）、かつメインＣＰＵ１に接続して監視することにより、サブＣＰＵ２の異常リセット状態を監視するようにしている。メインＣＰＵ１が異常リセット状態を検出したときは、サブＣＰＵ２をリセットしてシステム復旧することが可能となる（図５および図６参照）。

開閉ＳＷ３は、図示外のパネルの開閉（あるいはパネルの回転、移動などによる開閉を含む）を検出するスイッチであって、ここでは、パネルの開閉信号８を出力するものである。パネルの開閉信号８は、既述したように、サブＣＰＵ２とメインＣＰＵ１とに非同期に割込入力ポート１６，１３に入力して通知するようにしている。

周辺ＩＯ４は、サブＣＰＵ２からのリセット信号２、制御信号９などで制御される各種周辺ＩＯ（例えば携帯電話機の場合には、キーボード、表示ＬＣＤ、カメラなど）である。

パネル開閉信号８は、メインＣＰＵ１、サブＣＰＵ２、および汎用ＩＯ４から構成される装置が複数のパネルで構成されている場合（例えば携帯電話機）に、当該パネルが開閉（ここで、パネルを回転、移動して開閉する場合も含む）されたことを検出する信号である（図４参照）。

次に、図２のフローチャートの順番に従い、図１の構成もとで装置の電源投入時の動作を詳細に説明する。

図２は、本発明の動作説明フローチャート（その１）を示す。ここで、メインＣＰＵ１、サブＣＰＵ２、および周辺ＩＯ４は、図１、図２の同一番号のものと同一である。

図２において、Ｓ１は、装置電源をＯＮにする。これは、図１の構成でメインＣＰＵ１、サブＣＰＵ２、および周辺ＩＯ４などの全ての電源をＯＮにする。電源がＯＮになると、メインＣＰＵ１はサブＣＰＵ２にリセット信号１”Ｌ”を入力してリセット状態にセットし（Ｓ２）、更に、サブＣＰＵ２は全ての周辺ＩＯ４にリセット信号２”Ｌ”を入力してリセット状態にセットする（Ｓ３）。

Ｓ４は、メインＣＰＵ１を起動する。
Ｓ５は、メインＣＰＵ１がサブＣＰＵ２のリセット解除を行う。これは、メインＣＰＵ１がリセット信号１”Ｈ”をサブＣＰＵ２のリセットポート１５に入力し、当該サブＣＰＵ２のリセット解除を行い、サブＣＰＵ２を起動する（Ｓ６）。この際（Ｓ６），サブＣＰＵ２のマルチプレクス端子信号を”Ｈ”に設定し、当該サブＣＰＵ２がリセット信号１以外の異常がない旨を設定しておく。

Ｓ７は、サブＣＰＵ２が周辺ＩＯ４のリセット解除を行う。これは、サブＣＰＵ２がリセット信号２”Ｈ”を周辺ＩＯ４に入力してリセット解除を行う（Ｓ７’）。

Ｓ８は、周辺ＩＯ４を起動する。これは、サブＣＰＵ４が図１の制御信号９で周辺ＩＯ４の起動を行う（Ｓ８’）。

Ｓ９は、サブＣＰＵ２が起動完了通知をメインＣＰＵ１に通知（返答）する。これは、サブＣＰＵ２がシリアル通信経路５でメインＣＰＵ１に、起動完了通知を行う。

Ｓ１０は、メインＣＰＵ１がタイマでＮ（ｍｓ）待ちする。例えばメインＣＰＵ１がタイマで１００〜２００ｍｓ（サブＣＰＵ２、周辺ＩＯ４のリセット解除、起動して起動完了通知を正常動作時に受信するまでに十分な時間）待って、次のＳ１１に進む。

Ｓ１１は、サブＣＰＵ２が正常か判別する。これは、Ｓ９でサブＣＰＵ２からの起動完了通知をメインＣＰＵ１が受信し、サブＣＰＵ２の動作が正常か判別する。ＹＥＳの場合には、メインＣＰＵ１は電源投入時にサブＣＰＵ２，周辺ＩＯ４をリセット、リセット解除、起動の初期動作が正常に完了したと判明したので、次のＳ１２以降に進む。一方、ＮＯの場合には、Ｓ５に戻り繰り返す。

以上によって、電源投入時に、メインＣＰＵ１を起動し、サブＣＰＵ２，周辺ＩＯ４をリセット状態にしてメインＣＰＵ１の起動が完了した時点でサブＣＰＵ１のリセットを解除して起動、更に、周辺ＩＯ４のリセットを解除して起動し、一連の初期化処理を完了することとなる。そして、メインＣＰＵ１は、Ｓ１２以降の正常動作開始以降のサブＣＰＵ２などの異常監視を開始する。

Ｓ１２は、タイマで１分待つ。
Ｓ１３は、周期監視する。これは、メインＣＰＵ１がシリアル通信経路５を介してサブＣＰＵ２に動作正常か問い合わせる。

Ｓ１４は、サブＣＰＵ２が自己状態を確認する。これは、サブＣＰＵ２がＳ１３でメインＣＰＵ１から動作状態の確認の問い合わせに対応し、自己で動作正常かの診断を行い確認する。

Ｓ１５は、正常か判別する。ＹＥＳの場合には、サブＣＰＵ２が自己の動作状態を正常と確認したと判明したので、Ｓ１６で正常応答をシリアル通信経路５でメインＣＰＵ１に返答し、メインＣＰＵ１はＳ１７で当該正常応答を受信し、Ｓ１２以降を繰り返す。一方、ＮＯの場合には、サブＣＰＵ２が自己の動作状態を異常と確認したと判明したので、Ｓ１８で異常応答をシリアル通信経路でメインＣＰＵ１に返答し、メインＣＰＵ１はＳ１９で当該異常応答を受信し（更に、サブＣＰＵ２から１分以上経過（タイムオーバ）しても応答なしのときの異常応答を加え）、Ｓ２０で２回目か判別する。そして、Ｓ２０のＹＥＳのときに（Ｂ）、即ち既述したＳ５からＳ１１でサブＣＰＵ２，周辺ＩＯ４の初期化処理を再度実行して装置の復旧を図る。Ｓ２０のＮＯのときに、Ｓ２１でタイマで１分待ち、Ｓ１３以降を再実行する。

以上のＳ１２からＳ２１の周期監視ループで、メインＣＰＵ１は正常動作中のサブＣＰＵ２を所定時間毎（例えば１分周期毎）に動作状態の監視を行い、サブＣＰＵ２から正常応答でない異常応答および無応答が２回目となったときに当該サブＣＰＵ２の異常と判定し、サブＣＰＵ２および周辺ＩＯ４の初期化処理を行い、装置の動作の復旧を自動的に行うことが可能となる。

次に、図３のフローチャートの順番に、図１の構成のもとで、サブＣＰＵ２がメインＣＰＵ１からのリセット信号１以外（例えば外部ノイズなど）でリセット信号２を周辺ＩＯ４に送出したときに当該リセット信号２を監視し、サブＣＰＵ２の異常と判定し、サブＣＰＵ２および周辺ＩＯ４を再起動して復旧するときの動作を詳細に説明する。

図３は、本発明の動作説明フローチャート（その２）を示す。ここで、メインＣＰＵ１、サブＣＰＵ２、および周辺ＩＯ４は、図１、図２の同一番号のものと同一である。

図３において、Ｓ３１は、サブＣＰＵ２がリセットされる。これは、ノイズ（外部ノイズ）あるいはハードウェア異常でサブＣＰＵ２がリセットされる。

Ｓ３２は、周辺ＩＯ４をリセットする。これは、Ｓ３１でリセットされたサブＣＰＵ２がリセット信号２”Ｌ”を周辺ＩＯ４に送出して当該周辺ＩＯ４をリセット状態にする。

Ｓ３３は、周辺ＩＯ４のリセット解除する。これは、サブＣＰＵ２がリセット信号２”Ｈ”を周辺ＩＯ４に送出し、Ｓ３２’でリセット状態にしたのを解除する。

Ｓ３４は、メインＣＰＵ１がサブＣＰＵ２から周辺ＩＯ４に送出されたリセット信号２”Ｌ”（リセット解除）を検出する。

Ｓ３５は、メインＣＰＵ１が割り込み処理でＳ３４で検出したサブＣＰＵ２のリセット信号２を取り込む。そして、当該取り込んだサブＣＰＵ２から送出されたリセット信号２が、当該メインＣＰＵ１がサブＣＰＵ２に送出したリセット信号１によって送出されたものでないかチェックし、当該リセット信号１によるものではないと判明したときに、図２の（Ｂ）でＳ５以降の処理で、サブＣＰＵ２，周辺ＩＯ４の初期化を再度実行し、復旧を図る。

以上によって、サブＣＰＵ２が外部ノイズによる影響やハードウェア異常によってリセット信号２を周辺ＩＯ４に向けて送出したことを、メインＣＰＵ１が割込みで非同期に検出すると、サブＣＰＵ２，周辺ＩＯ４について、既述した図２のＳ５以降の初期化処理を行って自動復旧することが可能となる。これにより、メインＣＰＵ１は１分間隔で２回目のサブＣＰＵ２の異常を検出する２分間を待つこと無く、当該サブＣＰＵ２が外部ノイズやハードウェア異常などによりリセット信号２を周辺ＩＯ４に送出すると、即座に当該異常検出してサブＣＰＵ２，周辺ＩＯ４を自動的に再初期化設定して復旧を迅速に図ることが可能となる。

次に、図４のフローチャートの順番に、図１の構成のもとで、サブＣＰＵ２に加えてメインＣＰＵ１がパネルの開閉を検出し、メインＣＰＵ１がサブＣＰＵ２を監視し異常検出時に自動的にサブＣＰＵ２および周辺ＩＯ４を再起動して復旧するときの動作を詳細に説明する。

図４は、本発明の動作説明フローチャート（その３）を示す。ここで、メインＣＰＵ１、サブＣＰＵ２は、図１、図２の同一番号のものと同一である。パネルは、図１の図示外のもであって、図１で構成される装置が２つのパネルを連結して構成され、当該パネルを折りたたんで閉にしたり、２つのパネルを水平に移動させて重ねて閉にしたりするものである。

図４において、Ｓ４１は、利用者が装置のパネルを開にし、動作状態指示する。
Ｓ４２、Ｓ４３は、サブＣＰＵ２およびメインＣＰＵ１がＳ４１のパネルの開信号をそれぞれ検出する。

Ｓ４４は、サブＣＰＵ２が通常モードに移行する。これは、パネルが閉のときはサブＣＰＵ２は省電力モード（例えばクロック停止、スタンバイ状態）にあるので、パネルが閉から開にされたときに、省電力モードから通常モードの動作状態に移行する。

Ｓ４５は、メインＣＰＵ１が割込み処理でパネルの開信号を非同期に取り込み、図２の周期監視ループの処理を開始する。

以上のＳ４１からＳ４５によって、装置を構成するパネルが閉から開（正常動作状態指示）にされると、サブＣＰＵ２が省電力モードから通常モードの動作状態に移行すると共に、メインＣＰＵ１が割込みでパネルが閉から開になったことを非同期に検出して既述した図２の周期監視ループの処理を再開し、メインＣＰＵ１がサブＣＰＵ２の周期監視を開始する。

Ｓ５１は、利用者が装置のパネルを開から閉にし、停止状態指示する。
Ｓ５２は、サブＣＰＵ２がＳ５１のパネルの閉信号を検出する。

Ｓ５３は、閉検出通知を行う。これは、サブＣＰＵ２がパネルの閉検出通知をメインＣＰＵ１へシリアル通信経路５を介して送信する。

Ｓ５５は、省電力モード移行通知を行う。これは、サブＣＰＵ２が省電力モードへの移行する旨を、シリアル通信経路５を介してメインＣＰＵ１に通知する。省電力モードは、サブＣＰＵ２のクロック停止、あるいはスタンバイ状態である。

Ｓ５７は、サブＣＰＵ２が省電力モードへ移行する。これにより、サブＣＰＵ２の電力消費が低減される。

Ｓ５５、Ｓ５６は、メインＣＰＵ１がサブＣＰＵ２からのパネルの閉検出、省電力モード移行の通知をそれぞれ受信する。

Ｓ５８は、メインＣＰＵ１が周期監視ループの処理停止する。これは、サブＣＰＵ２がＳ５７で省電力モードに移行したことに対応して、メインＣＰＵ１が当該サブＣＰＵ２の周期監視を停止する。

以上によって、装置を構成するパネルが閉状態の時に、サブＣＰＵ２が何らかの異常状態となり、開を検出出来なくてもメインＣＰＵ１で開を検出し、周期監視を開始し、サブＣＰＵ２の異常を検出すると前述Ｓ５以降の初期化処理を行って自動復旧することが可能となる。

図５は、本発明の動作説明フローチャート（その４）を示す。ここで、メインＣＰＵ１、サブＣＰＵ２、および周辺ＩＯ４は、図１、図２の同一番号のものと同一である。

図５において、Ｓ６１は、サブＣＰＵ２の部分リセットされる。これは、ノイズ（外部ノイズ）やハードウェアの部分異常で部分リセットされる（図６参照）。このサブＣＰＵ２の部分リセットでは、既述した周辺ＩＯ４に送出してリセットするリセット信号２は、ここでは、”Ｈ”レベルで変化しない。従って、当該リセット信号２では装置の障害が復旧できないような部分リセット異常により装置の障害を検出して、復旧させるものである。

Ｓ６２は、マルチプレクス端子信号を初期化する。これは、ハードウェアによりサブＣＰＵ２のマルチプレクス端子信号を初期化し、そのときに出力されるマルチプレクス端子信号”Ｌ”を割込みでメインＣＰＵ１に通知する。

Ｓ６３は、メインＣＰＵ１が割込みでマルチプレクス端子信号”Ｌ”を検出する。
Ｓ６４は、割込み処理で、既述した図２の（Ｂ）のＳ５以降で、サブＣＰＵ２，周辺ＩＯ４の初期化処理を実行し、復旧を図る。

以上によって、外部ノイズやハードウェア異常による部分リセット（リセット信号２に表れない異常）について当該サブＣＰＵ２が持つマルチプレクス端子信号を、メインＣＰＵ１が割込みで検出し、割込処理で既述した図２のＳ５以降で初期化処理を再実行してサブＣＰＵ２、周辺ＩＯ４を再起動して復旧を迅速に図ることが可能となる。

図６は、本発明の説明図を示す。これは、既述したサブＣＰＵ２のマルチプレクス端子信号を説明する図であって、サブＣＰＵ２が持つ部分リセットの様子を模式的に表したものである。サブＣＰＵ２を構成するリセット制御回路がメインＣＰＵ１からリセット信号１を受信すると、右側のリセット信号２を周辺ＩＯ４に送出してリセット、初期化を行う。リセット制御回路は、更に、外部ノイズや内部のハードウェアエラーなどの部分エラーについて部分リセット信号を生成し、例えばＣＰＵ，ペリフェラル１（例、シリアルポート）、ペリフェラル２（例、割込ポート）、ペリフェラル（例、汎用アウトプットポート）、ＩＯ端子設定（マルチプレクス端子）などの部分リセット信号を送出するように構成されている。ここでは、ＩＯ端子設定（マルチプレクス端子）から送出されるマルチプレクス端子信号を使用する。端子機能はソフトウェアにより任意に選択設定することが可能であるので、本願では、マルチプレクス端子信号を初期値とは異なる状態になるように設定している。

本発明は、メインＣＰＵとサブＣＰＵ、更に、周辺ＩＯから構成される装置において、メインＣＰＵがサブＣＰＵのリセット信号、マルチプレクス端子信号、更に、開閉信号を監視し、サブＣＰＵなどを自動復旧し、操作者がその対処方法が判らない状態で、装置異常状態が続くのを解消することが可能となる。

本発明のシステム構成図である。 本発明の動作説明フローチャート（その１）である。 本発明の動作説明フローチャート（その２）である。 本発明の動作説明フローチャート（その３）である。 本発明の動作説明フローチャート（その４）である。 本発明の説明図である。 従来のシステム構成図である。

符号の説明

１：メインＣＰＵ
２：サブＣＰＵ
３：開閉ＳＷ
４：周辺ＩＯ
５：シリアル通信経路
８：開閉信号
９：制御信号
１１、１４：シリアルポート
１２，１７：汎用アウトプットポート
１３，１６：割込入力ポート
１５：リセットポート
１８：マルチプレクス端子

Claims (3)

1. メインＣＰＵとサブＣＰＵと周辺ＩＯから構成される装置の復旧方法において、
   コンピュータが備える手段が、
   前記サブＣＰＵから前記周辺ＩＯに出力して起動させるリセット信号のうち、前記メインＣＰＵからの指示以外で送出されるリセット信号を監視して検出するステップと、
   前記メインＣＰＵが監視して前記リセット信号を検出したときに、前記サブＣＰＵを再起動させるステップと、
   前記再起動に対応して前記サブＣＰＵが再起動して復旧するステップと
   を有する装置の復旧方法。
2. コンピュータが備える手段が、
   前記メインＣＰＵと前記サブＣＰＵの配置された装置を構成するパネルが開閉されたことを検出するステップと、
   前記パネルが閉と検出され、開と検出される迄の間、前記サブＣＰＵを省電力モードあるいは停止モードに移行させるステップと、
   前記パネルが開と検出され、閉と検出される迄の間、前記メインＣＰＵが前記サブＣＰＵの状態を監視、および閉と検出され、開と検出される迄の間、前記メインＣＰＵが前記サブＣＰＵの状態の監視を停止するステップと、
   前記メインＣＰＵが前記サブＣＰＵの監視中に異常を検出したときに、当該サブＣＰＵを再起動させるステップと、
   前記再起動に対応して前記サブＣＰＵが再起動して復旧するステップと
   を有する請求項１記載の装置の復旧方法。
3. コンピュータが備える手段が、
   前記サブＣＰＵから前記周辺ＩＯに出力してリセットさせるリセット信号が送出されない、当該サブＣＰＵの部分異常時に送出されるマルチプレクス端子信号を、前記メインＣＰＵが監視するステップと、
   前記メインＣＰＵが前記マルチプレクス端子信号を検出したときに、前記サブＣＰＵを再起動させるステップと、
   前記再起動に対応して前記サブＣＰＵが再起動して復旧するステップと
   を有する請求項１あるいは請求項２記載の装置の復旧方法。

Images