JP4723181B2 - 半導体ウェーハ - Google Patents

Description

本発明は、金属汚染が発生し得る半導体デバイスの製造に用いられるシリコンからなる半導体（エピタキシャル）ウェーハ及びその製造方法に関する。

近年、半導体デバイスは、高速化及び高集積化を図るべく微細化が進むと共に、より高速化を目指して配線による信号遅延を改善するため、より低抵抗の配線が求められており、従来のアルミニウムを主体とする配線材料に銅が用いられるようになってきている。半導体製造プロセスにおいては、周知のように、遷移金属及び貴金属は、シリコン材料のエネルギーバンドギャップの深い位置に準位を形成したり、結晶欠陥の原因となったり又はゲート絶縁膜の絶縁耐圧を劣化させたりするため、これら遷移金属及び貴金属の低減と汚染防止とが図られてきた。

ところで、初期の半導体製造プロセスには、このような遷移金属及び貴金属は用いられることはなかった。このうち貴金属である銅は、そのシリコン中での拡散速度が極めて速く、室温でもウェーハの裏面から表面にまで容易に拡散する。銅は一旦シリコン中に拡散すると、シリコンの接合耐圧の劣化やゲート絶縁膜の耐圧及び信頼性の劣化を引き起こすことは良く知られている。

配線工程における銅は、電界鍍金若しくは無電解鍍金、化学気相成長（ＣＶＤ）法又はスパッタリング法により形成される。通常、配線はウェーハの主面上に形成されるが、銅の汚染を防止するため、主面上には汚染防止層が設けられており、半導体デバイスの表面側から銅の汚染が生じないように設計されている。しかしながら、ウェーハの裏面に関しては銅汚染を防止する手段は極めて限られている。例えば、ウェーハ裏面に設ける銅の拡散防止用の窒化シリコン又は酸化シリコンからなる拡散防止膜の形成である。ところが、これらの拡散防止膜は、確かに銅の拡散に対してその拡散速度を減速させる効果はあるものの、銅はシリコン中での拡散速度が極めて速いのと同様に、窒化シリコンや酸化シリコン中での拡散速度も他の金属に比較すれば速い。

また、このようなウェーハ裏面に拡散防止膜を形成する場合には、半導体製造プロセスとして整合性が高い材料を用いて適当な膜厚で形成する必要がある。また、一旦形成した後もプロセスの進行に伴って洗浄工程やエッチング工程により膜厚が減少し、拡散バリアとしての役割を果たさなくなるおそれもある。とりわけ、近年においては銅配線の層数も８〜１０層と多層化しており、これだけの多層化に耐えられる厚い拡散バリア膜を堆積することはプロセス設計上も極めて困難である。これら拡散バリア膜を十分な厚さに形成できない場合は、従来のウェーハには種々の銅汚染に起因する不都合が生じる。

ところで、従来から、半導体製造プロセスに用いられているウェーハは遷移金属や貴金属による汚染を低減すべくゲッタリング能力が付与されている。ここで、ゲッタリングとは、シリコンの結晶中にバルク微小欠陥（ＢＭＤ:Bulk Micro Defect）を高密度で形成し、形成されたＢＭＤがゲッタリングサイトとして振る舞い、このゲッタリングサイトに金属原子が捕獲されて無害化されることをいう。一般には、ＢＭＤは結晶中の酸素析出により形成されるが、最近の微細プロセスではＣＯＰ（Crystal Originated Particle）の低減を図るため酸素濃度を低濃度化しており、さらには、酸素析出のための熱処理自体も低温で且つ短時間化されている。とりわけ、急速熱処理（ＲＴＰ：Rapid Thermal Processing）等の多用は、ＢＭＤを溶解して消滅してしまうため、微細化プロセスにおいてはＢＭＤが極めて形成されにくい。言い換えれば、ゲッタリング能力の確保自体が十分に行なわれにくくなってきている。

一方、これらのゲッタリング能力の低下を補うため、ＢＭＤを外因的に形成する方法が多く提案されている。例えば引き上げ法によるシリコン結晶の製造中に、窒素又は炭素をドーピングすることにより空孔の形成を促進したり、ＭＤＺ（Magic Denuded Zone）法というＲＴＰにより高密度のＢＭＤを形成したりする方法が知られている。しかしながら、このような従来技術によりＢＭＤが強化されたウェーハは、遷移金属に対しては強力なゲッタリング能力を有するものの、後述するように、すべての金属に対して高いゲッタリング能力を有しているわけではない。

以下、従来のＢＭＤゲッタリング強化ウェーハにおける鉄と銅とのゲッタリングの挙動を図１４（ａ）〜図１４（ｃ）に基づいて説明する。

図１４（ａ）に示すように、シリコンウェーハ１００は、Ｐ型のシリコン単結晶からなる半導体基板１０１とその主面上にシリコンがエピタキシャル成長してなるエピタキシャル層１０２とから構成されている。半導体基板１０１の内部には、前述したゲッタリング強化技術により５×１０⁸ ／ｃｍ³ 程度のＢＭＤゲッタリングサイト１０３が形成されている。

シリコンウェーハ１００の裏面、すなわち半導体基板１０１のエピタキシャル層１０２の反対側の面に鉄（Ｆｅ）１１１と銅（Ｃｕ）１１２とが付着した場合に、シリコンウェーハ１００に熱処理が加えられると、図１４（ｂ）に示すように、鉄１１１及び銅１１２はそれぞれ半導体基板１０１内を拡散して、ＢＭＤゲッタリングサイト１０３に捕獲される。このように、通常、金属汚染はＢＭＤゲッタリングサイト１０３にゲッタリングされて無害化される。
特開２０００−０７２５９５号公報 特開２０００−２７２９９５号公報 特開２００３−２１８１２０号公報

しかしながら、図１４（ｃ）に示すように、鉄１１１のような遷移金属はＢＭＤゲッタリングサイト１０３に捕獲されると無害化されるのに対し、銅１１２のような貴金属は、一旦捕獲されたＢＭＤゲッタリングサイト１０３から脱離し、再度半導体基板１０１及びその上のエピタキシャル層１０２にまで拡散する。この場合、再び他のＢＭＤゲッタリングサイト１０３に捕獲される場合もあれば、そのままエピタキシャル層１０２の表面にまで拡散する場合もある。

このように、汚染金属が銅である場合には、ＢＭＤ等の結晶欠陥によるゲッタリングサイトのみでは金属汚染を十分には無害化することができない。すなわち、従来のシリコンウェーハを用いて銅配線を形成する場合は、シリコンウェーハがＢＭＤゲッタリング強化品であっても銅に対しては十分なゲッタリング能力は期待できず、銅配線製造プロセスにおいて、銅汚染によりデバイス特性が致命的に劣化するおそれがある。

従って、従来の欠陥性のゲッタリング技術では、銅のような拡散能力が極めて高い金属に対するゲッタリングを十分に行なうことができないという問題がある。

一方、ゲッタリング手法には、欠陥性のゲッタリング技術の他に、高濃度の硼素（Ｂ）を用い、この硼素に汚染金属を捕獲させる硼素ゲッタリングがある。一般に使用されるＰ型又はＰ⁺ 型のエピタキシャルウェーハは、Ｐ型の不純物濃度すなわち比抵抗の値に応じてこの硼素によるゲッタリングサイトを利用することができる。硼素ゲッタリングは、硼素と金属とが対をなすことにより汚染金属を無害化し、このとき鉄−硼素又は銅−硼素の対が期待される。

図１５（ａ）に、半導体基板１０１に、濃度が５×１０⁸ ／ｃｍ³ 以上の高濃度ＢＭＤからなるＢＭＤゲッタリングサイト１０３と、高濃度に導入された高濃度硼素１０４とを有するシリコンウェーハ１００を示す。

図１５（ａ）及び（ｂ）に示すように、シリコンウェーハ１００の裏面から、鉄１１１及び銅１１２の金属が付着すると、これらの汚染金属は、その一部はＢＭＤゲッタリングサイト１０３に捕獲され、一部は高濃度硼素１０４に捕獲される。

ところが、図１５（ｃ）に示すように、熱処理時又は室温下であっても、時間の経過と共にＢＭＤゲッタリングサイト１０３に捕獲されていた銅１１２は、再びＢＭＤゲッタリングサイト１０３から脱離して拡散を始めるが、今度は高濃度硼素１０４に捕獲されて硼素−銅対が形成される。これに対し、当初から高濃度硼素１０４に捕獲された銅１１２は再び脱離することはない。鉄１１１に関しては、ＢＭＤゲッタリングサイト１０３に捕獲されても、また高濃度硼素１０４に捕獲されても、一旦捕獲されれば脱離することはない。このように、半導体基板１０１に、Ｐ型不純物である硼素を高濃度に導入することにより、銅１１２を効率的にゲッタリングすることができる。

しかしながら、例えばニッケル（Ｎｉ）等の金属に対しては硼素はニッケル対を形成しないため、高濃度の硼素を基板の全体にドーピングした半導体基板を用いても、銅及び鉄に対するゲッタリングは可能になったとしても、ニッケル等についてはゲッタリングができないという問題が生ずる。

一方、硼素を用いるゲッタリングは、硼素のドーピング濃度を高くする程、硼素−金属対によるゲッタリング能力は増強されるものの、硼素の濃度が高くなると、転位等の結晶欠陥が極めて発生しやすくなる等の問題がある。その結果、このような半導体基板上に成長するエピタキシャル層は欠陥を含むおそれが高くなる。その上、半導体基板に高濃度の硼素を導入することにより、半導体基板の裏面からは熱処理中に硼素が外方拡散し、熱処理の形態によっては、外方拡散した硼素がエピタキシャル層の表面に再拡散し、いわゆるオートドーピングを起こす。このため、エピタキシャル層に形成されるデバイスの特性を劣化させるだけでなく、形成されるデバイスに致命的な損傷を与えてしまう場合がある。

本発明は、前記従来の課題を解決し、外方拡散を抑制しながら、ゲッタリングが困難な汚染金属に対しても確実にゲッタリングが可能となる半導体ウェーハを実現できるようにすることを目的とする。

前記の目的を達成するため、本発明は、半導体基板とその上のエピタキシャル層とからなる半導体ウェーハを、半導体基板の内部に少なくとも１層の不純物高濃度層を設けるか、又は半導体基板の裏面すなわちエピタキシャル層の反対側の面上にもエピタキシャル層を形成する構成とする。

具体的に、本発明に係る第１の半導体ウェーハは、Ｐ型の単結晶シリコンからなり、バルク微小欠陥（ＢＭＤ）を有する半導体基板と、半導体基板の主面上にＰ型のシリコンがエピタキシャル成長してなるエピタキシャル層とを備え、半導体基板は、該半導体基板の内部における主面の近傍又は該主面と反対側の面の近傍に、半導体基板の不純物濃度よりも高濃度の不純物が導入されてなる少なくとも１層のＰ型の高濃度不純物層を有している。

第１の半導体ウェーハによると、エピタキシャル層の基板である半導体基板は、該半導体基板の内部における主面の近傍又は該主面と反対側の面の近傍に半導体基板の不純物濃度よりも高濃度の不純物が導入されてなる少なくとも１層のＰ型の高濃度不純物層を有しているため、銅のゲッタリング手段として有効な高濃度不純物層、特に硼素による高濃度不純物層により硼素−銅対が形成されて、銅原子がゲッタリングされる。その上、ＢＭＤによって鉄及びニッケル等の遷移金属をも確実にゲッタリングすることができる。

第１の半導体ウェーハにおいて、高濃度不純物層は硼素が１×１０¹⁹ａｔｏｍｓ／ｃｍ³ 以上且つ５×１０²¹ａｔｏｍｓ／ｃｍ³ 以下となる濃度で形成されていることが好ましい。

また、第１の半導体ウェーハにおいて、高濃度不純物層は、主面から又は該主面と反対側の面から０．１μｍ〜３０μｍの深さに設けられていることが好ましい。

本発明に係る第２の半導体ウェーハは、Ｐ型の単結晶シリコンからなり、比抵抗値が８ｍΩｃｍ〜２０ｍΩｃｍで且つバルク微小欠陥（ＢＭＤ）を有する半導体基板と、半導体基板の主面上にＰ型のシリコンがエピタキシャル成長してなる第１のエピタキシャル層と、半導体基板における主面と反対側の面上にシリコンがエピタキシャル成長してなる第２のエピタキシャル層とを備えている。

第２の半導体ウェーハによると、半導体基板は比抵抗値が８ｍΩｃｍ〜２０ｍΩｃｍであり、比較的高濃度のいわゆるＰ⁺ 型基板である。従って、このようなＰ⁺ 型基板であっても、該基板における主面と反対側の面上にはシリコンがエピタキシャル成長してなる第２のエピタキシャル層が形成されているため、Ｐ型不純物の外方拡散を抑制しながら、Ｐ⁺ 型基板によって、拡散しやすい銅原子のゲッタリングを確実に行なうことができる。

第２の半導体ウェーハにおいて、半導体基板は主面及び該主面と反対側の面が共に鏡面状に研磨されていることが好ましい。

第２の半導体ウェーハにおいて、第２のエピタキシャル層には、不純物が導入されていないか又はＰ型不純物が導入されていることが好ましい。

本発明に係る第３の半導体ウェーハは、Ｐ型又はＮ型の単結晶シリコンからなり、バルク微小欠陥（ＢＭＤ）を有する半導体基板と、半導体基板の主面上にＰ型又はＮ型のシリコンがエピタキシャル成長してなる第１のエピタキシャル層と、半導体基板における主面と反対側の面上にシリコンがエピタキシャル成長してなる第２のエピタキシャル層とを備え、半導体基板は、該半導体基板の下部に設けられ、Ｐ型の不純物が半導体基板よりも高濃度に導入されてなるＰ型の高濃度不純物層を有している。

第３の半導体ウェーハによると、第１のエピタキシャル層の基板である半導体基板は、その主面と反対側の面上にシリコンがエピタキシャル成長してなる第２のエピタキシャル層を備え、さらに、半導体基板にはその下部に設けられ、Ｐ型の不純物が半導体基板よりも高濃度に導入されてなるＰ型の高濃度不純物層を有している。このため、銅のゲッタリング手段として有効な高濃度不純物層、特に硼素による高濃度不純物層により硼素−銅対が形成されて、銅原子がゲッタリングされる。また、ＢＭＤによって鉄及びニッケル等の遷移金属をも確実にゲッタリングすることができ、且つ半導体基板の主面と反対側の面上に形成された第２のエピタキシャル層により、Ｐ型不純物の外方拡散をも抑制することができる。

第３の半導体ウェーハにおいて、半導体基板は、主面及び該主面と反対側の面が共に鏡面状に研磨されていることが好ましい。

第３の半導体ウェーハにおいて、高濃度不純物層の厚さは１μｍ〜３０μｍであることが好ましい。

第３の半導体ウェーハにおいて、高濃度不純物層は、硼素が１×１０¹⁹ａｔｏｍｓ／ｃｍ³ 以上且つ５×１０²¹ａｔｏｍｓ／ｃｍ³ 以下となる濃度で導入されている。

第３の半導体ウェーハにおいて、第２のエピタキシャル層には、不純物が導入されていないか又はＰ型若しくはＮ型の不純物が高濃度注入層よりも低濃度に導入されていることが好ましい。

本発明に係る半導体ウェーハの製造方法は、Ｐ型又はＮ型の単結晶からなるシリコン材をスライシングにより半導体基板を形成し、形成された半導体基板にバルク微小欠陥を形成する工程（ａ）と、半導体基板の主面上に、酸化シリコンからなるバリア膜を形成する工程（ｂ）と、形成したバリア膜をマスクとして、半導体基板の主面と反対側の面から硼素を拡散して、半導体基板の下部にＰ型の高濃度不純物層を形成する工程（ｃ）と、半導体基板の主面上からバリア膜を除去した後、半導体基板の主面及び該主面と反対側の面を鏡面状に研磨する工程（ｄ）と、鏡面状に研磨された半導体基板の主面上に、エピタキシャル成長により、シリコンからなる第１のエピタキシャル層を形成すると共に半導体基板の主面と反対側の面上に第２のエピタキシャル層を形成する工程（ｅ）とを備えている。

半導体ウェーハの製造方法によると、半導体基板の主面上に形成されたバリア膜をマスクとして、半導体基板の主面と反対側の面から硼素を拡散して、半導体基板の下部にＰ型の高濃度不純物層を形成し、その後、鏡面状に研磨された半導体基板の主面上に、エピタキシャル成長により、シリコンからなる第１のエピタキシャル層を形成すると共に半導体基板の主面と反対側の面上に第２のエピタキシャル層を形成するため、本発明の第３の半導体ウェーハを確実に実現することができる。

半導体ウェーハの製造方法において、工程（ｃ）において、高濃度不純物層の濃度は１×１０¹⁹ａｔｏｍｓ／ｃｍ³ 以上で且つ５×１０²¹ａｔｏｍｓ／ｃｍ³ 以下とすることが好ましい。

半導体ウェーハの製造方法において、工程（ｃ）において、高濃度不純物層の厚さは１μｍ〜３０μｍとすることが好ましい。

本発明に係る第１の半導体ウェーハによると、ＢＭＤを有する半導体基板の内部における主面の近傍又は該主面と反対側の面の近傍に、半導体基板の不純物濃度よりも高濃度の不純物が導入されてなる少なくとも１層のＰ型の高濃度不純物層を有しているため、拡散しやすい銅原子をも高濃度不純物層により捕獲することが可能となる。

本発明に係る第２の半導体ウェーハによると、比抵抗が小さいいわゆるＰ⁺ 型基板であっても、該基板における主面と反対側の面上にシリコンからなる第２のエピタキシャル層が形成されているため、Ｐ型不純物の外方拡散を抑制しながら、拡散しやすい銅原子のゲッタリングを確実に行なうことができる。

本発明に係る第３の半導体ウェーハによると、半導体基板の下部には、Ｐ型の不純物が半導体基板よりも高濃度に導入されてなるＰ型の高濃度不純物層が設けられ、且つ半導体基板における主面と反対側の面上には、シリコンからなる第２のエピタキシャル層が形成されているため、Ｐ型不純物の外方拡散を抑制しながら、拡散しやすい銅原子をも高濃度不純物層により捕獲することが可能となる。

（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。

図１は本発明の第１の実施形態に係る半導体（エピタキシャル）ウェーハの部分的な断面構成を示している。図１に示すように、径が３００ｍｍのシリコンからなるエピタキシャルウェーハ１０は、Ｐ型のシリコン単結晶からなる半導体基板１１とその主面上にシリコンが３μｍの厚さにエピタキシャル成長してなるエピタキシャル層１２とから構成されている。

半導体基板１１には、磁界印加型引き上げ（磁界印加チョクラルスキ：ＭＣＺ）法により、窒素原子を１×１０¹⁴ａｔｏｍｓ／ｃｍ³ の濃度に含有して形成されたＣＺ結晶を用いる。

半導体基板１１には、窒素原子との相乗効果による１×１０⁹ 個／ｃｍ³ の濃度を有するバルク微小欠陥（ＢＭＤ）ゲッタリングサイト１３が形成されている。

第１の実施形態の特徴として、半導体基板１１には、該半導体基板１１の主面からの深さが２μｍの位置に約０．１７μｍの半値幅で硼素が全面的にイオン注入されてなる第１の硼素イオン注入層１４と、該主面からの深さが４μｍの位置に約０．３７μｍの半値幅で硼素が全面的にイオン注入されてなる第２の硼素イオン注入層１５と、主面と反対側の面（裏面）からの深さが２μｍの位置に０．１７μｍの半値幅で硼素が全面的にイオン注入されてなる第３の硼素イオン注入層１６と、裏面からの深さが４μｍの位置に０．３７μｍの半値幅で硼素が全面的にイオン注入されてなる第４の硼素イオン注入層１７とが形成されている。

なお、このＣＺ結晶における酸素濃度は１２×１０¹⁷ａｔｏｍｓ／ｃｍ³ （アメリカ材料試験協会:ＡＳＴＭ'７９）である。また、このＣＺ結晶には炭素をドーピングしてもよい。ＣＺ結晶に対する窒素のドーピング量は１×１０¹³ａｔｏｍｓ／ｃｍ³ 〜５×１０¹⁴ａｔｏｍｓ／ｃｍ³ の間で適当な値に設定すればよい。窒素濃度を高くすると、ＢＭＤ密度も高くなるが、窒素濃度が５×１０¹⁴ａｔｏｍｓ／ｃｍ³ 以上ではエピタキシャル層１２の成長時に該エピタキシャル層１２にまで及ぶ結晶欠陥が生じるおそれがある。

なお、第１の実施形態においては、半導体基板１１には、比抵抗値が８Ωｃｍ〜１６Ωｃｍの硼素をドープしたＰ型基板を用いたが、これに代えて、比抵抗値が８ｍΩｃｍ〜２０ｍΩｃｍ程度の高濃度に硼素がドープされたＰ⁺ 型基板を用いてもよい。

以下、前記のように構成されたエピタキシャルウェーハ１０の製造方法について図面を参照しながら説明する。

図２（ａ）〜図２（ｃ）、図３（ａ）及び図３（ｂ）は本発明の第１の実施形態に係るエピタキシャルウェーハの製造方法の工程順の断面構成を示している。

まず、１×１０¹⁴ａｔｏｍｓ／ｃｍ³ の濃度の窒素を含むＣＺ結晶（インゴット）から、厚さが７７５μｍ程度の半導体基板１１をスライシングにより切り出す。その後、切り出した半導体基板１１に対して、初期のバルク微小欠陥（ＢＭＤ）の欠陥密度を確保するため、温度が７００℃の窒素雰囲気で１２０分間のアニールを行なった後、３℃／ｍｉｎの昇温レートで１０００℃にまで加熱し、この１０００℃の窒素雰囲気でさらに１２０分間のアニールを行なう。これにより、半導体基板１１には、窒素のドーピングと相まって１×１０⁹ 個／ｃｍ³ の濃度を有するＢＭＤゲッタリングサイト１３が形成される。ここで、１０００℃の窒素雰囲気で１２０分〜９６０分の熱処理を行なうことにより、１×１０⁹ 個／ｃｍ³ 以上で且つ５×１０⁹ 個／ｃｍ³ 以下のＢＭＤゲッタリングサイト１３を形成することができる。

続いて、半導体基板１１の主面及び裏面に対して鏡面研磨を行なう。これにより、エピタキシャルウェーハ１０の平坦度が著しく向上するため、フォトリソグラフィ工程において露光光の焦点の余裕度が増すので、微細加工時の余裕度が大きくなる。

次に、図２（ａ）に示すように、半導体基板１１の主面に、加速エネルギーが１２５０ｋｅＶでドーズ量が１×１０¹⁶ａｔｏｍｓ／ｃｍ² の硼素をイオン注入する。これにより、半導体基板１１の表面から２μｍの位置に約０．１７μｍの半値幅で硼素がイオン注入されて、第１の硼素イオン注入層１４が形成される。このとき、半導体基板１１の主面上にスクリーン酸化膜を形成してもよい。また、硼素のイオン注入時にチャネリングが起こったとしても特に問題とはならない。なぜなら、半導体基板１１の厚さは硼素の注入深さと比べて十分に厚く、チャネリングにより硼素が半導体基板１１の深い領域に注入されても、デバイスを形成するエピタキシャル層１２には何ら影響がないからである。

次に、図２（ｂ）に示すように、半導体基板１１の主面に対して、注入エネルギーを３０００ｋｅＶに変え、ドーズ量が１×１０¹⁶ａｔｏｍｓ／ｃｍ³ の硼素をイオン注入する。これにより、半導体基板１１の表面から４μｍの位置に約０．３７μｍの半値幅で硼素がイオン注入されて、第２の硼素イオン注入層１５が形成される。

次に、図２（ｃ）に示すように、半導体基板１１の主面と反対側の面に、加速エネルギーが１２５０ｋｅＶでドーズ量が１×１０¹⁶ａｔｏｍｓ／ｃｍ² の硼素をイオン注入する。これにより、半導体基板１１の裏面から２μｍの位置に約０．１７μｍの半値幅で硼素がイオン注入されて、第３の硼素イオン注入層１６が形成される。

次に、図３（ａ）に示すように、半導体基板１１の主面と反対側の面に対して、注入エネルギーを３０００ｋｅＶに変え、ドーズ量が１×１０¹⁶ａｔｏｍｓ／ｃｍ³ の硼素をイオン注入する。これにより、半導体基板１１の裏面から４μｍの位置に約０．３７μｍの半値幅で硼素がイオン注入されて、第４の硼素イオン注入層１７が形成される。

このように、第１の実施形態においては、高濃度不純物層としての、第１の硼素イオン注入層１４及び第２の硼素イオン注入層１５を半導体基板１１の主面の近傍に設けると共に、第３の硼素イオン注入層１６及び第４の硼素イオン注入層１７を半導体基板１１の裏面の近傍に設けているが、これに限られず、硼素イオン注入層は半導体基板１１の主面側又は裏面側に少なくとも１層設ければ良い。また、硼素イオン注入層の深さは０．１μｍ〜３０μｍの範囲で設定することができる。また、硼素イオンは単電荷のＢ⁺ でも良く、２価電荷のＢ²⁺として注入してもよい。

また、硼素イオン注入層のドーズ量は増やすに連れてゲッタリング効果は高くなるが、ここでは、１×１０¹⁵ａｔｏｍｓ／ｃｍ² 〜５×１０¹⁶ａｔｏｍｓ／ｃｍ² の範囲で設定することができる。また、硼素イオン注入層１４〜１７は、主面側と裏面側とにおいて必ずしも層数、深さ及びドーズ量に対称性を持たせたり、同一の値としたりする必要はなく、例えば表面側には２層の硼素イオン注入層を設け、裏面側には３層の硼素イオン注入層を設ける等の変更を加えてもよい。

次に、図３（ｂ）に示すように、例えば化学的気相堆積（ＣＶＤ）法により、半導体基板１１の主面上に、厚さが３μｍで比抵抗値が１１Ωｃｍ〜１４Ωｃｍのシリコンからなるエピタキシャル層１２を形成する。ここで、エピタキシャル層１２の厚さは３μｍに限られず、０．５μｍ〜１０μｍ程度でもよく、また、その比抵抗値は１Ωｃｍ〜３０Ωｃｍ程度であればよい。

なお、各硼素イオン注入層１４〜１７に対しては、注入後のアニールを行なう必要はない。なぜなら、硼素のイオン注入により発生した結晶欠陥自体がゲッタリングサイトとして振る舞うし、製造プロセスにおける熱処理によっても硼素は活性化されるからである。もちろん、９００℃の窒素雰囲気で３０分間程度の熱処理を加えてもよい。

以上のような製造方法により、デバイスが形成される厚さが３μｍのエピタキシャル層１２の下側に、深さが２μｍと４μｍとの各位置に硼素によるゲッタリング能力と欠陥によるゲッタリング能力とを有する第１及び第２の硼素イオン注入層１４、１５からなるゲッタリング強化層が形成される。ゲッタリング強化層は、エピタキシャルウェーハ１０の主面となるエピタキシャル層１２の表面から汚染金属が混入した場合に、デバイスに最も近いゲッタリングサイトとして機能すると共に、エピタキシャルウェーハ１０の裏面から第３及び第４の硼素イオン注入層１６、１７で捕獲されずに、エピタキシャルウェーハ１０の表面付近にまで到達した汚染金属を確実に捕獲することができる。とりわけ、半導体基板１１の内部に存在する濃度が１×１０⁹ 個／ｃｍ³ のＢＭＤゲッタリングサイト１３では捕獲が困難な銅に対しても確実に捕獲することができる。これに対し、硼素では捕獲が困難であるニッケルは、ＢＭＤゲッタリングサイト１３で捕獲することができる。

同様に、エピタキシャルウェーハ１０の裏面からの深さが２μｍと４μｍとの各位置には、硼素によるゲッタリング能力と欠陥によるゲッタリング能力とを有する第３及び第４の硼素イオン注入層１６、１７からなるゲッタリング強化層が形成される。裏面側の２層のゲッタリング強化層は、エピタキシャルウェーハ１０の裏面からの汚染金属の混入に対して、裏面の直近に位置することから最大のゲッタリング効果を発揮する。仮に、裏面側のゲッタリング強化層で捕獲ができない場合でも、次には半導体基板１１中の高密度のＢＭＤゲッタリングサイト１３により捕獲され、さらには表面側の２層のゲッタリング強化層により捕獲される。このため、エピタキシャルウェーハ１０の裏面から混入した汚染金属がその表面にまで到達する確率は極めて低くなるので、汚染金属の無害化には顕著な効果を奏する。さらに、とりわけエピタキシャルウェーハ１０の裏面からの汚染が懸念される場合は、第３及び第４の硼素イオン注入層１６、１７を３層以上に多層化することにより、さらに強力なゲッタリング効果を得ることが可能となる。

また、第１の実施形態においては、半導体基板１１には比抵抗値が８Ωｃｍ〜１６Ωｃｍの低不純物濃度の基板を用いており、その不純物濃度は５×１０¹⁴ａｔｏｍｓ／ｃｍ³ 〜２×１０¹⁵ａｔｏｍｓ／ｃｍ³ である。このような低不純物濃度の半導体基板１１の裏面からは、どのような熱処理条件においてもドープされた不純物は外方拡散することがない。このため、外方拡散した不純物が他の低濃度の活性領域に再びドーピングされるオートドープ現象が生じることもない。従って、エピタキシャルウェーハ１０の裏面、すなわち半導体基板１１の裏面に対してオートドーピング対策を施す必要はない。

なお、第１の実施形態においては、硼素によるゲッタリング強化層である各硼素イオン注入層１４〜１７をエピタキシャル層１２の下地基板である半導体基板１１自体にイオン注入法により形成したが、ゲッタリング用エピタキシャル層として、δドーピングにより半導体基板１１の主面上及び裏面上に形成しても良い。

すなわち、エピタキシャル層１２を形成する前に、例えば半導体基板１１上の両面に、まず、比抵抗値が１ｍΩｃｍ〜１０ｍΩｃｍ又は不純物濃度が１×１０²⁰ａｔｏｍｓ／ｃｍ³ 〜１×１０²¹ａｔｏｍｓ／ｃｍ³ の高濃度のシリコンからなる第１のゲッタリング用エピタキシャル層を０．３μｍの厚さに堆積する。続いて、ドーピングガスを瞬間的に切り替えてドーピングガスを取り除き、厚さが０．７μｍの低濃度のエピタキシャル層を形成する。続いて、再びドーピングガスを供給して、低濃度のエピタキシャル層の上に高濃度の第２のゲッタリング用エピタキシャル層を０．３μｍの厚さに形成し、さらに、第２のゲッタリング用エピタキシャル層の上に、厚さが３μｍで比抵抗値が１１Ωｃｍ〜１４Ωｃｍのエピタキシャル層１２を形成する。このようなδドーピング法によっても、図１（ａ）に示す構造を実現することができる。

第１の実施形態に係るエピタキシャルウェーハ１０は、製造方法に依らず得られる効果は同等である。但し、δドーピング法によるエピタキシャル成長により高濃度不純物層を形成する場合は、デバイスを形成するエピタキシャル層１２に結晶欠陥を生じないように、エピタキシャル層１２の直下に設ける高濃度不純物層の濃度をやや低めに抑え、高濃度不純物層（第２のゲッタリング用エピタキシャル層）に起因する結晶欠陥がエピタキシャル層１２の表面にまで転写するのを防止する必要がある。

（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。

図４は本発明の第２の実施形態に係る半導体（エピタキシャル）ウェーハの部分的な断面構成を示している。図４に示すように、径が３００ｍｍのシリコンからなるエピタキシャルウェーハ２０は、主面と該主面の反対側の面（裏面）との両面が鏡面状に研磨され、比抵抗値が８ｍΩｃｍ〜２０ｍΩｃｍと硼素が比較的高濃度にドープされたＰ⁺ 型の半導体基板２１と、該半導体基板２１の主面及び裏面上にシリコンがそれぞれエピタキシャル成長してなる第１のエピタキシャル層２２及び第２のエピタキシャル層２３とから構成されている。

第１のエピタキシャル層２２は、厚さが３μｍ〜５μｍであり、比抵抗値が１Ωｃｍ〜３０Ωｃｍである。また、第２のエピタキシャル層２３は、厚さが０．５μｍ〜１０μｍであり、比抵抗値が１Ωｃｍ〜１０００Ωｃｍである。なお、第１のエピタキシャル層２２の厚さは０．５μｍ〜１０μｍ程度でもよい。また、第２のエピタキシャル層２３には、Ｐ型不純物をドープしなくてもよい。

比抵抗値が８ｍΩｃｍ〜２０ｍΩｃｍである半導体基板２１には、引き上げ（ＣＺ）法により、窒素原子を１×１０¹⁴ａｔｏｍｓ／ｃｍ³ の濃度として形成されたＣＺ結晶を用いる。このＣＺ結晶における酸素濃度は１２×１０¹⁷ａｔｏｍｓ／ｃｍ³ (ＡＳＴＭ'７９）である。この状態で、２×１０⁹ 個／ｃｍ³ の濃度のＢＭＤゲッタリングサイト２４が形成されており、ＢＭＤの密度としては、鉄又はニッケルを捕獲するのに十分な密度を有している。その上、半導体基板２１中に高濃度にドープされた硼素に関しても、鉄又は銅を捕獲するのに十分な濃度を有している。また、高濃度にドープされた硼素によって、ＢＭＤゲッタリングサイト２４も第１の実施形態と比べて２倍程度の密度となっており、鉄、ニッケル及び銅について、許容できる程度のゲッタリング能力を期待できる。

さらに、第２の実施形態においては、高濃度の硼素がドープされた半導体基板２１の裏面上に低濃度の第２のエピタキシャル層２３を形成しており、この第２のエピタキシャル層２３は、Ｐ型不純物の外方拡散を防止するバリア層として機能する。

ここで、比較用として、半導体基板２１の裏面に第２のエピタキシャル層２３を設けないエピタキシャルウェーハ２０Ａを用意し、該エピタキシャルウェーハ２０Ａに生じる外方拡散について図面を参照しながら説明する。

図５は電気炉中の石英ボート５１に、それぞれが、高濃度の硼素がドープされた半導体基板２１とその上に成長した第１のエピタキシャル層２２とからなる複数のエピタキシャルウェーハ２０Ａをセットした後、高温の熱処理を行なう工程を模式的に示している。図５に示すように、各エピタキシャルウェーハ２０Ａは、表面側の第１のエピタキシャル層２２と裏面側の半導体基板２１とが対向することになり、裏面側の半導体基板２１から外方拡散した硼素が、低濃度の各第１のエピタキシャル層２２の表面に到達してオートドーピングを起こし、その結果、各第１のエピタキシャル層２２の抵抗値が大幅に低下する。このような現象が起こると、各第１のエピタキシャル層２２の上に形成したトランジスタ等の表面濃度が大幅に変化するため、しきい値電圧等に所望の設計値を得ることができなくなる。その上、このようなオートドーピング現象は不安定な現象であり、人為的に制御することはできない。

そこで、第２の実施形態のように、硼素が高濃度にドープされたＰ⁺ 型の半導体基板２１の裏面からの硼素のオートドーピングを防止する拡散防止層となる第２のエピタキシャル層２３を設ける意義は極めて大きい。

また、図６に示す第２のエピタキシャル層２３の膜厚と第１のエピタキシャル層２２の濃度変化率との関係を示すグラフから、１２００℃の温度で１２０分間程度の熱処理を行なう場合でも、外方拡散とオートドーピングとによる表面濃度の変化率は、拡散防止層となる第２のエピタキシャル層２３の厚さを２μｍとすれば、第１のエピタキシャル層２２の濃度変化率は１のままで変化せず、オートドーピングを確実に防止できることが分かる。このため、少なくとも半導体基板２１の裏面上には、熱処理の温度と時間とを勘案して、厚さが１μｍ〜３０μｍ程度の第２のエピタキシャル層２３を形成すればよい。また、第２のエピタキシャル層２３の濃度は、半導体基板２１の主面上の第１のエピタキシャル層２１と同程度かそれ以下であればよいことが分かる。

以下、前記のように構成されたエピタキシャルウェーハ２０の製造方法について図面を参照しながら説明する。

図７及び図８は本発明の第２の実施形態に係るエピタキシャルウェーハの製造方法の工程順の断面構成を模式的に示している。

まず、１×１０¹⁴ａｔｏｍｓ／ｃｍ³ の濃度の窒素を含むＣＺ結晶（インゴット）から、半導体基板２１をスライシングにより切り出す。その後、切り出した半導体基板２１に対して、初期のバルク微小欠陥（ＢＭＤ）の欠陥密度を確保するため、温度が７００℃の窒素雰囲気で１２０分間のアニールを行なった後、３℃／ｍｉｎの昇温レートで１０００℃にまで加熱し、この１０００℃の窒素雰囲気でさらに１２０分間のアニールを行なう。これにより、半導体基板２１には、窒素のドーピングと相まって２×１０⁹ 個／ｃｍ³ の濃度を有するＢＭＤゲッタリングサイト２４が形成される。

続いて、半導体基板２１の主面及び裏面に対して鏡面研磨を行なう。これにより、エピタキシャルウェーハ２０の平坦度が著しく向上するため、フォトリソグラフィ工程において焦点の余裕度が増すので、微細加工時の余裕度が大きくなる。

続いて、主面と裏面との両面を鏡面研磨された半導体基板２１の主面上及び裏面上に、第１のエピタキシャル層２２及び第２のエピタキシャル層２３を形成する。これら第１のエピタキシャル層２２及び第２のエピタキシャル層２３はそれぞれ独立に形成してもよいが、第１のエピタキシャル層２２の厚さは３μｍ〜５μｍであり、またその比抵抗値も１１Ωｃｍ〜１４Ωｃｍであるため、低濃度の第２のエピタキシャル層２３として使用できる膜厚であり且つ不純物濃度である。従って、第２の実施形態においては、第１のエピタキシャル層２２及び第２のエピタキシャル層２３を同時に形成する。

図７に示すように、両面が鏡面研磨された半導体基板２１をランプ加熱方式の枚葉型エピタキシャル装置に投入する。半導体基板２１は、透明な石英からなるチャンバ６１の内部に設置された炭化硅素（ＳｉＣ）からなるサセプタ６２の上に少なくとも３本のリフトピン６３Ａを介在させて保持される。チャンバ６１には、その上方及び下方に加熱用ランプ６４が配置されている。シリコンの原料ガスにはシラン（ＳｉＨ₄ ）ガスを用いたが、エピタキシャル装置の形態やシリコン原料ガス及び成長温度等は設計事項であって、適当な堆積条件を設定すればよい。

通常のエピタキシャル装置においては、半導体基板２１はサセプタ６２の上に直接に保持されて、半導体基板２１の裏面にエピタキシャル層が成長するのを防止している。なぜなら、通常の半導体基板の裏面には、オートドーピングを防止するシリコン酸化膜（バックシール酸化膜）が形成されているためである。この従来のバックシール酸化膜は、エピタキシャル成長中に裏面から不純物がオートドーピングしてエピタキシャル層の抵抗が変動してしまうことを防止する目的で設けられており、その後の半導体製造プロセスにおけるオートドーピングを防止するようには形成されていない。また、前述したように、バックシール酸化膜のような低密度の絶縁膜はエッチングや洗浄によって容易に消滅してしまう上に、折角の両面鏡面による半導体基板２１の平坦性を損なうことにもなる。

そこで、第２の実施形態においては、半導体基板２１の上下の位置調整を行なう複数のリフトピンのうち、少なくとも３本のリフトピン６３Ａで半導体基板２１をサセプタ６２から所定の間隔で持ち上げることにより、半導体基板２１の主面上に第１のエピタキシャル層２２を形成すると同時に、該半導体基板２１の裏面上にも第２のエピタキシャル層２３を形成する。このサセプタ６２と半導体基板２１との間隔は第２のエピタキシャル層２３における膜厚と均一性とから決定される。

半導体基板２１とサセプタ６２との間隔は小さいため、裏面側の第２のエピタキシャル層２３は、主面側の第１のエピタキシャル層２２と比べて膜厚はやや薄くなるものの、裏面上にも確実に成長する。しかしながら、この状態のままでは、第２のエピタキシャル層２３における各リフトピン６３Ａの近傍には原料ガスが回り込みにくいため、その部分が成長しにくくなる。

そこで、図８に示すように、最初のリフトピン６３Ａから他の少なくとも３本のリフトピン６３Ｂに代えて、成長中の第２のエピタキシャル層２３の裏面における他の位置を保持することにより、半導体基板２１の裏面上に膜厚が極端に薄い部分が発生することを防止することが可能となる。

なお、半導体基板２１の表面と裏面とに同時にエピタキシャル層２２、２３を形成する方法は、上述した方法に限られない。また、表面側の第１のエピタキシャル層２２はその設定膜厚が重要であるのに対し、裏面側の第２のエピタキシャル層２３は、硼素の外方拡散を防止できれば良く、表面側程には膜厚値に拘る必要はない。

このようにして形成されたエピタキシャルウェーハ２０は、銅、鉄及びニッケルに対して高いゲッタリング性能を持ちながら、その裏面からの硼素の外方拡散を防止することができる。

（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。

図９は本発明の第３の実施形態に係る半導体（エピタキシャル）ウェーハの部分的な断面構成を示している。図９に示すように、径が３００ｍｍのシリコンからなるエピタキシャルウェーハ３０は、主面と該主面の反対側の面（裏面）との両面が鏡面状に研磨され、比抵抗値が８ｍΩｃｍ〜３０Ωｃｍ、例えば８ｍΩｃｍ〜１６ｍΩｃｍとなるように硼素がドープされたＰ⁺ 型の半導体基板３１と、該半導体基板３１の主面及び裏面上にシリコンがそれぞれエピタキシャル成長してなる第１のエピタキシャル層３２及び第２のエピタキシャル層３３とから構成されている。

さらに、半導体基板３１の下部には第２のエピタキシャル層３３と接するように、比抵抗値が１ｍΩｃｍ〜８ｍΩｃｍと硼素が超高濃度に拡散された高濃度拡散層３４が形成されている。

第１のエピタキシャル層３２は、厚さが３μｍ〜５μｍであり、比抵抗値が１Ωｃｍ〜３０Ωｃｍ、例えば１１Ωｃｍ〜１４Ωｃｍである。また、第２のエピタキシャル層３３は、厚さが０．５μｍ〜３０μｍ、例えば３μｍであり、比抵抗値が１Ωｃｍ〜１０００Ωｃｍ、例えば１１Ωｃｍ〜１４Ωｃｍである。なお、第１のエピタキシャル層３２の厚さは０．５μｍ〜１０μｍ程度でもよい。また、第２のエピタキシャル層３３には、Ｐ型不純物をドープしなくてもよい。

以下、前記のように構成されたエピタキシャルウェーハ３０の製造方法について図面を参照しながら説明する。

図１０は本発明の第３の実施形態に係るエピタキシャルウェーハの製造方法の工程フローを示し、図１１（ａ）、図１１（ｂ）及び図１２はの工程順の断面構成を模式的に示している。

まず、図１０に示すように、ステップＳＴ１において、例えば、磁界印加型引き上げ（ＭＣＺ）法により、窒素原子を１×１０¹⁴ａｔｏｍｓ／ｃｍ³ の濃度にドープしながら、比抵抗値が８ｍΩｃｍ〜１６ｍΩｃｍで且つ酸素濃度が１２×１０¹⁷ａｔｏｍｓ／ｃｍ³ （ＡＳＴＭ’７９）である単結晶シリコンからなるインゴットを形成する。

次に、ステップＳＴ２において、形成されたインゴットをスライスして半導体基板３１を得た後、スライスされた半導体基板の両面に対してエッチングにより荒研磨を行なう。

次に、ステップＳＴ３において、温度が７００℃の窒素雰囲気で１２０分間のアニールを行なった後、３℃／ｍｉｎの昇温レートで１０００℃にまで加熱し、この１０００℃の窒素雰囲気でさらに１２０分間のアニールを行なう。これにより、半導体基板３１には、窒素のドーピングと相まって２×１０⁹ 個／ｃｍ³ の濃度を有するＢＭＤゲッタリングサイト３５が形成される。ここで、１０００℃の窒素雰囲気で１２０分〜９６０分の熱処理を行なうことにより、５×１０⁸ 個／ｃｍ³ 以上で且つ５×１０⁹ 個／ｃｍ³ 以下のＢＭＤゲッタリングサイト３５を形成することができる。

次に、ステップＳＴ４において、図１１（ａ）に示すように、半導体基板３１の主面上に、ＣＶＤ法により膜厚が３００ｎｍの拡散バリア膜としてのシリコン酸化膜５２を形成する。

次に、ステップＳＴ５において、１２００℃の温度下でＢＮ（窒化硼素）を拡散源とした熱拡散により、硼素を半導体基板３１の裏面から拡散長が２０μｍとなるまで拡散して、図１１（ａ）に示すように、半導体基板３１の下部に厚さが２０μｍの高濃度拡散層３４を形成する。このとき、半導体基板３１の主面は、シリコン酸化膜５２によりマスクされているため、半導体基板３１の主面からは硼素が拡散されることはない。なお、ここでは、高濃度拡散層３４の比抵抗値は３ｍΩｃｍ程度としている。

次に、ステップＳＴ６において、フッ化水素酸（ＨＦ）により半導体基板３１の主面からシリコン酸化膜５２をエッチングして除去し、その後、半導体基板３１の主面及び裏面に対して鏡面研磨を行ない、とりわけその主面に対して最終研磨を行なう。このときの半導体基板３１の厚さは約７７０μｍである。

なお、硼素による高濃度拡散層３４の形成は、半導体基板３１に対する仕上げ研磨の後に行なってもよいが、拡散バリアであるシリコン酸化膜５２の形成及び高温の熱処理工程を仕上げ研磨の後に行なうと、半導体基板３１の表面の平坦度の悪化やパーティクルの増加等を招くおそれがあるため、最終研磨よりも前に行なうことが好ましい。高濃度拡散層３４を形成した後に研磨を行なっても、最終研磨における研磨代（しろ）は拡散長と比べて無視できる程度に小さいため、特性上の問題はない。

次に、ステップＳＴ７において、両面研磨された半導体基板３１の主面及び裏面に第１のエピタキシャル層３２及び第２のエピタキシャル層３３を同時に形成する。

図１１（ｂ）に示すように、両面が鏡面研磨された半導体基板３１をランプ加熱方式の枚葉型エピタキシャル装置に投入する。半導体基板３１は、透明な石英からなるチャンバ６１の内部に設置された炭化硅素（ＳｉＣ）からなるサセプタ６２の上に少なくとも３本のリフトピン６３Ａを介在させ所定の間隔を空けて保持される。このサセプタ６２と半導体基板３１との間隔は第２のエピタキシャル層３３における膜厚と均一性とから決定される。また、チャンバ６１には、その上方及び下方に加熱用ランプ６４が配置されている。

ここでは、エピタキシャル層３２、３３の比抵抗値を１１Ωｃｍ〜１４Ωｃｍとし、第１のエピタキシャル層３２の厚さは５μｍとしている。シリコンの原料ガスにはシラン（ＳｉＨ₄ ）ガスを用いたが、エピタキシャル装置の形態やシリコン原料ガス及び成長温度等は設計事項であり、適当な堆積条件を設定すればよい。

第２の実施形態でも説明したように、第１のエピタキシャル層３２にはデバイスが形成されるため、第１のエピタキシャル層３２の比抵抗及び表面平坦性等には精密な制御が必要となるが、第２のエピタキシャル層３４に関しては第１のエピタキシャル層３２程には精密な制御は必要とされない。そこで、第３の実施形態においても、枚葉型エピタキシャル装置を用いることにより、半導体基板３１の主面上には第１のエピタキシャル層３２を形成すると共に、同時に半導体基板３１の裏面上にも、厚さが第１のエピタキシャル層３２よりも薄く、且つ不純物濃度が同程度の第２のエピタキシャル層３４を形成する。第３の実施形態においては、図１１（ｂ）に示す状態でエピタキシャル成長を行ない、第１のエピタキシャル層３２及び第２のエピタキシャル層３３に対して、各目標膜厚の２分の１程度にまで堆積する。しかしながら、この状態のままでは、第２のエピタキシャル層３３における各リフトピン６３Ａの近傍は原料ガスが回り込みにくいため、その部分が成長しにくくなる。

そこで、図１２に示すように、最初のリフトピン６３Ａから他の少なくとも３本のリフトピン６３Ｂに代えて、成長中の第２のエピタキシャル層３３の裏面における他の位置を保持することにより、半導体基板３１の裏面上に膜厚が極端に薄い部分が発生することを防止することが可能となる。なお、途中で第２のエピタキシャル層３３の保持位置を変えたとしても、該第２のエピタキシャル層３３におけるリフトピン６３Ａとの対向部分の膜厚の減少は完全には回避できない。しかしながら、リフトピン６３Ａとの対向部分は極めて小さいこと、また、第２のエピタキシャル層３３には当然デバイスは形成されず、その形成目的が半導体基板３１の下部に設けた高濃度拡散層３４からの外方拡散の防止であることを考えれば問題はない。また、第２のエピタキシャル層３３における膜厚の均一性の劣化に伴う第１のエピタキシャル層３２の表面平坦度への影響も小さく、これも問題とはならない。

このようにして、厚さが７７０μｍで、比抵抗値が８ｍΩｃｍ〜１６ｍΩｃｍとなるように硼素がドーピングされ且つＢＭＤ密度が２×１０⁹ 個／ｃｍ³ に形成されたＰ⁺ 型の半導体基板３１の下部には、第３の実施形態の特徴である、厚さが２０μｍで比抵抗値が３ｍΩｃｍとなるように硼素が超高濃度にドーピングされ且つＢＭＤ密度が２×１０⁹ 個／ｃｍ³ である高濃度拡散層３４が形成される。

また、半導体基板３１の主面上には、厚さが５μｍで比抵抗値が１１Ωｃｍ〜１４Ωｃｍのデバイス形成領域となる第１のエピタキシャル層３２が形成され、該半導体基板３１の主面と反対側の面上には、厚さが約３μｍで比抵抗値が１１Ωｃｍ〜１４Ωｃｍの硼素の外方拡散を防止するバリアとなる第２のエピタキシャル層３３が形成されて、下部に高濃度拡散層３２を有する半導体基板３１、第１のエピタキシャル層３２及び第２のエピタキシャル層３３とから構成されるエピタキシャルウェーハ３０を実現できる。

ここで、第１のエピタキシャル層３２の下側に位置する半導体基板３１も、高濃度拡散層３４と同様に２×１０⁹ 個／ｃｍ³ の密度のＢＭＤゲッタリングサイト３５を有しているため、鉄、ニッケル及び銅等のほとんどの重金属及び貴金属に対して高いゲッタリング効果を持つ。しかし、ＢＭＤゲッタリングサイト３５だけでは、第２の実施形態のＢＭＤゲッタリングサイト２４と同等の効果を得られるに過ぎない。

これに対し、第３の実施形態においては、半導体基板３１の下部には、硼素を超高濃度に拡散して形成した比抵抗値が３ｍΩｃｍの高濃度拡散層３４を設けているため、特に銅及び鉄に対して硼素−金属対の形成によるゲッタリング能力が著しく高い。従って、例えば、エピタキシャルウェーハ３０の裏面（第２のエピタキシャル層３３側）からの銅の汚染等に対して絶大なゲッタリング能力を発揮する。

なお、第３の実施形態においては、半導体基板３１の比抵抗値を８ｍΩｃｍ〜１６ｍΩｃｍのＰ⁺ 型基板としたが、半導体製造プロセスによっては、第１のエピタキシャル層３２を極めて薄くする場合があり、そのような場合には、半導体基板３１の硼素の濃度を下げる必要がある。その場合には、半導体基板３１の比抵抗値を、例えば第１のエピタキシャル層３２の比抵抗値である１１Ωｃｍ〜１４０Ωｃｍとほぼ等しい８Ωｃｍ〜１６Ωｃｍ程度に設定することもできる。このように、第３の実施形態においては、半導体基板３１はＰ型でもＰ⁺ 型でもよく、この点で、半導体基板２１にＰ⁺ 型基板を用いることを前提とする第２の実施形態とは異なっている。このように、半導体基板３１に低濃度のＰ型シリコンを用いたとしても、高濃度拡散層３４は形成可能であり、ゲッタリング能力はやや低下はするものの高濃度拡散層３４によって十分な銅、鉄及びニッケル等に対するゲッタリング能力を有する。

また、第３の実施形態においては、半導体基板３１の比抵抗値を８Ωｃｍ〜１６Ωｃｍと高抵抗にする場合を除いて、該半導体基板３１の硼素の不純物濃度を１ｍΩｃｍ〜８ｍΩｃｍと低抵抗とせずに、より比抵抗値が大きい８ｍΩｃｍ〜１６ｍΩｃｍに設定する技術的な理由が存在する。これは、第２の実施形態についても同じである。

なぜなら、半導体基板３１に高濃度に不純物をドーピングすると結晶欠陥が発生しやすくなる。このことは、第１の実施形態における高抵抗の半導体基板１１では初期のＢＭＤ密度が１×１０⁹ 個／ｃｍ³ であったのに比べ、第２及び第３の各実施形態における低抵抗の半導体基板２１、３１におけるＢＭＤ密度が２×１０⁹ 個／ｃｍ³ であったことからも分かる。

このことから、半導体基板３１の初期の硼素濃度を高めに、すなわち比抵抗値で８ｍΩ以下とすると、発明者の検討によればＢＭＤ密度はさらに高くなり、ひいては転位等の結晶欠陥が発生することを見いだしている。このため、半導体基板３１の硼素の濃度を高めて比抵抗値で８ｍΩ以下に設定すると、半導体基板３１にはＢＭＤ以外の結晶欠陥が発生する。このような結晶欠陥が発生した半導体基板３１上に第１のエピタキシャル層３２を成長させると、該第１のエピタキシャル層３２は、下地である半導体基板３１の状態を転写するため、第１のエピタキシャル層３２にもまた結晶欠陥が転写される。それゆえ、第１のエピタキシャル層３２を形成する半導体基板３１の硼素の濃度は比抵抗値にして８ｍΩｃｍ以上でなければならない。

一方、第３の実施形態においては、半導体基板３１の下部に高濃度拡散層３４を設けているため、半導体基板３１における比抵抗値の増大（不純物濃度の減少）はゲッタリング効果には大きな影響を与えないが、第２の実施形態においては、比抵抗値が高くなり過ぎぎると硼素によるゲッタリング効果が低下する。このため、硼素によるゲッタリング効果が銅に対して有効となる比抵抗値の上限は２０ｍΩｃｍであり、より好ましくは１６ｍΩｃｍ以下がよい。

このことから、第３の実施形態においても、半導体基板３１の硼素濃度を反映した比抵抗値を８ｍΩｃｍ〜１６ｍΩｃｍとしている。とりわけ第２の実施形態の場合は、２０ｍΩｃｍ以上の比抵抗値では銅に対する硼素によるゲッタリング能力が著しく低下する。但し、鉄に対する硼素によるゲッタリング能力は５０ｍΩｃｍ程度まで維持される。

一方、第３の実施形態においては、本来結晶欠陥が発生している可能性がある高濃度拡散層３４に対しても第２のエピタキシャル層３３を設けている。このように、高濃度拡散層３４には結晶欠陥が発生している可能性があるため、第２のエピタキシャル成長層３３にも結晶欠陥が転写している可能性がある。しかしながら、前述したように、第２のエピタキシャル層３３上にはデバイスは形成されず、高濃度拡散層３４からの硼素の外方拡散を防止する機能を果たせば良く、結晶欠陥の存在は問題とはならない。

以上を整理すると、半導体基板３１に導入する硼素濃度の上限値すなわち比抵抗値の下限値は、その主面上に形成される第１のエピタキシャル層３２に結晶欠陥を転写せず、且つ最大の硼素ゲッタリングが可能な８ｍΩｃｍであり、また、半導体基板３１の下部に設けた高濃度拡散層３４は、硼素によるゲッタリング効果をさらに顕著に期待できる１ｍΩｃｍ〜８ｍΩｃｍに設定している。これは、高濃度拡散層３４と接して形成される第２のエピタキシャル層３３が、たとえ結晶欠陥が転写されてもその目的である硼素の外方拡散の防止能力に影響を及ぼさないためである。

なお、第３の実施形態においては、エピタキシャルウェーハ３０の主面側に形成した第１のエピタキシャル層３２の導電型をＰ型とし、且つＰ型の高濃度拡散層３４を形成する半導体基板３１の導電型もＰ型としたが、第１のエピタキシャル層３２及び半導体基板３１の導電型は必ずしもＰ型である必要はなく、Ｎ型であってもよい。但し、この場合は、エピタキシャルウェーハ３０の主面側からＮ型の第１のエピタキシャル層、低濃度又は高濃度のＮ型の半導体基板、該半導体基板に拡散により形成されたＰ型の高濃度拡散層、及びＮ型の第２のエピタキシャル層により構成されることになる。

一般に、Ｎ型の半導体基板においては、バルク微少欠陥によるゲッタリングが主体であり、Ｐ型のシリコン基板にみられるような硼素と金属対とによるゲッタリングは期待できない。そのため、一般には、Ｎ型半導体基板のゲッタリング能力は、高濃度のＰ型半導体基板と比べて劣る。これは高濃度のＮ型半導体基板においても同様であり、不純物−金属対によるゲッタリングが期待できない以上、バルク微少欠陥によるゲッタリングに頼らざるを得ない。従って、Ｎ型のシリコン基板においては、該基板中に窒素や炭素を導入すると同時に、その後の高温熱処理、いわゆるＩＧ（イントリンジックゲッタリング）処理でバルク微少欠陥の密度を高濃度化することにより、ゲッタリング能力を高めている。しかしながら、この手法では、本発明の貴金属に対するゲッタリング能力を得ることは困難である。

そこで、本発明の第３の実施形態においては、Ｎ型の半導体基板の主面と反対側の領域（下部）にＰ型の高濃度拡散層３４を形成することにより、Ｐ型の半導体基板３１の場合と同様の効果を得ることができる。その上、Ｐ型の高濃度拡散層３４は、ウェーハプロセスの終了後には、組み立て工程においてウェーハを薄膜化する際に除去することは可能である。また、通常の半導体デバイスは、ウェーハの裏面側から電気的な接続を取ることはないため、そのままＰ型の高濃度拡散層３４を残したとしても問題にはならない。

以下、第１の実施形態、第２の実施形態及び第３の実施形態に係る各エピタキシャルウェーハ１０、２０、３０と従来のエピタキシャルウェーハとの鉄及び銅に対する汚染防止能力を図１３（ａ）及び図１３（ｂ）に基づいて説明する。

図１３（ａ）に示すように、従来のエピタキシャルウェーハは、ＢＭＤによるゲッタリングを強化したウェーハと強化していないウェーハとの２種類をサンプルとしている。

まず、図１３（ｂ）を用いて、各エピタキシャルウェーハの汚染防止能力の測定方法を説明する。図１３（ｂ）に示すように、サンプルウェーハ１２０の裏面に、汚染濃度が１×１０¹⁴ａｔｏｍｓ／ｃｍ² 程度の鉄及び銅１２１を人為的に付着させる。このときの初期濃度値をＣｉとする。その後、サンプルウェーハ１２０に対して、４００℃の温度で５時間の熱処理を加え、サンプルウェーハ１２０の表面側にまで達した鉄及び銅１２２の汚染濃度Ｃｆを測定する。汚染方法には、所定濃度の鉄及び銅を含む汚染標準液を用意し、用意した汚染標準液をサンプルウェーハ１２０の裏面にスピンコート法により塗布する方法を用いた。また、熱処理後の汚染濃度Ｃｆの測定には、誘導結合プラズマ質量分析（ＩＣＰ−ＭＳ：Inductively Coupled Plasma Mass Spectroscopy）法を用いた。

ここでは、裏面における初期濃度値Ｃｉと表面における汚染濃度値Ｃｆとの比であるＣｉ／Ｃｆとの比の値を汚染防止能力としている。

裏面における汚染量がそのまま表面にまで到達すれば、初期濃度値Ｃｉと汚染濃度値Ｃｆとの比Ｃｉ／Ｃｆの値は１となり、汚染防止能力は全くないことが分かる。また、汚染防止能力が１００００であるということは、１×１０¹⁴ａｔｏｍｓ／ｃｍ² の濃度で汚染してもサンプルウェーハ１２０の表面には１×１０¹⁰ａｔｏｍｓ／ｃｍ² しか到達せず、他の汚染金属はウェーハ内で捕獲されたことが分かる。

実際の半導体製造ラインでは、１×１０¹⁴ａｔｏｍｓ／ｃｍ² のような高濃度の銅汚染は通常は発生しないが、汚染防止能力が１００００以上であれば、これだけの銅汚染が発生しても、ほとんどデバイスの電気特性に影響を及ぼさない汚染レベルである１×１０¹⁰ａｔｏｍｓ／ｃｍ² 以下にまでゲッタリング可能ということを示す。

次に、図１３（ａ）の測定結果からは、ＢＭＤが強化されていない従来のウェーハは、鉄及び銅ともにゲッタリング能力はほとんどないことが分かる。熱処理温度が４００℃と低いため、酸素の析出によるＢＭＤゲッタリングサイトの形成も期待できないからである。

また、従来のＢＭＤ強化ウェーハは、ＲＴＰによる急速熱処理と、その後の高温アニールによって、５×１０⁸ ａｔｏｍｓ／ｃｍ³ 程度の濃度を有するＢＭＤゲッタリングサイトをあらかじめ形成している。このＢＭＤ強化ウェーハは、鉄に対してはＢＭＤによるゲッタリング効果を発揮し、汚染防止能力は１０００程度と十分に有効である。しかしながら、銅に対しては一旦はＢＭＤゲッタリングサイトにより銅を捕獲できるものの、再拡散が起こるため、汚染防止能力は１００以下とまったく不十分である。このように、従来から高いゲッタリング能力を有するとされてきたＢＭＤ強化ウェーハであっても、銅に対してのゲッタリングは極めて不十分である。

これに対し、本発明の第１の実施形態に係るウェーハは、半導体基板自体はＰ型の高抵抗の基板でありながら、表面側と裏面側とに２層ずつ設けた高濃度の硼素イオン注入層により、効果的な銅及び鉄のゲッタリングが可能となっており、汚染防止能力も１００００を越えている。

また、本発明の第２の実施形態に係る低抵抗のＰ⁺ 型基板を用い、裏面に第２のエピタキシャル層を設けたウェーハも、銅及び鉄に対する高いゲッタリング能力が認められる。

また、本発明の第３の実施形態に係るウェーハは、本発明中で最も高いゲッタリング効果が確認されており、汚染防止能力は１×１０⁵ に迫っている。但し、第３の実施形態においては、半導体基板の比抵抗値を第２の実施形態と同等の８ｍΩｃｍ〜１６ｍΩｃｍとするＰ⁺ 型基板を用いているため、さらに半導体基板の下部に高濃度拡散層を設けている分、第２の実施形態よりもゲッタリング能力は高くなる。従って、第３の実施形態において、半導体基板の比抵抗値を８Ωｃｍ〜１６Ωｃｍと高抵抗化した場合には、ゲッタリング能力は僅かに低下し、第１の実施形態とほぼ同程度であることを確認している。

本発明に係る半導体ウェーハ及びその製造方法は、ドープされた不純物の外方拡散を抑制しながら、拡散しやすい銅原子をも捕獲することが可能となり、金属汚染が発生し得る半導体デバイスの製造に用いられるシリコンからなる半導体エピタキシャルウェーハ及びその製造方法等として有用である。

本発明の第１の実施形態に係る半導体ウェーハを示す部分的な構成断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体ウェーハの製造方法を示す工程順の構成断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体ウェーハの製造方法を示す工程順の構成断面図である。 本発明の第２の実施形態に係る半導体ウェーハを示す部分的な構成断面図である。 従来の複数の半導体ウェーハに対する熱処理時における外方拡散を模式的に示す断面図である。 本発明の第２の実施形態に係る半導体ウェーハにおける第２のエピタキシャル層の膜厚の変化に対する第１のエピタキシャル層の不純物濃度の変化率を示すグラフである。 本発明の第２の実施形態に係る半導体ウェーハの製造方法を示す工程順の構成断面図である。 本発明の第２の実施形態に係る半導体ウェーハの製造方法を示す工程順の構成断面図である。 本発明の第３の実施形態に係る半導体ウェーハを示す部分的な構成断面図である。 本発明の第３の実施形態に係る半導体ウェーハの製造方法を示す工程順のフロー図である。 （ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体ウェーハの製造方法を示す工程順の構成断面図である。 本発明の第３の実施形態に係る半導体ウェーハの製造方法を示す工程順の構成断面図である。 （ａ）は本発明の第１〜第３の各実施形態に係る半導体ウェーハと従来の半導体ウェーハとの汚染防止能力を比較したグラフである。（ｂ）は汚染防止能力の比較方法を示すサンプルウェーハの断面図である。 （ａ）〜（ｃ）は従来のＢＭＤゲッタリング強化ウェーハにおける鉄と銅とのゲッタリングの挙動を示す断面図である。 （ａ）〜（ｃ）は従来の高濃度のＢＭＤゲッタリングサイトを有する高濃度基板を用いたシリコンウェーハ１００における鉄と銅とのゲッタリングの挙動を示す断面図である。

符号の説明

１０ エピタキシャルウェーハ（半導体ウェーハ）
１１ 半導体基板
１２ エピタキシャル層
１３ ＢＭＤゲッタリングサイト
１４ 第１の硼素イオン注入層（高濃度不純物層）
１５ 第２の硼素イオン注入層（高濃度不純物層）
１６ 第３の硼素イオン注入層（高濃度不純物層）
１７ 第４の硼素イオン注入層（高濃度不純物層）
２０ エピタキシャルウェーハ（半導体ウェーハ）
２０Ａ 比較用のエピタキシャルウェーハ
２１ 半導体基板
２２ 第１のエピタキシャル層
２３ 第２のエピタキシャル層
２４ ＢＭＤゲッタリングサイト
３０ エピタキシャルウェーハ（半導体ウェーハ）
３１ 半導体基板
３２ 第１のエピタキシャル層
３３ 第２のエピタキシャル層
３４ 高濃度拡散層
３５ ＢＭＤゲッタリングサイト
５１ 石英ボート
５２ シリコン酸化膜（バリア膜）
６１ チャンバ
６２ サセプタ
６３Ａ リフトピン
６３Ｂ リフトピン
６４ 加熱用ランプ
１２０ サンプルウェーハ
１２１ 初期の鉄及び銅
１２２ 拡散後の鉄及び銅

Claims (5)

1. Ｐ型の単結晶シリコンからなり、バルク微小欠陥を有する半導体基板と、
   前記半導体基板の主面上にＰ型のシリコンがエピタキシャル成長してなる第１のエピタキシャル層とを備え、
   前記半導体基板は、該半導体基板の内部における主面の近傍又は該主面と反対側の面の近傍に、前記半導体基板の不純物濃度よりも高濃度の不純物が導入されてなる少なくとも１層のＰ型の高濃度不純物層を有しており、
   前記高濃度不純物層は、主面から又は該主面と反対側の面から０．１μｍ以上且つ３０μｍ以下の深さに複数層が設けられ、前記複数層の高濃度不純物層の間には、不純物が導入されていないことを特徴とする半導体ウェーハ。
2. 前記高濃度不純物層は、硼素が、ドーズ量が１×１０ ^１５ ａｔｏｍｓ／ｃｍ ^２ 〜５×１０ ^１６ ａｔｏｍｓ／ｃｍ ^２ で注入されることにより形成された層であることを特徴とする請求項１に記載の半導体ウェーハ。
3. 前記半導体基板は、比抵抗値が８ｍΩｃｍ以上且つ２０ｍΩｃｍ以下であることを特徴とする請求項１又は２に記載の半導体ウェーハ。
4. 前記半導体基板は、主面及び該主面と反対側の面が共に鏡面状に研磨されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体ウェーハ。
5. 前記半導体基板における主面と反対側の面上にシリコンがエピタキシャル成長してなる第２のエピタキシャル層をさらに備え、
   前記第２のエピタキシャル層は、不純物が導入されていないか又はＰ型不純物が導入されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体ウェーハ。

Images