JP4720372B2

JP4720372B2 - 電源装置

Info

Publication number: JP4720372B2
Application number: JP2005243455A
Authority: JP
Inventors: 孝一島
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2005-08-24
Filing date: 2005-08-24
Publication date: 2011-07-13
Anticipated expiration: 2025-08-24
Also published as: JP2007060812A

Description

本発明は、圧電トランスを内蔵し、前記圧電トランスにパルス電圧を印加し所定の昇圧比で出力電圧を得る電源装置、及び、この電源装置を複数有する電源システムに関する。

近年、液晶ディスプレイの薄型化に伴い、バックライトのインバータ用の電源装置に圧電トランスが用いられるようになっている（例えば、特許文献１又は２参照）。圧電トランスは、圧電振動子に一次と二次の電極を設け、一次側を圧電振動子の厚み方向に分極させるとともに、二次側を圧電振動子の長さ方向に分極したものである。この圧電トランスは、一次側に所定周波数のパルス電圧が入力されると、逆圧電効果によって、その所定周波数に応じた昇圧比で昇圧し、二次側から出力する。昇圧比がピークとなる際のパルス電圧の周波数（共振周波数）は、圧電振動子の長さに応じて定められ、パルス電圧の周波数が共振周波数である場合の昇圧比は、圧電振動子の長さを厚みで除したものとなる。このような圧電トランスは、磁気トランスと比較すると、小型化、薄型化、軽量化が図られ、更には、電磁界ノイズが発生することもなく、利点が多い。

ところで、コピー機、プリンタ、あるいはこれらの機能を併せ持ついわゆるデジタル複合機等の画像形成装置には、近年、画像のカラー化、高画質化や、処理の高速化のみならず、機器の小型化も要求されるようになっている。これに対して電源装置の要求仕様は、出力数の増加、複雑化、出力精度性能向上等を招き、高圧電源装置の大型化、コストアップに繋がっている。このため、電源装置に上述した圧電トランスを用いることが提案されている（例えば、特許文献３参照）。図１は、従来の電源システムの構成を示すブロック図である。図１に示す電源システム７００は、高圧電源装置７１０及びＰＷＭ信号回路７３０を有する。このうち、高圧電源装置７１０は、制御回路７１１、駆動回路７１２、圧電トランス７１３、二次側回路７１４、検知回路７１５、クロック信号回路７２０及び矩形波制御回路７２１を有する。この電源システム７００では、圧電トランス７１３は、クロック信号回路７２０からのクロック信号の周波数に応じた昇圧比で、駆動回路７１２からのパルス電圧を昇圧して二次側回路７１４へ出力する。図２は、ＰＷＭ信号出力回路７３０が出力するＰＷＭ信号のデューティ比と出力負荷８００に供給される電圧（出力電圧）との対応関係を示す図であり、ＰＷＭ信号のデューティ比が大きいほど、出力電圧が大きくなる。また、図３は、出力電圧が大きい場合と小さい場合とにおけるクロック信号回路７２０、矩形波制御回路７２１及び駆動回路７１２の出力信号の一例を示す図である。図３に示すように、クロック信号回路７２０の出力信号波形は、出力電圧を大きくする場合と小さくする場合とで変化はない。一方、矩形波制御回路７２１の出力信号波形は、出力電圧を大きくする場合と小さくする場合とで周波数に変化はないが、出力電圧を大きくする場合の方がデューティ比は大きくなっている。また、駆動回路７１２の出力信号波形は、出力電圧を大きくする場合と小さくする場合とで周波数に変化はないが、出力電圧を大きくする場合の方が内蔵するスイッチング素子のオン期間が長くなることに対応して、オフ期間が長くなる。
特開平１０−２４７５９３号公報特開平１４−２９１２５３号公報特開９−２７５６７８号公報

しかし、上述した従来の高圧電源装置７１０では、圧電トランス７１３に入力される周波数の電圧に対応するクロック信号を発生させるクロック信号回路７２０が高圧電源装置７１０の内部に構成されているため、装置構成の複雑化を招き、小型化の妨げとなっていた。すなわち、コピー機等の電源装置は前述したとおり出力数が多くなってきており、圧電トランスの共振周波数は数百ｋＨｚと高いため、出力相互間で出力誘導等による出力リップル増加や出力不安定動作等の不具合が発生してしまう。その対応として出力容量のアップや機能絶縁以上の距離を確保する必要がある。このため、立ち上がり・立ち下がり時間特性の遅れや、小型化の妨げとなってしまう。また、特許文献１に記載の電源装置のように、個々の圧電トランスに対応してクロック信号回路が設けられる場合には、小型化が困難である。

本発明は、前述したような従来の問題を解決するためになされたもので、更なる小型化を図った電源装置を提供するものである。

本発明は、圧電トランスを内蔵し、前記圧電トランスの入力にパルス電圧を印加し共振させることで所定の昇圧比で出力電圧を得る電源装置であって、前記圧電トランスの前段において、前記ＰＷＭ信号のデューティ比に応じて、前記パルス電圧のデューティ可変を行うためにスイッチング素子のデューティ可変回路を有し、前記パルス電圧の周波数は、外部から入力するクロック信号の周波数により決定されるとともに、外部から入力するＰＷＭ信号により前記出力電圧のオン、オフ及び可変を行うことを特徴とする電源装置。

この構成により、電源装置内部には、クロック信号を発生させる回路が必要でなく、電源装置の小型化が可能となる。
また、ＰＷＭ信号のデューティ比を変化させることによって、パルス電圧のレベルを変化させ、出力電圧の制御及び可変させることが可能となる。

本発明によれば、電源装置内部に、クロック信号を発生させる回路が必要でなく、電源装置の小型化が可能となる。

以下、本発明の実施の形態の電源システムについて、図面を用いて説明する。図４は、第１の電源システムの構成を示すブロック図である。図４に示す電源システム１００−１は、高圧電源装置１１０ａ、１１０ｂ、クロック信号回路１２０及びＰＷＭ信号回路１３０を有する。これらのうち、高圧電源装置１１０ａは、直流電圧を入力し、出力負荷６００ａに対して電圧供給を行うものであり、制御回路１１１ａ、駆動回路１１２ａ、圧電トランス１１３ａ、二次側回路１１４ａ及び検知回路１１５ａを有する。同様に、高圧電源装置１１０ｂは、出力負荷６００ｂに対して電圧供給を行うものであり、制御回路１１１ｂ、駆動回路１１２ｂ、圧電トランス１１３ｂ、二次側回路１１４ｂ及び検知回路１１５ｂを有する。

クロック回路１２０は、圧電トランス１１３ａ及び１１３ｂを動作させるためのクロック信号を、高圧電源装置１１０ａ内の駆動回路１１２ａ及び高圧電源装置１１０ｂ内の駆動回路１１２ｂへ出力する。ＰＷＭ信号回路１３０は、高圧電源装置１１０ａの出力電圧のオン、オフ及び可変を行うための第１のＰＷＭ信号を高圧電源装置１１０ａ内の制御回路１１１ａへ出力するとともに、高圧電源装置１１０ｂの出力電圧のオン、オフ及びレベルの変換を行うための第２のＰＷＭ信号を高圧電源装置１１０ｂ内の制御回路１１１ｂへ出力する。

高圧電源装置１１０ａ内の駆動回路１１２ａは、圧電トランス１１３ａを駆動させるためのものであり、外部からの直流電圧を圧電トランス１１３ａに供給する。この際、駆動回路１１２ａは、圧電トランス１１３ａに供給する電圧について、制御回路１１１ａを介してＰＷＭ信号回路１３０から入力したＰＷＭ信号のデューティ比に応じて、オン、オフ及び可変を行うとともに、周波数をクロック回路１２０からのクロック信号の周波数に一致させる。同様に、高圧電源装置１１０ｂ内の駆動回路１１２ｂは、圧電トランス１１３ｂを駆動させるためのものであり、外部からの直流電圧を圧電トランス１１３ｂに供給する。この際、駆動回路１１２ｂは、圧電トランス１１３ｂに供給する電圧について、制御回路１１１ｂを介してＰＷＭ信号回路１３０から入力したＰＷＭ信号のデューティ比に応じてオン、オフ及び可変を行うとともに、周波数をクロック回路１２０からのクロック信号の周波数に一致させる。

高圧電源装置１１０ａ内の圧電トランス１１３ａは、駆動回路１１２ａによって制御されたパルス電圧を一次側に入力し、そのパルス電圧の周波数に応じた昇圧比で昇圧して二次側から出力する。昇圧された電圧は、二次側回路１１４ａを介して出力負荷６００ａに供給される。同様に、高圧電源装置１１０ｂ内の圧電トランス１１３ｂは、駆動回路１１２ｂによって制御された電圧を一次側に入力し、その入力電圧の周波数に応じた昇圧比で昇圧して二次側から出力する。昇圧された電圧は、二次側回路１１４ｂを介して出力負荷６００ｂに供給される。

高圧電源装置１１０ａ内の検知回路１１５ａは、二次側回路１１４ａに接続されており、出力負荷６００ａに供給される電圧を検出して制御回路１１１ａへ出力する。制御回路１１１ａは、検知回路１１５ａによって検知された電圧が出力負荷６００ａに供給すべき電圧であるか否か、換言すれば、所望の電圧であるか否かを判定し、所望の電圧でない場合には、駆動回路１１２ａを制御する。同様に、高圧電源装置１１０ｂ内の検知回路１１５ｂは、二次側回路１１４ｂに接続されており、出力負荷６００ｂに供給される電圧を検出して制御回路１１１ｂへ出力する。制御回路１１１ｂは、検知回路１１５ｂによって検知された電圧が出力負荷６００ｂに供給すべき電圧であるか否か、換言すれば、所望の電圧であるか否かを判定し、所望の電圧でない場合には、駆動回路１１２ｂを制御する。

上述した電源システム１００−１では、クロック信号を発生させるクロック信号回路１２０及びＰＷＭ信号を発生させるＰＷＭ信号回路１３０が高圧電源装置１１０ａ及び１１０ｂの外部に構成されており、更には、１つのクロック信号が高圧電源装置１１０ａ及び１１０ｂで共用されている。従って、高圧電源装置１１０ａ及び１１０ｂの小型化が可能となり、更には電源システム１００−１全体の小型化も可能となる。

また、ＰＷＭ信号回路１３０が高圧電源装置１１０ａ及び１１０ｂのそれぞれに対して、異なるＰＷＭ信号を入力することができるため、高圧電源装置１１０ａ内の圧電トランス１１３ａと、高圧電源装置１１０ｂ内の圧電トランス１１３ｂとが、同一形状であって同一の特性となっていても、高圧電源装置１１０ａ及び１１０ｂのそれぞれから所望の電圧を出力させることが可能である。

一方、例えば、図５に示すように、厚みのみが異なる圧電トランス間では、昇圧比や出力パワーが異なっている。このため、適切な厚みの圧電トランス１１３ａ及び１１３ｂが用いられることによって、高圧電源装置１１０ａ及び１１０ｂのそれぞれから所望の電圧を出力させることが可能であり、ＰＷＭ信号によって出力電圧を更に調整することも可能である。すなわち、厚みの異なる圧電トランス１１３ａ及び１１３ｂを用いることが可能であり、その場合、圧電トランス１１３ａ及び１１３ｂを収容するパッケージの深さに余裕を持たせることにより、同一のパッケージを用いることができ、コスト削減が図られる。

図６は、第２の電源システムの構成を示すブロック図である。図６に示す電源システム１００−２は、図４に示した電源システム１００−１と比較すると、高圧電源装置１１０ａ内に入力電圧可変回路１１６ａを有するとともに、高圧電源装置１１０ｂ内に入力電圧可変回路１１６ｂを有する。

図７は、電源システム１００−２の回路図である。図７に示す電源システム１００−２において、高圧電源装置１１０ａでは、基準電圧回路２１２ａは、２４Ｖ入力ラインと２４ＶＲＴＮ（接地）ラインとに接続されている。Ｄ／Ａ変換回路２１４ａは、ＰＷＭ信号回路１３０からのＰＷＭ信号をアナログ信号に変換してＯＰアンプ２１８ａの一方の入力端子へ出力する。ＯＰアンプ２１８は、一方の入力端子がＤ／Ａ変換回路２１４ａに、他方の入力端子が抵抗２４６ａの一端、コンデンサ２４４ａの一端及び抵抗２５２ａの一端にそれぞれ接続されるとともに、出力端子が抵抗２２０ａの一端に接続されている。ＰＮＰ型のトランジスタ２１６ａは、エミッタが２４Ｖ入力ライン、ベースが抵抗２２０ａの他端、コレクタが磁心入りのインダクタンス２２２ａの一端に接続され、ＯＰアンプ２１８ａの出力によってオン状態となり、２４Ｖの直流電圧をインダクタンス２２２ａに供給する。

圧電トランス１１３ａは、圧電振動子に一次と二次の電極が設けられており、一方の一次電極がインダクタンス２２２ａの他端、Ｎ型のＭＯＳＦＥＴ２２４ａのドレイン、コンデンサ２３４ａの一端に接続され、他方の一次電極が２４ＶＲＴＮラインに接続されている。また、二次電極がダイオード２４０ａのカソード、ダイオード２３８ａのアノードに接続されている。この圧電トランス１１３は、一次電極に供給される電圧の周波数に応じた昇圧比で、その電圧を昇圧し、二次電極から出力する。

ダイオード２４０ａのアノードは抵抗２４６ａの他端、及び、抵抗２４８ａの一端に接続されており、抵抗２４８ａの他端が高圧電源装置１１０ａの出力電圧となる。ダイオード２３８ａのカソードとコンデンサ２４２ａの一端は、２４ＶＲＴＮラインに接続されている。また、抵抗２４６ａの一端は、一端が２４ＶＲＴＮラインに接続されたコンデンサ２４４ａの他端、及び、抵抗２５２ａの一端に接続されている。

ＭＯＳＦＥＴ２２４ａのゲートは、抵抗２２６ａの一端、及び、Ｎ型のＭＯＳＦＥＴ２２８ａのドレインに接続され、ソースは、２４ＶＲＴＮラインに接続されている。また、ＭＯＳＦＥＴ２２８ａのゲートは、抵抗２３０ａの一端に接続され、ソースは、２４ＶＲＴＮラインに接続されている。抵抗２３０ａの他端は、クロック信号回路１２０と、抵抗２３２ａの一端に接続され、抵抗２３２ａの他端は、２４ＶＲＴＮラインに接続されている。また、抵抗２２６ａの他端は、抵抗２５０ａの一端、抵抗２５２ａの他端、及び基準電圧回路２５２に接続され、抵抗２５０ａの他端は、Ｄ／Ａ変換回路２１４ａに接続されている。なお、高圧電源装置１１０ｂの回路構成は、高圧電源装置１１０ａと同様であるので、その説明は省略する。

再び、図６に戻って説明する。電源システム１００−２において、高圧電源装置１１０ａ内の入力電圧可変回路１１６ａは、外部からの直流電圧のレベルを変換して駆動回路１１２ａを介して圧電トランス１１３ａに供給する。同様に、高圧電源装置１１０ｂ内の入力電圧可変回路１１６ｂは、外部からの直流電圧のレベルを変換して駆動回路１１２ｂを介して圧電トランス１１３ｂに供給する。

従って、圧電トランス１１３ａ及び１１３ｂは、入力電圧可変回路１１６ａ及び１１６ｂによるレベルを変換して駆動回路１１２ａ及び１１２ｂを介したパルス電圧を昇圧して出力することになり、クロック信号回路１２０からのクロック信号の周波数やＰＷＭ信号回路１３０からのＰＷＭ信号のデューティ比だけでなく、入力電圧のレベルを変換させることによっても、高圧電源装置１１０ａ及び１１０ｂの出力電圧を適切に制御及び可変することが可能となる。また、高圧電源装置１１０ａ及び１１０ｂのそれぞれにおいて入力電圧のレベルが変換されるため、高圧電源装置１１０ａ内の圧電トランス１１３ａと、高圧電源装置１１０ｂ内の圧電トランス１１３ｂとが、同一形状であって同一の特性となっていても、厚みが異なることによって異なる特性となっていても、高圧電源装置１１０ａ及び１１０ｂのそれぞれから所望の電圧を出力させることが可能である。

図８は、出力負荷６６０ａ及び６００ｂに供給される電圧（出力電圧）が大きい場合と小さい場合とにおけるクロック信号回路１２０、ＰＷＭ信号回路１３０、入出力可変回路１１６ａ、１１６ｂ、駆動回路１１２ａ、１１２ｂの出力信号の一例を示す図である。図８に示すように、クロック信号回路１２０の出力信号波形は、出力電圧を小さくする場合と大きくする場合とで変化はない。一方、ＰＷＭ信号回路１３０の出力信号（ＰＷＭ信号）波形は、出力電圧を小さくする場合にはデューティ比が小さくなり、出力電圧を大きくする場合にはデューティ比が大きくなる。また、入力電圧可変回路１１６ａ、１１６ｂは、出力電圧を小さくする場合には、直流電圧回路からの直流電圧のレベルを２４Ｖから１Ｖに変換して出力し、出力電圧を大きくする場合には、直流電圧回路からの直流電圧のレベルを２４Ｖから８Ｖに変換して出力する。また、駆動回路１１２の出力信号波形は、ＰＷＭ信号のオフ期間にオンとなるものであり、出力電圧を大きくする場合と小さくする場合とで周波数に変化はなく、デューティ比もほぼ同一であるが、出力電圧を大きくする場合の方がピーク値が大きくなる。

図９は、第３の電源システムの構成を示すブロック図である。図９に示す電源システム１００−３は、図４に示した電源システム１００−１と比較すると、高圧電源装置１１０ａの制御回路１１１ａがデューティ可変回路１１７ａ及び可変制御回路１１８ａにより構成されるとともに、高圧電源装置１１０ｂの制御回路１１１ｂがデューティ可変回路１１７ｂ及び可変制御回路１１８ｂにより構成される。

図１０は、電源システム１００−３の回路図である。図１０に示す電源システム１００−３において、高圧電源装置２１０ａでは、基準電圧回路２１２ａは、２４Ｖ入力ラインと２４ＶＲＴＮ（接地）ラインとに接続されている。Ｄ／Ａ変換回路２１４ａは、ＰＷＭ信号回路１３０からのＰＷＭ信号をアナログ信号に変換してＯＰアンプ２１８ａの一方の入力端子へ出力する。ＯＰアンプ２１８は、一方の入力端子がＤ／Ａ変換回路２１４ａに、他方の入力端子が抵抗２４６ａの一端、コンデンサ２４４ａの一端及び抵抗２５２ａの一端にそれぞれ接続されるとともに、出力端子がＮ型のＭＯＳＦＥＴ２２８ａのゲートに接続されている。磁心入りのインダクタンス２２２ａは、一端が２４Ｖ入力ラインに接続されている。

圧電トランス１１３ａは、一方の一次電極がインダクタンス２２２ａの他端、Ｎ型のＭＯＳＦＥＴ２２４ａのドレイン、コンデンサ２３４ａの一端に接続され、他方の一次電極が２４ＶＲＴＮラインに接続されている。また、二次電極がダイオード２４０ａのカソード、ダイオード２３８ａのアノードに接続されている。この圧電トランス１１３ａは、一次電極に供給される電圧の周波数に応じた昇圧比で、その電圧を昇圧し、二次電極から出力する。

ＭＯＳＦＥＴ２２４ａのゲートは、抵抗２６２ａの一端、及び、Ｎ型のＭＯＳＦＥＴ２２８ａのドレインに接続され、ソースは、２４ＶＲＴＮラインに接続されている。また、ＭＯＳＦＥＴ２２８ａのゲートは、抵抗２２６ａの一端に接続され、ソースは、２４ＶＲＴＮラインに接続されている。更に、抵抗２２６ａの他端は、基準電圧回路２１２ａ、抵抗２５４ａの一端に接続されている。Ｎ型のトランジスタ２５６ａとＰ型のトランジスタ２５８ａは、ベースがクロック信号回路１２０及び抵抗２５４ａの他端に接続されている。また、トランジスタ２５６ａのコレクタは、基準電圧回路２１２ａに接続され、トランジスタ２５８ａのコレクタは、２４ＶＲＴＮラインに接続されている。更にトランジスタ２５６ａのエミッタと、トランジスタ２５８ａのエミッタは、抵抗２６２ａの他端に接続されている。

また、抵抗２２６ａの他端は、抵抗２５０ａの一端、抵抗２５２ａの他端、及び基準電圧回路２５２に接続され、抵抗２５０ａの他端は、Ｄ／Ａ変換回路２１４ａに接続されている。なお、高圧電源装置１１０ｂの回路構成は、高圧電源装置１１０ａと同様であるので、その説明は省略する。

再び、図９に戻って説明する。電源システム１００−３において、高圧電源装置１１０ａ内のデューティ可変回路１１７ａは、ＰＷＭ信号回路１３０からのＰＷＭ信号を、可変制御回路１１８ａを介して入力し、デューティ比を調整して駆動回路１１２ａに出力する。駆動回路１１２ａは、圧電トランス１１３ａに供給するパルス電圧について、デューティ可変回路１１７ａから入力したＰＷＭ信号のデューティ比に応じてパルス電圧のデューティを調整して出力の制御及び可変を行うとともに、周波数をクロック回路１２０からのクロック信号の周波数に一致させる。同様に、高圧電源装置１１０ｂのデューティ可変回路１１７ｂは、ＰＷＭ信号回路１３０からのＰＷＭ信号を、可変制御回路１１８ｂを介して入力し、デューティ比を調整して駆動回路１１２ｂに出力する。駆動回路１１２ｂは、圧電トランス１１３ｂに供給するパルス電圧について、デューティ可変回路１１７ｂから入力したＰＷＭ信号のデューティ比に応じてパルス電圧のデューティを調整して出力の制御及び可変を行うとともに、周波数をクロック回路１２０からのクロック信号の周波数に一致させる。

従って、圧電トランス１１３ａ及び１１３ｂは、駆動回路１１２ａ及び１１２ｂがデューティ可変回路１１７ａ及び１１７ｂのよってデューティ比が調整された後のＰＷＭ信号に基づいて、パルス電圧のデューティを調整した後の入力電圧を昇圧して出力することになり、ＰＷＭ信号回路１３０からのＰＷＭ信号のデューティ比を調整することによって、高圧電源装置１１０ａ及び１１０ｂの出力電圧を適切に制御することが可能となる。また、高圧電源装置１１０ａ及び１１０ｂのそれぞれにおいてＰＷＭ信号のデューティ比が調整されるため、高圧電源装置１１０ａ内の圧電トランス１１３ａと、高圧電源装置１１０ｂ内の圧電トランス１１３ｂとが、同一形状であって同一の特性となっていても、厚みが異なることによって異なる特性となっていても、高圧電源装置１１０ａ及び１１０ｂのそれぞれから所望の電圧を出力することが可能である。

図１１は、出力負荷６６０ａ及び６００ｂに供給される電圧（出力電圧）が大きい場合と小さい場合とにおけるクロック信号回路１２０、ＰＷＭ信号回路１３０、デューティ可変回路１１７ａ、１１７ｂ、駆動回路１１２ａ、１１２ｂの出力信号波形の一例を示す図である。図１１に示すように、クロック信号回路１２０の出力信号波形は、出力電圧を小さくする場合と大きくする場合とで変化はない。一方、ＰＷＭ信号回路１３０の出力信号（ＰＷＭ信号）波形は、出力電圧を小さくする場合にはデューティ比が小さくなり、出力電圧を大きくする場合にはデューティ比が大きくなる。また、デューティ可変回路１１７ａ、１１７ｂの出力信号波形は、ＰＷＭ信号のデューティ比に応じて基準となる信号がカットされてデューティ比が調整されたものである（カットされる部分は斜線部）。このデューティ可変回路１１７ａ、１１７ｂの出力信号波形のデューティ比は、出力電圧を小さくする場合にはＰＷＭ信号のデューティ比が小さいために基準となる信号の多くがカットされて小さくなり、出力電圧を大きくする場合にはＰＷＭ信号のデューティ比が小さいために基準となる信号が出力電圧を小さくする場合よりも少なくカットされて大きくなる。また、駆動回路１１２の出力信号波形は、デューティ可変回路１１７ａ、１１７ｂの出力信号のオフ期間にオンとなるものであり、出力電圧を大きくする場合と小さくする場合とで周波数に変化はない。しかし、出力電圧を小さくする場合にはデューティ可変回路１１７ａ、１１７ｂの出力信号のデューティ比が小さいため、駆動回路１１２の出力信号波形のデューティ比は大きくなり、出力電圧が大きくする場合にはデューティ可変回路１１７ａ、１１７ｂの出力信号のデューティ比が大きいため、駆動回路１１２の出力信号波形のデューティ比は小さくなる。

図１２は、第４の電源システムの構成を示すブロック図である。図１２に示す電源システム１００−４は、高圧電源装置１１０ａ、１１０ｂ、及び、マシンコントロールユニット（ＭＣＵ）１５０を有する。高圧電源装置１１０ａ及び１１０ｂは、上述した電源システム１００−１乃至１００−３における高圧電源装置１１０ａ及び１１０ｂのいずれかと同一の構成である。ＭＣＵ１５０は、クロック信号回路１２０、ＰＷＭ信号回路１３０及びタイマ資源部１４０を有する。このタイマ資源部１４０は、クロック周波数演算部１４２、クロック周波数設定部１４６、ＰＷＭデューティ比設定部１４６を有する。

クロック周波数演算部１４２は、クロック信号回路１２０が発生するクロック信号の周波数、すなわち、高圧電源装置１１０ａ及び１１０ｂ内の圧電トランス１１３ａ及び１１３ｂ（図１２では図示せず）を共振させるための周波数を演算する。

図１３は、圧電トランス１１３ａ及び１１３ｂ（以下、これら圧電トランス１１３ａ及び１１３ｂをまとめて、適宜「圧電トランス１１３」と称する）に入力される電圧の周波数と、圧電トランス１１３の昇圧比との対応関係を示す図である。

図１３（ａ）に示すように、昇圧比は、入力電圧の周波数が、昇圧比がピークとなる際の周波数（共振周波数）の近傍である場合には、急激な変化を示している。このように昇圧比が急激な変化を示す部分では、入力電圧の周波数がわずかに変化しただけでも昇圧比の変化が大きくなり、安定した制御が困難である。このため、クロック周波数演算部１４２は、入力電圧の周波数、換言すれば、クロック信号の周波数を、昇圧比の変化が所定範囲内に収まるような周波数帯域（例えば、図１３（ａ）の設定周波数帯）内の周波数とする。

また、図１３（ｂ）に示すように、昇圧比や共振周波数は、出力負荷６００ａ及び６００ｂ（以下、これら出力負荷６００ａ及び６００ｂをまとめて、適宜「出力負荷６００」と称する）のインピーダンス（負荷インピーダンス）の変化によって変動する。また、昇圧比は、周囲の温度や圧電トランス１１３のばらつきによっても変動する。このため、クロック周波数演算部１４２は、入力電圧の周波数、換言すれば、クロック信号の周波数を、負荷インピーダンスが変化して昇圧比及び共振周波数が変動しても、昇圧比の変化が所定範囲内に収まるような周波数帯域（例えば、図１３（ｂ）の設定周波数帯）内の周波数とする。

クロック周波数設定部１４４は、上述したクロック周波数演算部１４２によって算出された周波数をクロック信号回路１２０が出力するクロック信号の周波数として設定する。クロック信号回路１２０は、設定された周波数のクロック信号を高圧電源装置１１０ａ及び１１０ｂに対して出力する。

一方、ＰＷＭデューティ比設定部１４６は、ＰＷＭ信号回路１３０が高圧電源装置１１０ａ及び１１０ｂに対して出力するＰＷＭ信号のデューティ比を設定する。上述したように、ＰＷＭ信号のデューティ比によって、圧電トランス１１３に入力されるパルス電圧を制御し、更には、出力電圧の制御及び可変を行う。ＰＷＭデューティ比設定部１４６は、高圧電源装置１１０ａ及び１１０ｂのそれぞれから所望の電圧が出力されるように、高圧電源装置１１０ａに対して出力するＰＷＭ信号のデューティ比と、高圧電源装置１１０ｂに対して出力するＰＷＭ信号のデューティ比とを設定する。このため、ＰＷＭデューティ設定部１４６からの出力値に応じて、圧電トランスが効率良く使えるような周波数をクロック周波数演算部１４２において設定することができる。

以上、説明したように、本発明に係る電源装置及び電源システムは、電源装置の小型化が可能となり、電源装置及び電源システムとして有用である。

従来の電源システムの構成を示す図である。従来の電源システムにおけるＰＷＭ信号出力回路が出力するＰＷＭ信号のデューティ比と出力電圧との対応関係を示す図である。従来の電源システムでの出力電圧が大きい場合と小さい場合とにおけるクロック信号回路、矩形波制御回路、駆動回路の出力信号の一例を示す図である。第１の電源システムの構成を示す図である。圧電トランスの特性の一例を示す図である。第２の電源システムの構成を示す図である。第２の電源システムの回路図である。第２の電源システムでの出力電圧が大きい場合と小さい場合とにおけるクロック信号回路、ＰＷＭ信号回路、入出力可変回路、駆動回路の出力信号の一例を示す図である。第３の電源システムの構成を示す図である。第３の電源システムの回路図である。第３の電源システムでの出力電圧が大きい場合と小さい場合とにおけるクロック信号回路、ＰＷＭ信号回路、デューティ可変回路、駆動回路の出力信号波形の一例を示す図である。第４の電源システムの構成を示す図である。第４の電源システムにおける圧電トランスにおける入力電圧と昇圧比との対応関係を示す図である。

符号の説明

１００−１、１００−２、１００−３、１００−４電源システム
１１０ａ、１１０ｂ高圧電源装置
１１１ａ、１１１ｂ制御回路
１１２ａ、１１２ｂ駆動回路
１１３ａ、１１３ｂ圧電トランス
１１４ａ、１１４ｂ二次側回路
１１５ａ、１１５ｂ検知回路
１１６ａ、１１６ｂ入力電圧可変回路
１１７ａ、１１７ｂデューティ可変回路
１１８ａ、１１８ｂ可変制御回路
１２０クロック信号回路
１３０ＰＷＭ信号回路0
１４０タイマ資源部
１４２クロック周波数設定部
１４４クロック周波数設定部
１４６ＰＷＭデューティ比設定部
１５０マシンコントロールユニット（ＭＣＵ）

Claims

圧電トランスを内蔵し、前記圧電トランスの入力にパルス電圧を印加し共振させることで所定の昇圧比で出力電圧を得る電源装置であって、
前記圧電トランスの前段において、前記ＰＷＭ信号のデューティ比に応じて、前記パルス電圧のデューティ可変を行うためにスイッチング素子のデューティ可変回路を有し、
前記パルス電圧の周波数は、外部から入力するクロック信号の周波数により決定されるとともに、外部から入力するＰＷＭ信号により前記出力電圧のオン、オフ及び可変を行うことを特徴とする電源装置。