JP4717092B2

JP4717092B2 - 信号受信器回路

Info

Publication number: JP4717092B2
Application number: JP2008059107A
Authority: JP
Inventors: 榮欽 ▲らい▼
Original assignee: 南亞科技股▲ふん▼有限公司
Priority date: 2007-08-08
Filing date: 2008-03-10
Publication date: 2011-07-06
Anticipated expiration: 2028-03-10
Also published as: US20090042531A1; TWI340547B; TW200908554A; US8019393B2; JP2009044711A; DE102008010124B4; DE102008010124A1

Description

この発明は、信号受信器回路（signal receiver circuit ）に関するものであり、特に、全振幅出力信号（full-swing output signal）を出力できる信号受信器回路に関するものである。

ダイナミックランダムアクセスメモリー（dynamic random access memory = DRAM）中の信号受信器回路について言えば、もしもＮ型差動増幅器（N-type differential amplifiers）中のＮ型金属酸化物半導体（N-type metal oxide semiconductor = NMOS）が高いしきい値電圧（threshold voltage）を備えていれば、電流制限の結果、回路全体の操作が制限されてしまうとともに、信号受信器回路のデューティーサイクル（duty cycle）が不均衡なものとなる。

図１は、従来技術にかかる信号受信器回路を示す回路構成図である。信号受信器回路は、トランジスターＭ１〜Ｍ４と、インバーターＩＮＶＲと、レジスター（抵抗器）Ｒ_Ｄとを含む。トランジスターＭ１のゲートがノードＮ１に連結され、そのソースが電圧源ＶＤＤに連結されるとともに、そのドレインがインバーターＩＮＶＲの入力端およびトランジスターＭ３のドレインの両方に連結される。トランジスターＭ２のゲートがノードＮ１に連結され、そのソースが電圧源ＶＤＤに連結されるとともに、そのドレインがノードＮ１に連結される。

トランジスターＭ３のゲートが入力電圧ＶＩＮに連結され、そのソースがレジスターＲ_Ｄの第１端およびトランジスターＭ４のソースの両方に連結されるとともに、そのドレインがインバーターＩＮＶＲの入力端ならびにトランジスターＭ１のドレインの両方に連結される。トランジスターＭ４のゲートが参照電圧（reference voltage）ＶＲＦＥに連結され、そのソースがレジスターＲ_Ｄの第１端およびトランジスターＭ３のソースの両方に連結されるとともに、そのドレインがノードＮ１に連結される。レジスターＲ_DＲＤの第１端がトランジスターＭ３，Ｍ４の両方に連結されるとともに、その第２端が接地される。インバーターＩＮＶＲの入力端がトランジスターＭ１，Ｍ３の両方に連結されるとともに、その出力端が出力電圧Ｖｏｕｔを出力する。

参照電圧ＶＲＦＥは、電圧源ＶＤＤの半分である。もしも電圧源ＶＤＤが１．５Ｖであれば、参照電圧ＶＲＦＥは、０．７５Ｖである。入力電圧ＶＩＮが０．９２５Ｖである時、出力端Ｖｏｕｔが１．５Ｖの信号（即ちロジックハイレベル）を出力する。もしも入力電圧ＶＩＮが０．５７５Ｖであれば、出力端Ｖｏｕｔが０Ｖの信号（即ちロジックロウレベル）を出力する。トランジスターＭ３のしきい値電圧が高く、かつゲートおよびソース間の電圧Ｖ_ＧＳが入力電圧ＶＩＮにより制限されるので、トランジスターＭ３のドレイン−ソース電流Ｉ_ＤＳがインバーターＩＮＶＲの入力端において全振幅（full swing）をサポートするには十分ではなく、出力電圧Ｖｏｕｔのデューティーサイクルが不均衡なものとなる（即ち出力電圧Ｖｏｕｔのデューティーサイクルが５０％を達成できない）。

上記したように、入力電圧ＶＩＮを昇圧させることができる信号受信器回路、即ち、トランジスターＭ３のゲート−ソース電圧Ｖ_ＧＳを増加させることで、高いドレイン−ソース電流Ｉ_ＤＳを提供して、出力電圧Ｖｏｕｔのデューティーサイクルを均衡化させるものが提供できる。

そこで、この発明の目的は、入力信号が昇圧されて信号受信器回路中のＭＯＳトランジスターのゲートおよびソース間の電圧を増加させるとともに、信号受信器回路のデューティーサイクルを均衡化するために高いドレイン−ソース電流が提供される信号受信器回路を提案することにある。

この発明の実施態様は、伝送ゲートとプルロウユニットとブーストキャパシターと電圧分割ユニットと受信器ユニットとを含む信号受信器回路を提供する。伝送ゲートが入力信号を受信するための入力端と第１ノードに連結された出力端と制御信号に連結された制御端とを有する。伝送ゲートが制御信号に従って入力信号を導通させるか否かを決定する。プルロウユニットが制御信号に従って第１ノードの電圧を引き下げるか否かを決定する。ブーストキャパシターが第１ノードに連結された第１端と第２ノードに連結された第２端とを有する。電圧分割ユニットが制御信号に従って参照電圧を分割するとともに分割された電圧を第２ノードへ送るか否かを決定する。受信器ユニットが第２ノードに連結された第１入力端と電圧源に連結された第２入力端と出力信号を出力するための出力端とを有する。第２ノードのロジックハイレベルおよびロジックロウレベルがともに入力信号のロジックハイレベルおよびロジックロウレベルよりも高いものである。

この発明の他の実施態様に従って、制御信号が制御信号発生器により生成される。受信器ユニットの出力信号がロジックロウレベルへ推移する時、制御信号が（例えば、ロジックロウレベルからロジックハイレベルへ）推移し、かつ暫く維持される。その後、制御信号がロジックロウレベルへ戻る。また、信号受信器回路がパワーオンとなった時、制御信号もまたロジックハイレベルへ推移する。実質的に、制御信号は、他の如何なる時もロジックロウレベルに留まる。

この発明のさらに他の実施態様は、半導体メモリーの信号受信器回路に適した電圧ブースターを提供する。電圧ブースターが伝送ゲートとプルロウユニットとブーストキャパシターと電圧分割ユニットと制御信号発生器とを含む。伝送ゲートが制御信号に従って入力信号を導通するか否かを決定する。プルロウユニットが制御信号に従って第１ノードの電圧を引き下げるか否かを決定する。ブーストキャパシターが第１ノードに連結された第１端と第２ノードに連結された第２端とを有する。電圧分割ユニットが制御信号に従って参照電圧を分割するとともに分割された電圧を第２ノードへ送るか否かを決定する。制御信号発生器が信号受信器回路のパワーオン状態ならびに出力信号に従って制御信号を生成する。第２ノードの信号が受信器ユニットの入力信号として使われる。ブーストキャパシターの連結効果を介して、受信器ユニットの入力信号のロジックハイレベルおよびロジックロウレベルがともに電圧ブースターの入力信号のロジックハイレベルおよびロジックロウレベルよりも高いものである。

この発明の実施態様に従って、入力信号を（例えば、０．１Ｖずつ）昇圧させるためにブーストキャパシターが信号受信器回路中で採用される。また、ブーストキャパシターは、出力信号が減少した時に制御信号に従って再充電される。それにより、漏電流による電圧減少の課題を解決することができる。更に、この発明の実施態様に従って、信号受信器回路のデューティーサイクルが２０％／８０％から５０％／５０％に改善されることが回路シミュレーションから分かる。

つまり、この発明の実施態様中、ブーストキャパシター（２０３）が信号受信器回路の入力電圧（ＩＮＰＵＴ）を昇圧（boosting）するために採用されるので、信号受信器回路の出力信号（0utp）のデューティーサイクルが全振幅を達成することができる。また、制御信号（pulse_in）に従って、ブーストキャパシター（２０３）が伝送ゲート（２０１）とプルロウユニット（２０２）と電圧分割ユニット（２０４）とをターン・オン／オフすることにより、多様な機能（例えば、導通・充電・リセット・再充電）を実施するよう制御する。それによって、この発明の実施態様にかかる信号受信器回路は、漏電流または電流不足のような問題もなく、（例えば、０．１Ｖずつ）入力信号（ＩＮＰ）を有効に昇圧させることができる。

以下、この発明を実施するための最良の形態を図面に基づいて説明する。
図２は、この発明の実施形態にかかる信号受信器回路を示すブロック図である。信号受信器回路２００は、伝送ゲート（transmission gate）２０１と、プルロウ（pull-low）ユニット２０２と、ブーストキャパシター（boost capacitor）２０３と、電圧分割ユニット２０４と、受信器ユニット２０５とを含む。

伝送ゲート２０１が制御信号pulse_inに従って入力信号ＩＮＰを導通させるか否かを決定する。しかし、この実施形態は、それに限定されるものではなく、伝送ゲート２０１が他の適当な構造を有することもできる。伝送ゲート２０１の入力端が入力信号ＩＮＰを受信し、その出力端がノードＮ２に連結され、その第１制御端が制御信号pulse_inに連結され、かつその第２制御端がインバーターＩＮＶ１の出力端に連結される（即ち、その第２制御端が制御信号pulse_inの反転信号を受信する）。

制御信号pulse_inがロジックハイレベルである時、伝送ゲート２０１は、入力信号ＩＮＰをノードＮ２へ導通させない。制御信号pulse_inがロジックロウレベルである時、伝送ゲート２０１は、入力信号ＩＮＰをノードＮ２へ導通させる。

プルロウユニット２０２が制御信号pulse_inに従ってノードＮ２の電圧をプルダウンするか否かを決定する。プルロウユニット２０２は、Ｎ型金属酸化物半導体（ＮＭＯＳ）Ｍ７を含む。ＮＭＯＳＭ７のゲートが制御信号pulse_inに連結され、そのソースがＧＮＤに連結され、そのドレインがノードＮ２に連結される。

制御信号pulse_inがロジックハイレベルにある時、プルロウユニット２０２は、ノードＮ２の電圧を接地にダウンする。制御信号pulse_inがロジックロウレベルにある時、プルロウユニット２０２は、ノードＮ２の電圧をプルダウンしないとともに、伝送ゲート２０１により導通された入力信号ＩＮＰがブーストキャパシター２０３の第１端（即ち、ノードＮ２）へ伝送される。

ブーストキャパシター２０３の第１端がノードＮ２に連結されるとともに、その第２端がノードＮ３に連結される。ブーストキャパシター２０３がプルロウユニット２０２に従って放電するためにＧＮＤに連結される。言い換えれば、プルロウユニット２０２が正常に操作される時、プルロウユニット２０２がノードＮ２において電圧をＧＮＤレベルへプルダウンする、即ち、ブーストキャパシター２０３が放電される。また、ブーストキャパシター２０３のノードＮ３における電圧レベルが電圧分割ユニット２０４の操作状態によって影響を受ける。例えば、電圧分割ユニット２０４が正常に操作する時、電圧分割ユニット２０４が分割された電圧（例えば、０．１Ｖ）をノードＮ３へ送って、ブーストキャパシター２０３が充電される。プルロウユニット２０２および電圧分割ユニット２０４が正常に操作されるか否かは、制御信号pulse_inのロジックレベルに従ってブーストキャパシター２０３が充電されたこと又は放電されたことにより決定される。上記したように、ブーストキャパシター２０３は、繰り返し０Ｖへリセットされるとともに、再充電されることができるので、ブーストキャパシター２０３のリーク電流によって起こる受信器ユニット２０５の入力信号のドロップアウトを防止することができる。

更に、ブーストキャパシター２０３が伝送ゲート２０１のオン／オフ状態に従って入力信号ＩＮＰを受信器ユニット２０５の入力端ＩＮＰＵＴへ連結する。言い換えれば、伝送ゲート２０１が入力信号ＩＮＰをノードＮ２へ導通させる時、ブーストキャパシター２０３の連結効果を介して、ノードＮ３における電圧が入力信号ＩＮＰと分割された電圧（例えば、０．１Ｖ）との合計に等しくなる。以下、この操作を詳しく説明する。

電圧分割ユニット２０４は、制御信号pulse_inに従って分割された電圧をノードＮ３に送るか否かを決定する。電圧分割ユニット２０４は、抵抗器Ｒ１，Ｒ２と、トランジスターＭ５，Ｍ６とを含む。抵抗器Ｒ１の第１端が電圧源ＶＤＤに連結され、その第２端がトランジスターＭ６のドレインおよび抵抗器Ｒ２の第１端に連結される。抵抗器Ｒ２の第１端がトランジスターＭ６のドレインならびに抵抗器Ｒ１の第２端の両方に連結され、その第２端がトランジスターＭ５のドレインに連結される。

トランジスターＭ６のゲートが制御信号pulse_inに連結され、そのドレインが抵抗器Ｒ１の第２端および抵抗器Ｒ２の第１端の両方に連結され、そのソースがノードＮ３に連結される。トランジスターＭ５のゲートが制御信号pulse_inに連結され、そのドレインが抵抗器Ｒ２の第２端に連結され、そのソースが接地される。

制御信号pulse_inがロジックハイレベルにある時、抵抗器Ｒ１，Ｒ２が電圧源ＶＤＤを分割するとともに、トランジスターＭ６がターンオンとなり分割された電圧をノードＮ３へ送る。分割された電圧の値は、抵抗器Ｒ１，Ｒ２間の抵抗比により決定される。以下の説明において、分割された電圧は、０．１Ｖと仮定される；しかし、この実施形態は、それに限定されるものではない。制御信号pulse_inがロジックロウレベルにある時、トランジスターＭ６がターンオフとなるので、ノードＮ３が電圧分割ユニット２０４により影響されない。

受信器ユニット２０５は、２つの入力端（ＩＮＰＵＴ，ＶＲＥＦ）と、出力端とを含む。その第１入力端ＩＮＰＵＴがノードＮ３に連結され、その第２入力端ＶＲＥＦが参照電圧ＶＲＥＦに連結される。この実施形態中、参照電圧ＶＲＥＦが０．８５Ｖである。受信器ユニット２０５の出力端が出力信号ｏｕｔｐを出力する。受信器ユニット２０５がその第１入力端ＩＮＰＵＴにより受信した電圧を第２入力端ＶＲＥＦの参照電圧ＶＲＥＦと比較する。もしも第１入力端ＩＮＰＵＴにより受信した電圧が参照電圧ＶＲＥＦよりも高ければ、受信器ユニット２０５の出力端がロジックハイレベル（例えば、１．５Ｖ）で出力信号を出力する。もしももしも第１入力端ＩＮＰＵＴにより受信した電圧が参照電圧ＶＲＥＦよりも低ければ、受信器ユニット２０５の出力端がロジックロウレベル（例えば、０Ｖ）で出力信号を出力する。

図３は、制御信号pulse_inの生成を示す説明図である。制御信号発生器３００は、２つのインバーターＩＮＶ２，ＩＮＶ３と、トランジスターＭ８と、２つのＮＯＲゲートＮＯＲ１，ＮＯＲ２とを含む。制御信号発生器３００が伝送ゲート２０１とプルロウユニット２０２と電圧分割ユニット２０４とを制御するために制御信号pulse_inを発生させる。

インバーターＩＮＶ２の入力端が出力信号ｏｕｔｐを受信器ユニット２０５から受信するとともに、その出力端がトランジスターＭ８のゲートおよびＮＯＲゲートＮＯＲ１の第２入力端の両方に連結される。トランジスターＭ８のソースおよびドレインが共にＧＮＤに連結されるとともに、そのゲートがインバーターＩＮＶ２の出力端ならびにＮＯＲゲートＮＯＲ１の第１入力端の両方に連結される。

ＮＯＲゲートＮＯＲ１の第１入力端が受信器ユニット２０５の出力信号ｏｕｔｐに連結され、その第２入力端がトランジスターＭ８のゲートおよびインバーターＩＮＶ２の出力端の両方に連結され、その出力端がＮＯＲゲートＮＯＲ２の第１入力端に連結される。ＮＯＲゲートＮＯＲ２の第１入力端がＮＯＲゲートＮＯＲ１の出力端に連結され、その第２入力端がパワーオンパルスp_pulseに連結され、その出力端がインバーターＩＮＶ３の入力端に連結される。インバーターＩＮＶ３の入力端がＮＯＲゲートＮＯＲ２の出力端に連結され、その出力端が制御信号pulse_inを出力する。パワーオンパルスp_pulseは、パワーオン状態を示す。図４に示すように、パワーオンパルスp_pulseは、例えば、信号受信器回路がパワーオンする時に出現する。

トランジスターＭ８は、そのソースおよびドレインが互いに連結されているので、等価キャパシターと見なすことができる。出力信号ｏｕｔｐがロジックロウレベルにある時、ＮＯＲゲートＮＯＲ１の第１入力端がロジックロウレベルにあり、その第２入力端がインバーターＩＮＶ２の出力端およびトランジスターＭ８のゲートに連結されているとともに、トランジスターＭ８が等価キャパシターと見なされているため、インバーターＩＮＶ２によるロジックハイレベル出力がトランジスターＭ８によって接地レベルまで放電されるので、ＮＯＲゲートＮＯＲ１の第２入力端がロジックロウレベルとなる。それにより、ＮＯＲゲートＮＯＲ１がロジックハイレベルをＮＯＲゲートＮＯＲ２の第１入力端へ出力するとともに、ＮＯＲゲートＮＯＲ２の第２入力端により受信される信号p_pulseがロジックロウレベルとなる。かくして、ＮＯＲゲートＮＯＲ２がロジックロウレベルをインバーターＩＮＶ３へ出力するとともに、インバーターＩＮＶ３がＮＯＲゲートＮＯＲ２の出力信号（ロジックロウレベル）を反転してロジックハイレベルとし、かつロジックハイレベルを制御信号pulse_inへ出力する。

しかし、トランジスターＭ８がロジックハイレベルへ充電される時、ＮＯＲゲートＮＯＲ１の第２入力端がロジックハイレベルにあり、かつＮＯＲゲートＮＯＲ１の第１入力端がなおロジックロウレベルにあるから、ＮＯＲゲートＮＯＲ１がロジックロウレベルをＮＯＲゲートＮＯＲ２の第１入力端へ出力する。ＮＯＲゲートＮＯＲ２の第２入力端にある信号p_pulseがロジックロウレベルのままであるから、ＮＯＲゲートＮＯＲ２がロジックハイレベルをインバーターＩＮＶ３へ出力し、インバーターＩＮＶ３がロジックハイレベルをロジックロウレベルへ反転するとともに、ロジックロウレベルを制御信号pulse_inとして出力する。

従って、出力信号ｏｕｔｐがロジックロウレベルへ推移（transit）した後、制御信号pulse_inが（例えば、ロジックロウレベルからロジックハイレベルへ）推移するとともに、少しの間ロジックハイレベルを維持する。その後、制御信号pulse_inがロジックロウレベルへ戻る。また、パワーオンパルスp_pulseがロジックハイレベルへ推移する時（即ち、信号受信器回路がパワーオンとなったばかりの時）、制御信号pulse_inもまたロジックハイレベルへ推移する。更に、実質的に、制御信号pulse_inは、他の全時間中、ロジックロウレベルを維持する。

図４は、この実施形態中、信号受信器回路２００の異なる期間（time periods）における信号波形を示すグラフである。期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６の間の状態を詳しく説明する。期間Ｔ１の間、信号受信器回路２００は、パワーオンとなったばかりである。ここで、パワーオンパルスp_pulseがロジックハイレベルにあるので、制御信号pulse_inもまたロジックハイレベルにある。従って、伝送ゲート２０１が入力信号ＩＮＰをノードＮ２へ導通させず、プルロウユニット２０２がノードＮ２の電圧を０Ｖに下げるとともに、電圧分割ユニット２０４が分割された電圧０．１ＶをノードＮ３へ送ってブーストキャパシター２０３を０．１Ｖに充電する。図４に示すように、期間Ｔ１の間、ノードＮ２，Ｎ３の電圧は、それぞれ０Ｖと０．１Ｖである。ここで、信号受信器回路２００の入力信号ＩＮＰは、０．５７５Ｖであり、かつ出力信号outpは、０Ｖである。

期間Ｔ２の間、パワーオンパルスp_pulseがロジックロウレベルへ推移している。出力信号outpもまたロジックロウレベルにあるから、制御信号pulse_inがロジックロウレベルにある。従って、伝送ゲート２０１が入力信号ＩＮＰをノードＮ２へ導通させるとともに、プルロウユニット２０２がノードＮ２の電圧を引き下げることを停止し、かつ電圧分割ユニット２０４が分割された電圧０．１ＶをノードＮ３へ送ることを停止するので、ブーストキャパシター２０３がノードＮ２の電圧をノードＮ３へ導通させる。かくして、図４に示すように、期間Ｔ２の間、ノードＮ２の電圧は、入力信号ＩＮＰの電圧、即ち０．５７５Ｖであり、かつノードＮ３の電圧が入力信号ＩＮＰの電圧およびブーストキャパシター２０３に蓄えられた電圧０．１Ｖの合計、即ち０．６７５Ｖである。また、信号受信器回路２００の入力信号ＩＮＰは、０．５７５Ｖであり、かつ出力信号outpは、０Ｖのままである。

期間Ｔ３の間、入力信号ＩＮＰは、ロジックハイレベル（０．９２５Ｖ）へ推移する。ここで、制御信号pulse_inは、ロジックロウレベルのままである。かくして、伝送ゲート２０１が入力信号ＩＮＰをノードＮ２へ導通させるとともに、プルロウユニット２０２がノードＮ２の電圧を０Ｖに引き下げることを停止し、かつ電圧分割ユニット２０４が分割された電圧０．１ＶをノードＮ３へ送ることを停止するので、ブーストキャパシター２０３がノードＮ２の電圧をノードＮ３へ伝送する。従って、図４に示すように、期間Ｔ３の間、ノードＮ２の電圧は、入力信号ＩＮＰの電圧、即ち０．９２５Ｖであり、かつノードＮ３の電圧が入力信号ＩＮＰの電圧およびブーストキャパシター２０３に蓄えられた電圧０．１Ｖの合計、即ち１．０２５Ｖである。ここで、信号受信器回路２００の出力信号outpは、１．５Ｖである。

期間Ｔ４の間、信号受信器回路２００の入力信号ＩＮＰが再びロジックロウレベル（０．５７５Ｖ）へ推移するとともに、出力信号outpもまたロジックロウレベルにある。かくして、制御信号pulse_inがロジックハイレベルにある。従って、伝送ゲート２０１が入力信号ＩＮＰをノードＮ２へ導通させないとともに、プルロウユニット２０２が再びノードＮ２の電圧を０Ｖに引き下げ、かつ電圧分割ユニット２０４もまた再び分割された電圧０．１ＶをノードＮ３へ送ってブーストキャパシター２０３をリセットおよび再充電する。かくして、図４に示すように、期間Ｔ４の間、ノードＮ２，Ｎ３の電圧は、それぞれ０Ｖと０．１Ｖである。ここで、パワーオンパルスp_pulseは、ロジックハイレベルのままである。

期間Ｔ５の間、出力信号outpが暫くロジックロウレベルに保たれた時、制御信号pulse_inがロジックハイレベルからロジックロウレベルへ推移するとともに、入力信号ＩＮＰが０．５７５Ｖのままである。伝送ゲート２０１が入力信号ＩＮＰをノードＮ２へ導通させるとともに、プルロウユニット２０２がノードＮ２の電圧を０Ｖに引き下げることを停止し、かつ電圧分割ユニット２０４もまた分割された電圧０．１ＶをノードＮ３へ送ることを停止するので、ブーストキャパシター２０３がノードＮ２の電圧をノードＮ３へ伝送する。従って、図４に示すように、期間Ｔ５の間、ノードＮ２の電圧が入力信号ＩＮＰ、即ち０．５７５Ｖであり、かつノードＮ３の電圧が入力信号ＩＮＰの電圧およびブーストキャパシター２０３に蓄えられた電圧０．１Ｖの合計、即ち０．６７５Ｖである。ここで、パワーオンパルスp_pulseは、ロジックハイレベルのままである。

期間Ｔ６の間、信号受信器回路２００の入力信号ＩＮＰがロジックハイレベル（０．９２５Ｖ）へ推移し、ここで、制御信号pulse_inがロジックロウレベルのままである。かくして、伝送ゲート２０１が入力信号ＩＮＰをノードＮ２へ導通させるとともに、プルロウユニット２０２がノードＮ２の電圧を０Ｖに引き下げることを停止し、かつ電圧分割ユニット２０４もまた分割された電圧０．１ＶをノードＮ３へ送ることを停止するので、ブーストキャパシター２０３がノードＮ２の電圧をノードＮ３へ伝送する。従って、図４に示すように、期間Ｔ６の間、ノードＮ２の電圧が入力信号ＩＮＰ、即ち０．９２５Ｖであり、かつノードＮ３の電圧が入力信号ＩＮＰの電圧およびブーストキャパシター２０３に蓄えられた電圧０．１Ｖの合計、即ち１．０２５Ｖである。ここで、信号受信器回路２００の出力信号outpが１．５Ｖである。

以上のごとく、この発明を最良の実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

従来技術にかかる信号受信器回路を示す回路構成図である。この発明の実施形態にかかる信号受信器回路を示すブロック図である。この発明の実施形態にかかる制御信号発生器（制御信号の生成）を示す説明図である。この発明にかかる信号受信器回路中の異なる期間（time Periods）における波形を示す説明図である。

符号の説明

Ｍ１〜Ｍ８トランジスター
Ｎ１，Ｎ２，Ｎ３ノード
ＩＮＶＲ１，ＩＮＶＲ２，ＩＮＶＲ３インバーター
２００信号受信器回路
２０１伝送ゲート
２０２プルロウユニット
２０３ブーストキャパシター
２０４電圧分割ユニット
２０５受信器ユニット
３００制御信号発生器
Ｔ１〜Ｔ６期間（time Periods）

Claims

信号受信器回路であって：
伝送ゲートであり、入力信号を受信するための入力端、第１ノードに連結された出力端および制御信号に連結された制御端を有するものであって、前記伝送ゲートが前記制御信号に従って前記入力信号を導通させるか否かを決定する伝送ゲートと；
プルロウ（pull-low ）ユニットであり、前記制御信号に従って前記第１ノードの電圧を引き下げるか否かを決定するプルロウユニットと；
ブースト（boost ）キャパシターであり、前記第１ノードに連結された第１端および第２ノードに連結された第２端を有するブーストキャパシターと；
電圧分割ユニットであり、前記制御信号に従って参照電圧を分割するとともに分割された電圧を前記第２ノードへ送るか否かを決定する電圧分割ユニットと；
受信器ユニットであり、前記第２ノードに連結された第１入力端および出力信号を出力するための出力端を有する受信器ユニットと
を含むものであり、そのうち、前記第２ノードのロジックハイレベルおよびロジックロウレベルがともに前記入力信号のロジックハイレベルおよびロジックロウレベルよりも高いものであることを特徴とする信号受信器回路。
前記電圧分割ユニットが：
第１抵抗器であり、前記参照電圧に連結された第１端、および第２端を有する第１抵抗器と；
第２抵抗器であり、前記第１抵抗器の前記第２端に連結された第１端、および第２端を有する第２抵抗器と；
第１トランジスターであり、接地された第１端、前記第２抵抗器の前記第２端に連結された第２端、および前記制御信号に連結された制御端を有する第１トランジスターと；
第２トランジスターであり、前記第２ノードに連結された第１端、前記第１トランジスターの前記第２端と前記第２トランジスターの前記第１端とに連結された第２端、および前記制御信号に連結された制御端を有する第２トランジスターと
を含むものであることを特徴とする請求項１記載の信号受信器回路。
前記プルロウユニットが、接地された第１端、前記第１ノードに連結された第２端、および前記制御信号に連結された制御端を有する第３トランジスターを含むものであることを特徴とする請求項１記載の信号受信器回路。
さらに、第１インバーターを含み、そのうち、前記第１インバーターが前記制御信号を反転するとともに前記反転された制御信号を前記伝送ゲートの前記制御端に伝送するものであることを特徴とする請求項１記載の信号受信器回路。
さらに、制御信号発生器を含み、そのうち、前記制御信号発生器がパワーオンパルスおよび前記出力信号に従って前記制御信号を発生するものであることを特徴とする請求項１記載の信号受信器回路。
前記制御信号発生器が：
第２インバーターであり、前記出力信号に連結された入力端、および出力端を有する第２インバーターと；
第４トランジスターであり、互いに連結された第１端および第２端、ならびに接地された制御端を有する第４トランジスターと；
第１ＮＯＲゲートであり、前記出力信号に連結された第１入力端、前記第２インバーターの前記出力端に連結された第２入力端、および出力端を有する第１ＮＯＲゲートと；
第２ＮＯＲゲートであり、前記第１ＮＯＲゲートの前記出力端に連結された第１入力端、前記パワーオンパルスに連結された第２入力端、および出力端を有する第２ＮＯＲゲートと；
第３インバーターであり、前記第２ＮＯＲゲートの前記出力端に連結された入力端、および前記制御信号を出力するための出力端を有する第３インバーターと
を含むものであることを特徴とする請求項５記載の信号受信器回路。
半導体メモリーの信号受信器回路に適した電圧ブースターであって、前記電圧ブースターが：
伝送ゲートであり、制御信号に従って入力信号を導通するか否かを決定する伝送ゲートと；
プルロウユニットであり、前記制御信号に従って前記第１ノードの電圧を引き下げるか否かを決定するプルロウユニットと；
ブーストキャパシターであり、前記第１ノードに連結された第１端、および第２ノードに連結された第２端を有するブーストキャパシターと；
電圧分割ユニットであり、前記制御信号に従って参照電圧を分割するとともに分割された電圧を前記第２ノードへ送るか否かを決定する電圧分割ユニットと；
制御信号発生器であり、前記信号受信器回路のパワーオン状態および出力信号に従って制御信号を発生させる制御信号発生器と含むものであり；
そのうち、第２ノード上の信号が前記受信器ユニットの入力信号として使用され；
前記ブーストキャパシターの連結効果を介して、前記受信器ユニットの前記入力信号のロジックハイレベルおよびロジックロウレベルがともに前記電圧ブースターの前記入力信号のロジックハイレベルおよびロジックロウレベルよりも高いものであることを特徴とする、電圧ブースター。
前記制御信号発生器が、前記信号受信器回路の前記出力信号が推移する時、ロジックハイレベルにおいて前記制御信号を発生させるものであることを特徴とする請求項７記載の電圧ブースター。
前記制御信号発生器が、前記信号受信器回路がスタートアップされる時、ロジックハイレベルにおいて前記制御信号を発生させるものであることを特徴とする請求項７記載の電圧ブースター。
前記伝送ゲートが前記入力信号を受信するための入力端、前記第１ノードに連結された出力端、および前記制御信号に連結された制御端を有することを特徴とする請求項７記載の電圧ブースター。
前記電圧分割ユニットが：
第１抵抗器であり、前記参照電圧に連結された第１端、および第２端を有する第１抵抗器と；
第２抵抗器であり、前記第１抵抗器の第２端に連結された第１端、および第２端を有する第２抵抗器と；
第１トランジスターであり、接地された第１端、前記第２抵抗器の前記第２端に連結された第２端、および前記制御信号に連結された制御端を有する第１トランジスターと；
第２トランジスターであり、前記第２ノードに連結された第１端、前記第１抵抗器の前記第２端と前記第２抵抗器の前記第１端とに連結された第２端、および前記制御信号に連結された制御端を有する第２トランジスターと
を含むものであることを特徴とする請求項７記載の電圧ブースター。
前記プルロウユニットが、接地された第１端、前記第１ノードに連結された第２端、および前記制御信号に連結された制御端を有する第３トランジスターを含むものであることを特徴とする請求項７記載の電圧ブースター。
さらに、第１インバーターを含み、そのうち、前記第１インバーターが前記制御信号を反転するとともに、前記反転された制御信号を前記伝送ゲートの前記制御端へ伝送するものであることを特徴とする請求項７記載の電圧ブースター。
前記制御信号発生器が：
第２インバーターであり、前記信号受信器回路の前記出力信号に連結された入力端、および出力端を有する第２インバーターと；
第４トランジスターであり、互いに連結された第１端および第２端、ならびに接地された制御端を有する第４トランジスターと；
第１ＮＯＲゲートであり、前記出力信号に連結された第１入力端、前記第２インバーターの前記出力端に連結された第２入力端、および出力端を有する第１ＮＯＲゲートと；
第２ＮＯＲゲートであり、前記第１ＮＯＲゲートの前記出力端に連結された第１入力端、前記パワーオンパルスに連結された第２入力端、および出力端を有する第２ＮＯＲゲートと；
第３インバーターであり、前記第２ＮＯＲゲートの前記出力端に連結された入力端、および前記制御信号を出力するための出力端を有する第３インバーターと
を含むものであることを特徴とする請求項７記載の電圧ブースター。