JP4715128B2 - 圧電素子の製造方法 - Google Patents

圧電素子の製造方法 Download PDF

Info

Publication number
JP4715128B2
JP4715128B2 JP2004239998A JP2004239998A JP4715128B2 JP 4715128 B2 JP4715128 B2 JP 4715128B2 JP 2004239998 A JP2004239998 A JP 2004239998A JP 2004239998 A JP2004239998 A JP 2004239998A JP 4715128 B2 JP4715128 B2 JP 4715128B2
Authority
JP
Japan
Prior art keywords
layer
piezoelectric
film electrode
electrode layer
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004239998A
Other languages
English (en)
Other versions
JP2006060000A (ja
Inventor
敬史 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004239998A priority Critical patent/JP4715128B2/ja
Publication of JP2006060000A publication Critical patent/JP2006060000A/ja
Application granted granted Critical
Publication of JP4715128B2 publication Critical patent/JP4715128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本願発明は、圧電素子の製造方法に関し、詳しくは、圧電体層の両主面に電極層が配設された単板型圧電素子および内部に圧電体層を介して内部電極層が配設された積層体の表裏両主面に電極層が配設された構造を有する積層型の圧電素子の製造方法に関する。
例えば圧電ブザーなどに用いられる圧電素子は、電圧の印加に応じて振動を発生する素子であり、電子機器が小型化、薄型化、省電力化するのにともない、電子機器に搭載される圧電素子に対しても薄型化が求められるに至っている。
なお、圧電素子は使用される圧電体層の厚みが薄くなれば薄くなるほど、印加する電圧値を小さくすることが可能になり、小型化への対応性も向上する。
ところで、このような薄型の圧電素子の製造方法として、ドクターブレード法などにより成形された圧電体グリーンシートを厚み方向に加圧して厚みを薄くした後に焼成する方法が提案されている(例えば、特許文献1参照)。
しかしながら、圧電体グリーンシートの厚みを薄くしてから焼成を行うようにした場合、焼結体に反りが発生するという問題点がある。
そこで、このような問題点を解消する方法として、反りが発生した焼結体の上に、焼結体よりも反応性の少ないセッタを載せて荷重を加え、重量効果を利用して再焼成することにより反りを解消する方法が知られている。
しかしながら、焼結体の厚みが薄く、機械的強度が小さい場合、この方法を用いて荷重をかけると、焼結体に割れや欠けが発生するという問題点がある。
また、再焼成工程において焼結体とセッタの間で融着や着合が生じることもあり、焼結体が薄くなればなるほど、融着、着合した焼結体を剥がす際に、割れや欠けが発生しやすくなるという問題点がある。
また、厚みが10μm程度の薄い圧電体グリーンシートを成型した場合、そのような薄いシートを焼成工程に搬送する際などにおけるハンドリングが難しいという問題点もある。
特開平4−292473号公報
本願発明は、上記問題点を解決するものであり、厚みが薄く、反りのない圧電体層を備えた圧電素子を効率よく製造することが可能な圧電素子の製造方法を提供することを課題とする。
上記課題を解決するために、本願発明(請求項1)の圧電素子の製造方法は、 圧電体層の両主面に電極層が配設された構造を有する圧電素子の製造方法であって、
(a)焼成時に実質的な反りを生じない第1ダミー層と、
前記第1ダミー層上に配設された厚膜電極層と、
前記厚膜電極層上に配設された、焼成後に圧電体層となる圧電体グリーンシートとを備えた第1積層体を形成する工程と、
(b)前記第1積層体を焼成する工程と、
(c)焼成された前記第1積層体の、前記圧電体グリーンシートが焼成されることにより形成された圧電体層上に薄膜電極層を形成する工程と、
(d)前記薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層を積層することにより第2積層体を形成する工程と、
(e)前記第2積層体から第1ダミー層を除去する工程と、
(f)前記第1ダミー層が除去された第2積層体から第2ダミー層を除去する工程と、
(g)前記第2積層体から前記第1ダミー層と前記第2ダミー層が除去され、圧電体層の一方の主面に薄膜電極層が配設され、他方の主面に厚膜電極層が配設された積層体を形成する工程と
を具備することを特徴としている。
また、請求項2の圧電素子の製造方法は、請求項1の圧電素子の製造方法の構成において、(h)前記(g)の工程で形成された積層体から前記厚膜電極層を除去する工程と、(i)前記厚膜電極層が除去された前記圧電体層の表面に薄膜電極層を形成する工程とを具備することを特徴としている。
また、本願発明(請求項3)の圧電素子の製造方法は、
圧電体層の両主面に薄膜電極層が配設された構造を有する圧電素子の製造方法であって、
(a)焼成時に実質的な反りを生じない第1ダミー層と、
前記第1ダミー層上に配設された厚膜電極層と、
前記厚膜電極層上に配設された、焼成後に圧電体層となる圧電体グリーンシートとを備えた第1積層体を形成する工程と、
(b)前記第1積層体を焼成する工程と、
(c)焼成された前記第1積層体の、前記圧電体グリーンシートが焼成されることにより形成された圧電体層上に薄膜電極層を形成する工程と、
(d)前記薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層を積層することにより第2積層体を形成する工程と、
(e)前記第2積層体から第1ダミー層を除去する工程と、
(f)前記第1ダミー層が除去された第2積層体から第2ダミー層を除去する工程と、
(j)第2積層体から前記第1ダミー層と前記第2ダミー層が除去された積層体から前記厚膜電極層を除去する工程と、
(k)前記厚膜電極層が除去された前記圧電体層の表面に薄膜電極層を形成することにより前記圧電体層の両主面に薄膜電極層が配設された構造を有する積層体を形成する工程と、
を具備することを特徴としている。
また、請求項4の圧電素子の製造方法は、請求項1〜3のいずれかの圧電素子の製造方法の構成において、前記第1ダミー層上に配設された前記厚膜電極層が白金およびパラジウムの少なくとも一方を主たる成分とするものであることを特徴としている。
また、請求項5の圧電素子の製造方法は、請求項1〜4のいずれかの圧電素子の製造方法の構成において、第1積層体を形成する工程において積層される圧電体グリーンシートの厚みが10μm以下であることを特徴としている。
また、本願発明(請求項6)の圧電素子の製造方法は、
内部に圧電体層を介して内部電極層が配設された積層体の表裏両主面に電極層が配設された構造を有する積層型の圧電素子の製造方法であって、
(a’)焼成時に実質的な反りを生じない第1ダミー層と、
前記第1ダミー層上に、厚膜電極層、焼成後に圧電体層となる圧電体グリーンシートの順で、複数回繰り返して厚膜電極層と圧電体グリーンシートとが積層された構造を有する第1積層体を形成する工程と、
(b’)前記第1積層体を焼成する工程と、
(c’)焼成された前記第1積層体の、前記圧電体グリーンシートが焼成されることにより形成された圧電体層上に薄膜電極層を形成する工程と、
(d’)前記薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層を積層することにより第2積層体を形成する工程と、
(e’)前記第2積層体から第1ダミー層を除去する工程と、
(f’)前記第1ダミー層が除去された第2積層体から第2ダミー層を除去する工程と、
(g’)前記第2積層体から前記第1ダミー層と前記第2ダミー層が除去され、圧電体層の一方の主面に薄膜電極層が配設され、他方の主面に厚膜電極層が配設された積層体を形成する工程と
を具備することを特徴としている。
また、請求項7の圧電素子の製造方法は、請求項6の圧電素子の製造方法の構成において、(h’)前記(g’)の工程で形成された積層体から前記厚膜電極層を除去する工程と、(i’)前記厚膜電極層が除去された前記圧電体層の表面に薄膜電極層を形成する工程とを具備することを特徴としている。
また、本願発明(請求項8)の圧電素子の製造方法は、
内部に圧電体層を介して内部電極層が配設された積層体の表裏両主面に薄膜電極層が配設された構造を有する積層型の圧電素子の製造方法であって、
(a’)焼成時に実質的な反りを生じない第1ダミー層と、
前記第1ダミー層上に、厚膜電極層、焼成後に圧電体層となる圧電体グリーンシートの順で、複数回繰り返して厚膜電極層と圧電体グリーンシートとが積層された構造を有する第1積層体を形成する工程と、
(b’)前記第1積層体を焼成する工程と、
(c’)焼成された前記第1積層体の、前記圧電体グリーンシートが焼成されることにより形成された圧電体層上に薄膜電極層を形成する工程と、
(d’)前記薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層を積層することにより第2積層体を形成する工程と、
(e’)前記第2積層体から第1ダミー層を除去する工程と、
(f’)前記第1ダミー層が除去された第2積層体から第2ダミー層を除去する工程と、
(j’)第2積層体から前記第1ダミー層と前記第2ダミー層が除去された積層体から前記厚膜電極層を除去する工程と、
(k’)前記厚膜電極層が除去された前記圧電体層の表面に薄膜電極層を形成することにより前記圧電体層の両主面に薄膜電極層が配設された構造を有する積層体を形成する工程と、
を具備することを特徴としている。
また、請求項9の圧電素子の製造方法は、請求項6〜8のいずれかの圧電素子の製造方法の構成において、前記第1積層体を構成する厚膜電極層のうち、第1ダミー層の表面に形成される厚膜電極層が白金およびパラジウムの少なくとも一方を主たる成分とするものであり、前記第1積層体を構成する他の厚膜電極層は、銀パラジウムを主たる成分であることを特徴としている。
また、請求項10の圧電素子の製造方法は、請求項6〜9のいずれかの圧電素子の製造方法の構成において、第1積層体を形成する工程において積層される圧電体グリーンシートの厚みが10μm以下であることを特徴としている。
本願発明(請求項1)の圧電素子の製造方法は、焼成時に実質的な反りを生じないような第1ダミー層上に、厚膜電極層と、焼成後に圧電体層となる圧電体グリーンシートが積層された第1積層体を形成し、圧電体グリーンシートが第1ダミー層上に支持された状態で焼成するようにしているので、焼成工程で圧電体グリーンシート(あるいは圧電体グリーンシートが焼結した後の圧電体層)に反りが発生することを防止して、厚みが薄く、反りのない圧電体層を確実に形成することが可能になる。
また、上述のように形成された圧電体層上に薄膜電極層を形成し、薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層(例えば、焼成済みのセラミック板)を積層することにより第2積層体を形成した後、第2積層体から第1ダミー層を除去し、さらに、第2ダミー層を除去することにより得られる、圧電体層の一方の主面に薄膜電極層が配設され、他方の主面に厚膜電極層が配設された積層体を形成するようにしているので、圧電体層の両主面への電極の形成を効率よく行うことが可能になり、厚みが薄く、反りのない圧電体層を備えた薄型の圧電素子を効率よく製造することが可能になる。
さらに、圧電体グリーンシートの厚みが薄くても第1ダミー層を積層して全体の厚みを増した上で焼成を行うので、ハンドリングも容易になる。
なお、第2ダミー層を積層する際に用いられる剥離可能な仮止め接着剤としては、例えば、加熱昇温すると溶融して剥離が可能になるワックス系の仮止め接着剤などが例示されるが、本願発明において、仮止め接着剤の種類に特別の制約はない。
また、第2積層体から第1ダミー層を除去する方法としては、第2積層体を構成する第1ダミー層を厚膜電極層との界面で剥離させて除去する方法、剥離液に浸漬して剥離する方法などが適用可能であるが、その具体的な方法に特別の制約はない。
また、請求項2の圧電素子の製造方法は、請求項1の圧電素子の製造方法の構成において、(g)の工程で形成された積層体から、圧電体層の一方の主面に配設された厚膜電極層を除去し、厚膜電極層が除去された圧電体層の表面に薄膜電極層を形成するようにしているので、圧電体層の両主面に薄膜電極が形成された、優れた圧電特性を有する圧電素子を得ることが可能になる。
なお、(g)の工程で形成された積層体から、圧電体層の一方の主面に配設された厚膜電極層を除去する方法には特別の制約はないが、例えば、研磨などの方法が挙げられる。
また、本願発明(請求項3)の圧電素子の製造方法は、本願請求項1の発明と同様に、焼成時に実質的な反りを生じないような第1ダミー層上に、厚膜電極層と、焼成後に圧電体層となる圧電体グリーンシートが積層された第1積層体を形成し、圧電体グリーンシートが焼成時に実質的な反りを生じない第1ダミー層上に支持された状態で焼成するようにしているので、焼成工程で反りが発生することを防止して、反りのない圧電体層を形成することが可能になる。
また、上述のように形成された圧電体層上に薄膜電極層を形成し、薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層(例えば、焼成済みのセラミック板)を積層することにより第2積層体を形成した後、第2積層体から第1ダミー層を除去し、第1ダミー層が除去された第2積層体から第2ダミー層を除去した後、厚膜電極層を除去し、厚膜電極層が除去された圧電体層の表面に薄膜電極層を形成することにより得られる、圧電体層の両主面に薄膜電極層が配設された構造を有する積層体を形成するようにしているので、圧電体層の両主面への薄膜電極層の形成を効率よく行うことが可能になり、厚みの薄い圧電体層の両主面に薄膜電極が形成された圧電特性の良好な圧電素子を効率よく製造することが可能になる。
また、本願請求項1〜3の圧電素子の製造方法においては、第1ダミー層上に配設される厚膜電極層は、焼成時に溶融、流動しないものであることが必要となるが、請求項4のように、厚膜電極層として、白金およびパラジウムの少なくとも一方を主成分とするものを用いることにより、例えば1200℃というような高温での焼成時においても、厚膜電極層が溶融、流動することを防止して、効率よく、信頼性の高い圧電素子を製造することが可能になり、本願発明をより実効あらしめることができる。
また、請求項5の圧電素子の製造方法のように、請求項1〜4のいずれかの圧電素子の製造方法の構成において、第1積層体を形成する工程において積層される圧電体グリーンシートとして厚みが10μm以下のものを用いるようにした場合、圧電体層の厚みが十分に薄く、高特性の圧電素子を得ることが可能になり、本願発明をさらに実効あらしめることができる。
また、本願発明(請求項6)の圧電素子の製造方法は、内部に圧電体層を介して内部電極層が配設された積層体の表裏両主面に電極層が配設された構造を有する積層型圧電素子を製造するにあたって、焼成時に実質的な反りを生じないような第1ダミー層上に、厚膜電極層、焼成後に圧電体層となる圧電体グリーンシートの順で、複数回繰り返して厚膜電極層と圧電体グリーンシートとが積層された構造を有する第1積層体を形成し、圧電体グリーンシートと厚膜電極層の積層体とが第1ダミー層上に支持された状態で焼成するようにしているので、焼成工程で圧電体グリーンシート(あるいは圧電体グリーンシートが焼結した後の圧電体層)と厚膜電極層の積層体に反りが発生することを防止して、厚みが薄く、反りのない、圧電体層と厚膜電極層の積層体を形成することが可能になる。
また、上述のように形成された圧電体層と厚膜電極層の積層体上に薄膜電極層を形成し、薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層(例えば、焼成済みのセラミック板)を積層することにより第2積層体を形成した後、第2積層体から第1ダミー層を除去し、第1ダミー層が除去された第2積層体から第2ダミー層を除去することにより得られる、一方の主面に薄膜電極層が配設され、他方の主面に厚膜電極層が配設された積層体を形成するようにしているので、圧電体層と厚膜電極層の積層体の両主面への電極の形成を効率よく行うことが可能になり、厚みが薄く反りのない圧電体層と内部電極層が交互に積層された積層体の表裏両主面に電極層が配設された構造を有する積層型の圧電素子を効率よく製造することが可能になる。
なお、第2ダミー層を積層する際に用いられる剥離可能な仮止め接着剤としては、例えば、加熱昇温すると溶融して剥離が可能になるワックス系の仮止め接着剤などが例示されるが、本願発明において、仮止め接着剤の種類に特別の制約はない。
また、第2積層体から第1ダミー層を除去する方法としては、第2積層体を構成する第1ダミー層を厚膜電極層との界面で剥離させて除去する方法、剥離液に浸漬して剥離する方法などが適用可能であるが、その具体的な方法に特別の制約はない。
また、請求項7の圧電素子の製造方法は、請求項6の圧電素子の製造方法の構成において、(g’)の工程で形成された積層体から、圧電体層と厚膜電極層の積層体の一方の主面に配設された厚膜電極層を除去し、厚膜電極層が除去された積層体の表面に薄膜電極層を形成するようにしているので、圧電体層の両主面に薄膜電極が形成された、優れた圧電特性を有する圧電素子を得ることが可能になる。
なお、(g’)の工程で形成された積層体から、圧電体層と厚膜電極層の積層体の一方の主面に配設された厚膜電極層を除去する方法には特別の制約はないが、例えば、研磨などの方法が挙げられる。
また、本願発明(請求項8)の圧電素子の製造方法は、焼成時に実質的な反りを生じないような第1ダミー層上に、厚膜電極層、焼成後に圧電体層となる圧電体グリーンシートの順で、複数回繰り返して厚膜電極層と圧電体グリーンシートとが積層された構造を有する第1積層体を形成し、圧電体グリーンシートと厚膜電極層の積層体とが焼成時に実質的な反りを生じない第1ダミー層上に支持された状態で焼成するようにしているので、焼成工程で圧電体グリーンシート(あるいは圧電体グリーンシートが焼結した後の圧電体層)と厚膜電極層の積層体に反りが発生することを防止して、厚みが薄く、反りのない、圧電体層と厚膜電極層の積層体を形成することが可能になる。
また、上述のように形成された積層体上に薄膜電極層を形成し、薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層(例えば、焼成済みのセラミック板)を積層することにより第2積層体を形成した後、第2積層体から第1ダミー層を除去し、第1ダミー層が除去された第2積層体から第2ダミー層を除去した後、厚膜電極層を除去し、厚膜電極層が除去された積層体の表面に薄膜電極層を形成することにより得られる、圧電体層と厚膜電極層の積層体の両主面に薄膜電極層が配設された構造を有する積層体を形成するようにしているので、厚みが薄く反りのない圧電体層と内部電極層が交互に積層された積層体の表裏両主面に薄膜電極が形成された圧電特性の良好な圧電素子を効率よく製造することが可能になる。
また、本願請求項6〜8の圧電素子の製造方法においては、第1ダミー層の表面に形成される厚膜電極層は、焼成時に溶融、流動しないものであることが必要となるが、請求項9のように、厚膜電極層として、白金およびパラジウムの少なくとも一方を主成分とするものを用いることにより、例えば1200℃というような高温での焼成時においても、厚膜電極層が溶融、流動することを防止して、効率よく、信頼性の高い圧電素子を製造することが可能になり、本願発明をより実効あらしめることができる。
また、第1積層体を構成する他の厚膜電極層の構成材料として、銀パラジウムを主たる成分とするものを用いた場合、銀パラジウムが、白金およびパラジウムの少なくとも一方を主成分とするものよりもセラミックとの密着強度が高い電極材料であることから、第2積層体を構成する第1ダミー層を剥離して除去する場合、他の厚膜電極層と圧電体層との界面で剥離が発生することを防止して、第1ダミー層を確実に厚膜電極層との界面で剥離させて除去することができるようになる。
また、請求項10の圧電素子の製造方法のように、請求項6〜9のいずれかの圧電素子の製造方法の構成において、第1積層体を形成する工程において積層される圧電体グリーンシートとして厚みが10μm以下のものを用いるようにした場合、圧電体層の厚みが十分に薄く、高特性の圧電素子を得ることが可能になり、本願発明をさらに実効あらしめることができる。
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
この実施例1では、圧電体層の表裏の両主面側に電極が配設された構造を有する、いわゆる単板型圧電素子を製造する場合を例にとって説明する。
(1)まず、チタン酸鉛を主成分とする圧電セラミック粉末に、バインダー、純水、および分散剤を添加し、ポットを用いて粉砕混合し、スラリーを作成した。
それから、このスラリーをドクターブレード法によりシート状に成形して厚み50μmの圧電体グリーンシートを作製し、この圧電体グリーンシートを複数枚積層することにより、焼成時に実質的に反りの生じない厚み(例えば1000μm)の圧電体グリーンシート積層体(第1ダミー層用の圧電体グリーンシート)を作製した。
また、上記50μmの厚みのシートとは別に、上記スラリーをドクターブレード法によりシート状に成形して厚み10μmの圧電体グリーンシート(圧電体層用の圧電体グリーンシート)を作製した。
(2)それから、第1ダミー層用の圧電体グリーンシートおよび圧電体層用の圧電体グリーンシートを寸法20mm×30mmのカード状のシートに切り出した。
(3)そして、図1(a)に示すように、切り出した第1ダミー層1用の圧電体グリーンシートの一方の主面に白金粉末を導電成分とする白金ペーストを2μmの厚みで塗布して、第1ダミー層1用の圧電体グリーンシートの表面に厚み2μmの白金電極(厚膜電極層)2を形成した。
なお、上述の厚み50μmの圧電体グリーンシートに白金電極(厚膜電極層)2を形成しておき、これを、厚膜電極層の形成されていない圧電体グリーンシート積層体(第1ダミー層1用の圧電体グリーンシート)の上に積層することによっても、図1(a)に示すような、表面に白金電極(厚膜電極層)2が配設された構造の第1ダミー層1を形成することが可能である。
(4)それから、図1(b)に示すように、厚膜電極層(白金電極)2を備えた第1ダミー層1上に、圧電体層用の圧電体グリーンシート3を積層して圧着することにより積層体(第1積層体)11を形成した。
(5)そして、第1積層体11を、1200℃、120分の条件で焼成して、圧電体層(焼結した圧電体グリーンシート3)3aを形成した。なお、圧電体グリーンシート3は、厚みが大きく焼成工程で実質的に反りの生じない第1ダミー層1により支持された状態で焼成されることから、焼成工程で圧電体グリーンシート3に反りが生じることがなく、平坦で特性の良好な圧電体層3aが形成される。
このときの圧電体層3aの反りを測定したところ30μmであった。これに対し、比較のため、厚み10μmの圧電体グリーンシートを第1ダミー層で支持することなく焼成した後、反りを測定したところ、反りの大きさは250μmであった。
(6)その後、図1(c)に示すように、第1積層体11の、圧電体グリーンシート3が焼成されることにより形成された圧電体層3a上に、スパッタリング法により銀の薄膜を成膜して、薄膜電極層(銀薄膜電極)4を形成した。
(7)次いで、図1(d)に示すように、薄膜電極層4上に、剥離可能な仮止め接着剤(この実施例1では加熱昇温すると溶融して剥離が可能になるワックス系の仮止め接着剤)5を介して剛性を有する第2ダミー層(この実施例1では、焼成済みのセラミックシート(セラミック板))6を積層することにより第2積層体12を形成した。
(8)それから、図2(a)に示すように、第2積層体12を個々の素子13に分割した。なお、この実施例1では一つの積層体(第2積層体)から多数個の素子13を得る、いわゆる多数個取りの方法を採用しているが、一つの焼結体が一つの素子となるように構成することも可能であり、その場合には、この積層体の分割の工程は不要になる。
(9)次に、分割された素子13を、積層方向の両端側を、積層方向に直交する所定方向(図2(b)の矢印Aで示す方向)からの応力を受け止めることが可能な大きさの力で支持した状態で、積層方向に直交する、所定の方向(図2(b)の矢印Aで示す方向)から素子13に応力を加えて、第2積層体12を構成する第1ダミー層1を厚膜電極層2との界面で剥離させて除去した。
この除去工程においては、第1ダミー層1と第2ダミー層6は、支持部14上に載置するための領域として機能することになる。
通常、セラミックス(第1ダミー層1)と金属膜(厚膜電極層2)は、酸素を介して結合し、密着強度を得ている。しかし、厚膜電極層2の構成材料である白金金属は酸素との結びつきが弱いため、厚膜電極層2と第1ダミー層(セラミックス)1は、ほぼアンカー効果のみによって密着していると考えられる。
一方、厚膜電極層2は、白金粉末を導電成分とする導電ペーストを第1ダミー層1上に印刷することにより形成されており、第1ダミー層(圧電体グリーンシート)に導電ペーストを印刷した場合、厚膜電極層2と、第1ダミー層1の界面は平坦であるが、印刷された厚膜電極層2の自由面(第1ダミー層1の界面とは逆側の面)には凹凸が生じる。したがって、厚膜電極層2と圧電体層3aの間の密着強度は、厚膜電極層2と第1ダミー層1の間の密着強度よりも大きくなる。
したがって、上述のようにして、矢印Aで示す方向から素子13に応力を加えことにより、第1ダミー層1と厚膜電極層2を両者の界面で剥離させて第1ダミー層1を除去することができる。
なお、圧電体グリーンシート3と薄膜電極層4との接合面、薄膜電極層4と仮止め接着剤5の接合面、仮止め接着剤5と第2ダミー層6の界面の密着強度は、厚膜電極層2と第1ダミー層1の間の密着強度よりも大きく、これらの界面で剥離することはない。
(10)そして、図3(a)に示すように、第1ダミー層1が除去された後の第2積層体12を例えば、150℃に加熱昇温してワックス系の仮止め接着剤を溶融させ、第2ダミー層6を剥離して除去した。
(11)その後、第2積層体12から第1ダミー層1と第2ダミー層6が除去され、圧電体層3aの一方の主面に薄膜電極層4が配設され、他方の主面に厚膜電極層2が配設された構造を有する積層体7(図3(a))の状態で、圧電体層3aに8kV/mmの条件で分極処理を施した。
(12)それから、図3(b)に示すように、分極処理が施された積層体7から、例えば、研磨などの方法により厚膜電極層2を除去した。
(13)厚膜電極層2が除去された圧電体層3aの表面に、図3(c)に示すように、薄膜電極層8を形成した。これにより、図3(c)に示すように、圧電体層3aの両主面に、薄膜電極層4および8を備えた圧電素子を得た。
上記のようにして得た圧電素子と、比較のため、厚み300μmの圧電体グリーンシートを第1ダミー層で支持せずに焼成して作製した圧電素子について、圧電体層の誘電率(ε)、および電気機械結合係数を調べた。その結果、誘電体層の誘電率(ε)は、実施例1の圧電素子の場合260、上記比較用の素子の場合258、電気機械結合係数は、実施例1の圧電素子の場合43.6%、上記比較用の素子の場合44.3%であった。
なお、本実施例と同じ10μmの厚みの圧電体グリーンシートを第1ダミー層により支持せずに焼成して比較しようとしたが、焼成後にセッタから取り外す際に割れてしまい、評価することができなかった。
上述のように、実施例1の圧電素子の製造方法によれば、焼成時に実質的な反りを生じない第1ダミー層1上に、厚膜電極層2と、焼成後に圧電体層となる圧電体グリーンシート3が積層された第1積層体11を形成し、圧電体グリーンシート3が第1ダミー層上に支持された状態で焼成するようにしているので、焼成工程で反りが発生することを防止して、反りのない圧電体層3aを形成することが可能になる。
また、上述のように形成された圧電体層3a上に薄膜電極層4を形成し、薄膜電極層4上に、剥離可能な仮止め接着剤5を介して剛性を有する第2ダミー層6を積層することにより第2積層体12を形成した後、第2積層体12を構成する第1ダミー層1を厚膜電極層2との界面で剥離させて除去し、第1ダミー層1が除去された第2積層体12から第2ダミー層6を剥離して除去することにより得られる、圧電体層3aの一方の主面に薄膜電極層2が配設され、他方の主面に厚膜電極層4が配設された構造を有する積層体7に分極処理を施すようにしているので、圧電体層3aの両主面への電極(厚膜電極層2、薄膜電極層4)の形成および分極処理を効率よく行うことが可能になり、厚みが薄く、反りのない圧電体層3aを備えた圧電素子を効率よく製造することが可能になる。
また、圧電体層3aに分極処理を施した後に、圧電体層3aの一方の主面に配設された厚膜電極層2を除去し、厚膜電極層2が除去された圧電体層3aの表面に薄膜電極層8を形成するようにしているので、圧電体層3aの両主面に薄膜電極層4,8が形成された、優れた圧電特性を有する圧電素子を得ることが可能になる。
また、厚膜電極層2として、白金を主成分とするものを用いているので、例えば1200℃というような高温での焼成時においても、厚膜電極層が溶融、流動することを防止して、効率よく、信頼性の高い圧電素子を製造することができる。
また、圧電体グリーンシート3として積層工程における厚みが10μmのものを用いているので、圧電体層3aの厚みが十分に薄く、高特性の圧電素子を得ることが可能になる。
また、上記実施例1では、第2積層体12から第1ダミー層1と第2ダミー層6を除去した後、圧電体層3aの一方の主面に薄膜電極層4が配設され、他方の主面に厚膜電極層2が配設された構造を有する積層体7に分極処理を施し、積層体7から厚膜電極層2を除去した後、厚膜電極層2が除去された圧電体層3aの表面に、薄膜電極層8を形成するようにしているが、上記(10)の工程で、第1ダミー層1が除去された後の第2積層体12から、第2ダミー層6を剥離して除去した後、さらに厚膜電極層2を除去し(図4(a))、この厚膜電極層2が除去された圧電体層3aの表面に、図4(b)に示すように薄膜電極層8を形成して、圧電体層3aの両主面に薄膜電極層4および薄膜電極層8が配設された構造を有する積層体9を形成し、この積層体9に分極処理を施すように構成することも可能である。
また、分極処理は、図1(c)に示すように、第1積層体11の、圧電体グリーンシート3が焼成されることにより形成された圧電体層3a上に、スパッタリング法により銀の薄膜を成膜して、薄膜電極層(銀薄膜電極)4を形成した後に行うことも可能である。
この実施例2では、内部に圧電体層を介して内部電極層が配設された積層体の表裏両主面に電極層が配設された構造を有する積層型の圧電素子を製造する場合を例にとって説明する。
(1)まず、チタン酸鉛を主成分とする圧電セラミック粉末に、バインダー、純水、および分散剤を添加し、ポットを用いて粉砕混合し、スラリーを作成した。
それから、このスラリーをドクターブレード法によりシート状に成形して厚み50μmの圧電体グリーンシートを作製し、この圧電体グリーンシートを複数枚積層することにより、焼成時に実質的に反りの生じない厚み(例えば1000μm)の圧電体グリーンシート積層体(第1ダミー層用の圧電体グリーンシート)を作製した。
また、上記50μmの厚みのシートとは別に、上記スラリーをドクターブレード法によりシート状に成形して厚み10μmの圧電体グリーンシート(圧電体層用の圧電体グリーンシート)を作製した。
(2)それから、第1ダミー層用の圧電体グリーンシートおよび圧電体層用の圧電体グリーンシートを寸法20mm×30mmのカード状のシートに切り出した。
(3)そして、図5(a)に示すように、切り出した第1ダミー層1用の圧電体グリーンシートの一方の主面に白金粉末を導電成分とする白金ペーストを2μmの厚みで塗布して、第1ダミー層1用の圧電体グリーンシートの表面に厚み2μmの白金電極(厚膜電極層)2を形成した。
なお、上述の厚み50μmの圧電体グリーンシートに白金電極(厚膜電極層)2を形成しておき、これを、厚膜電極層の形成されていない圧電体グリーンシート積層体(第1ダミー層1用の圧電体グリーンシート)の上に積層することによっても、図5(a)に示すような、表面に白金電極(厚膜電極層)2が配設された構造の第1ダミー層1を形成することも可能である。
また、図5(b)に示すように、厚みが10μmの圧電体層用の圧電体グリーンシート3の一方の主面に銀パラジウム粉末を導電成分とするAg/Pdペーストを2μmの厚みで塗布して、表面に厚み2μmのAg/Pd電極(厚膜電極層)2aを形成することにより、表面に厚膜電極層2aを備えた圧電体グリーンシート(電極配設シート)23を形成した。
(4)それから、図5(c)に示すように、厚膜電極層(白金電極)2を備えた第1ダミー層1上に、Ag/Pd電極(厚膜電極層)2aを備えた圧電体グリーンシート(電極配設シート)23を繰り返して2回積層した後、その上に1層厚み10μmの圧電体グリーンシート(圧電体層用の圧電体グリーンシート)3を積層することにより、第1ダミー層1上に、下側から順に、白金電極2、Ag/Pd電極2a、Ag/Pd電極2aの順に3層の厚膜電極層が圧電体グリーンシート3を介して積層され、かつ、表面に圧電体用の圧電体グリーンシート3が配設された構造を有する積層体(第1積層体)11を形成した。
(5)そして、この第1積層体11を、1200℃、120分の条件で焼成して、内部電極(焼結した厚膜電極層2,2a)と圧電体層(焼結した圧電体グリーンシート3)3aが交互に積層された構造を有する積層体(焼成後の第1積層体11)を得た。なお、厚膜電極層2,2aと、圧電体グリーンシート3が交互に積層された積層体は、厚みが大きく焼成工程で実質的に反りの生じない第1ダミー層により支持された状態で焼成されることから、焼成工程で厚膜電極層2,2aや圧電体グリーンシート3に反りが生じることがなく、平坦で特性の良好な圧電体層3aを備えた積層体が形成される。なお、このときの圧電体層3aの反りを測定したところ33μmであった。
(6)その後、図5(d)に示すように、焼成された第1積層体の、圧電体グリーンシート3が焼成されることにより形成された最上層の圧電体層3a上に、スパッタリング法により、銀の薄膜を成膜して、薄膜電極層(銀薄膜電極)4を形成した。
(7)次いで、図5(e)に示すように、薄膜電極層4上に、剥離可能な仮止め接着剤(この実施例2では加熱昇温すると溶融して剥離が可能になるワックス系の仮止め接着剤)5を介して剛性を有する第2ダミー層(この実施例2では、焼成済みのセラミックシート)6を積層することにより第2積層体12を形成した。
(8)それから、図6(a)に示すように、第2積層体12を個々の素子13に分割した。なお、この実施例2でも一つの積層体(第2積層体)から多数個の素子13を得る、いわゆる多数個取りの方法を採用しているが、一つの焼結体が一つの素子となるように構成することも可能であり、その場合には、この積層体の分割の工程は不要になる。
(9)次に、分割された素子13を、積層方向の両端側を、積層方向に直交する所定方向(図6(b)の矢印Aで示す方向)からの応力を受け止めることが可能な大きさの力で支持した状態で、積層方向に直交する、所定の方向(図6(b)の矢印Aで示す方向)から素子13に応力を加えて、第2積層体12を構成する第1ダミー層1を厚膜電極層2との界面で剥離させて除去した。
この除去工程においては、第1ダミー層1と第2ダミー層6は、支持部14上に載置するための領域として機能することになる。
なお、第1ダミー層1と厚膜電極層2を、両者の界面で剥離させて除去することができる理由は、上記実施例1で説明した通りである。
なお、この実施例2の構成では、第1積層体11を構成する他の厚膜電極層2aと圧電体層3aとの界面における剥離も問題になりうるが、この実施例2では、第1積層体11を構成する他の厚膜電極層2aの構成材料として、銀パラジウムを用いており、この銀パラジウムは、白金およびパラジウムよりも圧電体層3aとの密着強度が高い電極材料であることから、第2積層体12を構成する第1ダミー層1を除去する工程で、他の厚膜電極層2aと圧電体層3aとの界面で剥離が発生することを防止して、第1ダミー層1を厚膜電極層2との界面で確実に剥離させて除去することが可能になる。
なお、圧電体層3aと薄膜電極層4の接合面、薄膜電極層4と仮止め接着剤5の接合面、仮止め接着剤5と第2ダミー層6の界面の密着強度も、厚膜電極層2と第1ダミー層1の間の密着強度より大きいため、これらの界面で剥離することはない。
(10)そして、図7(a)に示すように、第1ダミー層1が除去された後の第2積層体12を例えば、150℃に加熱昇温してワックス系の仮止め接着剤を溶融させ、第2ダミー層6を剥離して除去した。
(11)その後、第2積層体12から第1ダミー層1と第2ダミー層6が除去され、圧電体層3aの一方の主面に薄膜電極層4が配設され、他方の主面に厚膜電極層2が配設された構造を有する積層体7(図7(a))の状態で、圧電体層3aに8kV/mmの条件で分極処理を施した。
この時、薄膜電極層4、他の厚膜電極層2a、厚膜電極層2には、プラスマイナスが交互に印加されるように分極処理を行った。
(12)それから、図7(b)に示すように、分極処理が施された積層体7から、例えば、研磨などの方法により厚膜電極層2を除去した。
(13)厚膜電極層2が除去された積層体7を構成する圧電体層3aの表面に、図7(c)に示すように、薄膜電極層8を形成した。これにより、図7(c)に示すように、厚膜電極層2aと圧電体層3aの積層体の両主面に、薄膜電極層4および8を備えた圧電素子を得た。
上述のように、この実施例2の圧電素子の製造方法によれば、焼成時に実質的な反りを生じない第1ダミー層1上に、厚膜電極層2,2aと、圧電体グリーンシート3が交互に積層された第1積層体を形成し、厚膜電極層2,2aと圧電体グリーンシート3が第1ダミー層1上に支持された状態で焼成するようにしているので、焼成工程で反りが発生することを防止することが可能になり、反りのない積層型の圧電素子を得ることができる。
また、上記実施例2の方法によれば、さらにその他の点においても、上記実施例1の場合と同様の効果を得ることができる。
また、上記実施例2では、第2積層体12から第1ダミー層1と第2ダミー層6を除去した後、一方の主面に薄膜電極層4が配設され、他方の主面に厚膜電極層2が配設された構造を有する積層体7に分極処理を施し、積層体7から厚膜電極層2を除去した後、厚膜電極層2が除去された積層体7の表面に、薄膜電極層8を形成するようにしているが、上記(10)の工程で、第1ダミー層1が除去された後の第2積層体12から、第2ダミー層6を剥離して除去した後、さらに図8(a)に示すように、厚膜電極層2を除去し、この厚膜電極層2が除去された積層体(の圧電体層3a)の表面に、図8(b)に示すように薄膜電極層8を形成して、厚膜電極層2aと圧電体層3aの積層体の両主面に薄膜電極層4および薄膜電極層8が配設された構造を有する積層体9を形成し、この積層体9に分極処理を施すように構成することも可能である。
なお、分極処理は、図5(d)に示すように、焼成された第1積層体の、圧電体グリーンシート3が焼成されることにより形成された最上層の圧電体層3a上に、スパッタリング法により、銀の薄膜を成膜して、薄膜電極層(銀薄膜電極)4を形成した後に行うことも可能である。
なお、本願発明において、分極処理を行うタイミングは、上記実施例1および2で示した例に制約されるものではなく、具体的な製造工程などを考慮して、分極処理を行うタイミングを決定することが可能である。また、用いる圧電体材料によっては、特別な分極処理を行うことが不要な場合もある。
なお、本願発明は上記実施例1および2に限定されるものではなく、第1ダミー層および第2ダミー層の構成材料の種類や厚み、第1ダミー層や圧電体層上に配設された厚膜電極層の構成材料の種類や厚み、圧電体グリーンシートの構成材料の種類や厚み、電極層や圧電体グリーンシートの積層数などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
上述のように本願発明によれば、圧電体グリーンシート、あるいは圧電体グリーンシートと内部電極層が積層された積層体を、焼成時に実質的な反りを生じない第1ダミー層上に支持した状態で焼成するようにしているため、焼成工程で反りが発生することを防止して、特性が良好で、信頼性の高い圧電素子を確実に製造することが可能になる。
したがって、本願発明は、種々の電子機器に広く用いられる圧電素子の製造工程に好適に利用することが可能である。
(a)〜(d)は、本願発明の一実施例(実施例1)にかかる圧電素子の製造方法を示す図である。 (a),(b)は、本願発明の一実施例(実施例1)にかかる圧電素子の製造方法を示す図である。 (a)〜(c)は、本願発明の一実施例(実施例1)にかかる圧電素子の製造方法を示す図である。 (a),(b)は、本願発明の一実施例(実施例1)にかかる圧電素子の製造方法の変形例を示す図である。 (a)〜(e)は、本願発明の一実施例(実施例2)にかかる圧電素子の製造方法を示す図である。 (a),(b)は、本願発明の一実施例(実施例2)にかかる圧電素子の製造方法を示す図である。 (a)〜(c)は、本願発明の一実施例(実施例2)にかかる圧電素子の製造方法を示す図である。 (a),(b)は、本願発明の一実施例(実施例2)にかかる圧電素子の製造方法の変形例を示す図である。
符号の説明
1 第1ダミー層
2 白金電極(厚膜電極層)
2a Ag/Pd電極(厚膜電極層)
3 圧電体グリーンシート
3a 圧電体層
4 薄膜電極層(銀薄膜電極)
5 仮止め接着剤
6 第2ダミー層
7 積層体
8 薄膜電極層
9 積層体
11 積層体(第1積層体)
12 第2積層体
13 個々の素子
14 支持部
23 圧電体グリーンシート(電極配設シート)
A 積層方向に直交する所定方向

Claims (10)

  1. 圧電体層の両主面に電極層が配設された構造を有する圧電素子の製造方法であって、
    (a)焼成時に実質的な反りを生じない第1ダミー層と、
    前記第1ダミー層上に配設された厚膜電極層と、
    前記厚膜電極層上に配設された、焼成後に圧電体層となる圧電体グリーンシートとを備えた第1積層体を形成する工程と、
    (b)前記第1積層体を焼成する工程と、
    (c)焼成された前記第1積層体の、前記圧電体グリーンシートが焼成されることにより形成された圧電体層上に薄膜電極層を形成する工程と、
    (d)前記薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層を積層することにより第2積層体を形成する工程と、
    (e)前記第2積層体から第1ダミー層を除去する工程と、
    (f)前記第1ダミー層が除去された第2積層体から第2ダミー層を除去する工程と、
    (g)前記第2積層体から前記第1ダミー層と前記第2ダミー層が除去され、圧電体層の一方の主面に薄膜電極層が配設され、他方の主面に厚膜電極層が配設された積層体を形成する工程と
    を具備することを特徴とする圧電素子の製造方法。
  2. (h)前記(g)の工程で形成された積層体から前記厚膜電極層を除去する工程と、
    (i)前記厚膜電極層が除去された前記圧電体層の表面に薄膜電極層を形成する工程と
    を具備することを特徴とする請求項1記載の圧電素子の製造方法。
  3. 圧電体層の両主面に薄膜電極層が配設された構造を有する圧電素子の製造方法であって、
    (a)焼成時に実質的な反りを生じない第1ダミー層と、
    前記第1ダミー層上に配設された厚膜電極層と、
    前記厚膜電極層上に配設された、焼成後に圧電体層となる圧電体グリーンシートとを備えた第1積層体を形成する工程と、
    (b)前記第1積層体を焼成する工程と、
    (c)焼成された前記第1積層体の、前記圧電体グリーンシートが焼成されることにより形成された圧電体層上に薄膜電極層を形成する工程と、
    (d)前記薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層を積層することにより第2積層体を形成する工程と、
    (e)前記第2積層体から第1ダミー層を除去する工程と、
    (f)前記第1ダミー層が除去された第2積層体から第2ダミー層を除去する工程と、
    (j)第2積層体から前記第1ダミー層と前記第2ダミー層が除去された積層体から前記厚膜電極層を除去する工程と、
    (k)前記厚膜電極層が除去された前記圧電体層の表面に薄膜電極層を形成することにより前記圧電体層の両主面に薄膜電極層が配設された構造を有する積層体を形成する工程と、
    を具備することを特徴とする圧電素子の製造方法。
  4. 前記第1ダミー層上に配設された前記厚膜電極層が白金およびパラジウムの少なくとも一方を主たる成分とするものであることを特徴とする請求項1〜3のいずれかに記載の圧電素子の製造方法。
  5. 第1積層体を形成する工程において積層される圧電体グリーンシートの厚みが10μm以下であることを特徴とする請求項1〜4のいずれかに記載の圧電素子の製造方法。
  6. 内部に圧電体層を介して内部電極層が配設された積層体の表裏両主面に電極層が配設された構造を有する積層型の圧電素子の製造方法であって、
    (a’)焼成時に実質的な反りを生じない第1ダミー層と、
    前記第1ダミー層上に、厚膜電極層、焼成後に圧電体層となる圧電体グリーンシートの順で、複数回繰り返して厚膜電極層と圧電体グリーンシートとが積層された構造を有する第1積層体を形成する工程と、
    (b’)前記第1積層体を焼成する工程と、
    (c’)焼成された前記第1積層体の、前記圧電体グリーンシートが焼成されることにより形成された圧電体層上に薄膜電極層を形成する工程と、
    (d’)前記薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層を積層することにより第2積層体を形成する工程と、
    (e’)前記第2積層体から第1ダミー層を除去する工程と、
    (f’)前記第1ダミー層が除去された第2積層体から第2ダミー層を除去する工程と、
    (g’)前記第2積層体から前記第1ダミー層と前記第2ダミー層が除去され、圧電体層の一方の主面に薄膜電極層が配設され、他方の主面に厚膜電極層が配設された積層体を形成する工程と
    を具備することを特徴とする圧電素子の製造方法。
  7. (h’)前記(g’)の工程で形成された積層体から前記厚膜電極層を除去する工程と、
    (i’)前記厚膜電極層が除去された前記圧電体層の表面に薄膜電極層を形成する工程と
    を具備することを特徴とする請求項6記載の圧電素子の製造方法。
  8. 内部に圧電体層を介して内部電極層が配設された積層体の表裏両主面に薄膜電極層が配設された構造を有する積層型の圧電素子の製造方法であって、
    (a’)焼成時に実質的な反りを生じない第1ダミー層と、
    前記第1ダミー層上に、厚膜電極層、焼成後に圧電体層となる圧電体グリーンシートの順で、複数回繰り返して厚膜電極層と圧電体グリーンシートとが積層された構造を有する第1積層体を形成する工程と、
    (b’)前記第1積層体を焼成する工程と、
    (c’)焼成された前記第1積層体の、前記圧電体グリーンシートが焼成されることにより形成された圧電体層上に薄膜電極層を形成する工程と、
    (d’)前記薄膜電極層上に、剥離可能な仮止め接着剤を介して第2ダミー層を積層することにより第2積層体を形成する工程と、
    (e’)前記第2積層体から第1ダミー層を除去する工程と、
    (f’)前記第1ダミー層が除去された第2積層体から第2ダミー層を除去する工程と、
    (j’)第2積層体から前記第1ダミー層と前記第2ダミー層が除去された積層体から前記厚膜電極層を除去する工程と、
    (k’)前記厚膜電極層が除去された前記圧電体層の表面に薄膜電極層を形成することにより前記圧電体層の両主面に薄膜電極層が配設された構造を有する積層体を形成する工程と、
    を具備することを特徴とする圧電素子の製造方法。
  9. 前記第1積層体を構成する厚膜電極層のうち、第1ダミー層の表面に形成される厚膜電極層が白金およびパラジウムの少なくとも一方を主たる成分とするものであり、前記第1積層体を構成する他の厚膜電極層は、銀パラジウムを主たる成分であることを特徴とする請求項6〜8のいずれかに記載の圧電素子の製造方法。
  10. 第1積層体を形成する工程において積層される圧電体グリーンシートの厚みが10μm以下であることを特徴とする請求項6〜9のいずれかに記載の圧電素子の製造方法。
JP2004239998A 2004-08-19 2004-08-19 圧電素子の製造方法 Expired - Fee Related JP4715128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004239998A JP4715128B2 (ja) 2004-08-19 2004-08-19 圧電素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004239998A JP4715128B2 (ja) 2004-08-19 2004-08-19 圧電素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006060000A JP2006060000A (ja) 2006-03-02
JP4715128B2 true JP4715128B2 (ja) 2011-07-06

Family

ID=36107222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004239998A Expired - Fee Related JP4715128B2 (ja) 2004-08-19 2004-08-19 圧電素子の製造方法

Country Status (1)

Country Link
JP (1) JP4715128B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2579350A4 (en) 2010-05-26 2014-07-23 Ngk Insulators Ltd METHOD FOR PRODUCING A PIEZOELECTRIC ELEMENT

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352111A (ja) * 2000-06-05 2001-12-21 Matsushita Electric Ind Co Ltd 膜型圧電セラミック素子およびその製造方法
JP2003017776A (ja) * 2001-07-03 2003-01-17 Murata Mfg Co Ltd 圧電体の分極方法
JP2003224312A (ja) * 2002-01-30 2003-08-08 Brother Ind Ltd 圧電トランスデューサおよびそれを用いた液滴噴射装置
JP2003309301A (ja) * 2002-04-18 2003-10-31 Canon Inc デバイス製造方法
JP2003332648A (ja) * 2002-03-04 2003-11-21 Matsushita Electric Ind Co Ltd 薄膜圧電素子の製造方法および素子収納冶具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352111A (ja) * 2000-06-05 2001-12-21 Matsushita Electric Ind Co Ltd 膜型圧電セラミック素子およびその製造方法
JP2003017776A (ja) * 2001-07-03 2003-01-17 Murata Mfg Co Ltd 圧電体の分極方法
JP2003224312A (ja) * 2002-01-30 2003-08-08 Brother Ind Ltd 圧電トランスデューサおよびそれを用いた液滴噴射装置
JP2003332648A (ja) * 2002-03-04 2003-11-21 Matsushita Electric Ind Co Ltd 薄膜圧電素子の製造方法および素子収納冶具
JP2003309301A (ja) * 2002-04-18 2003-10-31 Canon Inc デバイス製造方法

Also Published As

Publication number Publication date
JP2006060000A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
JP4358220B2 (ja) 積層型圧電素子
JP5361635B2 (ja) 振動体
JP7221718B2 (ja) 積層セラミックコンデンサ及びその製造方法
WO2005093866A1 (ja) 積層型圧電素子及びその製造方法
JP3760942B2 (ja) 積層セラミック電子部品の製造方法
JP2010161286A (ja) 積層型圧電素子及びその製造方法
JP2006324518A (ja) 圧電積層体及びその製造方法,圧電スピーカ,電子機器
JP4715128B2 (ja) 圧電素子の製造方法
CN103606623A (zh) 包括SrO应力缓冲体的压电元件的制造方法
JP2007019420A (ja) 積層型圧電素子
JP2010527143A5 (ja)
JP5476213B2 (ja) 圧電素子の製造方法
JP2007287940A (ja) 積層型圧電素子
JP2539106B2 (ja) 圧電アクチュエ―タおよびその製造方法
JP2010199271A (ja) 積層型圧電素子およびその製法ならびに振動体
JPH04273183A (ja) 圧電効果素子および電歪効果素子並びにその製造方法
CN103700764A (zh) 包括HfO2应力缓冲体的压电元件的制造方法
JPH02132870A (ja) 積層圧電素子
JP2000114611A (ja) 多層圧電素子
JP4419372B2 (ja) 薄肉セラミック板の製造方法
JP2010171360A (ja) 積層型圧電素子およびその製法ならびに振動体
JP4289100B2 (ja) 積層セラミック電子部品の製造方法
JP2005015255A (ja) 薄層セラミック板の製造方法
CN103762305A (zh) 包括La2O3应力缓冲体的压电元件的制造方法
JP2003197993A (ja) 積層型圧電アクチュエータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees