JP4707011B2 - 電気光学装置及びその駆動方法 - Google Patents
電気光学装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4707011B2 JP4707011B2 JP2003116224A JP2003116224A JP4707011B2 JP 4707011 B2 JP4707011 B2 JP 4707011B2 JP 2003116224 A JP2003116224 A JP 2003116224A JP 2003116224 A JP2003116224 A JP 2003116224A JP 4707011 B2 JP4707011 B2 JP 4707011B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- electro
- pixel
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000005401 electroluminescence Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 8
- 239000003086 colorant Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の属する技術分野】
本発明は有機エレクトロルミネセンス(以下、「EL」という。)等を利用する電気光学素子の駆動回路に関し、特に、低階調表示領域においても鮮明に正確な明るさで発光させるための駆動方法の改良に関する。
【0002】
【従来の技術】
EL素子等の電気光学素子を駆動する方法として、クロストークが無く、低電力で駆動でき、電気光学素子の耐久性を向上させることが可能な、アクティブマトリックス駆動方式が利用されている。EL素子は、供給される電流の大きさに対応した輝度で発光するため、所望の明るさを得るためには正確な電流値をEL素子に供給することが必要である。
【0003】
図13に、アクティブマトリックス駆動方式に基づく表示装置のブロック図を示す。図13に示すように、当該表示装置では、画像を表示するための表示領域に走査線Vs1〜VsN(Nは走査線最大数)およびデータ線Idata1〜IdataM(Mはデータ線最大数)が格子状に配置され、それぞれの線の交差部分にEL素子を含む画素回路Pmn(1≦m≦M、1≦n≦N)が配置されている。走査回路により、走査線Vsnが順番に選択され、D/A変換器から、中間階調値に応じたデータ信号が各データ線Idatamに供給される。
【0004】
【特許文献1】
国際公開WO98/36407号パンフレット
【0005】
【発明が解決しようとする課題】
しかしながら、表示装置において、低階調のデータ信号を書き込みには時間にかかり、書き込み不足等の問題が生ずることがある。
【0006】
特に、電流プログラム方式と呼ばれる、階調に応じた電流レベルを有するデータ信号を供給する方式では、上記の問題が顕著となる。まず、データ線に供給するプログラム電流の値は画素(ドット)で表示される階調に対応しているため、低階調の画像に対してはデータ線を流れる電流が極めて少なくなる。電流値が小さいとデータ線の寄生容量を充放電するために時間がかかるようになるため、画素回路に所定の電流値をプログラムするまでの時間が長くなって、所定の書き込み期間(一般には1水平走査期間)内に書き込みを完了することが難しくなる。この結果、EL素子の発光効率が上昇するに従い、プログラム電流は益々少なくなり、正確な電流値を画素回路にプログラムできなくなる場合が生じていた。
【0007】
また、低階調表示領域における電流値は数10nA以下とトランジスタのリーク電流に近い値となる。このため、リーク電流がプログラム電流に与える影響が無視できなくなってS/N比が低下し、表示装置の低階調表示領域における鮮明さが悪化していた。
【0008】
さらにディスプレイの解像度が上がるほどに、データ線の数が多くなり、画素マトリックス基板と外付けのドライバ・コントローラとの接続本数の増大、接続ピッチの縮小のため、画素マトリックス基板と接続が難しくなり、表示装置の製造コストが上昇していた。
【0009】
【課題を解決するための手段】
上記した課題を解決するために、本発明は、低階調表示領域においても鮮明に正確な明るさで画像表示でき、しかもコストアップを防止することが可能な電子装置、電子機器、および電子装置の駆動方法を提供することを目的とする。
【0010】
本発明に係わる電気光学装置は、電流駆動素子を備える複数の画素回路と、前記複数の画素回路に接続され、前記電流駆動素子の表示階調に対応する電流を流すデータ線と、を備え、各前記画素回路には、前記電流駆動素子の発光を所定のデューティ比で制御する制御線が接続されており、各前記制御線には、1フレーム期間内に前記電流駆動素子を複数回発光させる制御信号が供給可能に構成され、一方向に互いに隣接して配置される一対の前記画素回路の一方には、一対の前記制御線のうち一方が接続され、一対の前記画素回路の他方には、一対の前記制御線のうち他方が接続されており、一対の前記制御線には、相互に逆位相の制御信号が供給可能に構成されている。
【0011】
所定数の前記画素回路が一組を構成しており、隣接する組の前記画素回路に供給される前記制御信号は、前記隣接する組間で相互に逆位相を有するように構成されてもよい。
【0012】
制御信号のデューティ比が変更可能に構成されていてもよい。
【0013】
一対の制御線は、隣接する画素回路毎に交差していてもよい。
【0014】
データ線から画素回路に書き込まれ、電流駆動素子の発光を制御するデータ信号は、制御信号のデューティ比が最大の時よりも大きな値で供給されてもよい。
【0026】
ここで、本発明の電子素子は、電流駆動素子であってもよい。さらに、本発明の電子素子は、電気光学素子であってもよい。
【0027】
ここで、「電気光学素子」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる素子一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子には、EL素子、液晶素子、電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子(FED)が含まれる。
【0028】
ここで、上記電気光学素子は、電流駆動素子、例えばエレクトロルミネッセンス(EL)素子であることが好ましい。「エレクトロルミネッセンス素子」とは、その発光性物質が有機であるか無機であるか(Zn:Sなど)を問わず、電界の印加によって、陽極から注入された正孔と陰極から注入された電子とが再結合する際に再結合エネルギーにより発光性物質を発光させるエレクトロルミネッセンス現象を利用したもの一般をいう。またエレクトロルミネッセンス素子は、その電極で挟まれる層構造として、発光性物質からなる発光層の他、正孔輸送層および電子輸送層のいずれかまたは双方を備えていてもよい。具体的には、層構造として、陰極/発光層/陽極の他、陰極/発光層/正孔輸送層/陽極、陰極/電子輸送層/発光層/陽極、または陰極/電子輸送層/発光層/正孔輸送層/陽極などの層構造を適用可能である。
【0029】
また本発明は、本発明の電子装置を備えた電子機器でもある。ここで「電子機器」には限定が無いが、例えば、テレビ受像機、カーナビゲーション装置、POS、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、電子案内板、輸送車両等のインフォメーションパネル、ゲーム装置、工作機械の操作盤、電子ブック、およびデジタルカメラや携帯型TV、DSP装置、PDA、電子手帳、携帯電話、ビデオカメラ等の携帯機器等をいう。
【0030】
本発明に係わる電気光学装置の駆動方法は、電流駆動素子を駆動する複数の画素回路にデータ線を介して前記電流駆動素子の表示階調に対応する電流を供給する電気光学装置の駆動方法において、前記各画素回路には、前記電流駆動素子の発光を所定のデューティ比で制御する制御信号を供給する制御線が接続されており、前記制御信号により、1フレーム期間内に前記電流駆動素子を複数回発光させ、一方向に互いに隣接して配置される一対の前記画素回路の一方には、一対の前記制御線のうち一方が接続され、一対の前記画素回路の他方には、一対の前記制御線のうち他方が接続されており、一対の前記制御線には、相互に逆位相の制御信号が供給可能に構成されている。
【0031】
データ線から画素回路に書き込まれ、電流駆動素子の発光を制御する電流は、制御信号のデューティ比が最大の時よりも大きな値で供給される期間を有してもよい。
【0040】
【発明の実施の形態】
次に、本発明の好適な実施の形態を、図面を例示として参照しながら説明する。以下の形態は、本発明を実施の形態の例示に過ぎず、その適用範囲を限定するものではない。
【0041】
<実施形態1>
本発明の実施形態は、電気光学素子としてEL素子を利用した駆動回路を備える電気光学装置に関する。図1に当該電気光学装置を含む電子機器全体のブロック図を示す。
【0042】
図1に示すように、当該電子機器はコンピュータにより所定の画像を表示する機能を有し、少なくとも表示回路1、駆動コントローラ2、およびコンピュータ装置3を備える。
【0043】
コンピュータ装置3は汎用または専用のコンピュータ装置であって、各画素(ドット)に対して中間値で表される階調を表示させるためのデータ(階調表示データ)を駆動コントローラ2に出力するようになっている。カラー画像の場合には各原色を表示させるドットに対する中間階調が階調表示データで指定され、指定された各原色のドットの中間階調の合成が特定のカラー画素の色として表現される。
【0044】
駆動コントローラ2は、例えばシリコン単結晶の基板上に形成され、少なくともD/A変換器21(本発明における第1および第2出力手段)、表示メモリ22、および制御回路23を備えている。制御回路23はコンピュータ装置3との階調表示データの送受信を制御する他、駆動コントローラ2の各ブロックおよび表示回路1に対する各種制御信号を出力可能になっている。表示メモリ22は、コンピュータ装置3から供給される画素ごとの階調表示データが画素(ドット)のアドレスに対応させて格納されるようになっている。D/A変換器21は、1出力当たり大小二つの電流出力能力を有するD/A変換器(D/Aa、D/Ab)から構成され、表示メモリ22における各画素のアドレスから読み出されたデジタルデータである階調表示データを、対応する電流値に高精度に変換するようになっている。D/A変換器21は、データ線の数だけ(水平方向のドット数)Ioutを所定のタイミングで同時に出力できるようになっている。駆動回路2と表示回路1は本発明の電子装置を含んでいる。表示回路1と駆動コントローラ2との組み合わせは画像の表示機能を備え、コンピュータ装置3の有無を含めて本発明の電子機器に相当する。
【0045】
表示回路1は、例えば低温ポリシリコンTFTやα-TFTで構成され、画像を表示する表示領域10に、水平方向にセレクト線Vsn(1≦n≦N(Nは走査線数))、垂直方向にデータ線Ioutm(1≦m≦M(Mはデータ線数(列数)))を配置して構成されている。セレクト線Vsnとデータ線Ioutmとの各交点には画素回路Pmnが配置されている。さらに表示回路1は、いずれかのセレクト線を選択するための走査回路11および12と、データ線を駆動する電流ブースタ回路Bを備えている。さらに、セレクト線に対応させて各画素回路Pmnにおける発光を制御するための発光制御線Vgn(図示しない)およびデータ線に対応させて各画素回路に電源を供給するための電源線(図示しない)が表示領域10に配置されている。発光制御線は本発明の制御線に対応している。走査回路11および12は制御回路23からの制御信号に対応させていずれかのセレクト線Vsnを選択し、合わせて発光制御線Vgnに発光制御信号を出力可能になっている。電流ブースタ回路Bは本発明の負荷手段に対応するもので、データ線Ioutmに対応した電流ブースタ回路Bmを備えている。電流ブースタ回路Bは、D/A変換器21から見てデータ線の反対側に設けられるのが、好適な作用効果を生ずるが、電流ブースタ回路Bの総駆動能力を変えないようにしてデータ線上に分散配置するように構成してもよい。
【0046】
上記構成において、表示メモリ22から読み出された各画素の階調表示データはD/A変換器21において対応する電流値に変換される。走査回路11および12によっていずれかのセレクト線Vsnが選択されると、そのセレクト線に接続されている画素回路Pxn(1≦x≦M)に対し各データ線Ioutxに出力されているプログラム電流が書き込まれるようになっている。
【0047】
次に、図2に基づいて本発明の実施形態1の基本的な動作を説明する。図2は、マトリクス状に配置されたドット(画素)において、データ線に対応してセレクト線Vsnで選択される画素回路Pmn、およびそれに電流を供給する定電流出力手段CImと電流ブースタ回路Bmを図示したものである。定電流出力回路CImは、第1および第2定電流出力回路D/Aa・D/Abとからなる2つのD/A変換器を備え、プログラム電流(第1定電流出力回路D/Aaが出力する)より大きなブースト電流(第2定電流出力回路D/Abが出力する)または前記プログラム電流のいずれか一方または双方を選択的に供給可能に構成されている。ブースト電流はプログラム電流の、例えば数倍以上、望ましくは数十倍以上とすることができる。
【0048】
図2に示すように、本実施形態において、制御回路は、画素回路Pmnに対してプログラム電流を供給するための電流プログラム期間の前期において少なくともブースト電流を供給させ、当該電流プログラム期間の後期においてプログラム電流を供給させる。具体的には、電流プログラム期間の前半において、選択供給手段を供給する第1スイッチング素子Swaは非導通とし、第2スイッチング素子Swbは導通させ、また電流ブースタ回路Bmを動作させて第2定電流出力回路D/Abによって生成されたブースト電流をデータ線Ioutmに供給する。このとき、第1定電流出力回路D/Aaと第2定電流出力回路D/Abとの定電流出力能力の比を、画素回路Pmnと電流ブースタ回路Bmとの電流受容能力の比と同等にしておけば、データ線の電圧が出力電流値とデータ線の寄生容量値とに応じた時間で変化し、プログラム電流を供給した場合に本来達するべき電圧値の近くで安定する。この時点で第2スイッチング素子Swbを遮断し、第1スイッチング素子Swaは導通させて、第1定電流出力回路D/Aaによって高精度に生成されたプログラム電流をデータ線Ioutmに供給する。この動作によって、画素回路を負荷として第1定電流出力回路D/Aaがプログラム電流を供給したときに到達する画素回路内のトランジスタT1(図3)のゲート・ソース間電圧Vgsに早く正確に到達できることになる。
【0049】
このように本発明では、電流プログラム期間の前期においては、プログラム電流の数倍以上のプログラム電流に比例した大きな電流を供給することにより、プログラム電流のみを供給する場合や一定時間データ線にプリチャージする方法よりもデータ線Ioutmの電圧を早期に所定の電圧付近に到達させることができる。さらに電流プログラム期間の後期においては、電流ブースタ回路をオフすると共にシリコン駆動コントローラ2で高精度に生成された本来のプログラム電流のみを画素回路に供給して、正確なプログラム電流値を最終的にプログラムさせることができる。
【0050】
なお、本実施形態においては、前期においてブースト電流のみを流すようにしているが、プログラム電流がブースト電流に比べ小さいことに鑑み、ブースト電流を供給する期間においても同時にプログラム電流を供給するようにし、画素回路をデータ線に接続させないようにしてもよい。
【0051】
図3に、さらに具体的な駆動回路の構成を示す。図3は、マトリクス状に配置された一つの画素回路Pmnおよびその画素回路に階調表示データに対応する電流を供給する定電流出力回路CImおよび電流ブースタ回路Bmを示している。
【0052】
画素回路Pmnは、データ線から供給されたプログラム電流の電流値を保持し保持された電流値で電気光学素子を駆動する回路、すなわちEL素子を発光させるための電流プログラム方式に対応した回路を備えている。
【0053】
画素回路は、アナログ電流メモリ(T1、T2、C1)と、EL素子OELDと、アナログ電流メモリとデータ線との接続を行うスイッチングトランジスタT3と、アナログ電流メモリとEL素子との接続を行うスイッチングトランジスタT4と、が図3に示すように接続されて構成される。
この画素回路の構成において、電流プログラム期間にセレクト線Vsnが選択されるとトランジスタT2およびT3が導通状態になる。トランジスタT2およびT3が導通状態になると、トランジスタT1がプログラム電流に応じた時間後に定常状態に達し、コンデンサC1にIoutmに応じた電圧Vgsが記憶される。表示期間(発光期間)では、セレクト線Vsnを非選択状態としてトランジスタT2およびT3を遮断状態にし一旦データ線上の定電流を遮断した後、発光制御線Vgnを選択する。この結果トランジスタT4が導通状態となり、コンデンサC1に記憶された電圧Vgsに対応する定電流IoutがトランジスタT1およびT4経由で有機EL素子に供給され、当該プログラム電流に対応した階調の輝度で有機EL素子OELDが発光する。
【0054】
なお図3に示した画素回路は一例であり、電流プログラムが可能なものであれば他の回路構成を適用することが可能である。
【0055】
定電流出力回路CImは、第1電流出力回路D/Aaと第2電流出力回路D/Abからなる一対のD/A変換器を備え、プログラム電流より大きなブースト電流またはプログラム電流のいずれか一方または双方を選択的に供給可能に構成されている。具体的には、プログラム電流を供給するための第1電流出力回路D/Aaと、ブースト電流を供給するための第2電流出力回路D/Abと、が並列にデータ線Ioutmに接続されて構成されている。第1電流出力回路D/Aaと第2電流出力回路D/Abとの電流駆動能力の比は、画素回路中のトランジスタT1と電流ブースト回路中のT33との電流駆動能力の比と同等になるように設定されていることが好ましい。このときトランジスタT1とT33は、トランジスタT2とT31により飽和領域動作をするように設定されている。この電流駆動能力比を同等にすることにより、電流ブースタ回路を負荷手段として第2電流出力回路D/Abがブースト電流をデータ線に供給したときに到達するデータ線電圧が、画素回路を負荷として第1電流出力回路D/Aaがプログラム電流を供給したときに到達するトランジスタT1のゲート・ソース間電圧Vgsとほぼ等しい値にすることができる。電流ブースタ回路は、ドット面積の制約を受けずに大きなトランジスタサイズとすることができるので、ブースト電流は、すべての階調においてプログラム電流の数倍から数十倍以上の値とすることができる。この結果、プログラム電流が微小となる低階調領域においてもデータ線の電圧やトランジスタT1のゲート・ソース間電圧Vgsを所定の値に早く変化させることができる。
【0056】
電流ブースタB中の電流ブースタ回路Bmは、D/A変換器21中の定電流出力回路CImと協働してブースト電流をデータ線に流すための構成を備えている。具体的には、トランジスタT31〜T33を備えている。トランジスタT33がブースタトランジスタであり、トランジスタ31がブースタイネーブル信号BEに応じてブースタトランジスタT33を定電流領域で導通させるスイッチ素子である。トランジスタ32はチャージオフ信号が供給された場合にブースタトランジスタT33のゲートに蓄えられた電荷を強制的に放電させブースタトランジスタT33を完全に遮断状態とするものである。ブースタトランジスタT33の電流出力能力と画素回路のトランジスタT1の電流出力能力との比は、上述したように第2電流出力回路D/Abの電流出力能力と第1電流出力回路D/Aaの電流出力能力との比と同等にしておくことが好ましい。
【0057】
この構成において、それぞれの表示メモリ出力Mdataには、一走査期間毎に対応するドット(画素)の階調表示データが、一水平ライン分同時に表示メモリ22から出力される。この階調表示データを2つの電流出力回路D/AaとD/Abとが受け、共通の基準電流源(図示せず)を基にしてプログラム電流とブースト電流を生成する。書き込みイネーブル信号WEaもしくはWEbが供給されるとトランジスタTIaまたはTIbが導通状態になり、各電流出力変換回路からプログラム電流もしくは同時にブースト電流がデータ線に出力される。
【0058】
次に、図4のタイミングチャートを参照して図3に示す本実施形態1の詳細な動作を説明する。図4のタイミングチャートは、走査線nについて、画像表示のためのフレーム期間を構成する複数の水平走査期間のうち、電流プログラムを行うための一つの水平走査期間Hを中心に示したものである。この1Hの期間が電流プログラム期間に相当している。この電流プログラム期間では、制御回路は発光制御線Vgnを非選択状態として有機EL素子OELDの発光を停止させておく。表示メモリ出力線Mdataには各画素に対応する階調表示データが一走査期間毎に出力されている。
【0059】
さて、時刻t1において、表示メモリ出力線Mdatamは画素Pm(n-1)に関する階調表示データDm(n-1)を送出すると、D/A変換器(電流出力回路)がこれを受けて対応するプログラム電流とブースト電流を生成する。
【0060】
時刻t2からは走査線nに対する電流プログラム期間の前期が開始する。制御回路は書き込みイネーブル信号WEbを時刻t2の後に許可状態にする。これにより、第2電流出力回路D/Abからはブースト電流が出力されてデータ線Ioutmに出力される。走査線nにおける総ての画素について同時にこの書き込みイネーブル信号が供給されるので、各画素のデータ線Ioutmにはそれぞれの電流が出力される。このブースト電流によって表示階調の小さな場合でも、すなわち目標電流値が小さくプログラムに時間が要する場合であっても短時間に目標電流値の近傍までデータ線の電圧を到達させることができる。時刻t3でブースト期間が終了すると、制御回路はブースト電流に関する書き込みイネーブル信号WEbを非許可状態にして、第2電流出力回路D/Abからのブースト電流の供給を停止させる。そして、イネーブル信号WEaを許可状態にすると同時にセレクト線Vsnを選択状態にして、残りの電流プログラム期間の後期(時刻t3〜t4)の間、プログラム電流のみで画素回路Pmnへの電流供給が行われるようにする。これによって最終的な目標電流値を正確にプログラムすることができる。
【0061】
時刻t4で電流プログラム期間が終了すると、制御回路はセレクト線を非選択状態にすると同時に発光制御線Vgnを選択状態にして、画素回路Pmnの有機EL素子OELDに電流を流し表示期間に移行させる。このとき、画素回路Pmnには新たな電流値によるプログラムが完了しているので、新しい電流値でEL素子OELDに電流が供給され、それに対応した新たな輝度で有機EL素子OELDが発光する。その結果、輝度の違いによって画素Pmnの階調が表示されることになる。
【0062】
以上、本実施形態1によれば、プログラム電流の小さな低階調表示領域においても、プログラム電流値よりも大きなブースト電流を使用するので書き込み時間の不足やノイズの影響を排除し、再現性のよい鮮明な画像を表示させることができる。
【0063】
なお、本実施形態1の方法を用いれば、高速にプログラム電流を画素回路に書き込むことができるので、例えば、D/A変換器と画素回路の中間に本発明の駆動回路方式を取り入れた電流ラッチを設けることによって、複数の画素に対応するプログラム電流を時分割多重して書き込むことが可能となる。これによって図1に示す駆動コントローラ2と表示回路1を接続するデータ線の数を大幅に削減することができる。これを示したものが次に示す本発明の実施形態2である。
【0064】
<実施形態2>
本発明の実施形態2は、上述したように、実施形態1に示したような電子装置および電子機器において、さらに発展させた態様を備えるものである。
【0065】
図5に本実施形態2における具体的な電子装置の構成を、図8にその動作を説明するタイミングチャートを示す。図5は、色表示を行う一つのカラー画素PmnCと、そのカラー画素に電流を供給する電流ラッチ回路Lmと、D/A変換器CImと、電流ブースタ回路Bmとを示している。各画素回路、電流ブースタ回路、および定電流出力回路(D/A変換器)CImのブロック(破線で示す)は実施形態1と同様であるので説明を簡単にする。また、図7に、電流ラッチ回路Lmの回路例を示す。
【0066】
本実施形態では以下の点において実施形態1の構成と異なる。まず、電流ラッチ回路Lmが、新たにD/A変換器CImと画素回路Pmnとの間に設けられている。すなわち、本発明の駆動方法により動作する電子装置が、D/A変換器CIm、電流ラッチ回路Lm、画素回路PmnC、および電流ブースタ回路Bmとにより構成されている。
【0067】
電流ラッチ回路Lmは、D/A変換器CImと協働するブースタ電流供給手段としての機能と、D/A変換器CImが出力する定電流をラッチして出力する機能とを有している。また電流ラッチ回路Lmには、D/A変換器CImと電流ラッチLmとの間において時分割多重してシリアル化されて伝送された、最終的なプログラム電流に対応する電気信号をパラレルに変換して電流出力する機能と、画素回路に電流プログラムする時間を最大限確保するためのダブルバッファ機能と、を備えている。特に、本実施形態2では、カラー表示のための三原色、R(赤)、G(緑)、B(青)の階調表示データを一単位として扱う例を示す。ただし、本発明はこれに限定されるものではない。
【0068】
カラー画素PmnCは、原色数の画素回路で構成される。ここではR(赤)、G(緑)、B(青)にそれぞれ対応した画素回路PmnR、PmnG、およびPmnBによって一つのカラー画素PmnCが構成されている。各画素回路は同一の回路構成を備え、本発明の実施形態1で示したようにデータ線から供給されたプログラム電流の電流値を保持し保持された電流値で電気光学素子、すなわちEL素子を発光させる電流プログラム方式に対応した回路を備えている。
【0069】
電流ブースタ回路BmR,G,Bは、実施形態1で示した回路と同等な同一の回路構成を備え、電流ラッチ回路Lmと協働してブースト電流をデータ線に流すための構成を備えている。ブースタトランジスタT33の電流出力能力と画素回路のトランジスタT1の電流出力能力との比は、電流ラッチ回路Lmのブースト電流出力トランジスタT20の電流出力能力とプログラム電流出力トランジスタT10の電流出力能力との比と同等にしておくことが好ましい。
【0070】
以上、本実施形態2の電子装置の構成において、図示しない表示メモリ(図1参照)から一水平期間を3つの期間に分けて各表示メモリ出力線MdatamにR、G、Bの階調表示データが時分割して出力されてくる。D/A変換器CImでは、この階調表示データを2つのD/A変換器である第1電流出力回路D/Aaと第2電流出力回路D/Abとが受け、共通の基準電流源(図示せず)を基にしてプログラム電流とブースト電流を生成する。各時分割期間毎に書き込みイネーブル信号WEaまたはWEbが供給されると、D/A変換器CImでは、図3で説明したように、トランジスタT10またはT20が導通状態になり、各電流出力回路からプログラム電流もしくはブースト電流がアナログ表示データとしてシリアルデータ線Sdatamに出力される。それぞれのシリアルデータ線Sdatamには、実施形態1と同様に、時分割された期間の前半はブースト電流が電流ラッチLmに供給される。期間の後半では、プログラム電流のみが供給され正確な電流値が電流ラッチLmに一時保持される。これによってプログラム電流を早く正確に駆動コントローラ2から表示回路1に伝送するとともに接続端子数を任意の時分割多重度(ここでは、1/3)に比例して減らすことが可能となる。
【0071】
ここで、本実施形態2における電流ラッチ回路Lmにおけるダブルバッファ構造を詳しく説明する。図6に基づいて、本実施形態におけるダブルバッファの動作原理を説明する。電流ラッチ回路Lmは、一つのデータ線Ioutmに対して二つ相似の回路が電流出力可能に配置されたダブルバッファ構造を備えている。電流ラッチ回路は、一のデータ線に対応して一対が設けられている。すなわち、データ線Ioutmに対しては電流ラッチ回路グループLmxとLmyとが並列に接続されている。ちなみに図5では、電流ラッチ回路グループLmxは電流ラッチ回路LmRx、LmGxおよびLmBxにより、電流ラッチ回路グループLmyは電流ラッチ回路LmRy、LmGyおよびLmByから構成されている。それぞれの電流ラッチ回路グループのペアとなるLmxとLmyとは同じシリアルデータ線Sdatamに接続されているが、異なるタイミングでイネーブルされるラッチイネーブル信号LExおよびLEyによってシリアルデータ線に出力されているアナログデータをラッチ可能に構成されている。同一電流ラッチ回路グループ内であっても、異なる画素の電流ラッチ回路(例えば、LmRxとL(m+1)Rx)は、異なるシリアルデータ線Sdataに接続されている。制御回路23(図1参照)は、それぞれの書き込み許可信号WEおよびラッチイネーブル信号LEのタイミングを調整して、一方のラッチ回路グループが前記入力アナログデータをラッチしている間に、他方のラッチ回路グループがデータ線Ioutにプログラム電流を出力させるように制御する。すなわち、図6の第一走査期間においては、書き込み許可信号WExが非許可状態とされラッチイネーブル信号LExが許可状態とされるため、電流ラッチ回路グループLmxはシリアルデータSdatamのアナログデータをラッチする。一方この第一走査期間においては、書き込み許可信号WEyが許可状態とされラッチイネーブル信号LEyが非許可状態とされるため、電流ラッチ回路グループLmyはデータのラッチを禁止する一方、内部にラッチされていたアナログデータに対応する電流値をデータ線IoutmA、IoutmBに出力する。続く第二走査期間においては、このラッチと電流出力との関係を双方の電流ラッチ回路グループ間で逆転させる。この操作の繰り返しにより、ひとつの画素に対する電流プログラム時間を一走査期間分確保できるので、スイッチングスピードの遅いTFT回路においても本発明のブースタ方式の画素回路プログラムを有効に機能させることが可能となる。
【0072】
次に、図8のタイミングチャートおよび図7を参照して図5に示す本実施形態2の詳細な動作を説明する。図8のタイミングチャートは、走査線nについて、画像表示のためのフレーム期間を構成する複数の水平走査期間Hのうち、アナログ表示データの伝送と電流プログラムとを行うための二つの水平走査期間(2H)を中心に示したものである。この2Hの期間の後半の1Hが電流プログラム期間に相当している。本実施例では、この電流プログラム期間では、制御回路は発光制御線Vgnを非選択状態として有機EL素子OELDの発光を停止させておく。
【0073】
シリアルデータ線Sdatamには、各原色の階調に対応するアナログ表示データが時分割出力されている。ラッチ処理をする前記2Hの前半の期間(時刻t1〜t4)はシリアルデータ線の多重度(ここでは原色数3)で時分割されている。時分割された各期間において、それぞれの原色に対応するデータをラッチさせるように、制御回路はラッチイネーブル信号を出力する。
【0074】
すなわち、時刻t1においてシリアルデータ線Sdatamに赤色に関するアナログ表示データが送出されると、ラッチイネーブル信号LERbが許可状態になる。これにより電流ラッチ回路グループLmx内のLmRxにおけるトランジスタT21とT22が導通し、シリアルデータ線Sdatamからアナログ表示データDmnRのブースト電流がトランジスタT20に流れる。ラッチイネーブル信号LERbが非許可状態になるとそのときのトランジスタT20のゲート・ソース電圧がコンデンサC3に保持される。この後、ラッチイネーブル信号LERaが許可状態になるとともに、シリアルデータ線Sdatamがアナログ表示データDmnRのプログラム電流に切り替わる。ラッチイネーブル信号LERaが非許可状態になる時点t2で、より正確なプログラム電流をトランジスタT10が供給するためのゲート・ソース電圧がコンデンサC2に保持される。赤色に対応した電流のラッチが終了すると、同様に時刻t2から緑色DmnGに対応した電流のラッチが、時刻t3から青色DmnBに対応した電流のラッチが行われる。三原色のラッチが終了すると、電流プログラム期間の前期が終了する。一方、電流ラッチ回路LmRy、LmGy、LmByは時刻t1からt4までの間、書き込みイネーブル信号WEbyとWEayとが相前後して許可状態となり、それぞれデータ線IoutR、IoutG、IoutBにアナログ表示データIoutm(n-1)R、Ioutm(n-1)G、Ioutm(n-1)Bを供給する。
【0075】
次に時刻t4からは、電流ラッチ回路グループLmxから画素回路PmnCへの電流プログラム期間が開始する。制御回路は書き込みイネーブル信号WEbxを時刻t4の後に許可状態にする。これによりトランジスタT20から時刻t6の手前までブースト電流が出力されてデータ線Ioutmに出力される。時刻t4では総ての原色に関する電流値のラッチが終わっており、総ての原色について同時にこの書き込みイネーブル信号が供給されるので、各原色のデータ線IoutmR,G,Bにはそれぞれの電流が出力される。このブースト電流によって表示階調の小さな場合でも、すなわち目標電流値が小さくプログラムに時間が要する場合であっても短時間に目標電流値の近傍までトランジスタT1のゲート電圧を到達させることができる。時刻t6の手前でブースト期間が終了すると、制御回路はブースト電流に関する書き込みイネーブル信号WEbxを非許可状態にして、トランジスタT20からのブースト電流の供給を停止させる。制御回路は、その後書き込みイネーブル信号WEaxが許可状態になると同時にセレクト線Vsnを選択し、画素回路への電流書き込みを許可状態にする。残りの電流プログラム後期の期間(t6−t7)は、プログラム電流のみで画素回路PmnCへの電流供給が行われる。これによって最終的な目標電流値を正確にプログラムすることができる。
【0076】
ちなみに電流ラッチ回路グループLmyについては、以上述べた電流ラッチ回路グループLmxと同様の動作が一走査期間ずれたタイミングでプログラム電流のラッチと書き込みが行われる。
【0077】
時刻t7で電流プログラム期間が終了したら、制御回路は発光制御線Vgnを選択状態にして画素回路Pmnの有機EL素子OELDに電流を流し表示期間に移行させる。このとき、各原色の画素回路PmnR,G,Bには対応するデータ線からの新たな電流値によるプログラムが完了しているので、新しい電流値で電流が供給され、それに対応する新たな輝度で対応する色の有機EL素子OELDが発光する。その結果、異なる三原色の輝度の違いによってカラー画素PmnCの発光色が変化し新たな色で発光させることができる。
【0078】
以上により本実施形態によれば、駆動コントローラ2と表示回路1を接続するデータ線の数を大幅に削減でき、またドットピッチを数分の1以下の低密度で接続ができるので、製造コスト削減や高信頼化ならびに接続ピッチに制約されないディスプレイの高精細化が可能となる。
【0079】
<実施形態3>
本発明の実施形態3は、本発明の目的である階調(輝度)調整範囲を拡大するために実施形態2に加え、さらに発展した態様を備えるものである。特に、本実施形態3においては、有機EL素子がμsecオーダーの高速スイッチングが可能であることに着目し、実施形態1および2で示した画素回路の発光制御線Vgnを利用して有機EL素子をパルス駆動することを特徴とするものである。
【0080】
図9に本実施形態3における駆動回路のブロック図を、図10に本実施形態3の原理説明図を、図11に本実施形態3における駆動回路のタイミングチャートを示す。図9、11において、実施形態2と異なる部分は、画素回路の発光制御線VgnとVg(n-1)の制御方法と画素回路への結線である。図9では、隣接する二つの走査線nとn−1との間で発光制御線VgnとVg(n-1)とがカラー画素ごとに交差している。水平および垂直方向に隣接しているカラー画素は異なる発光制御線によって発光期間が制御されるようになっている。この隣接する発光制御線VgnとVg(n-1)との間では、表示期間中に互いに発光期間が近接もしくは隣接したパルス発光制御信号が供給されるようになっている。パルス発光制御信号のパルス数は、1フレーム期間に複数あるのが好ましいが、単パルスであってもよい。その他の回路構成や動作については、実施形態2と同一であるので、説明を省略する。
【0081】
本実施形態3は、次の動作原理上の特徴を備える。図10に基づいて、本実施形態における発光のパルス制御についての動作原理を説明する。本実施形態において、制御回路23(図1参照)は、表示期間中、それぞれの発光制御線に互いに近接もしくは隣接した逆位相部を有するパルス(発光制御信号)を供給するようになっている。このような構成により、垂直(列)方向に隣接する画素PxnとPx(n-1)との間では、供給されるパルスが近接もしくは隣接した逆の位相部を有するようになっている。また、この一対の走査線に対応する一対の発光制御線VgnとVg(n+1)とが隣接するカラー画素毎に交差している。このような構成により、水平(行)方向に隣接するカラー画素PmnCとP(m+1)nCとの間でも供給されるパルスが近接もしくは隣接した逆の位相部を有するようになっている。このため、発光制御線によって有機EL素子をフレーム周波数近くまで点滅させても明るさの変動領域が市松模様になって明るさの変動を隣接する画素が補い合うので、フリッカや擬似輪郭等の副作用現象の発生を防止できる。また画素のオンオフによる画素電源電圧の変動を相殺し、表示の均一性劣化を低減することができる。
【0082】
本実施形態では、制御回路は、表示期間中、発光制御線に所定のデューティ比のパルスを連続的に出力するように制御する。この場合、前述したようなフリッカ防止対策が採られているため、それぞれの発光制御線Vgnに出力されるパルスの周波数を変えてもフリッカが生じないのである。さらにデューティ比(パルス幅)を変えることによって、画素の明るさを調節することができる。画素の明るさが低い低階調表示領域では、プログラムする電流値が少なくなるためS/Nが低下し、鮮明でない画像が表示される場合があるが、本実施形態の構成によれば、パルス周波数やデューティ比によって明るさを落とすことが可能となる。このことはプログラム電流値を変えずに発光制御線のパルス周波数やデューティ比を変えることによって、表示画面全体の明るさを調節できることを意味する。したがって、低階調表示領域および低輝度領域であってもプログラム電流を小さくしなくて済むので高いS/N比で鮮明な画像表示が行えるようになるのである。この構成は、実施形態1、2のブーストプログラム方式と独立して利用してもよいが、併用することによって単独利用より広い階調(輝度)調整範囲を得ることができる。
【0083】
次に、図11のタイミングチャートを参照して図9に示す本実施形態3の詳細な動作を説明する。図11のタイミングチャートは、走査線nとn-1とについて、画像表示のためのフレーム期間を構成する複数の水平走査期間のうち、電流プログラムを行うための二つの水平走査期間Hを中心に示したものである。
【0084】
図11に例示されるように、パルス駆動の周期は、数μsからフレーム周期の数分の1まで表示要求に応じて好適に設定される。これによって画素の平均輝度が下がるので、同一の輝度(階調度)を得るのにパルス駆動しない場合に比べてプログラム電流値を大きくすることができ好ましい。
【0085】
電流ラッチ回路LmxとLmyのそれぞれにおいて、この2Hの期間のいずれか一方がラッチ処理期間となり、他方が電流プログラムのためにラッチされた電流をデータ線に出力する期間となる。この2Hのラッチ処理期間および電流出力期間(電流プログラム期間)では、制御回路は発光制御線Vgnを非選択状態として有機EL素子OELDの発光を停止させておく。ただし厳密に発光を停止させなければならない期間は画素回路に対して電流が供給される電流プログラム期間であり、電流ラッチ回路に対するラッチ処理は平行して画素回路における発光処理を継続してもよい。このため、制御回路は走査線ごとに発光制御信号により発光を停止させる期間を異ならせてもよい。電流プログラム期間が終了したら、制御回路は発光制御線Vgnを選択状態にして画素回路Pmnの有機EL素子OELDに電流を流す。
【0086】
本実施形態3によれば、発光制御線VgnとVg(n-1)との間で出力されている発光制御信号のパルスの位相が逆転している。このため、垂直方向の画素間(PmnCとPm(n-1)C)間でフリッカが発生しない。また、発光制御線VgnとVg(n-1)とがカラー画素ごとに交差しているので、水平方向の画素間(PmnCとP(m+1)nC)間でもフリッカが発生しない。さらに発光制御信号のパルス周波数やデューティを変更することで、表示領域の明るさを制御することが可能である。
【0087】
<実施形態4>
本実施形態は、上記実施形態で説明した電子装置において、電子素子に電気光学素子を用いて構成された電気光学装置を備える電子機器に関する。
【0088】
図12に、本発明の電子装置を備える電気光学装置1を適用可能な電子機器の例を挙げる。
【0089】
図12(a)は携帯電話への適用例であり、当該携帯電話30は、アンテナ部31、音声出力部32、音声入力部33、操作部34、および電気光学装置1を備えている。このように本電気光学装置は携帯電話の表示部として利用可能である。
【0090】
図12(b)はビデオカメラへの適用例であり、当該ビデオカメラ40は、受像部41、操作部42、音声入力部43、および本電気光学装置1を備えている。このように本電気光学装置は、ファインダーやビデオカメラの表示部として利用可能である。
【0091】
図12(c)は携帯型パーソナルコンピュータへの適用例であり、当該コンピュータ50は、カメラ部51、操作部52、および本電気光学装置1を備えている。このように本電気光学装置は、コンピュータ装置の表示部として利用可能である。
【0092】
図12(d)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ60は、バンド61、光学系収納部62および本電気光学装置1を備えている。このように本電気光学装置はヘッドマウントディスプレイにおける画像表示源として利用可能である。
【0093】
図12(e)はリア型プロジェクターへの適用例であり、当該プロジェクター70は、筐体71に、光源72、合成光学系73、ミラー74・75ミラー、スクリーン76、および本電気光学装置1を備えている。このように本電気光学装置はリア型プロジェクターの画像表示源として利用可能である。
【0094】
図12(f)はフロント型プロジェクターへの適用例であり、当該プロジェクター80は、筐体82に光学系81および本電気光学装置1を備え、画像をスクリーン83に表示可能になっている。このように本電気光学装置はフロント型プロジェクターの画像表示源として利用可能である。
【0095】
上記例に限らず本発明の電子装置を備えた電気光学装置は、アクティブマトリクス型の表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、テレビ受像機、カーナビゲーション装置、POS、パーソナルコンピュータ、表示機能付きファックス装置、電子案内板、輸送車両等のインフォメーションパネル、ゲーム装置、工作機械の操作盤、電子ブック、および携帯型TV、携帯電話等の携帯機器等にも活用することができる。
【0096】
<その他の変形例>
本発明は、上記各実施形態に限定されることなく、種々に変更して実施することが可能である。
【0097】
例えば、上記実施形態1乃至3では、表示の階調度に対応して第2の出力手段であるブースト電流供給回路の出力能力を変えていたが、階調度を大括りに高中低等の複数の範囲に分けて、これに応じて第2の出力手段の出力能力を切り替えるように構成しても、本発明の目的を達成することができる。この場合、第2の出力手段は、予め想定されるデータ線の到達電圧の中心値を出力するようにしてもよい。このように構成した場合には、電流ブースタ回路を不要とすることができる。さらに、第2の出力手段は、電圧出力型のD/A変換器として、電流プログラム期間の前期には第2の出力手段を動作させてデータ線の電圧を目標到達電圧近傍に持っていき、電流プログラム期間の後期には第1の出力手段により正確にプログラムするように構成することが好ましい。
また図3で示されるブースタトランジスタT33と同一と同一のタイミングで動作するトランスファスイッチ回路を、ブースタトランジスタT33が形成されている同一のアクティブ基板上でしかも選択供給手段とデータ線との間に設けて、第1の出力と第2の出力をタイミング精度よく切り替えるようにしてもよい。
【0098】
【発明の効果】
本発明によれば、少なくとも以下に述べるような利点がある。
【0099】
本発明によれば、第1の出力または第2の出力の一方または双方を選択して出力可能に構成したので、駆動回路の目的に応じて、本来必要な第1の出力に代えてまたはそれに加えて第2の出力を補助的に供給することができる。例えば、電流プログラムを要する表示装置に本発明を適用する場合、プログラム電流の小さな低階調表示領域においても、プログラム電流値よりも大きなブースト電流を補助的に使用してノイズの影響を排除し鮮明な画像を表示させることができる。また、この大きな電流によって短時間に目標電流値に近づけることができるので目標電流値からずれることがなくなるため、正確な明るさで画像表示できる。
【0100】
本発明によれば、ブースト電流プログラム機能とダブルバッファ機能とを有する出力手段をデータ線に設けたので、データ線の数を大幅に削減することができる。このため、例えば、接続ピッチが制限されている表示装置に本発明を適用する場合には、高精細なディスプレイ装置を実現することが可能になる。
【0101】
本発明によれば、垂直方向に隣接する画素間で供給されるパルスが近接もしくは隣接した逆の位相部を有するようになっているため、パルス幅が広くなっても明るさの変動を隣接する画素が補い合うので、フリッカが発生することを防止できる。また水平方向に隣接する画素間でも一対の発光制御線が交差しているため供給されるパルスが近接もしくは隣接した逆の位相部を有するようになり、パルス幅が広くなっても明るさの変動を隣接する画素が補い合い、垂直方向と同様に、フリッカが発生することを防止できる。また画素のオンオフによる画素電源電圧の変動を相殺し、表示の均一性劣化を低減することができる。このパルス駆動の方法は、実施形態1および2とは独立に用いてもよく、これによって本発明の目的である階調(輝度)調整範囲の拡大が可能である。
【0102】
以上説明したように本発明によれば、電子素子、例えば電気光学変換素子の変換効率の向上や開口率の向上に対応して、階調および表示の明るさをより広い範囲で精度よく制御できる。また高速な電流プログラムが可能となることから、高解像度ディスプレイにも有効である。
【図面の簡単な説明】
【図1】本実施形態の電子機器のブロック図である。
【図2】実施形態1の電流ブーストの動作原理説明図である。
【図3】実施形態1の駆動回路の回路図である。
【図4】実施形態1の駆動回路におけるタイミングチャートである。
【図5】実施形態2の駆動回路の回路図である。
【図6】実施形態2のダブルバッファ式による電流ラッチ回路の動作原理説明図である。
【図7】実施形態2における電流ラッチ回路の構成例である。
【図8】実施形態2の駆動回路におけるタイミングチャートである。
【図9】実施形態3の駆動回路の回路図である。
【図10】実施形態3のパルス駆動における画素回路間の関係を示す図である。
【図11】実施形態3の駆動回路におけるタイミングチャートである。
【図12】実施形態4における電子機器の例である。
【図13】アクティブマトリックス駆動方式に基づく表示装置のブロック図である。
【符号の説明】
Vsn…セレクト線
Vgn…発光制御線
Idatam…データ線
Pmn…画素回路
PmnC…カラー画素
OELD…有機EL素子
Lm…電流ラッチ回路
Bm…電流ブースタ回路
Claims (7)
- 電流駆動素子を備える複数の画素回路と、
前記複数の画素回路に接続され、前記電流駆動素子の表示階調に対応する電流を流すデータ線と、を備え、
各前記画素回路には、前記電流駆動素子の発光を所定のデューティ比で制御する制御線が接続されており、
各前記制御線には、1フレーム期間内に前記電流駆動素子を複数回発光させる制御信号が供給可能に構成され、
一方向に互いに隣接して配置される一対の前記画素回路の一方には、一対の前記制御線のうち一方が接続され、一対の前記画素回路の他方には、一対の前記制御線のうち他方が接続されており、
一対の前記制御線には、相互に逆位相の制御信号が供給可能に構成されている、電気光学装置。 - 所定数の前記画素回路が一組を構成しており、
隣接する組の前記画素回路に供給される前記制御信号は、前記隣接する組間で相互に逆位相を有するように構成されている、
請求項1に記載の電気光学装置。 - 前記制御信号のデューティ比が変更可能に構成されている、
請求項1に記載の電気光学装置。 - 一対の前記制御線は、隣接する前記画素回路毎に交差している、
請求項1に記載の電気光学装置。 - 前記データ線から前記画素回路に書き込まれ、前記電流駆動素子の発光を制御するデータ信号は、前記制御信号のデューティ比が最大の時よりも大きな値で供給される、
請求項1に記載の電気光学装置。 - 電流駆動素子を駆動する複数の画素回路にデータ線を介して前記電流駆動素子の表示階調に対応する電流を供給する電気光学装置の駆動方法において、
前記各画素回路には、前記電流駆動素子の発光を所定のデューティ比で制御する制御信号を供給する制御線が接続されており、
前記制御信号により、1フレーム期間内に前記電流駆動素子を複数回発光させ、
一方向に互いに隣接して配置される一対の前記画素回路の一方には、一対の前記制御線のうち一方が接続され、一対の前記画素回路の他方には、一対の前記制御線のうち他方が接続されており、
一対の前記制御線には、相互に逆位相の制御信号が供給可能に構成されている、電気光学装置の駆動方法。 - 前記データ線から前記画素回路に書き込まれ、前記電流駆動素子の発光を制御する前記電流は、前記制御信号のデューティ比が最大の時よりも大きな値で供給される期間を有する、
請求項6に記載の電気光学装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003116224A JP4707011B2 (ja) | 2002-04-24 | 2003-04-21 | 電気光学装置及びその駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002123036 | 2002-04-24 | ||
JP2002123036 | 2002-04-24 | ||
JP2003116224A JP4707011B2 (ja) | 2002-04-24 | 2003-04-21 | 電気光学装置及びその駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004004787A JP2004004787A (ja) | 2004-01-08 |
JP2004004787A5 JP2004004787A5 (ja) | 2006-04-20 |
JP4707011B2 true JP4707011B2 (ja) | 2011-06-22 |
Family
ID=30447395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003116224A Expired - Fee Related JP4707011B2 (ja) | 2002-04-24 | 2003-04-21 | 電気光学装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4707011B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004361737A (ja) * | 2003-06-05 | 2004-12-24 | Nippon Hoso Kyokai <Nhk> | 有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置 |
JP4958392B2 (ja) * | 2004-08-11 | 2012-06-20 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
JP4842537B2 (ja) * | 2004-12-03 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP5939076B2 (ja) * | 2012-07-31 | 2016-06-22 | ソニー株式会社 | 表示装置、駆動回路、駆動方法、および電子機器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
JP2001067045A (ja) * | 1999-08-24 | 2001-03-16 | Seiko Instruments Inc | 表示素子駆動回路および表示装置 |
WO2001073738A1 (fr) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Afficheur |
JP2002040990A (ja) * | 2000-05-18 | 2002-02-08 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
JP2002504717A (ja) * | 1998-02-18 | 2002-02-12 | ケンブリッジ ディスプレイ テクノロジー リミテッド | エレクトロルミネッセントデバイス |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2947515B2 (ja) * | 1987-12-10 | 1999-09-13 | キヤノン株式会社 | 電子機器 |
JPH06282239A (ja) * | 1993-03-26 | 1994-10-07 | Pfu Ltd | 発光素子の輝度/色調調整方法 |
US5748160A (en) * | 1995-08-21 | 1998-05-05 | Mororola, Inc. | Active driven LED matrices |
GB2367413A (en) * | 2000-09-28 | 2002-04-03 | Seiko Epson Corp | Organic electroluminescent display device |
-
2003
- 2003-04-21 JP JP2003116224A patent/JP4707011B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002504717A (ja) * | 1998-02-18 | 2002-02-12 | ケンブリッジ ディスプレイ テクノロジー リミテッド | エレクトロルミネッセントデバイス |
JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
JP2001067045A (ja) * | 1999-08-24 | 2001-03-16 | Seiko Instruments Inc | 表示素子駆動回路および表示装置 |
WO2001073738A1 (fr) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Afficheur |
JP2002040990A (ja) * | 2000-05-18 | 2002-02-08 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004004787A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3637911B2 (ja) | 電子装置、電子機器、および電子装置の駆動方法 | |
US10867561B2 (en) | Display apparatus | |
US7042426B2 (en) | Image display apparatus and drive method | |
US7969389B2 (en) | Pixel circuit for a current-driven light emitting element | |
US6858992B2 (en) | Organic electro-luminescence device and method and apparatus for driving the same | |
US9082344B2 (en) | Pixel circuit in flat panel display device and method for driving the same | |
US8274455B2 (en) | Pixel driving circuit for a display device and a driving method thereof | |
US7218298B2 (en) | Light emitting device | |
US8508440B2 (en) | Organic light emitting display, and method for driving organic light emitting display and pixel circuit | |
JP2004170815A (ja) | El表示装置およびその駆動方法 | |
JP2005157349A (ja) | 発光表示装置及びその駆動方法 | |
US20040032380A1 (en) | Device for and method of driving luminescent display panel | |
US12002427B2 (en) | Projection device and method for controlling projection device | |
US7486261B2 (en) | Electro-luminescent display device | |
CN110534054B (zh) | 显示驱动方法及装置、显示装置、存储介质、芯片 | |
US7808454B2 (en) | Display device and method of driving the same | |
JP4707011B2 (ja) | 電気光学装置及びその駆動方法 | |
US20230300304A1 (en) | Projection device and method of controlling projection device | |
CN114677968B (zh) | 显示装置及其驱动方法 | |
KR100881229B1 (ko) | Pm-oled패널의 휘도간섭 보상 회로 | |
WO2023079674A1 (ja) | 表示装置およびその駆動方法 | |
JP2006003621A (ja) | アクティブマトリクス発光ダイオードの画素構造及びその駆動方法 | |
JP2004094232A (ja) | アクティブマトリックス型有機elパネルの駆動回路および有機el表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4707011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110306 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |