JP4699444B2 - パッケージ化された高周波回路モジュールを組み立てる方法 - Google Patents

パッケージ化された高周波回路モジュールを組み立てる方法 Download PDF

Info

Publication number
JP4699444B2
JP4699444B2 JP2007500303A JP2007500303A JP4699444B2 JP 4699444 B2 JP4699444 B2 JP 4699444B2 JP 2007500303 A JP2007500303 A JP 2007500303A JP 2007500303 A JP2007500303 A JP 2007500303A JP 4699444 B2 JP4699444 B2 JP 4699444B2
Authority
JP
Japan
Prior art keywords
substrate
stub
plane
wall
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007500303A
Other languages
English (en)
Other versions
JP2007507911A (ja
Inventor
ルマー、サイモン・レオナード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Defence and Space Ltd
Original Assignee
Astrium Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0501871A external-priority patent/GB0501871D0/en
Application filed by Astrium Ltd filed Critical Astrium Ltd
Publication of JP2007507911A publication Critical patent/JP2007507911A/ja
Application granted granted Critical
Publication of JP4699444B2 publication Critical patent/JP4699444B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49007Indicating transducer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は無線周波数(RF)電子構造の機械的なパッケージ化、及び特に高周波電子モジュール及び小型サブシステムに使用されるパッケージ化された回路の提供に関する。パッケージ化構造は、人工的な通信衛星電子装置内で使用される電子モジュールに特に適しているが、それらに限定されない。
衛星通信の分野では、衛星ペイロードの中の電子回路とサブシステムのパッケージ化は、動作中に経験される過酷な条件のためにいくつかの重大な生存の課題を提示する。例えば、パッケージ化は、不要な信号放射線を防ぐため、及び相互関係により、装置動作に干渉を引き起こす可能性のある外部信号からの電子回路の保護を実現するために、パッケージの内部から外部へ、機械的及び電気的両方の遮蔽を提供しなければならない。また、パッケージ化は、人工衛星の打上段階の間、特に発射時の人工衛星の上昇中に経験される、急激な減圧と厳しい振動環境に耐えることができなければならない。パッケージ化は、特に衛星がその軌道の間に日食を経過するときに宇宙で経験される温度の極端な変動にさらされ、その稼働寿命中に太陽/地球の明暗境界線を交差する衛星が経験する、毎日2度の温度衝撃に耐えることができなければならない。これは、通常15年の静止ミッションのための約11,000サイクル、及び極軌道又は高い楕円率の軌道で動作する衛星の場合、最高60,000サイクルと同じである。
衛星ペイロード内で使用される電子モジュールを含む電子モジュールは、多くの場合、RF構成部品が取り付けられ、導電トラックと相互接続する基部を提供するために、低電気損失のセラミック材を基板として広範囲に使用する。1つ以上のトラックが、高温同時焼成(Co−fired)セラミック(HTCC)と低温同時焼成(Co−fired)セラミック(LTCC)等の製造技法を使用して基板の厚さを通して1つ以上の層の上に形成されてよい。これらの多層セラミック基板は必然的に、内蔵型の電気的に遮蔽された電子モジュールを形成するために、機械加工されたあるいは製造された金属筐体の中にさらに一体化されている。金属筐体の使用は、ソリッドベースメタルから内在的に構築されてはいないが、所望される電気遮蔽を提供するように適切な外部金属化物(metallisations)を用いて非導電性材料を利用するような、他の製造手段を排除しない。
基板として使用するための適切なセラミック材料を選択するときには、多くの特性及び特徴が望ましい。例えば、材料は、低い線形膨張率と温度変動を伴う優れた電気的性質の安定性に加えて、優れた機械温度安定性を示す必要がある。さらに、埋込層能力を含む、材料表面にトラック金属化物(metallisations)を付着する場合の相対的な容易さ、基板表面への金属化されたトラッキングの粘着力、及び金属化されたトラッキングに接続する場合の相対的な容易さは検討材料である。基板材料は構成要素接着動作中に見られる高温に耐えることができ、優れた機械取り扱い特性、及び優れた電気的な再現性と機械的な再現性を有さなければならない。
典型的なセラミック材料はRF回路網に適した安定した基板を提供するのに適しているが、このような材料を使用することは、多くの場合、金属筐体の中に基板を一体化するときに多大な困難を示す。金属筐体内でセラミック基板を固定する方法が、物理的に堅牢且つ電気的に適正な設計のカギとなる。回路基板をその筐体の中に固定するために多くの方法が使用されてきた。
例えば、電気絶縁性という点で必要とされるRF性能を提供するために電気的に導電性の接着剤を使用して、セラミック基板をその金属性の筐体に固定するのは一般的なことである。多くの電気的に導電性の接着剤は、例えば、重要な割合の有限サイズに作られたソリッドメタル、導電性微粒子と混合されるマルチパートエポキシ樹脂のような、従来の非導電性熱可塑性接着材から構成される。少ない率の金属微粒子だけしか連続的に物理的接触をしないために、通常の状態では、混合物は電気的導体としては不十分な性能となる。機械的な圧力を印加することで、及び未硬化の樹脂の相対的に低い粘性のために、より大きな割合の金属微粒子が密接に物理的接触をするようになり、したがって電気伝導率を高める。さらに温度を上昇させることにより、圧力が高まったある条件下では、樹脂混合物の粘性はさらに削減され、さらに多くの金属微粒子が接触できるようになり、同時に、樹脂を硬化するための所望される触媒反応を加速する。最終的に、硬化された樹脂は、印加された機械的な圧力が一旦取り除かれると、接触するソリッドメタル導電性微粒子の大部分が分離するのを妨げる位置に配置される。
導電性接着剤の使用例は、機械加工された金属筐体1の中に取り付けられたセラミック基板2を含む典型的なモジュールを示す図1に示されている。複数の導電性トラック6、7は、既知のバイアホール技術を使用して、図示されるように、その最上層と最下層に電気的に相互接続できる複数の回路層を含んでよい基板2の表面に形成される。セラミック基板2は、最上導電層と最下導電層と同時に接触する導電性接着剤3で適所に保持される。セラミック基板の上部には、内部接触壁5を提供するだけではなく、基板の外側リングトラックと電気的に接触する締め付け蓋(clamping lid)、又はつまりフレーム4がある。図1において、壁5は例えば中心だけに配置されるが、必要とされる基板回路の複雑さに応じて多くのこのような内壁がある場合があることを理解されたい。壁5の機能は、RFトラック6から隣接するRFトラック7に電気絶縁性を与えることである。さらに、筐体1の床は、それに取り付けられている電子構成部品8と共に基板2の最下層上に、トラック6と7と同様に導電性トラックを可能にする開口を具備してよい。RF完全性及び最終的な電気絶縁性を維持するために、筐体1には下部蓋9も設けられる。上部蓋と下部蓋4、9の取り付けは、導電性接着剤方法、はんだ付け方法、又はビーム溶着方法を使用して達成されてよい。
前記構成では、基板固定接着剤が同時に締め付け蓋4と、内壁5又はウェブだけではなく外側リングトラックで筐体床と、優れた電気接触をすることが重要である。
このような接着剤基板固定技法の重要な問題は、接合される2つの表面の平面均一性つまたは「平坦度」である。2つの表面のどちらかが正確に平行及び均一ではない場合、他の領域がいくぶんより少ない機械的な負荷を支持する一方で、いくつかの領域は接着剤硬化サイクルの前に製造工程の圧力印加段階の間に印加される機械的な負荷の大部分を支持するであろう。硬化プロセスの完了時、達成される導電性は高圧区域で高く、低圧区域で低くなる。この状況が、回路性能に影響を及ぼし、最終的にはパッケージ機能性の故障につながる可能性のある、基板筐体の上部領域と下部領域全体での制御されていない電気絶縁性を引き起こす。
加えて、基板の表面がその筐体に比較して正確に均一ではないとき、基板に亀裂が生じるリスクは製造プロセスの圧力印加段階中に高まる。このような亀裂の電気的な影響は初期の電気試験では必ずしも明らかではないため、例えば打ち上げられた衛星において、亀裂が任務の間に基板の中にあるいは基板全体にさらに広がり、装置の故障を引き起こす危険性がある。
回路を実現するために「焼成完了した(as−fired)」のセラミックスを使用することは、材料焼結プロセスの間に達成される表面の収縮率と均一性の程度によって制限される。一般的には、基板の表面平坦化は、焼成されたセラミックパーツの表面粗度が大きいために、RF構成部品製造前に必要である。表面粗度は、誘電体シートの固有の粗度によって、及びさらに一般的には表面の下に埋め込まれている造作の両方によって決まる。過去においては、導電性接着剤固定を使用するセラミック回路に対する任意のサイズ制限が課されていた。この任意のサイズの選択の場合、改善された表面均一性はラップ仕上げと表面研磨によって達成できるが、この技法をさらにより大きな基板について実現するのは不経済となる。例えば、必要とされる表面均一性を持つ平行した表面を達成するように、100mm2の基板の上面と下面の両方の表面を研削するには、数日を要する可能性がある。さらに、より大きい表面のセラミック研磨は、ウェハの特定の領域が他の領域より速くつやが出る局所的な平坦化の形である、ディッシング(dishing)と腐食などの他の共通した問題も引き起こすことがある。相互接続ボンドワイヤと共に多くのより小さい基板タイルを使用することは、所望される表面均一性を達成することへのより経済的な手法であることが判明しているが、多くのケースでは全体的な電気性能が危うくなる。
今日、衛星通信の分野では、単一のペイロードにより提供される機能性の増大に対する要求が、コストを最小限に抑えるという欲求によって動かされるに従い、衛星ペイロードの設計はなおさらに複雑化している。すべての衛星ペイロードは、原則的には、可能な限り小さく、可能な限り小さい質量となるように設計されるが、機能性の増大と最小コストに対する希求が続く中で、明らかな要件の対立がある。この状況を解決する1つの方法は、機能性が増大されたペイロードに必要とされる離散パッケージ数を削減するために、より高いレベルの統合のあるパッケージ化された電子回路を設計することである。HTCC技術とLTCC技術の導入は、これらの技法に固有な多層機能のためにある程度の機能統合の増大を容易にしたが、それにも関わらず、依然として複数の回路層を活用するだけではなくさらに大きなセラミック基板をパッケージ化するという要望が存在する。
機能性の増大は、例えば1つの多層モジュールの中に、さらに多数の電気的に独立したRF信号チャネルをパッケージ化することによって達成されてよい。しかしながら、物理的に近接しているこのような信号チャネルの独立した性質は、金属筐体の中で対処されなければならない、さらに要求の厳しい内部RF隔離要件を生じさせる結果となる。これは、言い換えると、基板トラッキングの筐体の内壁への接地は、多くの場合、過去により複雑ではないパッケージに入手可能であったものより、優れた品質でなければならないことを意味する。
図1を参照して前述されたように基板をその筐体に固定するために導電性接着剤を使用することは、接着剤硬化プロセスの前に筐体に取り付けるときの基板の亀裂又は応力を回避するために、セラミック基板の表面が均一であり、それが固定されることになる金属筐体の合わせ造作に平行であるときにだけ明確に実際的である。この問題と関連するリスクは、HTCCプロセスとLTCCプロセスを使用して製造され、任意に大きくなることができるセラミック基板の場合特に高い。
要約すると、機械加工された、あるいは製造された筐体の中に、セラミック基板を固定するために導電性接着剤を使用する既存の組み立て技法は、使用されるセラミック基板の表面の不均一性に関わる悪影響による相対的に低い性能が問題となる。特に、接合導電率と関連付けられた絶縁パラメータは、通常、セラミック基板の物理的なサイズが拡大するにつれて減少する。
本発明の目的は、モジュールの他の特性を必要以上に危うくすることなく機能性の増大を達成できるように、これらの問題を緩和し、より大きな多層基板アセンブリのパッケージ化性能を改良することである。
機械的に堅牢であるだけではなく、高無線周波数で重要であることが公知である必要な電気的特性も提供する筐体構造に、大きなセラミックベースの多層回路基板を固定する改良された技法を提供することが、本発明のさらなる目的である。
第1の態様から、本発明は、その平面から突出する1つ以上の細長いスタブ壁を有するセラミック基板を提供するステップと、前記セラミック基板を焼成するステップと、前記細長いスタブ壁の平面が均一且つ平行となるまで基板の表面を処理するステップと、スタブ壁の前記処理された表面に導電性接着剤を塗布するステップと、前記基板上に、その平面から突出する1つ以上の部材を有する筐体蓋を、前記部材が複合構造を形成するために前記基板の前記スタブ壁と整列するように設置するステップを含む、パッケージ化された高周波回路モジュールを組み立てる方法に関する。
好ましい実施形態では、前記スタブ壁は少なくとも部分的に、基板の平面の周囲に広がるが、1つ以上のスタブ壁が基板の内面からも突出してよい。細長いスタブ壁は基板の上部平面と下部平面の両方から突出してよく、上部筐体蓋と下部筐体蓋がその上に取り付けられている。
基板表面の処理は、好ましくは表面の研削を備えるが、必要とされる場合には表面をラッピングする、及び/又は研磨することも実行されてよい。基板の上に筐体蓋を配置すると、複合構造に圧力が印加され、導電性接着剤の硬化が実行される。
第2の態様から、本発明はその平面から突出する1つ以上の細長いスタブ壁を有するセラミック基板を備える高周波回路モジュールに関し、前記スタブ壁の前記平面は、それらが均一且つ平行となるように処理されており、導電性接着剤層がスタブ壁の処理表面上にあり、筐体蓋が基板上に取り付けられ、前記蓋はその平面から突出する1つ以上の部材を有し、その結果前記部材は、複合構造を形成するために基板のスタブ壁と整列する。
本発明の一実施形態は、図面を参照してほんの一例として説明される。
図2は、本発明の好ましい実施形態によるセラミック基板の断面を描く。例示のためだけに、焼成されたセラミック基板の上面と下面は、前述された製造プロセスにより引き起こされる平面均一性歪みを示すために湾曲している。しかしながら、実際には、歪みは基板の表面全体で凹凸の形をしていることを理解されたい。
基板2は、誘電材によって互いから絶縁される複数の導電性層(図示せず)を備えてよい。導電性RF信号トラック6と7が、基板2の上面からはじまる第1の導電層として定義されている第1の導電層の中に形成される。接地平面10は、第1の導電層に隣接する別の導電層の中に形成される。基板2は、基板2のある導電性平面から別の導電性平面に接続するために、複数のバイアホールを含む。HTCC製造プロセス及びLTCC製造プロセスによって使用可能とされるように、RF接地平面の下には任意の数のさらなる回路層があり得ることを理解されたい。
セラミックの焼成の間、突出するスタブ壁12は基板の外側リングトラック領域に、及び基板2の内面上の1つ以上の他の場所に形成される。これらのスタブ壁12の基板2上のこれらの場所は、図1を参照して説明されたものに類似した金属筐体の一部を形成する締め付け蓋またはフレーム(図示せず)の、壁またはウェブの位置に対応する。蓋の壁と接地平面10の間に電気的接点を確保するため、及びRFトラック6と7、及び組み立てられたときの筐体の間にRF隔離を実現するために、導体柱、またはバイア11の周期的配列がRF接地平面10からスタブ壁12の上面に伸張する。さらなるスタブ壁13は、基板の下面に形成されてよく、追加のバイアが接地面10又は追加の内部接地平面(図示せず)の間で、図示されるようなスタブ壁13の下方の下面に向かって広がる。
セラミック基板が焼成された後、スタブ壁12と13の表面を含むその表面は、前述されたようにある程度まで歪む。その結果として、個々のスタブ壁12と13の表面は互いに対して平行ではなくなり、基板をその筐体に固定するための接着剤の硬化時の問題を回避するために所望されるように均一ではなくなる。次に、セラミック基板の上面と下面は機械的に研削され、ラッピングされ、必要な場合には従来の方法で研磨される。しかしながら、スタブ壁12と13は基板から突出しているため、研削工具及び研磨工具は、基板表面全体ではなくこれらのスタブ壁12と13の表面だけと接触し、これらの領域はすべてのスタブ壁12と13の表面が、破線によって示されるように均一性が向上した状態で同時に平行となるまで処理される。処理される基板の領域は最小限に抑えられるため、ディッシングと腐食の問題は緩和される。
スタブ壁12と13の隙間高さ(つまりスタブ壁12と13が基板の平面から突出する距離)が処理されている基板のサイズと種類に依存することを理解されたい。例えば、100mm平方のタイルHTCC基板の場合、通常約0.3mmの表面歪みを予想するであろう。同様なサイズに作られた、LTCCで形成された基板の場合、0.6mmから0.9mmの範囲の表面歪みが典型的である。したがって、一体化したスタブ壁自体が基板の焼成時の類似した歪みレベルにさらされるため、スタブ壁の最小高さは、類似したサイズに作られ形成された基板によって経験される、典型的な表面歪みより大きくなければならない結果となる。類似したサイズに作られ同様に形成された基板の、予想表面歪みの典型的な値の2倍のスタブ壁の隙間高さの任意の選択が、効果的な処理を確実にするために適切であることが判明した。表面歪みのこれらの典型的な値は測定により決定される。しかしながら、スタブ壁の他の隙間高さが選択されてよいことを理解されたい。
平行した均一な基板表面は、導体柱またはバイアの周期的な配列と連通する外側リングトラックと内側壁トラックを形成する導電面を提供するために、さらに処理できる。これにより、導電性接着剤プロセスを使用して締め付け蓋、またはフレーム4を接合3できるようになり、前述された亀裂と応力の問題点を回避する。組み立てられた構造は図3に描かれている。
金属筐体の使用が、ソリッドベースメタルから内在的に構築されてはいないが、所望の静電遮蔽を提供するために外部金属化物と共に非導電性材料を使用する、他の製造手段を排除しないことを理解されたい。加えて、本発明は、内部断面電気絶縁性を提供するために、内壁、またはウェブのない筐体にも適用する。
本発明は、機械的に堅牢であるだけではなく、高無線周波数で多くの場合重大である、必要な電気特性も提供する金属筐体内でパッケージ化された、任意の便利なサイズの多層セラミック基板を達成する技法を提供する。前記構造は、衛星通信ペイロードの電子モジュール内での使用に特に適しているが、多様な他の応用例で使用されてもよい。
金属筐体内でパッケージ化された公知の多層セラミック基板の概略断面図である。 本発明の好ましい実施形態の歪んだ断面図であり、層を通して形成された電気的な接続のある多層セラミック基板を示し、基板が取り付けられる締め付け蓋またはフレームの、セラミックスタブ壁の上部及び下部に対応する2つの平行な面を示す図である。 金属筐体内に組み立てられる図2の多層セラミック基板の断面図である。

Claims (4)

  1. パッケージ化された高周波回路モジュールを組み立てる方法において、
    セラミック基板であって、平面と、前記平面から突出する1つ以上の一体化形成された細長いスタブ壁を有するものを提供するステップと、
    前記セラミック基板を焼成するステップと、
    処理される基板の領域を最小限に抑えるために、前記基板の平面ではなく、前記スタブ壁の表面に処理工具が接触するように、前記細長いスタブ壁の前記1つ以上の平面が均一且つ平行になるまで、前記基板の表面を処理するステップと、
    前記1つ以上のスタブ壁の前記処理された表面に導電性接着剤を塗布するステップと、
    前記基板上に、その平面から突出する1つ以上の部材を有する筐体蓋を、前記1つ以上の部材が複合構造を形成するために前記基板の前記1つ以上のスタブ壁と整列するように設置するステップと
    を含み、
    前記1つ以上のスタブ壁の前記基板の平面からの突出は、このような基板の所定の表面歪み値に比例し、
    前記1つ以上のスタブ壁の前記基板の平面からの突出は、このような基板の所定の表面歪み値の2倍である方法。
  2. 前記1つ以上のスタブ壁は、前記基板の平面の周囲に少なくとも部分的に伸張する、請求項1記載の方法。
  3. 前記1つ以上のスタブ壁は、前記基板の内面から突出する、請求項1または2記載の方法。
  4. パッケージ化された高周波回路モジュールを組み立てる方法において、
    セラミック基板であって、平面と、前記平面から突出する1つ以上の一体化形成された細長いスタブ壁を有するものを提供するステップと、
    前記セラミック基板を焼成するステップと、
    処理される基板の領域を最小限に抑えるために、前記基板の平面ではなく、前記スタブ壁の表面に処理工具が接触するように、前記細長いスタブ壁の前記1つ以上の平面が均一且つ平行になるまで、前記基板の表面を処理するステップと、
    前記1つ以上のスタブ壁の前記処理された表面に導電性接着剤を塗布するステップと、
    前記基板上に、その平面から突出する1つ以上の部材を有する筐体蓋を、前記1つ以上の部材が複合構造を形成するために前記基板の前記1つ以上のスタブ壁と整列するように設置するステップと
    を含み、
    前記蓋から突出する部材は導電性の部材であり、前記方法は、複数の導電層を提供することをさらに備え、前記複数の導電層は、前記基板中の少なくとも1つの接地平面と、複数の導体柱とを有し、前記蓋から突出する部材と、前記少なくとも1つの接地平面との間の電気的接点を提供する方法。
JP2007500303A 2005-01-29 2006-01-23 パッケージ化された高周波回路モジュールを組み立てる方法 Expired - Fee Related JP4699444B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP05250485.9 2005-01-29
GB0501871.8 2005-01-29
GB0501871A GB0501871D0 (en) 2005-01-29 2005-01-29 Improvements to packaged high frequency ceramic circuits
EP05250485 2005-01-29
PCT/GB2006/050015 WO2006079849A1 (en) 2005-01-29 2006-01-23 Improvements to ceramic packages for high frequency circuits

Publications (2)

Publication Number Publication Date
JP2007507911A JP2007507911A (ja) 2007-03-29
JP4699444B2 true JP4699444B2 (ja) 2011-06-08

Family

ID=36061692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007500303A Expired - Fee Related JP4699444B2 (ja) 2005-01-29 2006-01-23 パッケージ化された高周波回路モジュールを組み立てる方法

Country Status (4)

Country Link
US (1) US7640647B2 (ja)
EP (1) EP1842232B1 (ja)
JP (1) JP4699444B2 (ja)
WO (1) WO2006079849A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6499886B2 (ja) * 2015-03-11 2019-04-10 田中貴金属工業株式会社 電子部品封止用キャップ
US10419403B2 (en) 2017-03-06 2019-09-17 The Boeing Company Virtual transponder utilizing inband commanding
US11394458B2 (en) * 2017-03-06 2022-07-19 The Boeing Company Inband telemetry for a virtual transponder
US10516992B2 (en) 2017-03-06 2019-12-24 The Boeing Company Commercial satellite operations with secure enclave for payload operations
US10530751B2 (en) 2017-03-06 2020-01-07 The Boeing Company Virtual transponder utilizing inband telemetry

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209748A (ja) * 1988-02-17 1989-08-23 Nippon Dempa Kogyo Co Ltd セラミック容器
JPH05144955A (ja) * 1991-11-20 1993-06-11 Kyocera Corp センサー素子収納用パツケージ
JPH0642383B2 (ja) * 1987-08-05 1994-06-01 富士通株式会社 基板ア−スと筐体との接合方法
JPH09246428A (ja) * 1996-02-29 1997-09-19 Lsi Logic Corp 半導体デバイス・アセンブリおよびその製造方法
JP2000196050A (ja) * 1998-12-24 2000-07-14 Kyocera Corp イメージセンサ素子収納用パッケージ
US6140698A (en) * 1998-12-21 2000-10-31 Nortel Networks Corporation Package for microwave and mm-wave integrated circuits
JP2004214469A (ja) * 2003-01-07 2004-07-29 Hitachi Ltd 電子デバイスおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441183U (ja) 1987-09-07 1989-03-13
GB2233821A (en) 1989-07-11 1991-01-16 Oxley Dev Co Ltd Ceramic package including a semiconductor chip
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
US6709749B1 (en) * 1995-06-06 2004-03-23 Lamina Ceramics, Inc. Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
US6139666A (en) 1999-05-26 2000-10-31 International Business Machines Corporation Method for producing ceramic surfaces with easily removable contact sheets
JP2001209748A (ja) 2000-01-28 2001-08-03 Fujitsu Ltd 投票券用icカード及び投票券発売方式
TW554498B (en) * 2001-08-17 2003-09-21 Citizen Watch Co Ltd Electronic device and production process thereof
US20040132900A1 (en) * 2003-01-08 2004-07-08 International Business Machines Corporation Polyimide compositions and use thereof in ceramic product defect repair
JP3979498B2 (ja) 2003-10-07 2007-09-19 ▲ぎょく▼瀚科技股▲ふん▼有限公司 液晶表示器の駆動回路及び駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642383B2 (ja) * 1987-08-05 1994-06-01 富士通株式会社 基板ア−スと筐体との接合方法
JPH01209748A (ja) * 1988-02-17 1989-08-23 Nippon Dempa Kogyo Co Ltd セラミック容器
JPH05144955A (ja) * 1991-11-20 1993-06-11 Kyocera Corp センサー素子収納用パツケージ
JPH09246428A (ja) * 1996-02-29 1997-09-19 Lsi Logic Corp 半導体デバイス・アセンブリおよびその製造方法
US6140698A (en) * 1998-12-21 2000-10-31 Nortel Networks Corporation Package for microwave and mm-wave integrated circuits
JP2000196050A (ja) * 1998-12-24 2000-07-14 Kyocera Corp イメージセンサ素子収納用パッケージ
JP2004214469A (ja) * 2003-01-07 2004-07-29 Hitachi Ltd 電子デバイスおよびその製造方法

Also Published As

Publication number Publication date
EP1842232A1 (en) 2007-10-10
US20070139143A1 (en) 2007-06-21
JP2007507911A (ja) 2007-03-29
WO2006079849A1 (en) 2006-08-03
EP1842232B1 (en) 2019-04-03
US7640647B2 (en) 2010-01-05

Similar Documents

Publication Publication Date Title
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
JP4699444B2 (ja) パッケージ化された高周波回路モジュールを組み立てる方法
US7572677B2 (en) Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support
KR100885060B1 (ko) 플라즈마 발생용 전극내장형 서셉터 및 그 제조 방법
US9743519B2 (en) High-frequency component and high-frequency module including the same
US3934074A (en) Ceramic circuit board mounted in housing and method of fabrication thereof
US3500428A (en) Microwave hybrid microelectronic circuit module
JP6428456B2 (ja) 静電チャック装置
US20190229433A1 (en) Antenna packaging solution
KR20140001210A (ko) 인터포저, 전자 모듈 및 그의 제조 방법
KR20010040800A (ko) 알에프 회로 모듈
JP6110159B2 (ja) 複合部材及びその製造方法
US8093505B2 (en) Layered electronic circuit device
JP2019102660A (ja) 電子装置及び電子装置の製造方法
US10847469B2 (en) CTE compensation for wafer-level and chip-scale packages and assemblies
JP2003007894A (ja) ボール・グリッド・アレイ・モジュール及びその製造方法
WO2018093137A1 (ko) 표면탄성파 소자 패키지 및 그 제작 방법
JP2006237569A (ja) 半導体装置及びその製造方法
JP4493382B2 (ja) 電子装置の製造方法
JP6135386B2 (ja) 高周波モジュール
JP5055798B2 (ja) 半導体装置の製造方法
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR20180054618A (ko) 특히 변속기 제어 모듈용 전자 어셈블리, 그리고 상기 전자 어셈블리의 제조 방법
KR20130062967A (ko) 반도체 패키지 및 그 제조 방법
JP2014135372A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090617

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110302

R150 Certificate of patent or registration of utility model

Ref document number: 4699444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees