JP4697948B2 - サージ電流抑制回路 - Google Patents

Description

本発明は、特に、半導体検査装置などで、被測定素子に一定の電流を流す定電流回路にあって、メカニックリレーや被測定素子に接触するプローブピンの接触不良などの異常状態に起因する過大なサージ電流が、被測定素子に流れてしまうことを防止するサージ電流抑制回路に関する。

半導体試験装置などにおいて、一定の定電流を印加して試験を行うときの定電流回路は、流れる電流を一定に抑制するように働くが、現実の回路では、ある周波数範囲より低い領域でしか応答できない。従って、過渡的で、急速な電流、電圧の変化には追従できない。

試験の開始前後で、プローブピンを上下する際などに、その接触抵抗が変動するが、そのために過大な電流が発生し、被測定素子の損傷、特性劣化を引き起こすことがあった。一般に、被測定素子の半導体素子や定電流回路と接触プローブピンとの間のケーブルなどは容量分Ｃが大きく、電圧が急激に変動すると、その時間変化分ｄｖ／ｄｔとの積に比例した電流Ｉが発生してしまう。Ｉ＝Ｃ・ｄｖ／ｄｔ

また、被測定素子とプローブピンとの接触不良で、電流の流れる経路がなくなった場合でも、設定した電流を流そうと機能するので、被測定素子から離れているプローブピンには、定電流回路の出力飽和電圧相当の大きい電圧が発生し、再びプローブピンが接続した際に、急速に設定した電流を流そうと動作するので、過大なサージ電流が発生し、被測定素子を破壊することがあった。
出願人は本願発明に関し、先行する技術文献の調査を行なったが、格別に関連すると思われるものは発見できなかった。

今までには、上記のような、サージ電流による被測定素子の破壊、劣化を引き起こさないために、ある設定電流値を超えたことを検出して、電流経路に入れているトランジスタなどの増幅度、電流伝達特性などをコントロールすることによって、過大な電流を抑えようとする回路（カレントミラーを用いた回路）が用いられていたりした。しかし、過大な電流が発生してから、それを検出し、抑えようと制御するために、どのような回路でも応答帯域に限界があるため、速度的に間に合わず、過渡的なサージ電流を十分に抑制することは困難であった。本発明の目的は、このサージ電流の発生を抑え、被測定素子を破壊したり損傷、特性劣化などを引き起こさないようにするものである。

前記目的を達成するために、本発明回路は、電流指令値１と電流検出値２を比較器３で比較し、その誤差を電流アンプ４、電流検出器５、電流検出アンプ６を介して負帰還することで定電流を得る定電流を印加する回路において、負荷に印加される出力電圧８を交流結合回路９とアンプ１０を介して前記比較器３に交流的に帰還するループをもち、前記した電流指令値１と電流検出値２を比較器１１で比較して異常値検出回路１２において、ある範囲を超えた場合、アンプ１０の入力側スイッチ１３をオンすることで直流的にも比較器３に帰還することとし、前記したループの帰還量は、交流的帰還の場合と、直流的帰還の場合および電流指令値１と検出電流値２の差、極性により変化させることが可能なことを特徴とし、電流指令値１と電流検出値２を比較器３で比較し、その誤差を電流アンプ４、電流検出器５、電流検出アンプ６を介して負帰還することで定電流を得る定電流を印加する回路において、負荷に印加される出力電圧８を交流結合回路９と乗算器１７を介して電圧帰還する量を、電流指令値１と電流検出値２との差と出力電圧８の積として、前記比較器３に交流的に帰還するループをもち、前記した電流指令値１と電流検出値２を加算器１８で加算して乗算器１７に送り、乗算器１７の入力側スイッチ１３をオンすることで直流的にも比較器３に帰還することを特徴としている。

本発明回路では、定常的には、交流的に電圧帰還をかけているために、急激な電圧の時間変動ｄｖ／ｄｔを抑えることができる。従って、被測定素子に定電流を印加している回路からケーブル、素子に接触させているプローブピンまでの間に接触不良もしくは接触抵抗の変動、外れたり再接続などの異常状態が起こっても、印加される電圧の急速な変動は起こらず、従って負荷の容量性によるサージ電流Ｉ＝Ｃ・ｄｖ／ｄｔを抑えることができる。

この機能は、交流的に結合され、遷移状態でのみ働くため、定常の測定時には、設定した電流値に影響を及ぼさない。また、比較的長くプローブなどの接触部が外れてしまった場合／そして再接続した場合などには、電流設定値と検出電流値との差が大きくなり、それを検出して異常状態と判定し、直流的にも電圧帰還をかける機能が働く。

この直流電圧帰還分が、電流設定値と相殺されるため、過電流は流れない。また、この電圧帰還ループの帰還率を、切り替えあるいは変化させることにより、様々な状況に対応可能となる。

一定電流値をそのときだけ減少させすぐに定常状態に復帰させることも可能であるし、設定電流より明らかに小さい検出電流値の場合は、そのまま完全に電流をゼロ、すなわちシャットすることも可能となる。

また、交流的に電圧帰還をかけているため、負荷電流の変化する速さは遅くなるため、電流を検出し、設定値と比較し、直流的電圧帰還をかける回路は、その応答がそれほど速くなくても、サージ電流の発生を捉えて、抑えることが可能になる。

図面として示す実施例のように構成することで実現した。

以下、本発明の好適な実施形態を添付図面に参照して詳細に説明する。図１は本発明を実施したサージ電流抑制回路を示すブロック回路図である。この図１にあって、定電流回路では、電流指令値１と電流検出値２とを比較器３で比較し、その誤差を電流アンプ４、電流検出器５、電流検出アンプ６を介して負帰還することにより、定電流を得ている。ケーブル１４、プローブピン１５を通して被測定素子に設定された定電流が印加される。

サージ電流抑制回路７は、定電流回路の出力電圧８を交流結合回路９、アンプ１０を介し、比較器３に帰還する。交流結合回路９は、時間変化率ｄｖ／ｄｔの大きいものだけ通すため、急速な電圧変動は帰還され、抑えられることになる。

また、電流指令値１と電流検出値２は比較器１１で比較され、異常値検出回路１２においてあらかじめ定めておいた閾値を超えた場合には異常状態と判定し、アンプ１０の入力側のスイッチ１３をオンすることにより、直流的にも電圧の帰還がかかることになる。定電流回路は、帰還ループが正常に働いている限りその比較器３の全入力の正負の和がゼロになるように働く。

つまり、電圧帰還量が発生すると、その分、電流は流れなくなる。従って、異常状態と判定した場合には、流れる電流、そして、再接続した場合に流れる可能性のある電流の値を減らすことになる。このようにして、高い周波数成分のサージ電流のみならず、直流的にも、過電流が発生することを防ぎ、被測定素子１６を破壊、劣化させない。また、電圧を帰還するアンプ１０は、そのゲイン、帰還率を変えることができるようにすることで、柔軟な対応が可能となる。

つまり、検出電流が設定電流値より極端に小さいときには、明らかに何らかの切断が発生したものとみなし、再び接続しても電流が流れないように大きな電圧帰還量を設定する。また、検出電流値が設定電流値より増えた場合は、切断はしていないとみなし、増えた電流値を減らした後は、また設定電流が流れるように、幾分帰還量を小さめに設定しておくという設定も可能となる。電圧帰還は正常な場合、交流分のみ働くため、定電流回路の設定電流値に影響は及ぼさない。

図２に示すブロック回路図は乗算器１７を用い、電圧帰還する量を、電流指令値と電流検出値との差と出力電圧との積とした回路である。図中１８は加算器を示す。図１と共通の部分には同一の符号を付し、詳細な説明は省略する。電流検出値２が電流指令値１より大きく離れれば離れるほど、電圧帰還量を大きくするように働き、安定した、定電流回路が供給可能となる。

本発明に係るサージ電流制御回路は上記のように構成されている。本実施例では、プローブを用いた半導体検査装置における実施を想定しているが、その他の定電流回路を用いた検査装置、計器類、例えば真空計等にあっても応用実施することが可能である。

本発明の第一実施例を示すブロック回路図である。 本発明の第二実施例を示すブロック回路図である。

符号の説明

１ 電流指令値
２ 電流検出値
３ 比較器
４ 誤差アンプ
５ 電流検出器
６ 電流検出アンプ
７ サージ電流抑制回路
８ 出力電圧
９ 交流結合回路
１０ アンプ
１１ 比較器
１２ 異常検出回路
１３ スイッチ
１４ ケーブル
１５ プローブピン
１６ 被測定素子
１７ 乗算器
１８ 加算器

Claims (2)

1. 電流指令値１と電流検出値２を比較器３で比較し、その誤差を電流アンプ４、電流検出器５、電流検出アンプ６を介して負帰還することで定電流を得る定電流を印加する回路において、負荷に印加される出力電圧８を交流結合回路９とアンプ１０を介して前記比較器３に交流的に帰還するループをもち、前記した電流指令値１と電流検出値２を比較器１１で比較して異常値検出回路１２において、ある範囲を超えた場合、アンプ１０の入力側スイッチ１３をオンすることで直流的にも比較器３に帰還することとし、前記したループの帰還量は、交流的帰還の場合と、直流的帰還の場合および電流指令値１と検出電流値２の差、極性により変化させることが可能なことを特徴とするサージ電流抑制回路。
2. 電流指令値１と電流検出値２を比較器３で比較し、その誤差を電流アンプ４、電流検出器５、電流検出アンプ６を介して負帰還することで定電流を得る定電流を印加する回路において、負荷に印加される出力電圧８を交流結合回路９と乗算器１７を介して電圧帰還する量を、電流指令値１と電流検出値２との差と出力電圧８の積として、前記比較器３に交流的に帰還するループをもち、前記した電流指令値１と電流検出値２を加算器１８で加算して乗算器１７に送り、乗算器１７の入力側スイッチ１３をオンすることで直流的にも比較器３に帰還することを特徴とするサージ電流抑制回路。

Images