JP4679663B2 - 時間領域反射応答情報を取得する装置、方法、およびコンピュータプログラム - Google Patents

Description

本発明は、一般的には時間領域反射応答情報を取得する装置、方法、およびコンピュータプログラムに関し、詳細には、改良されたデジタル時間領域反射（ＴＤＲ）測定方法に関する。

自動試験装置（ＡＴＥ）は、特にデジタル集積回路（ＩＣ）を試験するために使用される場合、高速装置を試験して、確実に被試験装置（ＤＵＴ）にクリーン信号を届かせ、かつＤＵＴによって供給される信号を、分析回路がある場所にひずみを受けることなく到着させる、という課題にますます直面するようになっている。

ＤＵＴボード（例えば、自動試験装置のＡＴＥインタフェースと被試験装置間の接続を提供する回路基板）は、ほとんどの場合、ＡＴＥ製造業者によって設計、構築、または制御されていないということに留意されたい。したがって、ＡＴＥ製造業者は通常、ＤＵＴボードの特徴を知らない。しかしながら、このＤＵＴボードの知らない特徴やパラメータが、試験の精度、そして最終的には歩留まりに深刻な影響を及ぼすことがある。

以下では、図１０を参照して典型的なデジタルＡＴＥピンエレクトロニクス回路について説明する。

つまり、図１０は典型的なデジタルＡＴＥピンエレクトロニクス回路の概略図からの抜粋を示している。図１０のピンエレクトロニクス回路は、その全体を参照番号１０００で示している。ピンエレクトロニクス回路１０００は、出力回路１０１０を備えている。出力回路１０１０はドライバ１０１２を備えている。ドライバ１０１２の出力は、抵抗１０１４を介して信号ノード１０２０に接続される。ドライバ１０１２の出力にある信号はＳＩＧ０で表され、信号ノード１０２０にある信号はＳＩＧで表されている。ピンエレクトロニクス回路１０００は更に比較器１０３０を備えていて、その第１の入力は信号ノード１０２０に接続されている。比較器１０３０の第２の入力は、ＶＴＨとも表されるしきい値信号１０３２を受け入れる。比較器１０３０の出力はラッチ１０４０のデータ入力に接続されている。ラッチ１０４０は、ＳＣＬＫとも表されるクロック信号１０４２を受け入れる。

信号ノード１０２０は、伝送路またはケーブル１０６０を介してポゴピン１０５０に接続されている。ポゴピンは、ＡＴＥインタフェース１０７０の一部である。典型的な構成では、ＤＵＴボードがポゴピン１０５０と連結されて、ＡＴＥインタフェース１０７０と被試験装置のピン（例えば、集積回路のパッケージピンまたはプリント基板のテストパッド）との間の電気的接続を提供する。この目的のために、ＤＵＴボードは通常、伝送路（例えば、ストリップ線路またはマイクロストリップ線路１０８０）を備えている。なおここでは、ケーブル１０６０が特性インピーダンスＺＴを備え、ＤＵＴボードが特性インピーダンスＺＤを備えることを前提とする。更に、ＡＴＥインタフェース１０７０では通常、インピーダンス不連続がある。これとは別に、ケーブル１０６０と伝送路１０８０とが典型的に周波数依存減衰特性を有することに留意すべきである。

以下では、図１０と図１１を参照してピンエレクトロニクス回路１０００の動作について説明する。

図１１は、図１０の回路１０００に存在する信号をグラフで表したものである。図１１のグラフ表示の全体を１１００で示す。第１の信号表示１１１０は、ドライバ１０２０の出力における信号ＳＩＧ０の時間変化を示している。第２の信号表示１１２０は、ＡＴＥインタフェース１０７０における信号「ＰＯＧＯ」の時間変化を示している。第３の信号表示１１３０は、信号ノード１０２０における信号ＳＩＧの時間変化を示している。

動作の際、ドライバ１０１２（Ｄ）はステップ信号ＳＩＧ０を生成し、この信号は、（例えば抵抗１０１４により形成される）電源インピーダンスＲを介して、伝送路、例えば、ケーブル１０６０に向け送信される。ケーブル１０６０は、通常ポゴピンで表されるＡＴＥインタフェース１０７０で終了する。そこ（例えば、ＡＴＥインタフェース）からは、ＤＵＴボードが、例えばプリント基板（ＤＵＴボード）上のストリップ線路またはマイクロストリップ線路を介して被試験装置１０７４に信号を接続する。

電源インピーダンスＲは通常、ケーブル１０６０の特性インピーダンスＺＴに等しい。ＤＵＴボードの配線１０８０のインピーダンスＺＤも同じである（または少なくとも近いものである）ことが好ましい。

ドライバ１０１２と直列抵抗１０１４は、任意の電源の象徴として描かれている。すなわち、電源は並列インピーダンスを備えた電流源として実施され得る。

送信が発生する位置に比較器１０３０が設けられている。比較器１０３０は現在の信号ＳＩＧを静的しきい値ＶＴＨと比較する。その結果生じるデジタル信号は、例えばＳＩＧ＜ＶＴＨの場合に論理ロウと表され、ＳＩＧ＞ＶＴＨの場合に論理ハイと表されるものであるが、これを更に何らかのラッチまたはフリップフロップ（Ｓ）およびテスタクロックでデジタル標本化してもよい。

ＤＵＴにおける、またはＤＵＴからの信号をデスキューするために、２つの異なる比較器しきい値電圧を用いて通常の時間領域反射技術を適用し、ＤＵＴボードの配線１０８０の未知の時間遅延を測定している。この場合、被試験装置１０７４は挿入されないため、ＤＵＴボードの配線１０８０の端部は開放されている。

図１１は、従来のＴＤＲ概念を適用する際に存在する信号を示している。ドライバ１０１２はステップ信号ＳＩＧ０を発生させ、抵抗器１０１４を介して該信号をケーブル１０６０へと送出する。ＡＴＥインタフェース１０７０では、信号ＰＯＧＯを観察することができる。信号ＳＩＧ０はエッジまたはステップ１１４０を備えている。信号ＰＯＧＯのエッジまたはステップ１１４２は、ケーブル１０６０を通して前方に移動する波により生じる、エッジまたはステップ１１４０に対する反応である。ケーブル１０６０上の伝搬遅延のために、エッジまたはステップ１１４２は、エッジまたはステップ１１４０より遅れる。信号は、伝送路１０８０に沿って更に移動する。伝送路１０８０の開放端（ＤＵＴ）は進行波の反射を生じさせる。したがって、信号ＰＯＧＯは第２のエッジもしくはステップ１１４４を示す。これは、伝送路１０８０の開放端からの反射により生じるものである。

エッジ１１４４の立ち上り時間は、伝送路１０８０の高周波減衰のためにエッジ１１４２の立ち上り時間より大きくなっている。

信号ノード１０２０における信号ＳＩＧは、エッジ１１４０により直接生じる第１のエッジもしくはステップ１１５２と、伝送路１０８０の開放端における反射により生じる第２のエッジもしくはステップ１１５４とを示している。

すなわち、信号ＳＩＧの第１のステップ１１５２はドライバの出力を表し、信号ＳＩＧの第２のステップ１１５４は開放線路１０８０からの反射である。反射ステップ１１５４は、信号経路（ケーブル１０６０と伝送路１０８０）を通る移動減衰を２回経験するために、第１のステップ１１５２より遅くなっている（より長い立ち上り時間を示している）。

ここで、反射波形、すなわち第２のステップ１１５４の波形は、信号経路（ケーブル１０６０および伝送路１０８０からなる）の減衰を正確に表していることに留意されたい。しかしながら、自動試験装置において時間領域反射応答に関する情報を妥当な労力で得ることは、なお大きな課題である。

したがって、本発明の目的は、正確さと資源消費とを適度に妥協させた、時間領域反射応答情報を得るための概念を提供することである。

この課題は、請求項１に記載の装置、請求項２２に記載の方法、および請求項２４に記載のコンピュータプログラムによって解決される。

本発明は、時間領域反射応答情報を得る装置を提供する。この装置は、異なるパルス長を有する２つのパルスをＴＤＲポートに印加して、第１のパルスに対応する第１のＴＤＲ応答信号と、第２のパルスに対応する第２のＴＤＲ応答信号とを励起させるように構成された信号ドライバを備えている。この装置はさらに、第１のＴＤＲ応答信号がしきい値を横切る第１の時点と、第２のＴＤＲ応答信号がしきい値を横切る第２の時点とに基づいてタイミング情報を提供するように構成されたタイミング判定部を備えている。更に、この装置は、タイミング情報に基づいてＴＤＲ応答に関する情報を計算するように構成されたＴＤＲ応答情報計算部を備えている。

ＴＤＲ応答信号が励起パルスの異なるパルス長に対するしきい値を横切る時を示すタイミング情報に基づいて、時間領域反射（ＴＤＲ）応答に関する非常に正確な情報を入手できることが本発明の主要な考えである。励起パルスのパルス長が変化する時に、ＴＤＲ応答信号のタイミングが変化することが解っている。更に、このタイミング変化に基づいてＴＤＲ応答に関する情報を計算できることも解っている。したがって、励起パルスのタイミングを変化させ（例えば、パルス長を変え）、対応するＴＤＲ応答信号のタイミング情報を評価することにより、ＴＤＲインパルス応答を測定することが可能である。自動試験装置においてタイミングを高精度で（おそらくピコ秒の範囲でさえ）測定するためにタイミングを設定することが通常は可能であるため、この概念は特に有益である。これは通常、高精度タイミングマシンがマルチピン自動試験装置のチャネルモジュールに備えられていることによるものである。例えば、調整可能な遅延線を使用して、高時間分解能を得ることができる。したがって、時間領域反射応答情報を入手できるようにするために、従来の自動試験装置のチャネルモジュールのハードウエアを大幅に変更する必要がない。

更に、本発明の概念は、時間領域反射応答情報を記録する際にしきい値を変更しなくてもよいという重要な利点をもたらす。したがって、異なる励起パルスに対してＴＤＲ応答信号を処理する際にしきい値を一定に保つことによって、回路要素の非線形特性から生じるエラーを避けることができる。特に、本発明の概念を利用すれば、幾つかの回路要素（例えば、比較器の回路要素）の伝搬遅延のしきい値依存変化を避けることができる。

それに加えて、本発明の概念は、タイミング情報に基づいた時間領域反射応答の決定に基づくものであって、従来のオシロスコープに使用されているマルチビットのアナログ・デジタル変換器を実装する必要がなくなる。

上述の内容を要約すると、本発明の概念によれば、信号タイミングの正確な判定にのみ基づいてＴＤＲ応答を決定できるようになり、適度の回路労力で正確な結果を得ることができるようになる。

更に、タイミング変化を電圧変化に変換する（△ｔ→△ｖ）という基本概念は、減衰された信号（例えば受動測定経路におけるＴＤＲ応答信号のような信号）に適用可能であるばかりでなく、一般に異なるタイプの信号にも適用可能であることに留意されたい。したがって、信号が周波数の片勾配（例えばオーバーシュート）を含んでいても、上述の概念を利用して非常に良好に測定することができる。

本発明の有益な実施形態は、従属請求項によって更に限定される。

更に、本発明は、時間領域反射情報を得るための、対応する方法およびそのコンピュータプログラムを提供する。

次に、本発明の好適な実施形態について添付図面を参照して説明する。

図１は、本発明の時間領域反射応答情報を取得する装置の概略ブロック図である。図１の装置は、その全体を参照番号１００で示している。装置１００は信号ドライバ１１０を備えている。信号ドライバ１１０の出力はＴＤＲポート１２０に接続されている。ＴＤＲポート１２０は、例えば電気（または光）ノードとすることができる。更に、装置１００はタイミング判定部１３０を備え、その入力はＴＤＲポート１２０に接続されている。したがって、タイミング判定部はＴＤＲポート１２０からのＴＤＲ応答信号１３２を受け取る。更に、タイミング判定部１３０はタイミング情報１３４をＴＤＲ応答情報計算部１４０に提供する。ＴＤＲ応答情報計算部１４０はＴＤＲ応答情報１４２を提供する。これに加え、信号ドライバ１１０が複数のパルス１１２を発生させるように構成されており、その複数のパルス１１２がＴＤＲポート１２０に供給されることに留意されたい。

装置１００の上記の構造に関する記述に基づいて、以下に、装置１００の動作について詳細に説明する。動作の際、信号ドライバ１１０は、パルス長の異なる少なくとも２つのパルス１１２をＴＤＲポート１２０に印加する。すなわち、信号ドライバ１１０は、（例えば、図示しないパルス発生器またはタイミング発生器によって）刺激され、少なくとも２つのパルスを発生させる。これらのパルスは信号ドライバ１１０の出力からＴＤＲポート１２０へと転送され、対応するＴＤＲ応答信号を励起する。換言すれば、信号ドライバ１１０が発生させた第１のパルスは第１のＴＤＲ応答信号を発生させ、信号ドライバ１１０が発生させた第２のパルスは第２のＴＤＲ応答信号を発生させる。タイミング判定部１３０は、ＴＤＲ応答信号１３２を受け取り、対応するタイミング情報１３４を提供するように構成されている。例えば、タイミング判定部１３０は、第１のＴＤＲ応答信号がしきい値を横切る第１の時点と、第２のＴＤＲ応答信号がしきい値を横切る第２の時点とを判定するように構成されている。タイミング判定部１３０によって取得されたタイミング情報は、例えば、信号ドライバ１１０によって供給されるパルスの立ち下りエッジとの関係を示すものでもよい。これについては後で詳述する。このように、タイミング判定部１３０は、例えば相対的なタイミング情報を提供し、第１の相対的なタイミング情報は、信号ドライバ１１０によって供給される第１のパルスの立ち下りエッジと、第１のＴＤＲ応答信号がしきい値を横切る時点との間の時間を記述している。更に、タイミング情報は、例えば信号ドライバ１１０によって供給される第２のパルスの立ち下りエッジと、第２のＴＤＲ応答信号がしきい値を横切る時点との間の時間を記述する第２の相対的なタイミング情報を含んでいてもよい。しきい値は、第１の時点と第２の時点の判定において不変であることが好ましい。

更に、ＴＤＲ応答情報計算部１４０は、タイミング情報１３４に基づいてＴＤＲ応答に関する情報を計算するように構成されていることが好ましい。このように、ＴＤＲ応答情報計算部１４０はＴＤＲ応答情報１４２を提供することが好ましく、この情報は例えばＴＤＲ応答の波形を記述するものとすることができる。換言すれば、ＴＤＲ応答情報は、絶対的なレベルまたは相対的なレベル変動のいずれかの観点から、装置１００のＴＤＲポート１２０に存在するＴＤＲ応答の時間変化を記述するものとすることができる。

以下では、図２を参照して本発明の動作原理を詳細に説明する。図２は、装置１００に存在し得る信号のグラフ表示である。図２のグラフ表示は、その全体を参照番号２００で示している。第１の信号表示２１０は、理想化された形状で示した第１のパルスの時間変化を描いている。時間軸２１２は時間を示し、レベル軸２１４は任意の単位での第１のパルスの信号レベルを示している。第１のパルスは、ここでは持続時間ｌｐ１の方形パルス２１６として、理想化された状態で示してある。パルス２１６は信号ドライバ１１０によって提供される。

第２の信号表示２２０はＴＤＲ応答信号を表しており、この信号はパルス２１６に対するＴＤＲ応答を形成する。時間軸２２２は時間を示し、レベル軸２２４は任意の単位でのレベルを示している。ここで、第１のＴＤＲ応答信号２２６は、ＴＤＲ経路における高周波信号成分の避けることのできない減衰のために、理想的でない扁平エッジを含んでいることに留意されたい。更に、第１のＴＤＲ応答信号２２６は、ＴＤＲ経路上の伝搬遅延のために第１のパルス２１６よりも遅れていることにも留意されたい。また、第１のパルスが時間ｔ２で開始していることにも留意されたい。第１のＴＤＲ応答信号２２６は、時間ｔ３で立ち上がりを開始し、時間ｔ４まで立ち上がり続ける。時間ｔ３とｔ４との間の時間間隔は、第１のパルス２１６の持続時間ｌｐ１に等しい。

以下では、より長い第２のパルスの状況について説明する。この目的のために、第３の信号表示２３０は、信号ドライバ１１０によって供給される第２のパルスの時間変化を描いている。時間軸２３２は時間を示し、レベル軸２３４は第２のパルス２３６のレベルを示している。なおここで、図２の信号表示は、第１のパルス２１６と第２のパルス２３６が同じ時点に立ち下りエッジを持つように配置されている。しかし、この形態の表示は比較のためだけに選ばれたものであり、実際には、第１のパルス２１６と第２のパルス２３６は続いて送出される。

ただし、２つのパルス２１６と２３６の立ち下りエッジを同じ公称（またはクロック信号に対して相対的な）時間に供給することが好ましい（が必ずしも必要ではない）。チップテスタ、例えばクロック信号を遅延させるためのプログラム可能な遅延線において利用できる時間測定ツールは、その精度に制限があるが、短期間では非常に優れた局部的な相対精度が達成される。したがって、クロック信号に対して同じ時間位置に２つのパルス２１６と２３６の立ち下りエッジを供給することは、タイミング精度を改良するために有益であろう。

しかしながら、タイミング判定部１３０は、例えば、第１のパルス２１６と第２のパルス２３６の立ち下りエッジに対して時間測定を実施するように構成されていてもよい。

第２のパルス２３６はパルス長ｌｐ２を有している。これとは別に、△ｌｐは第２のパルス２３６のパルス長ｌｐ２と第１のパルス２１６のパルス長ｌｐ１間の差を表す。

第４の信号表示２４０は、第２のパルス２３６に応じた第２のＴＤＲ応答信号の時間変化を描いている。時間軸２４２は時間を示し、レベル軸２４４は任意の単位での第２のＴＤＲ応答信号のレベルを示している。第２のＴＤＲ応答信号２４６は時間ｔ５で開始し、時間ｔ６に第１のレベルｙ１に達し、時間ｔ７に第２のレベルｙ２に達する。なお、ここでｔ６−ｔ５＝ｌｐ１である。このように、第１のレベルｙ１は、第１のＴＤＲ応答信号２２６が時間ｔ４に達するレベルと同じである。しかしながら、時間ｔ６とｔ７の間で、第２のＴＤＲ応答信号２４６は更に大きくなり、第２のレベルｙ２に達する。第２のレベルｙ２と第１のレベルｙ１の差は、△ｙで示す。換言すれば、第２のパルス２３６が第１のパルス２１６より長いため、時間ｔ７における第２のＴＤＲ応答信号２４６の値は、時間ｔ４における第１のＴＤＲ応答信号２２６のレベルより高くなっている。更に、第１のＴＤＲ応答信号２２６は第１のパルス２１６の立ち下りエッジに応じてゼロ状態に戻り始めるものとする。また、第２のＴＤＲ応答信号２４６はパルス２３６の立ち下りエッジに応じてゼロ状態に戻り始めるものとする。それに加えて、第１のＴＤＲ応答信号２２６のゼロ状態への復帰および第２のＴＤＲ応答信号２４６のゼロ状態への復帰は、それぞれ値ｙ１、ｙ２から始まり、ほぼ同じ時間変化を示すものとする。第１および第２のＴＤＲ応答信号２２６、２４６の立ち下りエッジの初期値ｙ１、ｙ２は異なるため、ＴＤＲ応答信号２２６、２４６の立ち下りエッジ２２６ｂ、２４６ｂが異なる時間ｔｘ１、ｔｘ２に所定のしきい値２５０を横切ることは容易に理解できる。ここで、立ち下りエッジ２２６ｂは時間ｔｘ１にしきい値２５０を横切り、第２のＴＤＲ応答信号２４６の立ち下りエッジ２４６ｂは時間ｔｘ２にしきい値２５０を横切るものとする。立ち下りエッジ２２６ｂと立ち下りエッジ２４６ｂは、しきい値２５０付近の区間では△ｙだけレベルがずれた状態でほぼ平行であり、また第１の立ち下りエッジ２２６ｂと第２の立ち下りエッジ２４６ｂがほぼ同じスルーレートを有するものとすると、レベル差△ｙはタイミングシフト△ｔから導出できる。｜ｓ｜が、しきい値２５０付近の区間における立ち下りエッジ２２６ｂと２４６ｂの（ほぼ同じ）スルーレートの絶対値を示すものとすると、以下の関係式が得られる：

すなわち、△ｙは、この関係式を利用すると△ｔの測定から導出できる。

したがって、時間的に△ｌｐだけ離れたインパルス応答の２つの値の差である△ｙは、△ｔを知ることによって概算できる。このように、タイミング判定部１３０は、△ｔの判定を可能にする情報をタイミング情報１３４として提供するように構成されることが好ましい。例えば第１のパルス２１６の立ち下りエッジの時間位置に対してｔｘ１が分かっていて、第２のパルス２３６の立ち下りエッジの時間位置に対してｔｘ２が分かっていれば、△ｔを計算できる。換言すれば、ｔｘ１とｔｘ２は、対応するパルス２１６、２３６の立ち下りエッジに対して定義される相対時間であると考えられる。このように、例えばｔｘ１を、第１のパルス２１６の立ち下りエッジと第１のＴＤＲ応答信号２２６がしきい値２５０を横切る時点との間の時間間隔と定義できる。同様に、例えばｔｘ２を、第２のパルス２３６の立ち下りエッジと第２のＴＤＲ応答信号がしきい値２５０を横切る時点との間の時間間隔と定義できる。タイミング情報１３４は、これらの時間間隔についての情報を含んでいてもよいし、あるいは、時間間隔△ｔについての情報を含んでいてもよい。しかしながら、タイミング情報１３４は、△ｔを導出できる他の情報、例えば、第１のパルス２１６の立ち下りエッジ、第２のパルス２３６の立ち下りエッジ、第１の時点および第２の時点についての絶対タイミング情報を含んでいてもよい。

ＴＤＲ応答情報計算部１４０は、傾き率｜ｓ｜と、△ｔと、△ｙとの間の上述した関係式を利用して、それぞれのタイミング情報１３４を評価し、情報１４２を計算するように構成されてもよい。

したがって、ＴＤＲ応答情報１４２は、例えば、異なる時点間のＴＤＲ応答レベルの差△ｙの記述から計算することができる。しかしながら、この測定は長さの異なる２つ以上のパルスで繰り返し行うこともできる。この場合、ＴＤＲ応答の時間変化の２点以上を評価することができる。

一実施形態では、ＴＤＲ応答の時間変化の相対値が計算されることに留意されたい。従って、ＴＤＲ応答信号の一時点を基準点とし、異なる時点でのレベル変化（例えば△ｙ）を計算する。

別の実施形態では、ＴＤＲ応答信号の絶対値を計算する試みが成されている。

上述の処理を実施するためには、しきい値２５０付近の区間でのＴＤＲ応答信号の立ち下りエッジの傾きを知ることが必要であることに留意されたい。以下では、この傾きがどのようにして測定により決定されるかを説明する。しかしながら、回路に関する十分な知識が得られる場合には、この傾きを計算によって得られることに留意されたい。

図３は、ＴＤＲ応答信号の立ち下りエッジの傾きを測定するために、図１の装置に存在し得る信号のグラフ表示である。図３のグラフ表示は、その全体を参照番号３００で示している。第１の信号表示３１０は、信号ドライバ１１０により供給され得るパルスを示している。時間軸３１２は時間を示し、レベル軸３１４はレベルを示している。便宜上、パルス３１６は理想的な方形パルスであるものとする。しかしながら、実際には、パルス２１６は有限の立ち上り時間と立ち下り時間を有していてもよい。

第１のステップでは、パルス３１６は信号ドライバ１１０によって送出され、ＴＤＲ経路を通る。パルス３１６に対する応答であるＴＤＲ応答信号が、第２の信号表示３２０に示してある。時間軸３２２は時間を示し、レベル軸３２４は任意の単位での信号レベルを示す。最初にパルス３１６を送出すると、タイミング判定部１３０は、ＴＤＲ応答信号３２６が第１の傾き測定用しきい値３２８（ｔｈ１）を横切る時点を判定することができる。ＴＤＲ応答信号３２６が横切る時間位置はｔｒｅｌ１で表され、パルス３１６の立ち下りエッジに対する相対時間位置として表されることが好ましい。

しかしながら、ＴＤＲ応答信号の立ち下りエッジの傾きを測定するために、パルス３１６が再送されることが好ましい。第３の信号表示３３０は、ＴＤＲパルス３１６の再送に応じたＴＤＲ応答信号を示している。時間軸３３２は時間を示し、レベル軸３３４は信号レベルを示している。なお、パルス３１６が２度目に送出される時、しきい値レベルは第２の値３３８（ｔｈ２）に調整される。この値は、しきい値レベルの第１の値３２８とは異なることが好ましい。したがって、パルス３１６の立ち下りエッジに対して相対的に表され、ｔｒｅｌ２で示すＴＤＲ応答信号３３６の立ち下りエッジが第２のしきい値レベル３３８を横切る時間は、ｔｒｅｌ１とは異なる。

このように、ＴＤＲ応答信号３２６、３３６の立ち下りエッジのスルーレートは、以下の式に従って計算することができる。

スルーレート＝（ｔｈ２−ｔｈ１）／（ｔｒｅｌ２−ｔｒｅｌ１）

すなわち、以下の処理を実施することができる。

第１のステップでは、しきい値レベルが第１の値に設定され、第１のパルスが信号ドライバ１１０によって送出される。第１のパルスの立ち下りエッジとＴＤＲ応答信号の立ち下りエッジが第１のしきい値を横切る時点との時間間隔ｔｒｅｌ１を記述する情報が決定される。

第２のステップでは、しきい値レベルが第２の値に設定される。更に、第２のパルスが信号ドライバによって送出される。ここで、第２のパルスは第１のパルスと同じパルス長であることが好ましい。加えて、第２のパルスの立ち下りエッジとＴＤＲ応答信号の立ち下りエッジがしきい値を横切る時点との時間間隔ｔｒｅｌ２が決定される。

第３のステップでは、しきい値レベル間の差と、時間間隔ｔｒｅｌ１とｔｒｅｌ２間の差との商として、スルーレートが計算される。

スルーレートを決定する際には、パルス幅は関係ないことに留意されたい。このように、本発明の一実施形態では、スルーレートを決定するために、１つの長いパルスもしくは２つの十分に長いパルスが使用される。

更に、しきい値レベルを変化させるのではなく、しきい値レベルを一定にしてドライバレベルを変化させてもよいことにも留意されたい。

換言すれば、信号ドライバにより供給される第１のパルスと第２のパルスが異なるレベルを有するように、信号ドライバにより供給されるレベルを変化させてもよい。すなわち、ドライバ信号を所定のシフト値だけ上方または下方にシフトさせる。ドライバレベルをシフトさせるという原理は、実際のＴＤＲ測定の実施と密接に関係している。

図４は、図１の装置１００において発生する信号の別のグラフ表示である。図４のグラフ表示は、その全体を参照番号４００で示している。第１の信号表示４１０は、パルス幅（またはパルス長）の異なる理想的な複数のパルスを選んだものである。時間軸４１２は時間を示し、レベル軸４１４は任意の単位での信号レベルを示している。異なるパルスを４１６ａ、４１６ｂ、および４１６ｃで示す。

第２の信号表示４２０は複数の歪んだパルスを描いている。これらの歪んだパルスは、例えば第１の信号表示４１０に示した励起パルスに対する応答を形成するＴＤＲ応答信号とすることができる。信号表示４２０に関して、時間軸４２２は時間を示し、レベル軸４２４は任意の単位での歪んだパルスの信号レベルを示している。

ここでは、信号表示４１０のパルスが、例えば信号ドライバ１１０によって供給され、よってＴＤＲポート１２０を介して出力され得ることに留意されたい。説明の便宜上、長さの異なるパルス４１６ａ、４１６ｂ、および４１６ｃの立ち下りエッジが時間ｔ４０１に発生するものとする。更に、第１のＴＤＲ応答信号４２６ａが第１のパルス４１６ａに対する応答であり、第２のＴＤＲ応答信号４２６ｂが第２のパルス４１６ｂに対する応答であり、第３のＴＤＲ応答信号４２６ｃが第３パルス４１６ｃに対する応答であることに留意されたい。

パルス４１６ａ、４１６ｂ、および４１６ｃの立ち下りエッジが全て時間ｔ４０１に発生するものとすると、対応するＴＤＲ応答信号４２６ａ、４２６ｂ、４２６ｃ（あるいはより正確には、それらの立ち下りエッジ）が異なる時間にしきい値レベル４２８を横切ることになる。すなわち、ＴＤＲ応答信号の立ち下りエッジのタイミング（つまり、立ち下りエッジがしきい値レベル４２８を横切る時間）は、パルス４１６ａ、４１６ｂ、および４１６ｃの長さに応じて変化する。

第３の信号表示４３０は、パルス幅の関数としてのタイミング変化を示している。パルス幅軸４３２はパルス幅を示し、タイミング変化軸４３４はＴＤＲ応答信号の立ち下りエッジのタイミング変化を示している。基準タイミング（ゼロに等しいタイミング変化）として、非常に長いパルスを想定する。ここで、パルス幅またはパルス長が減少するにつれて、タイミング変化の絶対値が増大することが解る。換言すれば、パルス幅が短くなると、タイミング（立ち下りエッジがしきい値を横切る時点）が大幅に変化する。対照的に、パルス幅が長くなるにつれて、タイミング変化は小さくなる。

上述してきたように、タイミング変化はレベル変化の尺度である。理想的な条件下では、タイミング変化は電圧変化に比例する。すなわち、タイミング変化が例えばゼロであれば、ＴＤＲ応答信号はその定常値に達すると考えられる。対照的に、タイミング変化が発生すると、立ち下りエッジが発生する（もしくは始まる）時点で、ＴＤＲ応答信号が定常値から偏位した値に達すると結論づけることができる。このように、本発明の一実施形態では、（非常に長いパルスに対する）タイミング変化は、その定常値からのＴＤＲ応答信号の偏位に（少なくともほぼ）比例する。従って、パルス幅の関数としてのタイミング変化の表示は、ＴＤＲ応答信号の時間変化の表示と効果的にみなすことができる。

この発明の概念を実際に実現することとは別に、ＴＤＲ応答信号の波形を、絶対値または（例えば、長いパルスの定常値に対する）相対表示のいずれかの点から決定することができる。

ここでは、上述の概念に従ってタイミング変化を信号レベル（例えば、電圧もしくは電流）表示に変換できることに留意されたい。

第４の信号表示４４０では、相対ＴＤＲ応答信号レベルによるＴＤＲ応答信号の表現が示してある。時間軸４４２は時間を示し、信号レベル軸４４４は相対ＴＤＲ応答信号レベルを示している。相対ＴＤＲ応答信号レベルはタイミング変化に比例し、ＴＤＲ応答信号の立ち下りエッジのスルーレートがその比例定数であることに留意されたい。

第５の信号表示４５０は絶対ＴＤＲ応答信号レベルのグラフ表示である。時間軸４５２は時間を示し、信号レベル４５４は絶対ＴＤＲ応答信号レベルを示している。絶対ＴＤＲ応答信号レベルの時間変化は、線形写像を用いてタイミング変化に基づいて計算することができ、そのスルーレートｓもしくは｜ｓ｜が線形倍率となるのが好ましい。換言すれば、（絶対信号レベルを用いて表される）ＴＤＲ応答信号の再構成は、グラフ表示４３０に示すタイミング変化に基づき、ＴＤＲ応答情報計算部１４０によって取得できる。

以下では、上述の概念を要約する。より正確な測定と共に提案される技術について、以下のように記述することができる。

名目上一定のエッジが比較器の一定のしきい値で観察され、前のエッジが移動される。この観察のために、例えば、サンプルクロックを一掃してもよい。換言すれば、立ち下りエッジの動き対公称パルス幅ＰＷが記録される。その結果生じる特性が波形を表す。一実施態様では、波形のうちの、しきい値（もしくはしきい値レベル）を超える部分のみが派生特性によって表される。しかし、この制約は通常、ＤＵＴボードの配線により生じる付加的な減衰を測定するという意図された適用にとって問題とはならない。

タイミング変化から望ましい電圧変化への変換因子はスルーレート：
voltage_change=slew_rate*timing_changeである。

一実施態様では、スルーレートは、パルス（またはパルス幅）を一定に保ちながら比較器のしきい値をわずかに変化させ、その結果生じる時間遅延を測定することにより決定できる。スルーレートは以下のように計算できる：
slew_rate=delta_voltage/delta_time

比較器のしきい値を変化させる代わりに、比較器のしきい値を不変に保ち、ドライバレベルを変化させてもよい。すなわち、ドライバ信号のレベルを、あるシフト値分だけ上または下にシフトさせてもよい。この原理は実際のＴＤＲ測定の実施に非常に近いものである。

以下では、本発明の概念の更なる改良について説明する。この目的のために、図５は、本発明の更なる改良にとっての基礎となる、発明の回路の概略図を示している。図５の回路は、その全体を参照番号５００で示し、信号ドライバ１１０の代わりとなる信号ドライバユニット５１０を備えている。信号ドライバユニット５１０はドライバ５１２を備えている。ドライバ５１２は、例えばここでは図示していないタイミング発生器からの入力信号５１４を受信する。ドライバ５１２は一般的に入力信号５１４を増幅し、増幅された出力信号５１６をプリエンファシス回路５１８に供給する。プリエンファシス回路５１８は、対応する出力信号５２０を供給し、この出力信号は適当な結合要素を介してＴＤＲノード５２２に接続される。ここで示す例では、抵抗器５４２が結合要素の機能を果たしているが、能動的及び／又は受動的素子を含む他の結合要素を使用してもよい。ただし、信号ドライバユニット５１０がＴＤＲノード５２２に所定のインピーダンスを提示することが好ましい。更に、プリエンファシス回路５１８は、出力信号５１６内の低周波成分よりも高周波成分を強調するように構成されるのが好ましいことに留意されたい。このように、信号５１６と比べて、信号５２０では低周波成分に対して高周波成分が強調されている。

更に、回路５００はタイミング判定部ユニット５３０を備え、タイミング判定部ユニット５３０は隨意に図１の回路のタイミング判定部１３０に代わることができる。タイミング判定部ユニット５３０は（任意の）イコライザ回路５３２を備えていることが好ましい。イコライザ回路５３２の入力は、直接または結合ネットワークを介してＴＤＲノード５２２に接続されている。更に、イコライザ回路５３２の出力は、比較器５３４の第１の入力に接続されている。比較器５３４の第２の入力は、しきい値レベル信号５３６を受信するように構成されている。しきい値レベル信号５３６は、例えば電圧源または電流源によって供給される。しきい値レベル信号５３６は比較器５３４の切替しきい値を調整し、図１〜図４を参照して説明したしきい値レベルの調整を可能にすることに留意されたい。

比較器５３４の出力はクロックトラッチ５３７のデータ入力に接続される。クロックラッチ５３７は更にクロック信号５３８を受け取るためのクロック入力を備えている。更に、クロックトラッチ５３７は、データ信号５４０用のデータ出力を備えている。タイミング判定部回路５３０は、一連の同一パルスが信号ドライバユニット５１０によって供給される間に、クロック信号５３８のタイミングを連続的に変化させることにより、信号内（例えば、イコライザ回路５３２の入力に供給される信号）内のエッジの時間を判定するように構成してもよいことに留意されたい。換言すれば、一連の好ましくは同一のパルスが信号ドライバユニットによって生成され、（信号ドライバユニット５１０によって供給されるパルスの立ち上りエッジもしくは立ち下りエッジに対して）クロック信号５３８の相対タイミングが変化する。このように、この相対タイミングの変化の間にクロックトラッチ５３７の出力信号を監視または記録することにより、イコライザ回路５３２の入力信号の遷移もしくはエッジの時間を判定することができる。したがって、エッジもしくは遷移の位置を決定するために、「シュムー」（shmoo）手順を適用できる。

更に、ＤＵＴ連結部５６０が、（例えばインピーダンスＺＴを有する）ケーブル５７０、ポゴピン５７２、（例えば、インピーダンスＺＤを有し、例えばＤＵＴボードの配線によって形成される）ＤＵＴボード上の伝送路などを介してＴＤＲノード５２２に接続されることに留意されたい。また、ここでは、ケーブル５７０、ポゴピン５７２、および伝送路５７４が、例えば、図１０を参照して説明した要素１０６０、１０５０、１０８０と同じであってよいことにも留意されたい。

上記を要約すると、「プリエンファシス」（ＰＥ）と呼ばれる技術を現代の自動試験装置（ＡＴＥ）のドライバに実装もしくは構築できることに留意されたい。ドライバ（もしくは信号ドライバユニット５１０）は「クリーンな」（つまり、ほぼ理想的な、または方形の）ステップではなく、高周波数を大きくした信号を発生させる。この高周波数の強調は、例えばプリエンファシス回路５１８によって達成される。プリエンファシスの量、および影響される周波数範囲もプログラム可能である。換言すれば、プリエンファシス回路５１８を、異なるプリエンファシス設定及び／又は周波数伝達特性にプログラム可能である。同様に、比較器もしくはタイミング判定部ユニット５３０に、“等化”（ＥＱ）と呼ばれる同様の技術を実装することができる。すなわち、イコライザ回路５３２がタイミング判定部ユニット５３２の一部であってもよいし、あるいは比較器５３４に統合されてもよい。換言すれば、現代の自動試験装置に上述の比較器及び／又は上述の等化技術を実装してもよい。イコライザ回路５３２の機能は、プリエンファシス回路５１８の機能と同様のものであってもよい。すなわち、低周波数より高周波数を強調するようにイコライザ回路５３２を構成してもよい。あるいは、プリエンファシスの効果に対してバランスをとるために、高周波数より低周波数を強調するようにイコライザ回路５３２を構成してもよい。ただし、高周波数を強調するほうが好ましい。

一実施形態では、ＡＴＥインタフェースまで、およびＡＴＥインタフェースからの信号経路の高周波数損失が完全に補償され、その地点および比較器５３４において「クリーンな」ドライバステップが見られるように、ＡＴＥの製造業者はパラメータ（例えば、プリエンファシス回路のパラメータ及び／又はイコライザ回路５３２のパラメータ）を設定している。換言すれば、例えばドライバ５１２がステップもしくはパルスを発生させる時に、ポゴピン５７２における信号が、最適の、またはほぼ最適のエッジ特性（例えば、最小の立ち上がり時間及び／又は最小のオーバーシュートまたはアンダーシュート）を持つように、プリエンファシス回路５１８のパラメータを予め設定することができる。更に、ポゴピン５７２に理想的な信号がある場合に比較器５３２の第１の入力に最適のパルスが存在するように、イコライザ回路５３２を構成してもよい。換言すれば、プリエンファシス回路５１８の出力とポゴピン５７２との間の信号経路の周波数依存減衰を少なくとも部分的に補償するように、プリエンファシス回路５１８を構成することができる。更に、ポゴピン５７２とイコライザ回路５３２の入力との間の周波数依存減衰を少なくとも部分的に補償するように、イコライザ回路５３２を構成してもよい。

しかし、回路５００は、必ずしもプリエンファシス回路５１８とイコライザ回路５３２の両方を備える必要がないことに留意されたい。むしろ、他の実施形態では、プリエンファシス回路５１８とイコライザ回路５３２の一方のみが設けられている。別の実施形態では、プリエンファシス回路５１８とイコライザ回路５３２の両方を省略してもよい。

ただし、プリエンファシス技術を使用することによって、この発明の概念の実行が幾らか困難になることにも留意されたい。これらの困難を明確にするために、図６Ａを参照する。図６Ａは、図５の回路の動作中に存在し得る信号を示している。図６Ａのグラフ表示は、その全体を参照番号６００で示している。第１の信号表示６１０は、プリエンファシス回路５１８の出力に存在し得る予め強調されたパルスを描いている。すなわち、第１の信号表示６１０は、図５においてＳＩＧ０で表された信号を示している。時間軸６１２は時間を示し、レベル軸６１４は信号ＳＩＧ０のレベルを示している。曲線６１６は信号ＳＩＧ０の時間変化を示しており、信号ＳＩＧ０がプリエンファシス回路５１８により発生されたオーバーシュート６１８を示していることが解る。

第２の信号表示６２０は、ポゴピン５７２に存在する信号の時間変化を示している。時間軸６２２は時間を示し、レベル軸６２４は信号のレベルを示している。プリエンファシス回路５１８がケーブル５７０の周波数依存減衰を補償するため、信号ＰＯＧＯがほぼ理想的な第１のステップ遷移またはエッジ６２６ａを示していることが解る。しかしながら、信号ＰＯＧＯの次の遷移またはエッジ６２６ｂは、伝送路５７４の損失のために、もはや理想的なものではなくなっている。

第３の信号表示６３０は、信号ノードまたはＴＤＲノード５２２における信号ＳＩＧの時間変化を示している。時間軸６３２は時間を示し、レベル軸６３４は任意の単位でのレベルを示している。信号ＳＩＧが６３６で示してある。信号ＳＩＧは、信号ドライバユニット５１０により供給される励起信号と、伝送路５７４のＤＵＴ端から反射される反射信号との重畳により形成されることに留意されたい。しかし、信号ドライバユニット５１０により（直接）供給される信号のプリエンファシス効果が減衰する前に、伝送路５７４のＤＵＴ端からの反射が到達すると、プリエンファシスの影響のために、信号ＳＩＧは（理想的なＴＤＲ結果に比べた場合）電圧エラーを含んでしまう。換言すれば、信号ドライバユニット５１０により供給される励起パルスが安定する前に、伝送路５７４のＤＵＴ端からの反射がＴＤＲノード５２２に到達すると、信号ＳＩＧの望ましくない歪みが生じてしまう。

したがって、（ドライバユニット５１０によって提供される）初期ドライバステップは、反射が到達する前には安定していないかもしれず、不安定であることによる電圧エラーにより、再生成された反射波形が歪んでしまうため、プリエンファシス回路５１８を導入すると、上述のシュムー技術がより複雑なものになってしまう。

初期のドライバステップが時間ｔ６０１まで安定しないのに対して、反射応答は、時間ｔ６０２に、つまり初期のドライバステップが安定する前にＴＤＲノード５２２に到達することに留意されたい。

以下では、図６Ｂおよび図６Ｃを参照して、従来のＴＤＲ測定システムに発生し得る更なる問題について述べる。図６Ｂは、図１による回路１００もしくは図５による回路５００の動作中に存在し得る、異なる長さのパルスのグラフ表示である。図６Ｂおよび図６Ｃに示す信号は、各々（例えば信号ドライバ１１０もしくは信号ドライバユニット５１０により提供される）初期ドライバステップと、（例えばＴＤＲ経路のＤＵＴ端から生じる）反射との重畳を示している。ここで、図６Ｂおよび図６Ｃの信号は、時間軸６５２ａ、６５２ｂ、６５２ｃ、６５２ｄ、６５２ｅ、６５２ｆを有する各座標系において考慮されるべきものであることが分かるであろう。更に、図６Ｂおよび図６Ｃの信号は、各レベル軸６５４ａ、６５４ｂ、６５４ｃ、６５４ｄ、６５４ｅ、６５４ｆを参照して考慮されるべきものである。図６Ｂおよび図６Ｃから、従来のＴＤＲ装置では、この発明の方法は、短いパルス（初期ステップと反射ステップとの間の遅延より短いパルス）に対して特に良好に作用するという制限におそらく直面するであろうことが解る。

図６Ｂおよび図６Ｃは、３つの異なるパルス幅が適用された場合に、信号ＳＩＧを伝達するＴＤＲノードにおいて何が起こるかを示している。図６Ｂおよび図６Ｃに示した波形の種類は、旧来的なピンエレクトロニクスでは適正に分析できないことに留意されたい。信号ドライバもしくは信号ドライバユニットがプリエンファシスを有している場合、（信号ドライバもしくは信号ドライバユニットにより提供される）初期波形がまだ安定していないため、この制限は更に深刻なものになる。

換言すれば、図６Ｃは、プリエンファシスが存在せず、伝達されるパルスが充分に理想的なものであれば、図４を参照して説明した原理を通常の方法に適用できることを示している。

次に図７を参照して、本発明の更なる改良について説明する。なお、ここでは図７の装置または回路の全体が参照番号７００で示してある。装置７００もまた複数の要素を含むが、それらの要素については図５を参照して既に説明したため、再度の説明は省略する。それらの要素は、回路５００および７００において同じ参照番号で示してある。

図５の回路５００と比べると、図７の回路は更に信号結合部７２０を備えている。信号結合部７２０は、ＴＤＲノード５２２における信号と、プリエンファシス回路５１８の出力に供給される信号とを結合するように構成されている。換言すれば、好適な実施形態では、（プリエンファシス回路５１８と共同して）ドライバ５１２によって供給される駆動信号が優勢である信号７２２が、ＴＤＲノード５２２における信号と結合される。ＴＤＲノード５２２における信号は（プリエンファシス回路５１８と共同して）ドライバ５１２によって供給される初期パルスもしくは励起パルスと、伝送路５７４のＤＵＴ端（もしくは一般的には、ＴＤＲ経路）から反射される反射信号との両方に影響される。

あるいは、反射信号を伝達するＴＤＲノード５２２からデカップリング要素（例えば、抵抗器５２４）によって切り離される第１の信号が、ＴＤＲノード５２２における信号と結合される。このように、好適な実施形態では、タイミング判定部ユニット５３０の入力信号７２４（ＳＩＧＣ）を得るために、ドライバ５１２によって供給される駆動パルス、励起パルス、または初期ステップがＴＤＲノードにおいて信号ＳＩＧから（少なくとも部分的に）取り除かれる。換言すれば、信号７２４（ＳＩＧＣ）では、初期ステップまたは励起パルスが少なくとも部分的に抑えられている。したがって、信号７２４は主に反射信号を含むようになる。

本出願において、「ＴＤＲ応答信号」という語は、ＴＤＲノード５２２における信号ＳＩＧと、あるいは、結合部７２０の出力信号７２４（ＳＩＧＣ）の両方を指していることに留意されたい。両信号ともＴＤＲ応答を含むため、信号ＳＩＧおよび信号ＳＩＧＣのいずれかを時間判定部１３０の入力信号として使用できよう。

ここで、信号結合部７２０は例えば信号減算部であってもよいことが分かる。あるいは、結合ネットワークを使用してもよい。信号結合ネットワークの一例が、ＰＣＴ／ＥＰ ２００６／０６０３９５に記載されている。

結合部７２０において信号ＳＩＧから除去された信号７２２は、信号ＳＩＧ０と同じである必要がないことにも留意されたい。むしろ、信号ＳＩＧ０の拡大縮小版（好ましくは比例拡大または縮小されたもの）を、結合部７２０に対する入力信号７２２として使用することができる。これは、信号ドライバユニット５１０とケーブル５７０との間におけるインピーダンス整合のおかげで、信号ＳＩＧ０の信号レベルの一部分（例えば５０％）のみがＴＤＲノード５２２で見られるからである。

上述の内容を要約すると、図７は新しく提案されたＴＤＲ装置７００を示しており、この装置は図１〜図４を参照して説明した本発明の概念と組み合わせることができる。信号ＳＩＧＣ（７２４とも示す）は、（ＴＤＲノード５２２に存在する）ＴＤＲ信号ＳＩＧから（プリエンファシス回路５１８の出力に存在する）元のドライバ信号ＳＩＧ０の一部（例えば、５０％）を差し引くことにより作成される。ここでは、上記の例で示した５０％という割合は、抵抗５２４（Ｒ）がケーブル５７０のインピーダンスＺＴに等しい、つまりＲ＝ＺＴである場合に有効であることに留意されたい。ただし、インピーダンスによっては、他の割合を選んでもよい。

また、例えば信号ＳＩＧ０の半分に等しいものとすることができる信号７２２を生成する様々な方法が知られていることに留意されたい。さらに、信号ＳＩＧから信号７２２（例えば、ＳＩＧ０／２）を減算する様々な公知の方法がある。詳細についてはＰＣＴ／ＥＰ ２００６／０６０３９５を参照のこと。

図８は、図７の回路７００に存在し得る信号のグラフ表示である。図８Ａのグラフ表示は、その全体を参照番号８００で示している。第１の信号表示８１０は信号ＳＩＧ０の時間変化を示しており、第２の信号表示８２０は信号ＰＯＧＯの時間変化を示している。第３の信号表示８３０は信号ＳＩＧの時間変化を示しており、第４の信号表示８４０は信号ＳＩＧＣの時間変化を示している。信号表示８１０、８２０、８３０、８４０は、時間軸８１２、８２２、８３２、８４２、及びレベル軸８１４、８２４、８３４、８４４を備えている。各信号は、８１６、８２６、８３６、８４６で示す。

図８Ａから、信号ＳＩＧ０、ＰＯＧＯ、ＳＩＧが図６Ａに示した時間変化に比べて変化していないことが解る。ただし、信号ＳＩＧＣのみが反射波形を表しており、したがって、特に好都合な方法で分析できる。

図８Ｂは、図７の回路７００に存在し得る信号の別のグラフ表示である。図８Ｂのグラフ表示は、その全体を参照番号８５０で示している。第１の信号表示８６０は信号ＳＩＧ０を示しており、第２の信号表示８７０は信号ＰＯＧＯを示している。第３の信号表示８８０は信号ＳＩＧを示しており、第４の信号表示８９０は信号ＳＩＧＣを示しており、ＳＩＧＣ＝ＳＩＧ−ＳＩＧ０／２である。各時間軸を８６２、８７２、８８２、８９２で示し、レベル軸は８６４、８７４、８８４、８９４で示してある。信号表示８６０は、プリエンファシス回路５１８によって処理される初期ドライバステップまたは励起パルスを示している。このように、信号ＳＩＧ０は立ち上がりエッジと立ち下りエッジにおけるオーバーシュートを示している。ここでは、信号ＳＩＧが信号ＳＩＧ０のオーバーシュートによって影響されることに留意されたい。特に、ＴＤＲ経路からの反射のために信号ＳＩＧの立ち下りエッジが生じる時に、信号ＳＩＧ０はまだ安定していない。信号ＳＩＧの各立ち下りエッジは８９６で示す。このように、信号ＳＩＧ０のオーバーシュートの影響が信号ＳＩＧの立ち下りエッジ８９６のタイミングを悪くする。換言すれば、反射が到達した時に、伝達される信号（例えば信号ＳＩＧ０）がプリエンファシスのためにまだ安定していない場合、図８Ｂの信号ＳＩＧに見られるように、観察されるマイナスの（すなわち立ち下り）エッジにエラーを生じさせることがある。このような悪影響は、例えば減算を実施することにより防止することができる。減算の結果として（または一般的に、結合部７２０により実施される信号結合の結果として）、信号ＳＩＧがまだ安定していない状態を生じさせるプリエンファシスが信号ＳＩＧから取り除かれる。すなわち、信号ＳＩＧＣは安定していないことによる影響を含むものではない。

換言すれば、結合部７２０で信号ＳＩＧＣを形成する際に、信号ＳＩＧの安定していない部分が信号ＳＩＧから取り除かれる。これにより、信号ＳＩＧは安定していないことに影響されない反射信号を表すようになる。

これとは別に、図９Ａは３つのパルスのグラフ表示を示している。図９Ａのグラフ表示は、その全体を参照番号９００で示している。第１のグラフ表示９１０は短いパルスを示し、第２の信号表示９２０は中間長のパルスを示し、第３の信号表示９３０は長いパルスを示している。ここでは、グラフ表示９１０、９２０、９３０が、信号ＳＩＧＣで発生し得るパルスを示していることに留意されたい。

各時間軸を９１２、９２２、９３２で示し、各レベル軸は９１４、９２４、９３４で示してある。

換言すれば、図９Ａは、３つの異なるパルス幅がどのようにしてＳＩＧＣに現れるかを示している。図９Ａに示した信号を利用して、パルス幅に対するタイミング変化を測定するアルゴリズム案を適用することができる。換言すれば、信号ＳＩＧＣは、図１〜４を参照して説明した本発明の概念の適用に非常に適している。あるいは図９Ａに示した状況では、パルス幅に対するタイミング変化を測定するアルゴリズム案を何ら困難なく適用することができる。

図９Ｂは時間領域反射応答情報を取得するための本発明の方法を示すフローチャートである。図９Ｂのフローチャートは、その全体を参照番号９８０で示している。図９Ｂの方法は、異なるパルス長の二つのパルスをＴＤＲポートに印加して、第１のパルスに対応する第１のＴＤＲ応答信号および第２のパルスに対応する第２のＴＤＲ応答信号を励起する第１のステップ９８２を備えている。図９Ｂの方法はさらに、タイミング情報に基づいてＴＤＲ応答に関するＴＤＲ応答情報を計算する第２のステップ９８４を備えている。タイミング情報は、第１のＴＤＲ応答信号がしきい値を横切る第１の時点と、第２のＴＤＲ応答信号がしきい値を横切る第２の時点とに基づいている。

なお、フローチャート９８０を参照して説明する方法は、本出願において本発明の装置に関して説明した、いかなるステップ及び／又は特徴によっても補足しうることに留意されたい。

本発明の方法の実施要件によっては、本発明の方法をハードウエアまたはソフトウエアで実施することができる。これは、例えば電子的に読出し可能な制御信号を記憶したフロッピーディスク、ＤＶＤ、ＣＤ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、またはフラッシュメモリといったデジタル記憶媒体を用いて実施できる。これらの記憶媒体は、本発明の方法が実施されるようにプログラム可能コンピュータシステムと連携する。従って、本発明は一般的に、機械可読担体に記憶されたプログラムコードを備えたコンピュータプログラムプロダクトであって、このプログラムコードは、コンピュータプログラムプロダクトがコンピュータ上で動作する際に本発明の方法を実施するよう機能する。換言すれば、本発明の方法は、コンピュータプログラムがコンピュータ上で動作する際に、本発明の方法を実施するためのプログラムコードを有するコンピュータプログラムである。

上述の内容を要約すると、本発明はデジタルＴＤＲの改良された方法を提供する。本発明は、自動試験装置内の被試験装置（ＤＵＴ）にクリーンな信号を確実に到達させるのに役立つ。更に、本発明は、ＤＵＴにより供給された信号を、分析回路が設置された位置に歪みなく確実に到達させるのに役立つ。

上記を行うために、自動試験装置は、自動試験装置がユーザ（あるいはユーザが提供するＤＵＴボード）と接続する地点から、ＤＵＴが位置する地点までのＤＵＴボード上で発生する高周波減衰に関する何らかの知識を有する（もしくは取得する）ことが好ましい。この知識があれば、最善の信号を供給したり見込んだりするために、自動試験装置は正しいプリエンファシスおよび等化技術を適用することができる。二度の信号経路の減衰特性を有する（もしくは記述する）ＴＤＲ信号が再構築された後、プリエンファシス設定及び／又は等化設定を導出することができるように、ソフトウエアアルゴリズムを適用して片道信号路の（おおよその）減衰を得ることができる。プリエンファシス及び等化は、例えば、プリエンファシス回路５１８とイコライザ回路５３２によって実施できる。

ほとんどの場合、ＤＵＴボードは自動試験装置の製造業者によって設計、構築、及び／又は制御されていないため、（例えば、ＤＵＴボード上の伝送路の減衰特性のような）未知のパラメータが、試験精度、ひいては歩留まりに深刻な影響を及ぼすことがある。

自動試験装置の特性を改良するために、自動試験装置内で利用できる資源によりデジタルＴＤＲ技術を使用することによって減衰効果を測定する方法について説明する。換言すれば、本発明は自動試験装置内の、例えば信号ドライバ回路と、被試験装置に（物理的）に接続するテストピンとの間の伝送路に対する減衰効果を測定する概念を提供する。ＤＵＴボード上の伝送路を特徴付ける、もしくは信号ドライバ回路と被試験装置のパッケージピンとの間の完全な信号路を特徴付けるために、本発明の方法を適用することができる。

本発明は、信号路を特徴付けるためには、時間領域反射測定が非常に強力な手段であるという知見に基づいている。しかしながら、大きな自動試験装置システムは個々の信号路との上述したピン接続を数千も有することがあるため、波形を正確に得る回路（例えばオシロスコープ）を構築することは、（例えば自動試験装置においては）実用的ではないことが分かった。

従来から使用されている方法では、自動試験装置において利用できる比較器（例えば、サンプル回路などの、ピンモジュールの入力信号が、あるしきい値より上であるか下であるかを判定するために使用されるピンモジュールの比較器）を使用して、波形（例えば、励起パルスの反射から得られる波形）の点を連続的に取得する。これが完了した後、ソフトウエアを使用して（例えば、シュムーイングと呼ばれる技術を利用して）波形を再形成することができる。

しかしながら、幾つかの物理面で前記方法の精度が制限される。比較器のしきい値は変更しなければならないが、これによりデジタル／アナログ変換器の非線形性が生じてしまう。さらに重要なことに、比較器自体が理想的なものではなく、しきい値、ひいては動作点が変更された場合、伝搬遅延変化を示すようになる。たとえ（比較器の出力信号をサンプリングするための）サンプルクロックＳＣＬＫのタイミングが理想的であっても、伝搬遅延エラーは、再構成された波形の時間軸の精度に直接的な影響を及ぼす。

上述の問題に鑑みて、比較器のしきい値を一定の値に維持しつつ、長さの異なるパルスを信号路に印加し、その応答を評価するという本発明のアプローチは、かなりの精度向上をもたらす。しきい値レベルによって誘発された比較器の伝搬遅延の変化は、もはやＴＤＲ結果の精度に影響を及ぼさない。本発明の概念を利用すれば、デジタル／アナログ変換器の非線形性も精度に悪影響を及ぼさない。

取得したＴＤＲ応答情報の使用に関しては、幾つかの方法が可能である。一つには、３個以上の一連のサンプル点としてＴＤＲ応答を記述し、これによりＴＤＲ応答の時間変化を記述する信号路特性の時間表現を得ることができる。あるいは、ＴＤＲ応答の立ち上り時間またはスルーレートの概算値を導出するには、サンプリングされたＴＤＲ応答の２個のサンプル点で充分であるとすることができる。

前記情報は、様々な方法で使用することができる。例えば、ＴＤＲ応答情報を、基準値もしくは基準間隔と比較することができる。判定されたＴＤＲ応答が所定のしきい値レベルを超えるか、または所定の許容区間内にない場合、警告を発することができる。

更に、自動試験装置の異なるパラメータをＴＤＲ応答情報に応じて適応させてもよい。例えば、前等化回路５１８の設定及び／又はイコライザ回路５３２の設定をＴＤＲ応答情報に応じて調整してもよい。併せて、サンプルクロック５３８のタイミングをＴＤＲ応答情報に応じて調整することもできる。

あるいは、またはそれに加えて、ピンモジュールと被試験装置の物理的結合との間の信号路の影響を除去するために、ＴＤＲ応答情報を考慮して被試験装置の試験結果をコンピュータで修正してもよい。これにより、試験環境（ピンモジュール及び／又はピンモジュールとＤＵＴピンとの間の信号路）の特性を（少なくとも部分的に）補償することができる。

更に別の実施形態では、被試験装置の試験中にドライバ５１２に印加されるデータ信号のタイミングを、ＴＤＲ応答情報に応じて調整することができる。

好適な実施形態では、被試験装置がない時にＴＤＲ応答情報を計算することに留意されたい。換言すれば、ＤＵＴボード上のＤＵＴ連結部を開いたままにしておくか、所定のインピーダンスで終端処理するか、あるいは短絡させることが好ましい。

上述の内容を要約すると、本発明は、時間領域反射（ＴＤＲ）測定を実施するために特に好都合な概念を提供するもので、この概念は、比較的少ないハードウエア要件と費用で、自動試験装置において実装可能である。

図１は、本発明の第１の実施形態にかかる時間領域反射応答情報を取得する本発明の装置の概略ブロック図である。 図２は、図１の装置に存在する信号のグラフ表示である。 図３は、ＴＤＲ応答信号のスルーレートを計測するための方法のグラフ表示である。 図４は、本発明の装置に存在する複数の信号のグラフ表示である。 図５は、本発明の第２の実施形態にかかる時間領域反射応答情報を取得する本発明の装置の概略ブロック図である。 図６Ａは、図５の装置に存在し得る信号のグラフ表示である。 図６Ｂは、図５の装置に存在し得る信号の別のグラフ表示である。 図６Ｃは、図５の装置に存在し得る信号の更なるグラフ表示である。 図７は、本発明の第３の実施形態にかかる時間領域反射応答情報を取得する装置の概略ブロック図である。 図８Ａは、図７の装置に存在し得る信号のグラフ表示である。 図８Ｂは、図７の装置に存在し得る信号の更なるグラフ表示である。 図９Ａは、本発明の装置に存在し得る、長さの異なるパルスをグラフで表わしたものである。 図９Ｂは、時間領域反射応答情報を取得する本発明の方法を示すフローチャートである。 図１０は、従来のＡＴＥピンエレクトロニクス回路の概略ブロック図である。 図１１は、図１０の装置に存在し得る信号のグラフ表示である。

符号の説明

１００ 時間領域反応応答情報取得装置
１１０ 信号ドライバ
１３０ タイミング判定部
１４０ ＴＤＲ応答情報計算部

Claims (23)

1. 時間領域反射応答情報を得る装置（１００；５００；７００）であって、
   異なるパルス長（ｌｐ１、ｌｐ２）を有する少なくとも２つのパルスをＴＤＲポート（１２０；５２２）に印加して、第１のパルスに対応する第１のＴＤＲ応答信号（２２６）と、第２のパルスに対応する第２のＴＤＲ応答信号（２４６）とを励起させるように構成された信号ドライバ（１１０；５１０）と、
   前記第１のＴＤＲ応答信号がしきい値（２５０）を横切る第１の時点（ｔｘ１）と、前記第２のＴＤＲ応答信号が前記しきい値を横切る第２の時点（ｔｘ２）とに基づいてタイミング情報（△ｔ）を提供するように構成されたタイミング判定部（１３０；５３０）と、
   前記タイミング情報（△ｔ）に基づいてＴＤＲ応答に関する情報（△ｙ）を計算するように構成されたＴＤＲ応答情報計算部（１４０）と、
   からなる装置（１００；５００；７００）。
2. 前記タイミング判定部（１３０；５３０）は、前記タイミング情報（△ｔ）として、前記異なるパルス長（ｌｐ１、ｌｐ２）を有する２つのパルスにより生じる、前記第１のＴＤＲ応答信号（２２６）と前記第２のＴＤＲ応答信号（２４６）のエッジの時間ずれを記述する情報を提供するように構成され、
   前記ＴＤＲ応答情報計算部（１４０）は、前記時間ずれ（△ｔ）に基づいて前記ＴＤＲ応答に関する情報を計算するように構成されていること、
   を特徴とする請求項１に記載の装置（１００；５００；７００）。
3. 前記第１のパルスは、エッジ方向が逆の２つの連続するエッジを含み、
   前記第２のパルスは、エッジ方向が逆の２つの連続するエッジを含み、
   前記ＴＤＲ応答情報計算部（１４０）は、前記第１のパルスの第２のエッジと前記第１の時点との間の時間遅延と、前記第２のパルスの第２のエッジと前記第２の時点との間の時間遅延との比較に基づいて、前記ＴＤＲ応答に関する情報を計算するように構成されていること、
   を特徴とする請求項１または２に記載の装置（１００；５００；７００）。
4. 前記ＴＤＲ応答情報計算部（１４０）は、前記第１の時点または第２の時点付近の時間区間における前記第１のＴＤＲ応答信号（２２６）または前記第２のＴＤＲ応答信号（２４６）のスルーレート（Ｓ）に関する、測定した、見積もった、または予め定められた情報を使用して、前記ＴＤＲ応答に関する情報を計算するように構成されていること、
   を特徴とする請求項１乃至３のうちの一項に記載の装置（１００；５００；７００）。
5. 前記ＴＤＲ応答情報計算部（１４０）は、前記タイミング情報（△ｔ）を、２つの時点でのＴＤＲステップ応答の絶対信号レベルを記述する信号レベル情報に変えるように構成されていること、
   を特徴とする請求項１乃至４のうちの一項に記載の装置（１００；５００；７００）。
6. 前記ＴＤＲ応答情報計算部（１４０）は、前記タイミング情報（△ｔ）を、２つの時点間のＴＤＲステップ応答の信号レベルの相対変化を記述する信号レベル情報（△ｙ）に変えるように構成されていること、
   を特徴とする請求項１乃至４のうちの一項に記載の装置（１００；５００；７００）。
7. 前記タイミング判定部（１３０；５３０）は比較器（５３４）を備え、前記比較器（５３４）は、前記ＴＤＲ応答信号（２２６、２４６）を前記所定のしきい値（２５０）と比較し、前記タイミング情報（１３４；△ｔ）として、前記比較器の出力信号が前記第１のパルスの立ち下りエッジに応答してその状態を変化させる時点と、前記比較器の出力信号が前記第２のパルスの立ち下りエッジに応答してその状態を変化させる時点とを示す情報を提供するように構成されたこと、
   を特徴とする請求項１乃至６のうちの一項に記載の装置（１００；５００；７００）。
8. 前記タイミング判定部（１３０；５３０）は、前記第１のＴＤＲ応答信号と前記第２のＴＤＲ応答信号とを処理する際に、前記しきい値（２５０）を同一レベルに設定するように構成されていること、
   を特徴とする請求項７に記載の装置（１００；５００；７００）。
9. 前記タイミング判定部（１４０）は、前記第１のＴＤＲ応答信号（２２６）の立ち下りエッジを処理することによって前記第１の時点（ｔｘ１）を決定するように構成され、前記第２のＴＤＲ応答信号（２４６）の立ち下りエッジを処理することによって前記第２の時点（ｔｘ２）を決定するように構成されていること、
   を特徴とする請求項１乃至８のうちの一項に記載の装置（１００；５００；７００）。
10. 一連のパルスを生成させ、前記第１のＴＤＲ応答のレベルまたは前記第２のＴＤＲ応答のレベルが評価される時点を、前記パルスのタイミングに対して繰り返しシフトすることにより、前記第１の時点（ｔｘ１）または前記第２の時点（ｔｘ２）を決定するように構成されていること、
    を特徴とする請求項１乃至９のうちの一項に記載の装置（１００；５００；７００）。
11. 前記信号ドライバ（１１０；５１０）は、前記信号ドライバとＤＵＴボード（５６０）との間の信号路の、周波数とともに増大する損失を少なくとも部分的に補償するために、前記パルスの低周波成分に比べて前記パルスの高周波成分を強調するように構成されたプリエンファシス回路（５１８）を備えること、
    を特徴とする請求項１乃至１０のうちの一項に記載の装置（１００；５００；７００）。
12. 前記プリエンファシス回路（５１８）は調整可能であり、前記装置は、前記ＴＤＲ応答情報に依存することなく前記プリエンファシス回路の特性パラメータを調整するように構成されていること、
    を特徴とする請求項１１に記載の装置（１００；５００；７００）。
13. 前記タイミング判定部（１３０；５３０）はイコライザ回路（５３２）を備え、前記イコライザ回路（５３２）は、ＤＵＴポート（５６０）と前記イコライザの入力との間の信号路の、周波数とともに増大する損失を少なくとも部分的に補償するように構成されていること、
    を特徴とする請求項１乃至１２のうちの一項に記載の装置（１００；５００；７００）。
14. 前記ＴＤＲ応答信号（１３２；７２４）内の、パルスドライバ（１１０；５１０）によって供給される送信パルスを減少または除去するように構成された送信パルスサプレッサ（７２０）を備えること、
    を特徴とする請求項１乃至１３のうちの一項に記載の装置（１００；５００；７００）。
15. 前記ＴＤＲ応答情報計算部（１１４）は、ＴＤＲ経路内の伝送路の高周波減衰特性に関する情報を計算するように構成されていること、
    を特徴とする請求項１乃至１４のうちの一項に記載の装置（１００；５００；７００）。
16. 前記信号ドライバ（１１０；５１０）によって供給されるパルスの立ち下りエッジに応じて、ＴＤＲ応答信号のスルーレートを測定するように構成されていること、
    を特徴とする請求項１乃至１５のうちの一項に記載の装置（１００；５００；７００）。
17. 前記ＴＤＲ応答信号（１３２；５２４）をしきい値レベルと比較するように構成された比較器（５３４）を備え、
    前記ＴＤＲポート（１２０；５２２）に印加される２つのスルーレート測定パルスを生成するように構成された装置であって、
    前記タイミング判定部は、前記第１のスルーレート測定パルスに対応するＴＤＲ応答信号が第１のスルーレート測定しきい値を横切る時点と、前記第２のスルーレート測定パルスに対応するＴＤＲ応答信号が第２のスルーレート測定しきい値を横切る時点とに基づいて、スルーレート情報を提供するように構成されており、
    前記第１のスルーレート測定しきい値は、前記第２のスルーレート測定しきい値とは異なり、
    前記ＴＤＲ応答情報計算部（１４０）は、前記タイミング情報と前記スルーレート情報とに基づいて、前記ＴＤＲ応答に関する情報を計算するように構成されていること、
    を特徴とする請求項１６に記載の装置（１００；５００；７００）。
18. 前記ＴＤＲ応答信号（１３２；５２４）をしきい値レベルと比較するように構成された比較器（５３４）を備え、
    互いにレベルをずらした、前記ＴＤＲポート（１２０；５２２）に印加される２つのスルーレート測定パルスを生成するように構成された装置であって、
    前記タイミング判定部は、前記第１のスルーレート測定パルスに対応するＴＤＲ応答信号がスルーレート測定しきい値を横切る時点と、第２のスルーレート測定パルスに対応するＴＤＲ応答信号が前記スルーレート測定しきい値を横切る時点とに基づいて、スルーレート情報を提供するように構成されており、
    前記ＴＤＲ応答情報計算部（１４０）は、前記タイミング情報と前記スルーレート情報とに基づいて、前記ＴＤＲ応答に関する情報を計算するように構成されていること、
    を特徴とする請求項１６に記載の装置（１００；５００；７００）。
19. 前記信号ドライバ（１１０；５１０）は、その出力において複数のバッファパルスを供給するバッファ増幅器（５１２）と、その信号路入力が前記バッファ増幅器の出力に接続されるプリエンファシス回路（５１８）と、前記プリエンファシス回路の信号路出力とＴＤＲノード（５２２）との間に連結されるインピーダンス素子（５２４）と、を備え、
    前記インピーダンス素子は、前記プリエンファシス回路（５１８）の出力インピーダンスを、ＴＤＲ経路の一部である伝送路の伝送路インピーダンスに適合させるように構成されており、
    前記ＴＤＲノードにおける信号から前記バッファパルスの予め強調された部分を減少または除去することによって、前記ＴＤＲ応答信号（７２４）を供給するように構成された信号結合部（７２０）をさらに備えた装置であって、
    前記タイミング判定部（５３０）は、等化されたＴＤＲ応答信号を得るために前記ＴＤＲ応答信号の伝送路減衰を少なくとも部分的に補償するイコライザ（５３２）と、比較結果信号を得るために前記等化されたＴＤＲ応答信号をしきい値レベル（５３６）と比較する比較器（５３４）と、ラッチクロック（５３８）を受信し、ラッチクロックにより決定される時点で比較結果信号をラッチするように構成されたラッチ（５３７）と、を備えること、
    を特徴とする請求項１乃至１８のうちの一項に記載の装置（１００；５００；７００）。
20. 前記ＴＤＲポート（１２０；５２２）は、伝送路を介して自動試験装置のインタフェースに接続され、自動試験装置のインタフェースは、自動試験装置のインタフェースと被試験装置との間の接続を提供するＤＵＴボードと連絡するように構成されていること、
    を特徴とする請求項１乃至１９のうちの一項に記載の装置（１００；５００；７００）。
21. 時間領域反射応答情報を得るための方法（９８０）であって、
    異なるパルス長の２つのパルスをＴＤＲポートに印加して、第１のパルスに対応する第１のＴＤＲ応答信号と、第２のパルスに対応する第２のＴＤＲ応答信号とを励起させるステップ（９８２）と、
    タイミング情報に基づいて、ＴＤＲ応答に関するＴＤＲ応答情報を計算するステップ（９８４）と、を含み、
    前記タイミング情報は、前記第１のＴＤＲ応答信号がしきい値を横切る第１の時点と前記第２のＴＤＲ応答信号が前記しきい値を横切る第２の時点とに基づいていること、
    を特徴とする方法(９８０)。
22. スルーレート情報を得るために、パルスに対応するＴＤＲ応答信号のスルーレートを測定するステップを含む方法であって、
    前記ＴＤＲ応答情報の計算ステップは、前記タイミング情報と前記スルーレート情報を組み合わせることよりなること、
    を特徴とする請求項２１に記載の方法。
23. コンピュータで実行される際に請求項２１または２２に記載の方法を実施するコンピュータプログラム。

Images