KR20090089366A - 시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체 - Google Patents

시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체 Download PDF

Info

Publication number
KR20090089366A
KR20090089366A KR1020097011636A KR20097011636A KR20090089366A KR 20090089366 A KR20090089366 A KR 20090089366A KR 1020097011636 A KR1020097011636 A KR 1020097011636A KR 20097011636 A KR20097011636 A KR 20097011636A KR 20090089366 A KR20090089366 A KR 20090089366A
Authority
KR
South Korea
Prior art keywords
information
signal
tdr
response
pulse
Prior art date
Application number
KR1020097011636A
Other languages
English (en)
Other versions
KR101099858B1 (ko
Inventor
베른하르트 로스
Original Assignee
베리지 (싱가포르) 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리지 (싱가포르) 피티이. 엘티디. filed Critical 베리지 (싱가포르) 피티이. 엘티디.
Publication of KR20090089366A publication Critical patent/KR20090089366A/ko
Application granted granted Critical
Publication of KR101099858B1 publication Critical patent/KR101099858B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08—Locating faults in cables, transmission lines, or networks
    • G01R31/11—Locating faults in cables, transmission lines, or networks using pulse reflection methods

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

시간-도메인-반사 응답-정보를 획득하는 장치는, 적어도 2개의 상이한 펄스 길이를 TDR 포트에 인가하여 제 1 펄스에 대응하는 제 1 TDR 응답 신호와 제 2 펄스에 대응하는 제 2 TDR 응답 신호를 여기하도록(excite) 구성되는 신호 구동기를 포함한다. 이 장치는, 제 1 TDR 응답 신호가 임계 값과 같아지는 제 1 시점 및 제 2 TDR 응답 신호가 임계 값과 같아지는 제 2 시점에 기초하여 타이밍 정보를 제공하도록 구성되는 타이밍 결정기를 포함한다. 이 장치는, 타이밍 정보에 기초하여 TDR 응답에 관한 정보를 계산하도록 구성되는 TDR 응답 정보 계산기를 포함한다.

Description

시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 프로그램{APPARATUS, METHOD AND COMPUTER PROGRAM FOR OBTAINING A TIME-DOMAIN-REFLECTION RESPONSE-INFORMATION}
본 발명은 전반적으로 시간-도메인 반사 응답-정보를 획득하기 위한 장치, 방법 및 컴퓨터 프로그램에 관한 것이다. 특히, 본 발명은 디지털 시간-도메인-반사 측정의 향상된 방법에 관한 것이다.
자동 테스트 장비(ATE)는 특히 디지털 집적 회로(IC)를 테스트하기 위해 사용될 때에 고속 장치를 테스트하고 깨끗한 신호가 테스트 대상 장치(DUT)에 도달하고 DUT에 의해 제공되는 신호가 분석 회로가 있는 위치에 왜곡되지 않고 도달하는 것을 보장하기 위한 과제에 직면하는 경우가 증가하고 있다.
DUT-보드(가령, 자동 테스트 장비의 ATE 인터페이스와 테스트 대상 장치 사이의 접속을 제공하는 회로 기판)는 대부분의 경우에 ATE 제조사에 의해 설계, 구성 또는 제어되지 않는다. 따라서, DUT-보드의 특징은 통상적으로 ATE의 제조사에게 알려지지 않는다. 그러나, DUT-보드의 알려지지 않은 특징 또는 파라미터는 테 스트 정확도와 궁극적으로 산출량에 심각한 영향을 야기할 수 있다.
이하, 도 10을 참조하여 통상적인 디지털 ATE 핀 전자소자를 설명할 것이다.
다시 말해, 도 10은 통상적인 디지털 ATE 핀 전자소자의 개략적인 도면으로부터 발췌한 것을 보여주고 있다. 도 10에 도시된 핀 전자소자 전체를 참조번호 1000으로 표시한다. 핀 전자소자(1000)는 출력 회로(1010)를 포함한다. 출력 회로(1010)는 구동기(1012)를 포함한다. 구동기(1012)의 출력은 저항(1014)을 통해 신호 노드(1020)로 연결된다. 구동기(1012)의 출력단에 제공되는 신호를 SIG0으로 표시하고, 신호 노드(1020)에 제공되는 신호를 SIG로 표시한다. 핀 전자소자(1000)는 비교기(1020)를 더 포함하는데, 그 제 1 입력단은 신호 노드(1020)에 연결된다. 비교기(1030)의 제 2 입력단은 임계 신호(1032)를 수신하는데, 이를 VTH로 표시한다. 비교기(1030)의 출력단은 래치(1040)의 데이터 입력단에 접속된다. 래치(1040)는 클록 신호(1042)를 수신하는데, 이를 SCLK으로 표시한다.
신호 노드(1020)는 전송 라인 또는 케이블(1060)을 통해 POGO 핀(1050)과 연결된다. POGO 핀은 ATE 인터페이스(1070)의 일부이다. 통상적인 셋업에서, DUT-보드는 POGO 핀(1050)과 연결되어 ATE 인터페이스(1070)과 테스트 대상 장치의 핀 사이의 전기 접속(가령, 집적 회로의 패키지 핀 또는 인쇄 회로 기판의 테스트 패드)을 제공한다. 이 목적을 위해, DUT-보드는 통상적으로 전송 라인(가령, 스트립 라인 또는 마이크로-스트립 라인(1080))을 포함한다. 여기서 케이블(1060)은 특성 임피던스 ZT를 포함하고 DUT-보드의 전송 라인(1080)은 특성 임피던스 ZD를 포함하는 것으로 가정한다는 것을 유의해야 한다. 또한, 통상적으로 ATE 인터페이 스(1070)에는 임피던스 불연속이 존재한다. 이와는 별도로, 케이블(1060) 및 전송 라인(1080)은 주파수-의존 감쇠 특성을 포함하는 것이 통상적이다.
이하, 도 10 및 도 11을 참조하여 핀 전자소자(1010)의 동작을 설명할 것이다.
도 11은 도 10의 회로(1000)에 제공되는 신호의 도식적 표현을 도시하고 있다. 도 11의 도식적 표현 전체를 1100으로 표시한다. 제 1 신호 표현(1110)은 구동기(1020)의 출력단에서의 신호(SIG0)의 시간적 전개를 도시하고 있다. 제 2 신호 표현(1120)은 ATE 인터페이스(1070)의 신호 "POGO"의 시간적 전개를 나타낸다. 제 2 신호 표현(1130)은 신호 노드(1020)의 신호(SIG)의 시간적 전개를 나타낸다.
동작에서, 구동기(1012)(D)는 신호(SIG0)를 생성하는데, 이는 (가령, 저항(1014)에 의해 형성되는) 소스 임피던스 R을 통해 전송 라인, 가령, 케이블(1060)로 론칭된다. 케이블(1060)은 ATE 인터페이스(1070)에서 종료하는데, 이는 통상적으로 POGO 핀에 의해 표현된다. 이로부터(가령, ATE 인터페이스로부터), DUT-보드는, 가령, 스트립 라인 또는 인쇄 회로 기판(DUT 보드)을 통해 테스트 대상 장치(1074)로 신호를 접속시킨다.
소스 임피던스 R은 통상적으로 케이블(1060)의 특성 임피던스 ZT와 동일하다. 바람직하게는, DUT-보드 트레이스(1080)의 임피던스 ZD도 동일하다(또는 적어도 유사하다).
구동기(1012) 및 직렬 저항(1014)은 어떤 소스에 대한 기호로서 그려진다. 다시 말해, 소스는 병렬 임피던스를 갖는 전류 소스로서 구현될 수 있다.
론칭이 일어나는 지점에서, 비교기(1030)가 위치된다. 비교기(1030)는 제공된 신호(SIG)와 정적 임계값(VTH)을 비교한다. 예를 들어, SIG<VTH이면 논리 로우(low)이고 SIG>VTH이면 논리 하이(high)로 표현되는 최종 디지털 신호는 어떤 종류의 래치 또는 플립-플롭 및 테스터 클록으로 디지털적으로 추가 샘플링될 수 있다.
2개의 상이한 비교기 임계 전압을 사용하여 통상의 시간-도메인-반사 기술을 적용함으로써 알려지지 않은 DUT-보드 트레이스(1080)의 시간-지연을 측정하여 DUT에서와 DUT로부터의 신호를 디스큐(deskew)한다. 이 경우에, 테스트 대상 장치(1074)는 삽입되지 않으므로, DUT-보드 트레이스(1080)측이 개방된다.
도 11은 신호를 도시하고 있는데, 이는 종래 TDR 개념을 적용할 때 제공된다. 스텝(step) 신호(SIG0)가 구동기(1012)에 의해 생성되고 저항(1014)을 통해 케이블(1060)로 론칭된다. ATE 인터페이스(1070)에서, 신호 POGO가 관측될 수 있다. 신호(SIG0)는 에지 또는 스텝(1140)을 포함한다. 신호 POGO의 에지 또는 스텝(1142)은 케이블(1060)을 통해 순방향으로 이동하는 파형에 의해 야기되는 에지 또는 스텝(1140)으로의 응답이다. 케이블(1060)상의 전파 지연으로 인해, 에지 또는 스텝(1142)은 에지 또는 스텝(1140)에 비해 지연된다. 또한, 신호는 전송 라인(1080)을 따라 이동한다. 전송 라인(1080)의 개방단(DUT)는 이동하는 파형의 반사를 일으킨다. 결과적으로, 신호 POGO는 제 2 에지 또는 스텝(1144)을 제시하는데, 이는 전송 라인(1080)의 개방단으로부터의 반사에 의해 야기된다.
전송 라인(1080)의 고주파수 감쇠로 인해 에지(1144)의 상승 시간은 에 지(1142)의 상승 시간보다 크다.
신호 노드(1020)에서의 신호(SIG)는 에지(1140)에 의해 직접적으로 야기되는 제 1 에지 또는 스텝(1152) 및 전송 라인(1080)의 개방단에서의 반사에 의해 야기되는 제 2 에지 또는 스텝(1154)을 제시한다.
다시 말해, 신호(SIG)의 제 1 스텝(1152)은 구동기의 출력을 표현하고, 신호(SIG)의 제 2 스텝(1154)은 개방 라인(1080)으로부터의 반사이다. (더 긴 상승 시간을 제시하는) 반사 스텝(1154)이 제 1 스텝(1153)보다 느린 것은, 반사 스텝(1154)이 (케이블(1060) 및 전송 라인(1080)을 통한) 신호 경로를 통한 이동의 감쇠를 2배로 겪기 때문이다.
여기서 반사된 파형, 즉 제 2 스텝(1154)의 파형은 (케이블(1060) 및 전송 라인(1080)을 구성하는) 신호 경로의 감쇠의 정확한 표현이라는 것을 유의해야 한다. 그러나, 자동화 테스트 장비에서 적정한 노력으로 시간-도메인-반사 응답에 관한 정보를 획득하는 것은 여전히 커다란 과제이다.
따라서, 본 발명의 목적은 시간-도메인-반사 응답-정보를 획득하는 개념을 생성하는 것으로, 적정한 정확도 손실과 리소스 소비를 가져온다.
이 문제점은 제1항에 따른 장치와 제22항에 따른 방법과 제24항에 따른 컴퓨터 프로그램에 의해 해결된다.
본 발명은 시간-도메인-반사 응답-정보를 획득하기 위한 장치를 생성한다. 이 장치는 적어도 2개의 상이한 펄스 길이를 TDR 포트에 인가하여 제 1 펄스에 대응하는 제 1 TDR 응답 신호와 제 2 펄스에 대응하는 제 2 TDR 응답 신호를 여기하도록(excite) 구성되는 신호 구동기를 포함한다. 또한, 이 장치는, 제 1 TDR 응답 신호가 임계 값과 같아지는 제 1 시점 및 제 2 TDR 응답 신호가 임계 값과 같아지는 제 2 시점에 기초하여 타이밍 정보를 제공하도록 구성되는 타이밍 결정기를 포함한다. 또한, 이 장치는, 타이밍 정보에 기초하여 TDR 응답에 관한 정보를 계산하도록 구성되는 TDR 응답 정보 계산기를 포함한다.
본 발명의 핵심 사상은, TDR 응답 신호가 여기 펄스의 상이한 펄스 길이에 대한 임계 값과 같아지는 시점을 표시하는 타이밍 정보에 기초하여 시간-도메인-반사(TDR) 응답에 관한 특히 정확한 정보가 얻어질 수 있다는 것이다. TDR 응답 신호의 타이밍은 여기 펄스의 펄스 길이가 변화될 때 변한다는 것이 발견되었다. 또한, TDR 응답에 관한 정보가 전술한 타이밍 변화에 기초하여 계산될 수 있다는 것이 발견되었다. 결과적으로, TDR 펄스 응답은 여기 펄스의 타이밍을 변화(가령, 펄스 길이를 변화)시키고 대응 TDR 응답 신호의 타이밍 정보를 평가함으로써 측정될 수 있다. 이 개념은 특히 이점을 지니는데, 보통 자동 테스트 장비에서 매우 높은 정밀도(심지어 피코 초 범위에서도 가능하게)로 타이밍을 측정하기 위해 타이밍을 설정하는 것이 가능하기 때문이다. 이는 통상적으로 높은 정밀도 타이밍 머신이 멀티-핀 자동 테스트 장비의 채널 모듈에 포함된다는 사실에 기인한다. 높은-타이밍 해상도는, 예를 들어, 조절 가능한 지연 라인을 사용함으로써 얻어질 수 있다. 따라서, 자동 테스트 장비의 종래 채널 모듈의 하드웨어는 시간-도메인-반사 응답-정보를 획득하도록 허용하기 위해 실질적으로 변형될 필요가 없다.
또한, 발명적 개념은 시간-도메인-반사 응답-정보를 기록할 때 임계 값이 변화될 필요가 없다는 현저한 이점을 수반한다. 결과적으로, 회로 구성요소의 비선형 특성으로 기인하는 에러는 상이한 여기 펄스에 대한 TDR 응답 신호를 프로세싱할 때 임계 값을 일정하게 두어 방지될 수 있다. 특히, 본 발명의 개념을 사용하여 여러 회로 구성요소의 전파 지연의 임계 값 의존 변화가 방지될 수 있다.
또한, 타이밍 정보에 기초하는 시간-도메인-반사 응답을 결정하는 것에 기초하는 본 발명의 개념은 종래 오실로스코프에서 사용되는 멀티-비트 아날로그-대-디지털 컨버터의 구현에 대한 필요성을 없앤다.
전술한 바를 요약하면, 본 발명의 개념은 신호 타이밍의 정확한 결정에만 기초하는 TDR 응답을 결정하는 가능성을 수반하는데, 이는 적절한 회로 노력으로 정밀한 결과를 얻을 수 있게 한다.
또한, 타이밍 변화를 전압 변화으로 변환(Δt →Δv)하는 기본적 개념은 감쇠된 신호(가령, 수동 측정 경로의 TDR 응답 신호 등)에 적용 가능할 뿐만 아니라, 상이한 종류의 신호에 일반적으로 적용 가능하다. 따라서, 신호가 주파수 경사(가령, 오버슈트)를 포함하더라도 이는 전술한 개념을 사용하여 매우 잘 측정될 수 있다.
본 발명의 유리한 실시예는 독립 청구항에 의해 추가로 정의된다.
또한, 본 발명은 시간-도메인-반사 정보 및 각각의 컴퓨터 프로그램을 획득하는 대응 방법을 생성한다.
첨부된 도면을 참조하여 본 발명의 바람직한 실시예는 이어서 설명할 것이다.
도 1은 본 발명의 제 1 실시예에 따른, 시간-도메인-반사 응답-정보를 획득하는 발명적 장치의 개략적인 블록도를 도시하고 있다.
도 2는 도 1의 장치에 제공되는 신호의 도식적 표현을 도시하고 있다.
도 3은 TDR 응답 신호의 스큐 레이트를 측정하는 방법의 도식적 표현을 도시하고 있다.
도 4는 발명적 장치에 제공되는 복수의 신호의 도식적 표현을 도시하고 있다.
도 5는 본 발명의 제 2 실시예에 따른, 시간-도메인-반사 응답-정보를 획득하는 발명적 장치의 개략적인 블록도를 도시하고 있다.
도 6a는 도 5의 장치에 제공될 수 있는 신호의 도식적 표현을 도시하고 있다.
도 6b는 도 5의 장치에 제공될 수 있는 신호의 다른 도식적 표현을 도시하고 있다.
도 6c는 도 5의 장치에 제공될 수 있는 신호의 다른 도식적 표현을 도시하고 있다.
도 7은 본 발명의 제 3 실시예에 따른, 시간-도메인-반사 응답-정보를 획득하는 장치의 개략적인 블록도를 도시하고 있다.
도 8a는 도 7의 장치에 제공될 수 있는 신호의 도식적 표현을 도시하고 있다.
도 8b는 도 7의 장치에 제공될 수 있는 신호의 다른 시각적 표현을 도시하고 있다.
도 9a는 발명적 장치에 제공될 수 있는 상이한 길이의 펄스의 도식적 표현을 도시하고 있다.
도 9b는 시간-도메인-반사 응답-정보를 획득하기 위한 발명적 방법의 흐름도를 도시하고 있다.
도 10은 종래 ATE 핀 전자소자의 개략적인 블록도를 도시하고 있다.
도 11은 도 10의 장치에 제공될 수 있는 신호의 도식적 표현을 도시하고 있다.
도 1은 시간-도메인-반사 응답 정보를 획득하는 발명적 장치의 개략적인 블록도를 도시하고 있다. 도 1의 장치 전체를 100으로 표시한다. 이 장치(100)는 신호 구동기(110)를 포함한다. 신호 구동기(110)의 출력단은 TDR 포트(120)에 연결된다. TDR 포트(120)는, 예를 들어, 전기(또는 광) 노드일 수 있다. 또한, 이 장치(100)는 타이밍 결정기(130)를 포함하는데, 그 입력단은 TDR 포트(120)와 연결된다. 따라서, 타이밍 결정기는 TDR 포트(120)로부터 TDR 응답 신호(132)를 수신한다. 또한, 타이밍 결정기(130)는 타이밍 정보(134)를 TDR 응답 정보 계산 기(140)에 제공한다. TDR 응답 정보 계산기(140)는 TDR 응답 정보(142)를 제공한다. 또한, 신호 구동기(110)는 복수의 펄스(112)를 생성하도록 구성되며, 이들은 TDR 포트(120)로 공급된다는 것을 유의해야 한다.
이 장치(100)의 전술한 구조적 기술에 기초하여, 이 장치(100)의 동작에 관한 다수의 세부 사항을 이하 설명할 것이다. 동작에서, 신호 구동기(110)는 상이한 펄스 길이를 갖는 적어도 2개의 펄스를 TDR 포트(120)에 인가한다. 다시 말해, 신호 구동기(110)가 (가령, 본 명세서에는 도시되지 않은 펄스 생성기 유닛 또는 타이밍 생성기 유닛에 의해) 시뮬레이션되어 적어도 2개의 펄스를 생성한다. 신호 구동기(110)의 출력단으로부터 TDR 포트(120)로 전송되는 펄스는 대응하는 TDR 응답 신호를 여기시킨다(excite). 다시 말해, 신호 구동기(110)에 의해 생성되는 제 1 펄스는 제 1 TDR 응답 신호를 얻게 하고, 신호 구동기(110)에 의해 생성되는 제 2 펄스는 제 2 TDR 응답 신호를 얻게 한다. 타이밍 결정기(130)는 TDR 응답 신호(132)를 수신하고 대응 타이밍 정보(134)를 제공하도록 구성된다. 예를 들어, 타이밍 결정기(130)는 제 1 TDR 응답 신호가 임계 레벨을 지날 때의 시점을 결정하고 제 2 TDR 응답 신호가 임계 레벨과 같아지는 시점을 결정하도록 구성된다. 타이밍 결정기(130)에 의해 획득되는 타이밍 정보는, 예를 들어, 신호 구동기(110)에 의해 제공되는 펄스의 후미 에지에 비해 상대적일 수 있는데, 이를 이하 보다 상세히 설명할 것이다. 따라서, 타이밍 결정기(130)는, 예를 들어, 상대 타이밍 정보를 제공하는데, 제 1 상대 타이밍 정보는 신호 구동기(110)에 의해 제공되는 제 1 펄스의 후미 에지와 제 1 TDR 응답 신호가 임계 레벨과 같아지는 시점 사이의 시간 주기를 나타낸다. 또한, 타이밍 정보는, 예를 들어, 신호 구동기(110)에 의해 제공되는 제 2 펄스의 후미 에지와 제 2 TDR 응답 신호가 임계 레벨과 같아지는 시점 사이의 시간 주기를 나타낸다. 임계 레벨은 제 1 시점 및 제 2 시점의 결정을 위해 변화하지 않고 두는 것이 바람직하다.
또한, TDR 응답 정보 계산기(140)는 타이밍 정보(134)에 기초하여 TDR 응답에 관한 정보를 계산하도록 구성되는 것이 바람직하다. 따라서, TDR 응답 정보 계산기(140)는 TDR 응답 정보(142)를 제공하는 것이 바람직한데. 이는, 가령, TDR 응답의 파형을 나타낼 수 있다. 다시 말해, TDR 응답 정보는 절대 레벨 또는 상대 레벨 변화의 관점에서 TDR 응답의 시간적 전개를 나타낼 수 있는데, 이는 이 장치(100)의 TDR 포트(120)에 제공될 수 있다.
이하, 본 발명의 동작 원리를 도 2를 참조하여 보다 상세히 설명할 것이다. 도 2는 장치(100)에 제공될 수 있는 신호의 도식적 표현을 도시하고 있다. 도 2의 도식적 표현 전체를 200으로 표시한다. 제 1 신호 표현(210)은 제 1 펄스의 시간적 전개를 나타내는데, 이상적 형태로 도시되어 있다. 시간축(212)은 시간을 나타내고 레벨축(214)은 임의의 단위인 제 1 펄스의 신호 레벨을 나타낸다. 제 1 펄스는 지속구간(lp1) 동안의 직사각형 펄스(216)로서 이상화 방식으로 도시되어 있다. 펄스(216)는 신호 구동기(110)에 의해 제공된다.
제 2 신호 표현(220)은 TDR 응답 신호를 나타내는데, 이는 펄스(216)에 대한 TDR 응답을 형성한다. 시간축(222)은 시간을 나타내고, 레벨축(224)은 임의의 단위인 레벨을 나타낸다. 제 1 TDR 응답 신호(226)는 TDR 경로상의 고주파수 신호 성분의 불가피한 감쇠로 인해 비이상적으로 평평한 에지를 포함한다는 것을 유의해야 한다. 또한, 제 1 TDR 응답 신호(226)는 TDR 경로상의 전파 지연으로 인해 제 1 펄스(216)에 비해 시간적으로 지연된다는 것도 유의해야 한다. 또한, 제 2 펄스는 시각 t2에서 시작한다는 것도 유의해야 한다. 제 1 TDR 응답 신호(226)는 시각 t3에서 상승하기 시작하여 시각 t4까지 계속 상승한다. 시각 t3과 t4 사이의 시간 간격은 제1 펄스(216)의 지속기간(lp1)과 동일하다.
이하, 보다 긴 제 2 펄스에 대한 상황을 설명할 것이다. 이를 위해, 제 2 신호 표현(230)은 신호 구동기(110)에 의해 제공되는 제 2 신호 펄스의 시간적 전개를 나타낸다. 시간축(232)은 시간을 나타내고, 레벨축(234)은 제 2 펄스(236)의 레벨을 나타낸다. 도 2의 신호 표현은 제 1 펄스(216) 및 제 2 펄스(236)가 동일한 시점에 후미 에지를 갖는 것으로 보이도록 배열된다는 것을 유의해야 한다. 그러나, 이 표현 형태는 비교 목적을 위해서만 선택된다. 실제로, 제 1 펄스(216) 및 제 2 펄스는 순차적으로 론칭된다.
그러나, (클록 신호에 대한) 동일한 공칭(또는 상대) 시간에 2개의 펄스(216, 236)에 대한 후미 에지를 제공하는 것이 바람직하다(그러나 필수적이지는 않다). 칩 테스터에서 시용 가능한 시간 측정 툴, 가령, 클록 신호를 지연시키기 위한 프로그래밍 가능한 지연 라인은 유한 정확도를 갖는다. 그럼에도 불구하고, 작은 시간 윈도우에서 매우 우수한 로컬 상대 정확도가 달성 가능하다. 그러므로, 클록 신호에 대해 동일한 시간 위치에서 펄스(216, 236)의 후미 에지를 제공하는 것이 타이밍 정확도를 향상시키기 위해 유용할 수 있다.
그럼에도 불구하고, 타이밍 결정기(130)는, 예를 들어, 시간 측정을 실행하도록 구성될 수 있는데, 이는 제 1 펄스(216) 및 제 2 펄스(236)의 후미 에지에 상대적이다.
제 2 펄스(236)는 펄스 길이(lp2)를 포함한다. 이와는 별도로, Δlp2는 제 2 펄스(236)의 펄스 길이(lp2)와 제 1 펄스(216)의 펄스 길이(lp1) 사이의 차이를 표시한다.
제 4 신호 표현(240)은 제 2 펄스(236)에 응답하여 제 2 TDR 응답 신호의 시간적 전개를 나타낸다. 시간축(242)은 시간을 나타내고, 레벨축(244)은 임의의 단위인 제 2 TDR 응답 신호의 레벨을 나타낸다. 제 2 TDR 응답 신호(246)는 시각(t5)에서 시작하고, 시각(t6)에서 제 1 레벨 y1에 도달하고 시각 (t7)에서 제 2 레벨 y2에 도달한다. t6-t5 = lp1임을 유의해야 한다. 따라서, 제 1 레벨 y1은 제 1 TDR 응답 신호(226)가 시각(t4)에 도달하는 레벨과 동일하다. 그러나, 시각 t6과 t7 사이에서 제 2 TDR 응답 신호(246)가 더 증가되어 제 2 레벨(y2)에 도달한다. 제 1 레벨(y2)과 제 1 레벨(y1) 사이의 차는 Δ로 표시한다. 다시 말해, 시각(t7)에서의 제 2 TDR 응답 신호(246)의 값이 시각(t4)에서의 제 1 TDR 응답 신호(226)의 레벨보다 높은 이유는, 제 2 펄스(236)가 제 1 펄스(216)보다 길기 때문이다. 또한, 제 1 TDR 응답 신호(226)가 제 1 펄스(216)의 후미 에지에 응답하여 자신의 0 상태로 복귀하기 시작한다고 가정한다. 또한, 제 2 TDR 응답 신호(246)가 펄스(236)의 후미 에지에 응답하여 자신의 0 상태로 복귀한다고 가정한다. 제 1 TDR 응답 신호(226)의 0 상태로의 복귀 및 제 2 TDR 응답 신호(246)의 0 상태로 의 복귀는, 각각 값(y1 및 y2)으로부터 시작하여 대략 동일한 시간적 전개를 제시한다고 가정한다. 제 1 및 제 2 TDR 응답 신호(226, 246)의 후미 에지의 초기 값(y1, y2)이 상이하므로, TDR 응답 신호(226, 246)의 후미 에지(226b, 246b)가 상이한 시각(tx1, tx2)에서 사전 결정된 임계 값(250)을 지난다고 쉽게 이해된다. 후미 에지(226b)가 시각(tx1)에서 임계 레벨(250)을 지나고, 제 2 TDR 응답 신호(246)의 후미 에지(246b)가 시각(tx2)에서 임계 레벨(250)을 지난다고 가정한다. 이제, 후미 에지(226b) 및 후미 에지(246b)는 임계 레벨(250) 부근의 간격에서 Δy의 레벨 시프트와 대략 평행하고, 제 1 후미 에지(226b) 및 제 2 후미 에지(246b) 모두 대략 유사한 슬루 레이트(slew rate)를 갖는다고 가정하면, 레벨 차 Δy는 타이밍 시프트 Δt로부터 유도될 수 있다.
Figure 112009034111856-PCT00001
이 임계 값(250) 부근의 간격에서의 후미 에지(226b, 246b)의 (대략 동일한) 슬루 레이트의 절대 값을 지정한다고 하면, 다음 관계가 유지된다.
Figure 112009034111856-PCT00002
다시 말해, Δy는 다음 관계를 사용하여 Δt의 측정으로부터 유도될 수 있다.
Figure 112009034111856-PCT00003
결과적으로, Δy는 시간 Δlp만큼 떨어진 임펄스 응답의 2개의 값 사이의 차는 Δt의 정보에 기초하여 우수한 근사치로 계산될 수 있다. 따라서, 타이밍 결정기(130)는 타이밍 정보(134)로서 Δt를 결정할 수 있게 하는 정보를 제공하도록 구성하는 것이 바람직하다. 예를 들어, Δt는 tx1이 제 1 펄스(216)의 후미 에지의 시간적 위치에 대해 알려지는 경우 및 tx2가 제 2 펄스(236)의 후미 에지의 시간적 위치에 대해 알려지는 경우에 계산될 수 있다. 다시 말해, tx1 및 tx2는 대응하는 펄스(216, 236)의 후미 에지에 대해 정의되는 상대적 시간으로 고려된다. 따라서, tx1은, 예를 들어, 제 1 펄스(216)의 후미 에지와 제 1 TDR 응답 신호(226)가 임계 레벨(250)과 같아지는 시점 사이의 시간 간격으로서 정의될 수 있다. 유사하게, 시간 tx2는, 예를 들어, 제 2 펄스(236)의 후미 에지와 제 2 TDR 응답 신호가 임계 레벨(250)과 같아지는 시점 사이의 시간 간격으로서 정의될 수 있다. 타이밍 정보(134)는 전술한 시간 간격에 관한 정보를 포함하거나 시간 간격(Δt)에 관한 정보를 포함할 수 있다. 그러나, 타이밍 정보(134)는 Δt가 유도될 수 있는 임의의 다른 정보를 포함할 수 있는데, 예를 들어, 제 1 펄스(216)의 후미 에지의 절대 타이밍 정보, 제 2 펄스의 후미 에지(236)의 절대 타이밍 정보 및 제 1 시점과 제 2 시점의 타이밍 정보를 포함할 수 있다.
TDR 응답 정보 계산기(140)는 각 타이밍 정보(134)를 평가하고 정보(142)를 계산하도록 구성될 수 있으며, 기울기 레이트
Figure 112009034111856-PCT00004
, Δt와 Δy 사이의 전술한 관계를 사용한다.
결과적으로, TDR 응답 정보(142)는, 예를 들어, 상이한 시점들 사이의 TDR 응답의 레벨의 차 Δy를 나타내며 계산될 수 있다. 그러나, 측정은 2개 이상의 상이한 길이의 펄스를 사용하여 반복될 수 있다. 이 경우, TDR 응답의 시간적 전개의 2개 이상의 지점이 평가될 수 있다.
일 실시예에서, TDR 응답의 시간적 전개의 상대적 값이 계산된다는 것을 유 의해야 한다. 따라서, TDR 응답 신호의 한 시점이 기준 지점으로 취해지고 레벨의 변화(가령, Δy)이 상이한 시점에 대해 계산된다.
다른 실시예에서, TDR 응답 신호의 절대 값을 계산하기 위한 시도가 이루어 진다.
전술한 절차를 수행하기 위해 임계 값(250) 부근의 간격의 TDR 응답 신호의 후미 에지의 기울기를 알 필요가 있다는 것을 유의해야 한다. 이하, 측정에 의해 어떻게 이 기울기가 결정될 수 있는지를 설명할 것이다. 그러나, 기울기는 회로에 대한 충분한 정보가 이용 가능한 경우에 계산에 의해서도 획득될 수 있다는 것을 유의해야 한다.
도 3은 신호의 도식적 표현을 도시하고 있는데, 이는 TDR 응답 신호의 후미 에지의 기울기의 측정을 위해 도 1의 장치에 제공될 수 있다. 도 3의 도식적 표현 전체를 300으로 표시한다. 제 1 신호 표현(310)은 펄스이며, 이는 신호 구동기(110)에 의해 제공될 수 있다. 시간축(312)은 시간을 나타내고, 레벨축(314)은 레벨을 나타낸다. 설명을 위해, 펄스(316)는 이상적인 직사각형 펄스로 가정한다. 그러나, 실제로 펄스(216)는 유한한 상승 횟수 및 하강 횟수를 가질 수 있다.
제 1 단계에서, 펄스(316)는 신호 구동기(110)에 의해 론칭되어 TDR 경로를 통해 전달된다. 펄스(316)에 대한 응답인 TDR 응답 신호는 제 2 신호 표현(320)에 도시된다. 시간축(322)은 시간을 나타내고 레벨축(324)은 임의의 단위인 신호 레벨을 나타낸다. 그러나, 처음으로 펄스(316)를 론칭할 때, 타이밍 결정기(130)는 TDR 응답 신호(326)가 제 1 기울기 측정 임계 값(328)(th1)을 지날 때를 결정할 수 있다. 이 교차의 시간적 위치는 trel1로 표시하고 펄스(316)의 후미 에지에 대한 상대 시간적 위치로서 표현되는 것이 바람직하다.
그러나, TDR 응답 신호의 후미 에지의 기울기를 측정하기 위해, 펄스(316)는 두 번째로 다시 론칭되는 것이 바람직하다. 제 3 신호 표현(330)은 TDR 응답 신호를 도시하는데, 이는 TDR 펄스(316)을 다시 론칭하는 것에 응답한다. 시간축(332)은 시간을 나타내고, 레벨축(334)은 신호 레벨을 나타낸다. 그러나, 펄스(316)가 두 번째로 론칭될 때, 임계 레벨은 제 2 값(338)(th2)으로 조절되는데, 이는 임계 레벨(328)의 제 1 값과는 다른 것이 바람직하다. 따라서, TDR 응답 신호(336)의 후미 에지가 펄스(316)의 후미 에지에 대해 표현되는 제 2 임계 레벨(338)과 같아지는 시각은 trel1과 상이하다.
따라서, TDR 응답 신호(326, 336)의 후미 에지의 슬루 레이트는 다음과 같이 계산될 수 있다.
슬루 레이트 = (th2 - th1)/(trel2 - trel1)
다시 말해, 다음 절차가 수행될 수 있다.
제 1 단계에서, 임계 레벨은 제 1 값으로 설정되고, 제 1 펄스는 신호 구동기(110)에 의해 론칭된다. 제 1 펄스의 후미 에지와 TDR 응답 신호의 후미 에지가 제 1 임계 값 사이의 시간 간격 trel1을 나타내는 정보가 결정된다.
제 2 단계에서, 임계 2 값으로 설정된다. 또한, 제 2 펄스는 신호 구동에 의해 론칭되는데, 제 2 펄스는 제 1 펄스와 동일한 펄스 길이인 것이 바람직하다. 또한, 제 2 펄스의 후미 에지와 TDR 응답 신호의 후미 에지가 임계 레벨과 같아지 는 시점 사이의 시간 간격 trel2가 결정된다.
제 3 단계에서, 슬루 레이트는 임계 레벨의 차와 시간 간격(trel1 및 trel2)의 차 사이의 비율(a quotient)로서 계산된다.
펄스 폭은 슬루 레이트를 결정할 때 관련되지 않는다는 것을 유의해야 한다. 따라서, 본 발명의 일 실시예에서, 긴 펄스 또는 2개의 충분히 긴 펄스가 슬루 레이트를 결정하기 위해 사용된다.
또한, 임계 레벨을 변화하는 대신에, 임계 레벨은 일정하게 유지되고 구동기 레벨이 변화될 수 있다.
다시 말해, 신호 구동기에 의해 제공되는 레벨은 변할 수 있어서, 신호 구동기에 의해 제공되는 제 1 펄스 및 제 2 펄스가 상이한 레벨을 포함한다. 다시 말해, 구동기 신호는 사전 결정된 시프트 값만큼 위 또는 아래로 시프트된다. 구동기 레벨을 시프트하는 원리는 실제 TDR 측정을 수행하는 것과 근접하게 관련된다.
도 4는 도 1의 장치(100)에서 발생하는 신호의 다른 도식적 표현을 도시하고 있다. 도 4의 도식적 표현 전체를 400으로 표시한다. 제 1 신호 표현(410)은 상이한 펄스 너비(또는 펄스 길이)의 복수의 이상적 펄스를 선택한다. 시간축(412)은 시간을 나타내고, 레벨축(414)은 임의의 단위인 신호 레벨을 나타낸다. 상이한 펄스를 416a, 416b 및 416c로 표시한다.
제 2 신호 표현(420)은 복수의 왜곡된 펄스를 나타낸다. 왜곡된 펄스는, 예를 들어, TDR 응답 신호일 수 있는데, 이는 제 1 신호 표현(410)에 도시된 여기 펄스에 대한 응답을 형성한다. 신호 표현(420)에 관해, 시간축(422)은 시간을 나타 내고, 레벨축(424)은 임의의 단위의 왜곡된 펄스의 신호 레벨을 나타낸다.
신호 표현(410)의 펄스는, 예를 들어, 신호 구동기(110)에 의해 제공될 수 있으며, 따라서 TDR 포트(120)를 통해 출력될 수 있다는 것을 유의해야 한다. 여기를 위해, 상이한 길이의 펄스(416a, 416b, 416c)의 후미 에지가 시각(t401)에서 발생한다고 가정한다. 또한, 제 1 TDR 응답 신호(426a)는 제 1 펄스(416a)에 대한 응답이고, 제 2 TDR 응답 신호(426b)는 제 2 펄스(416b)에 대한 응답이며, 제 3 TDR 응답 신호(426c)는 제 3 펄스(416c)에 대한 응답이라는 것을 유의해야 한다.
펄스(416a, 416b, 416c)의 후미 에지가 모두 동일한 시각(t401)에 발생한다고 가정하면, 대응하는 TDR 응답 신호(426a, 426b, 426c)(또는, 더 정확하게는 그 후미 에지)는 다른 시각에 임계 레벨(428)을 지난다. 다시 말해, TDR 응답 신호의 후미 에지의 타이밍(즉, 후미 에지가 임계 레벨(428)과 같아지는 시각)은 펄스(416a, 416b, 416c)의 길이와 함께 변한다.
제 3 신호 표현(430)은 펄스 너비의 함수로서의 타이밍 변화를 도시하고 있다. 펄스 너비축(432)은 펄스 너비를 나타내고, 타이밍 변화축(434)은 TDR 응답 신호의 후미 에지의 타이밍의 변동을 나타낸다. 기준 타이밍(0과 같은 타이밍 변화)으로서, 매우 긴 펄스가 가정된다. 타이밍 변화의 절대 값이 펄스 너비 또는 펄스 길이가 감소함에 따라 증가한다는 것을 볼 수 있다. 다시 말해, 타이밍(후미 에지가 임계 값과 같아지는 시점)은 펄스 너비가 짧아지면 현저하게 변한다. 대조적으로, 보다 긴 펄스 너비에 대해, 타이밍 변화는 더 작다.
전술한 바와 같이, 타이밍 변화는 레벨 변동에 대한 측정이다. 이상적 조건 하에서, 타이밍 변화는 전압 변화에 비례한다. 다시 말해, 타이밍이, 예를 들어, 0인 경우, TDR 응답 신호는 안정 상태 값에 도달하였다고 가정할 수 있다. 반대로, 타이밍 변화가 발생할 때, TDR 응답 신호는 한 값에 도달했다고 결론지을 수 있는데, 이는 후미 에지가 일어날 때(또는 시작될 때) 안정 상태 값으로부터 이탈한다. 따라서, (매우 긴 펄스에 대한) 타이밍 변화는, 본 발명의 일 실시예에서, 안정 상태 값으로부터의 TDR 응답 신호의 이탈에 (적어도 부분적으로) 비례한다. 결과적으로, 펄스 너비의 함수로서의 타이밍 변화의 표현은 TDR 응답 신호의 시간전 전개의 표현으로서 유효하게 간주될 수 있다.
발명적 개념의 실제 실현에 의존하여, TDR 응답 신호의 파형은 절대 값 또는 상대 표현(가령, 긴 펄스에 대한 안정 상태 값에 상대적임)의 관점에서 결정될 수 있다.
타이밍 변화는 전술한 개념에 따라 신호 레벨(가령, 전압 또는 전류) 표현으로 변환될 수 있다는 것을 유의해야 한다.
제 4 신호 표현(400)에서, 상대 TDR 응답 신호 레벨의 관점에서의 TDR 응답 신호의 기술이 도시되어 있다. 시간축(442)은 시간을 나타내고, 신호 레벨축(444)은 상대 TDR 응답 신호 레벨을 나타낸다. 상대 TDR 응답 신호 레벨은 타이밍 변화에 비례하고, TDR 응답 신호의 후미 에지의 슬루 레이트는 비례 인수(proportionality factor)임을 유의해야 한다.
제 5 신호 표현(450)은 절대 TDR 응답 신호 레벨의 도식적 표현을 도시하고 있다. 시간축(452)은 시간을 나타내고 신호 레벨(454)은 절대 TDR 응답 신호 레벨 을 나타낸다. 절대 TDR 응답 신호 레벨의 시간적 전개는 선형 맵핑을 사용하여 타이밍 변화에 기초하여 계산될 수 있는데, 여기서 슬루 레이트 s 또는
Figure 112009034111856-PCT00005
은 선형 스케일링 인수로서 기능하는 것이 바람직할 수 있다. 다시 말해, (절대 신호 레벨의 관점으로 표현되는) TDR 응답 신호의 재구성은 도식적 표현(430)에서 표현되는 타이밍 변화에 기초하여 TDR 응답 정보 계산기(140)에 의해 획득될 수 있다.
이하, 전술한 개념을 요약할 것이다. 보다 정밀한 측정과 함께 제안되는 기술은 다음과 같이 나타낼 수 있다.
공칭적으로 일정한 에지가 일정한 비교기 임계에서 관측되고, 이전 에지가 이동된다. 이 관측을 위해, 샘플 클록은, 예를 들어, 스위핑될(swept) 수 있다. 다시 말해, 후미 에지 대 공칭 펄스 너비 PW의 이동이 기록된다. 최종 특징은 파형을 표현한다. 일 실시예에서, 임계(또는 임계 레벨) 위의 파형의 일부만이 최종 특징으로 표현된다. 그러나, 이 제한은 통상적으로 DUT-보드 트레이스에 의해 야기되는 추가 감쇠를 측정하는 의도된 애플리케이션에 대한 문제가 아니다.
타이밍 변화으로부터 원하는 전압 변화으로의 변환 인수는 슬루 레이트:
voltage_change=slew_rate*timing_change
이다.
일 실시예에서, 슬루 레이트는 펄스(또는 펄스 너비)를 일정하게 유지하면서 비교기 임계를 약간 변화하고 최종 시간 지연을 측정함으로써 결정될 수 있다. 슬루 레이트는 다음과 같이 계산될 수 있다.
slew_rate=delta_voltage/delta_time.
이와 달리, 비교기 임계를 비교하는 대신에, 비교기 임계는 일정하게 유지될 수 있고, 구동기 레벨은 변화될 수 있다. 다시 말해, 구동기 신호의 레벨은 일정 시프트 값만큼 위로 또는 아래로 시프트될 수 있다. 이 원리는 실제 TDR 측정을 수행하는 것에 매우 근접하다.
이하, 본 발명의 개념의 추가 개선점을 설명할 것이다. 이를 위해, 도 5는 발명적 회로의 개략적인 도면을 도시하는데, 이는 본 발명의 추가 개선점을 위한 기본으로서 기능할 것이다. 도 5의 회로는 전체를 500으로 표시하고, 신호 구동기 유닛(510)을 포함하는데, 이는 신호 구동기(110)를 대신할 수 있다. 신호 구동기 유닛(510)은 구동기(512)를 포함한다. 구동기(512)는, 예를 들어, 도시되지 않은 타이밍 생성기로부터 입력 신호(514)를 수신한다. 통상적으로 구동기(512)는 입력 신호(514)를 증폭하여 증폭된 출력 신호(516)를 사전-강조 회로(518)에 제공한다. 사전-강조 회로(518)는 대응 출력 신호(520)를 제공하는데, 이는 적합한 소자를 통해 TDR 노드(522)에 연결된다. 본 명세서에 주어진 예에서, 저항(542)은 연결 소자의 기능을 갖는다. 그러나, 능동 및/또는 수동 소자를 포함하는 다른 연결 소자가 사용될 수 있다. 그럼에도 불구하고, 신호 구동기 유닛(510)이 사전 결정된 임피던스를 TDR 노드에 제공하는 것이 바람직하다. 또한, 사전-강조 회로(518)는 저주파수 성분과 비교될 때 출력 신호(516)의 고주파수 성분을 강조하도록 구성되는 것이 바람직하다는 것을 유의해야 한다. 따라서, 신호(520)에서, 고주파수 성분은 신호(516)에 비교될 때, 낮은 주파수 성분에 대해 강조된다.
또한, 회로(500)는 타이밍 결정기 유닛(530)을 포함하는데, 이는 도 1의 회 로(100)의 타이밍 결정기(130)를 선택적으로 대체할 수 있다. 타이밍 결정기 유닛(530)은 (선택적) 이퀄라이저 회로(532)를 포함하는 것이 바람직하다. 이퀄라이저 회로(532)의 입력단은 직접적으로 또는 연결 네트워크를 통해 TDR 노드(522)와 연결된다. 또한, 이퀄라이저 회로(532)의 출력단은 비교기의 제 1 입력단과 연결된다. 비교기(534)의 제 2 입력단은 임계 신호(536)를 수신하도록 구성된다. 임계 레벨 신호(536)는, 예를 들어, 전압 소스 또는 전류 소스에 의해 제공될 수 있다. 임계 레벨 신호(536)는 비교기(534)의 전환 임계를 조절하고 도 1 내지 도 4를 참조하여 설명되는 임계 레벨의 조절을 허용한다는 것을 유의해야 한다.
비교기(532)의 출력단은 클록킹된 래치(537)의 데이터 입력단과 연결된다. 또한, 클록된 래치(537)는 클록 신호(538)를 수신하는 클록 입력단을 포함한다. 또한, 클록킹된 래치(537)는 데이터 신호(540)에 대한 데이터 입력단을 포함한다. 타이밍 결정기 회로(530)는 클록 신호(538)의 타이밍을 성공적으로 변화함으로써 신호(가령, 이퀄라이저 회로(532)의 입력단에 제공되는 신호)의 에지의 시각을 결정하며, 동일한 펄스의 시퀀스는 신호 구동기 유닛(510)에 의해 제공될 수 있다는 것을 유의해야 한다. 다시 말해, 바람직하게 동일한 펄스의 시퀀스는 신호 구동기 유닛에 의해 생성되며, 클록 신호(538)의 (신호 구동기 유닛(510)에 의해 제공되는 펄스의 상승 에지 또는 후미 에지에 대한) 상대 타이밍이 변동된다. 따라서, 이퀄라이저 회로(532)의 변환 시각 또는 입력 에지는 상대 타이밍의 이 변동 동안에 클록킹된 래치(537)의 출력 신호를 모니터링하거나 기록함으로써 결정될 수 있다. 그러므로, 에지 또는 변환의 위치를 결정하기 위해 "shmoo" 절차가 적용될 수 있 다.
또한, DUT 접속(560)은, 예를 들어, (예를 들어, 임피던스 ZT를 갖는) 케이블(570), POGO 핀(572) 및 (예를 들어, 임피던스 ZD를 가지며, DUT-보드 트레이스에 의해 형성되는) DUT-보드상의 전송 라인을 통해 TDR 노드(522)와 접속된다는 것을 유의해야 한다. 또한, 케이블(570), POGO 핀(572) 및 전송 라인(574)은, 예를 들어, 도 10을 참조하여 설명되는 소자(1060, 1050, 1080)와 동일할 수 있다는 것을 유의해야 한다.
전술한 바를 요약하면, "사전-강조"(PE)라 불리는 기술이 현재 자동화 테스트 장비(ATE)의 구동기로 구현되거나 설치될 수 있다는 것을 유의해야 한다. 구동기(또는 신호 구동기 유닛(510))는 "깨끗한(즉, 대략 이상적이거나 직사각형인)" 단을 생성하지 않지만, 더 높은 주파수의 크기가 증가된 신호를 생성한다. 더 높은 주파수의 증가는, 예를 들어, 사전-강조 회로(518)에 의해 달성된다. 사전-강조의 양 및 영향 받는 주파수 범위도 프로그래밍 가능할 수 있다. 다시 말해, 사전-강조 회로(518)는 상이한 사전-강조 설정 및/또는 주파수 전송 특성으로 프로그래밍 가능할 수 있다. 유사하게, 비교기에서 또는 타이밍 결정기 유닛(530)에서, "이퀄리제이션"(EQ)이라 불리는 유사한 기술이 구현될 수 있다. 다시 말해, 이퀄라이저 회로(532)는 타이밍 결정기 유닛(532)의 일부이거나 비교기(534)에서 통합될 수 있다. 다시 말해, 전술한 비교기 및/또는 전술한 이퀄리제이션 기술은 현재 자동화 테스트 장비에서 구현될 수 있다. 또한, 이퀄라이저 회로(532)의 기능은 사전-강조 회로(518)의 기능에 유사할 수 있다. 다시 말해, 이퀄라이저 회로(532) 는 보다 낮은 주파수를 통해 보다 높은 주파수를 강조하도록 구성될 수 있다. 이와 달리, 이퀄라이저 회로(532)는 사전-강조의 효과를 위해 균형을 맞추도록 보다 높은 주파수를 통해 보다 낮은 주파수를 강조하도록 구성될 수 있다. 그러나, 보다 높은 주파수를 강조하는 것이 바람직하다.
일 실시예에서, ATE 제조사는 파라미터(가령, 사전-강조 회로의 파라미터 및/또는 이퀄라이저 회로(532)의 파라미터)를 설정하여, ATE 인터페이스와 후면에 이르는 신호 경로의 고주파수 손실이 완전하게 보상되고 "깨끗한" 구동기 단이 그 지점에서와 비교기(534)에서 보여지게 된다. 다시 말해, 사전-강조 회로(518)의 파라미터는, 예를 들어, 구동기(512)가 스텝 또는 펄스를 생성할 때 POGO 핀(572)에서의 신호가 최적, 또는 거의 최적의 에지 특성(가령, 최소 상승 시각 및/또는 최대 오버슈트 또는 언더슈트)을 포함한다. 또한, 이퀄라이저 회로(532)는 이상적 신호가 POGO 핀(572)에 제공될 때 최적 펄스가 비교기(532)의 제 1 입력단에 제공되도록 구성될 수 있다. 다시 말해, 사전-강조 회로(518)는, 사전-강조 회로(518)의 출력단과 POGO 핀(572) 사이의 신호 경로의 주파수-의존 감쇠를 적어도 부분적으로 보상하도록 구성될 수 있다. 또한, 이퀄라이저 회로(532)는 POGO 핀(572)과 이퀄라이저 회로(532)의 입력단 사이의 주파수-의존 감쇠를 적어도 부분적으로 보상하도록 구성될 수 있다.
그러나, 회로(500)가 사전-강조 회로(518)와 이퀄라이저 회로(532) 모두를 포함하는 것이 필요치 않다는 것을 유의해야 한다. 오히려, 다른 실시예에서, 사전-강조 회로(518)와 이퀄라이저 회로(532) 중 하나의 회로만이 제공된다. 다른 실시예에서, 사전-강조 회로(518) 및 이퀄라이저 회로(532)가 생략될 수도 있다.
그럼에도 불구하고, 사전-강조 기술의 사용은 발명적 개념의 실행에 대한 어떤 곤란성을 둔다는 것을 유의해야 한다. 이들 곤란성을 명료히 하기 위해, 도 6a를 참조한다. 도 6a는 도 5의 회로(500)의 동작에 제공될 수 있는 신호를 도시하고 있다. 도 6a의 도식적 표현은 전체를 600으로 표시한다. 제 1 신호 표현(610)은 사전-강조 펄스를 나타내는데, 이는 사전-강조 회로(518)의 출력단에 제공될 수 있다. 다시 말해, 제 1 신호 표현(610)은 신호를 나타내는데, 이는 도 5에서 SIG0으로 표시된다. 시간축(612)은 시간을 나타내며 레벨축(614)은 신호(SIG0)의 레벨을 나타낸다. 곡선(616)은 신호(SIG0)의 시간적 전개를 나타내는데, 신호(SIG0)는 사전-강조 회로(518)에 의해 생성되는 오버슈트(618)를 제시한다는 것을 볼 수 있다.
제 2 신호 표현(620)은 POGO 핀(572)에 제공되는 신호의 시간적 전개를 나타낸다. 시간축(622)은 시간을 나타내고, 레벨축(624)은 신호의 레벨을 나타낸다. 신호 POGO는 대략 이상적 제 1 스텝 변환 또는 에지(626a)를 제시한다는 것을 볼 수 있는데, 이는 사전-강조 회로(518)가 케이블(570)의 주파수-의존 감쇠를 보상하기 때문이다. 그러나, 신호 POGO의 후속 전이 또는 에지(626b)는 전송 라인(574)의 손실로 인해 더 이상 이상적이지 않다.
제 3 신호 표현(630)은 신호 노드 또는 TDR 노드(522)에서의 신호 SIG의 시간적 전개를 나타낸다. 시간축(632)은 시간을 나타내며, 레벨축(634)은 임의의 단위인 레벨을 나타낸다. 신호 SIG는 636으로 표시된다. 신호 SIG는 신호 구동기 유닛(510)에 의해 제공되는 여기 신호와, 전송 라인(574)의 DUT-측으로부터 반사되는 반사 신호의 중첩에 의해 형성된다는 것을 유의해야 한다. 그러나, 전송 라인(574)의 DUT 측으로부터의 반사가 신호 구동기 유닛(510)에 의해 (직접적으로) 제공되는 신호의 사전-강조 효과가 쇠퇴하기 전에 발생하면, 신호 SIG는 사전-강조 효과로 인한 (이상적 TDR 결과와 비교될 때) 전압 에러를 포함한다. 다시 말해, 전송 라인(574)의 DUT-측으로부터의 반사가 신호 구동기 유닛(510)에 의해 제공되는 여기 펄스가 안정되기 전에 TDR 노드(522)에 도달하면, 신호 SIG의 바람직하지 못한 왜곡이 존재한다.
결과적으로, 사전-강조 회로(518)의 도입은 전술한 shmoo 기술을 더 복잡하게 하는데, (구동기 유닛(510)에 의해 제공되는) 초기 구동기 단계는 반사가 나타나고 임의의 재생성된 반사 파형이 안정되지 않음으로 인한 이 전압-에러에 의해 왜곡되기 전에 안정될 수 없기 때문이다.
초기 구동기 단계는 시간(t601)에서만 안정되는데, 여기서 반사 응답은 시각(t602)에 TDR 노드(522)에, 즉, 초기 구동기가 안정되기 전에 도달한다는 것을 유의해야 한다.
이하, 종래 TDR 측정 시스템에서 발생할 수 있는 추가적 문제점을 도 6b 및 도 6c를 참조하여 설명할 것이다. 도 6b는 상이한 길이의 펄스의 도식적 표현을 도시하는데, 이는 도 1에 따른 회로(100) 및 도 5에 따른 회로(500)의 동작 동안에 제공될 수 있다. 도 6b 및 도 6c에 도시된 신호 각각은 (예를 들어, 신호 구동기(110) 또는 신호 구동기 유닛(510)에 의해 제공되는) 초기 구동기 단계와 (가령, TDR 경로의 DUT-측으로부터 발신하는) 반사의 중첩을 도시하고 있다. 도 6b 및 6c의 신호는 시간축(652a, 652b, 652c, 652d, 652e, 652f)를 갖는 각각의 좌표계에서 고려되어야 한다는 것을 구분할 수 있다. 또한, 도 6b 및 6c의 신호는 각각의 레벨축(654a, 654b, 654c, 654d, 654e, 654f)를 참조하여 고려되어야 한다. 도 6b 및 6c로부터 종래 TDR 장치에서는 발명적 방법이 (초기 단계와 반사 단계 사이의 지연보다 짧은) 짧은 펄스에 대해 특히 잘 동작한다는 제한을 직면할 수 있다는 것을 알 수 있다.
도 6b 및 6c는 3개의 상이한 펄스 너비가 적용될 때 신호 SIG를 전달하는 TDR 노드에서 무엇이 일어나는지를 도시하고 있다. 도 6b 및 6c에 도시된 파형의 종류는 통상적인 핀 전자소자를 사용하여서는 합리적으로 분석될 수 없다는 것을 유의해야 한다. 신호 구동기 또는 신호 구동기 유닛이 사전-강조를 가지면, 이 제한은 훨씬 더 심각해지는데, (신호 구동기 또는 신호 구동기 유닛에 의해 제공되는) 초기 파형이 아직 안정되지 않았을 수 있기 때문이다.
다시 말해, 도 6c는, 도 4를 참조하여 설명한 원리가 사전-강조가 존재하지 않는 경우 및 전송된 펄스가 충분히 이상적인 경우에 정상적인 방식으로 적용될 수 있다는 것을 보여준다.
이제 도 7을 참조하여 본 발명의 추가적인 개선점을 설명할 것이다. 도 7의 장치 또는 회로 전체를 700으로 표시한다는 것을 유의해야 한다. 장치(700) 또한 복수의 소자를 포함하는데, 이는 도 5를 참조하여 이미 설명하였다. 이를 위해, 이러한 소자를 다시 설명하지 않을 것이다. 오히려, 이러한 소자는 회로 500과 700에서 동일한 참조번호로 표시한다.
그러나, 도 5의 회로에 비교될 때, 도 7의 회로(700)는 신호 결합기(720)를 더 포함한다. 신호 결합기(720)는 TDR 노드(522)에서의 신호와 사전-강조 회로(518)의 출력에서 제공되는 신호를 결합하도록 구성된다. 다시 말해, 바람직한 실시예에서, (사전-강조 회로(518)와 결합하는) 구동기(512)에 의해 제공되는 구동 신호가 우세한 신호(722)는 TDR 노드(522)에서의 신호와 결합되는데, 이는 구동기(512)에 의해 제공되는 초기 펄스 또는 여기 펄스 및 전송 라인(574)의 DUT-측으로부터(또는, 일반적으로 TDR 경로로부터) 반사되는 반사 신호 모두에 의해 영향 받는다.
이와 달리, 연결 해제 소자(가령, 저항(524))에 의해 반사 신호를 전송하는 TDR 노드(522)로부터 연결 해제되는 제 1 신호는 TDR 노드(522)에서의 신호와 결합된다. 따라서, 바람직한 실시예에서, 구동기(512)에 의해 제공되는 구동 펄스, 여기 펄스 또는 초기 단계는 타이밍 결정기 유닛(530)의 입력 신호(724)(SIGC)를 획득하기 위해 TDR 노드에서의 신호 SIG로부터 (적어도 부분적으로) 제거된다. 다시 말해, 초기 단계 또는 여기 펄스는 신호(724)(SIGC)에서 적어도 부분적으로 억제된다. 결과적으로, 신호(724)는 반사 신호를 주로 포함한다.
본 발명에서, "TDR 응답 신호"라는 용어는 TDR 노드(522)에서의 신호 SIG 및, 이와 달리, 결합기(720)의 출력 신호(724)(SIGC) 모두를 표시한다는 것을 유의해야 한다. 결과적으로, 신호 SIG 또는 신호 SIGC는 시간 결정기(130)의 입력 신호로서 사용될 수 있으며, 두 신호 모두 TDR 응답을 포함한다.
신호 결합기(720)는, 예를 들어, 신호-감산 유닛일 수 있다는 것을 구분할 수 있다. 이와 달리, 결합 네트워크가 사용될 수 있다. 신호 결합 네트워크의 예는 PCT/EP2006/060395에 개시되어 있다.
또한, 결합기(720)의 신호 SIG로부터 제거되는 신호(722)는 신호 SIG0과 동일할 필요가 없다는 것을 유의해야 한다. 오히려, 신호 SIG0의 스케일링된(바람직하게는 비례하게 스케일링된) 버전이 결합기(720)에 대한 입력 신호(722)로서 사용될 수 있다. 이는, 신호 구동기 유닛(510)과 케이블(570) 사이의 임피던스 일치로 인해 신호 SIG0의 신호 레벨의 일부만(가령, 50%)이 TDR 노드(522)에서 가시적이라는 사실에 기인한다.
전술한 바를 요약하면, 도 7은 새로운 제안된 TDR 장치(700)를 도시하는데, 이는 도 1 내지 도 4를 참조하여 설명하는 발명적 개념과 결합될 수 있다. (역시 724로 표시되는) 신호 SIGC는 (TDR 노드(522)에 존재하는) TDR 신호 SIG로부터의 발신 구동기 신호 SIG0의 일부(가령, 50%)를 감산함으로써 생성된다. 전술한 예에서 주어진 50%의 비율은, 저항(524)(R)이 케이블(570)의 임피던스(ZT)와 동일한 경우; R = ZT에 유효하다는 것을 유의해야 한다. 그러나, 임피던스에 따라 다른 비율이 선택될 수 있다.
또한, 신호(722)를 생성하는 다양한 잘 알려진 방식이 존재한다는 것을 유의해야 하는데, 예를 들어, 신호(722)는 신호 SIG0의 절반과 동일할 수 있다. 또한, 신호 SIG호부터 신호(722)(가령, SIG0/2)를 감산하는 다양한 잘 알려진 방식이 존재한다. 세부 사항에 관해서는 PCT/EP2006/060395를 참조하자.
도 8은 신호의 도식적 표현을 도시하는데, 이는 도 7의 회로(700)에 제공될 수 있다. 도 8a의 도식적 표현 전체를 800으로 표시한다. 제 1 신호 표현(810)은 신호(SIG0)의 시간적 전개를 나타내고, 제 2 신호 표현(820)은 신호 POGO의 시간적 전개를 나타내며, 제 2 신호 표현(830)은 신호 SIG의 시간적 전개를 나타내고, 제 4 신호 표현(840)은 신호 SIGC의 시간적 전개를 나타낸다. 신호 표현(810, 820, 830, 840)은 시간축(812,822,832,842) 및 레벨축(814,824,834,844)를 포함한다. 각각의 신호를 816,826,836,846으로 표시한다.
신호(SIG0,POGO0,SIG)는 도 6a에 도시된 시간적 전개에 비교될 때 변화되지 않는다는 것을 도 8a로부터 알 수 있다. 그러나, 신호 SIGC는 반사 파형만을 표현하므로, 특히 유리한 방식으로 분석될 수 있다.
도 8b는 도 7의 회로(700)에 제공될 수 있는 신호의 다른 도식적 표현이다. 도 8b의 도식적 표현 전체를 850으로 표시한다. 제 1 신호 표현(860)은 신호 SIG0를 나타내고, 제 2 신호 표현(870)은 신호 POGO를 나타내며, 제 3 신호 표현(880)은 신호 SIG를 나타내며, 제 4 신호 표현(890)은 신호 SIGC를 나타내는데, 여기서 SIGC = SIG - SIG0/2이다. 각각의 시간축은 862, 872, 882 및 892로 표시한다. 레벨축은 864, 874, 884 및 894로 표시한다. 신호 표현(860)은 초기 단계 또는 여기 펄스를 도시하는데, 이는 사전-강조 회로(518)에 의해 프로세싱된다. 따라서, 신호 SIG0는 선두 에지 및 후미 에지에서의 오버슈트를 보여준다. 신호 SIG는 신호 SIG0의 오버슈트에 의해 영양 받는다는 것을 유의해야 된다. 특히, 신호 SIG0는 TDR 경로로부터의 반사로 인한 신호 SIG의 후미 에지가 발생할 때 안정되지 않 았다. 신호 SIG의 각각의 후미 에지를 896으로 표시한다. 따라서, 신호 SIG0의 오버슈트의 영향은 신호 SIG의 후미 에지(896)의 타이밍을 저하시킨다. 다시 말해, 반사가 도달할 때의 사전-강조로 인해 전송된 신호(가령, 신호 SIG0)가 아직 안정되지 않은 경우, 이는 관측된 음의(또는 후미) 에지에서의 에러를 얻게 할 수 있는데, 이는 도 8b의 신호 SIG로부터 볼 수 있다. 이 부정적인 효과는, 예를 들어, 감산을 수행함으로써 방지될 수 있다. 감산의 결과로서(또는, 일반적으로 결합기(720)에 의해 수행되는 신호 결합기의 결과로서), 아직 안정되지 않은 신호 SIG의 조건을 얻게 하는 사전-강조가 신호 SIG로부터 감산된다. 다시 말해, 신호 SIGC는 아직 안정되지 않음의 효과를 포함하지 않는다.
다시 말해, 신호 SIG의 아직 안정되지 않은 부분은 결합기(720)의 신호 SIGC를 형성할 때 신호 SIG로부터 감산된다. 따라서, 신호 SIG는 안정되지 않은 효과가 없는 반사 신호를 표현한다.
이와는 별도로, 도 9a는 3개의 펄스의 도식적 표현을 도시한다. 도 9a의 도식적 표현 전체를 900으로 표시한다. 제 1 신호 표현(910)은 짧은 펄스를 도시하고, 제 2 도식적 표현(920)은 중간 길이 펄스를 도시하며, 제 3 도식적 표현(930)은 긴 펄스를 도시하고 있다. 도식적 표현(910, 920, 930)이 펄스를 도시하며, 이는 신호 SIGC상에서 일어날 수 있다는 것을 유의해야 한다. 각각의 시간축은 912,922,932로 표시하고 각각의 레벨축은 914,924,934로 표시한다.
다시 말해, 도 9a는 3개의 상이한 펄스 너비가 어떻게 SIGC에서 보여지는지를 도시하고 있다. 도 9a에 도시된 신호를 사용하여, 타이밍 변화 대 펄스 너비를 측정하는 제안된 알고리즘이 적용될 수 있다. 다시 말해, 신호 SIGC는 도 1 내지 도 4를 참조하여 설명한 개념의 적용을 위해 매우 적합하다. 이와 달리, 도 9a에 도시된 상황에서, 타이밍 변화 대 펄스 너비를 측정하는 알고리즘은 어떠한 어려움도 없이 적용될 수 있다.
도 9b는 시간-도메인-반사 응답-정보를 획득하기 위한 발명적 방법의 흐름도를 도시하고 있다. 도 9b의 흐름도 전체를 980으로 표시한다. 도 9b에 도시된 방법은 상이한 펄스 길이를 갖는 2 펄스를 TDR 포트에 적용하여 제 1 펄스에 대응하는 제 1 TDR 응답 신호 및 제 2 펄스에 대응하는 제 2 TDR 응답 신호를 실행하는 제 1 단계(982)를 포함한다. 도 9b의 방법은 타이밍 정보에 기초하여 TDR 응답에 관한 TDR 응답 정보를 계산하는 제 2 단계(984)를 더 포함한다. 타이밍 정보는 제 1 TDR 응답 신호가 임계 값과 같아지는 제 1 시점 및 제 2 TDR 응답 신호가 임계 값과 같아지는 제 2 시점에 기초한다.
흐름도(980)를 참조하여 설명하는 방법은 임의의 단계 및/또는 특징에 의해 보충될 수 있으며, 이들은 발명적 장치에 대한 본 출원 내에 설명된다는 것을 유의해야 한다.
발명적 방법의 소정 구현 요구조건에 의존하여, 발명적 방법은 하드웨어 또는 소프트웨어로 구현될 수 있다. 이 구현은, 예를 들어, 플로피 디스크, DVD, CD, ROM, EPROM 및 EEPROM 또는 전자적으로 판독 가능한 제어 신호를 내부에 저장한 FLASH 메모리와 같은 디지털 저장 매체를 사용하여 수행될 수 있는데, 이는 프로그래밍 가능한 컴퓨터 시스템과 협력하여 발명적 방법이 수행되게 한다. 일반적 으로, 본 발명은 머신 판독 가능한 전송자에 저장된 프로그램 코드를 갖는 컴퓨터 프로그램 제품인데, 이 프로그램 코드는 컴퓨터 프로그램이 컴퓨터에서 실행되면 발명적 방법을 수행하도록 동작한다. 다시 말해, 발명적 방법은 컴퓨터 프로그램이 컴퓨터에서 실행되면 발명적 방법을 수행하는 프로그램 코드를 갖는 컴퓨터 프로그램이다.
전술한 바를 요약하면, 본 발명은 디지털 TDR의 향상된 방법을 생성한다. 본 발명은 자동 테스트 장비의 테스트 대상 장치(DUT)에 깨끗한 신호가 도달하도록 보장하는 것을 돕는다. 또한, 본 발명은 DUT에 의해 제공되는 신호가 분석 회로가 존재하는 위치에 왜곡되지 않고 도달하도록 보장하는 것을 돕는다.
이를 위해, 자동 테스트 장비는 높은 주파수 감쇠에 관한 어떤 정보를 가지는(또는 얻는) 것이 바람직한데, 이는 DUT-보드상에서 자동 테스트 장비가 사용자(또는 사용자-제공 DUT-보드)와 접하는 지점으로부터 DUT가 위치되는 지점으로 발생한다. 이 정보를 사용하여, 자동 테스트 장비는 올바른 사전-강조 및 이퀄리제이션 기술을 적용하여 최적의 신호를 제공하고 볼 수 있다. TDR 신호의 재구성 후, 이는 신호 경로 두 배의 감쇠 특성을 가지며(또는 나타내며), 소프트웨어 알고리즘은 단방향 신호 경로의 (근사) 감쇠를 획득하도록 적용되어, 사전-강조 설정 및/또는 이퀄리제이션 설정이 도출될 수 있다. 사전-강조 및 이퀄리케이션은, 예를 들어, 사전-강조 회로(518) 및 이퀄라이저 회로(532)에 의해 수행될 수 있다.
대부분의 경우에 DUT-보드는 자동 테스트 장비의 제조사에 의해 설계되거나 제조 및/또는 제어되지 않기 때문에, 이러한 알려지지 않은 파라미터(가령, DUT-보 드상의 전송 라인의 감쇠 특성 등)는 테스트 정확도와 최종적으로 산출량에 심각한 영향을 줄 수 있다.
자동 테스트 장비의 특성을 개선하기 위해, 자동 테스트 장비에서 시용 가능한 리소스를 사용하는 디지털 TDR 기술을 사용함으로써 감쇠 효과를 측정하는 방법을 설명한다. 다시 말해, 본 발명은, 예를 들어, 신호 구동기 회로와 테스트 대상 장치의 (물리적) 접속을 위한 테스트 핀 사이의 자동 테스트 장비의 전송 라인상의 감쇠 효과를 측정하는 개념을 생성한다. 발명적 방법은 DUT-보드상의 전송 라인을 특징짓거나 신호 구동기 회로와 테스트 대상 장치의 패키지 핀 사이의 전체 신호 경로를 특징짓도록 적용될 수 있다.
본 발명은, 시간-도메인-반사 측정이 신호 경로를 특징짓기 위한 매우 강력한 도구라는 점에 착안한다. 그러나, 파형을 정확히 포착하는 회로(가령, 오실로스코프)를 구성하는 것은 (가령, 자동 테스트 장비에서) 실용적이지 않다는 것을 발견했는데, 그 이유는 대형 자동 테스트 장비 시스템은 개별적인 신호 경로와 수천 개의 전술한 핀 접속을 쉽게 가질 수 있기 때문이다.
이전에 사용된 방안에서, 자동 테스트 장비에서 이용 가능한 비교기(가령, 핀 모듈의 입력 신호가 소정 임계 초과인지 미만인지를 결정하기 위해 사용되는 핀 모듈의 비교기 및 샘플 회로)가 사용되어 파형(가령, 여기 펄스의 반사로부터 얻어지는 파형)의 지점을 순차적으로 포착한다. 완료 후, 소프트웨어가 사용되어 (가령, shmoo라 불리는 기술을 사용하여) 파형을 재생성할 수 있다.
하지만, 일부 물리적 양태는 전술한 방법의 정확도를 제한한다. 비교기의 임계가 변해야 하는데, 이는 일부 디지털 대 아날로그 컨버터 비선형성을 도입한다. 더 중요하게는, 비교기 자체는 이상적이지 않으며 임계, 즉, 동작 지점이 변화되면 전파 지연 변화를 보여준다. 전파 지연 에러는 재구성된 파형의 시간축의 정확도에 직접적인 영향을 주는데, (비교기의 출력 신호를 샘플링하기 위한) 샘플링 클록 SCLK의 타이밍이 이상적이더라도 그러하다.
전술한 문제점의 관점에서, 신호 경로의 상이한 길이의 펄스를 인가하고 응답을 평가하는 발명적 방안은 비교기 임계를 일정한 값으로 유지하면서 현저한 정확도 증가를 가져온다. 비교기 전파 지연의 임계 레벨 유도 변형은 TDR 결과의 정확도에 더 이상 영향을 주지 않는다. 디지털-대-아날로그 컨버터의 비선형성 또한 발명적 개념을 사용할 때 정확도에 부정적인 영향을 갖지 않는다.
획득된 TDR 응답 정보의 사용에 관한 여러 방안이 가능하다. 한편, 신호 경로의 특성의 시간 표현이 획득되어, 3개 이상의 샘플 지점의 시퀀스로서 TDR 응답을 나타내고, TDR 응답의 시간적 전개를 나타낼 수 있다. 이와 달리, 샘플링된 TDR 응답의 2개의 샘플 지점은 TDR 응답의 상승 시각 또는 슬루 레이트에 대한 근사 값을 유도하기에 충분할 수 있다.
전술한 정보는 다양한 방식으로 사용될 수 있다. 예를 들어, TDR 응답 정보는 기준 값 또는 기준 간격과 비교될 수 있다. 결정된 TDR 응답이 사전 정의된 임계 레벨을 초과하거나 사전 정의된 허용 가능한 간격 외부에 존재하는 경우에 경고가 발신될 수 있다.
또한, 자동 테스트 장비의 상이한 파라미터는 TDR 응답 정보에 의존하여 적 응될 수 있다. 예를 들어, 사전-이퀄리제이션 회로(518)의 설정 및/또는 이퀄라이저 회로(532)의 설정은 TDR 응답 정보에 의존하여 적응될 수 있다. 또한, 샘플 클록(538)의 타이밍은 TDR 응답 정보에 의존하여 적응될 수 있다.
이와 달리 또는 이에 추가하여, 테스트 대상 장치의 테스트 결과는 핀 모듈과 테스트 대상 장치의 물리적 접속 사이의 신호 경로의 효과를 소거하기 위해, TDR 응답 정보를 고려하여 계산적으로 교정될 수 있다. 따라서, 테스트 환경(핀 모듈과 DUT 핀 사이의 핀 모듈 및/또는 신호 경로)의 특성은 (적어도 부분적으로) 보상될 수 있다.
다른 실시예에서, 테스트 대상 장치의 테스트 동안에 구동기(512)로 인가되는 데이터 신호의 타이밍은 TDR 응답 정보에 의존하여 조절될 수 있다.
바람직한 실시예에서, TDR 응답 정보는 테스트 대상 장치 없이 계산된다는 것을 유의해야 한다. 다시 말해, DUT-보드상의 DUT 교정은 개방된 채로 두고, 사전 정의된 임피던스 또는 단락 회로를 사용하여 종단되는 것이 바람직하다.
전술한 바를 요약하면, 본 발명은 시간-도메인-반사(TDR) 측정을 수행하기 위해 특히 유리한 개념을 생성하는데, 이는 상대적으로 작은 하드웨어 요구조건 및 비용으로 자동 테스트 장비에서 구현될 수 있다.

Claims (23)

  1. 시간-도메인-반사 응답-정보(time-domain-reflection response-information)를 획득하기 위한 장치(100; 500; 700)로서,
    상이한 펄스 길이(lp1, lp2)를 갖는 적어도 2개의 펄스를 TDR 포트(120; 522)에 인가하여 제 1 펄스에 대응하는 제 1 TDR 응답 신호(226)와 제 2 펄스에 대응하는 제 2 TDR 응답 신호(246)를 여기하도록 구성되는 신호 구동기(110; 510)와,
    상기 제 1 TDR 응답 신호가 임계 값(250)과 같아지는 제 1 시점(tx1) 및 상기 제 2 TDR 응답 신호가 상기 임계 값과 같아지는 제 2 시점(tx2)에 기초하여 타이밍 정보(Δt)를 제공하도록 구성되는 타이밍 결정기(130; 530)와,
    상기 타이밍 정보(Δt)에 기초하여 TDR 응답에 관한 정보(Δy)를 계산하도록 구성되는 TDR 응답 정보 계산기(140)를 포함하는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  2. 제 1 항에 있어서,
    상기 타이밍 결정기(130; 530)는 상기 2개의 펄스의 상이한 펄스 길이(lp1, lp2)에 의해 야기되는 상기 제 1 TDR 응답 신호(226)의 에지 및 상기 제 2 TDR 응답 신호(246)의 에지의 타임 시프트를 나타내는 정보를 상기 타이밍 정보(Δt)로서 제공하도록 구성되며,
    상기 TDR 응답 정보 계산기(140)는 상기 타임 시프트(Δt)에 기초하여 상기 TDR 응답에 관한 정보를 계산하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 펄스는 서로 반대되는 에지 방향을 갖는 2개의 후속 에지를 포함하고,
    상기 제 2 펄스는 서로 반대되는 에지 방향을 갖는 2개의 후속 에지를 포함하며,
    상기 TDR 응답 정보 계산기(140)는, 상기 제 1 펄스의 제 2 에지와 제 1 시점 사이의 시간 지연 및 상기 제 2 펄스의 제 2 에지와 제 2 시점 사이의 시간 지연 사이의 비교에 기초하여, 상기 TDR 응답에 관한 정보를 계산하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 TDR 응답 정보 계산기(140)는, 상기 제 1 시점 또는 상기 제 2 시점 부근의 소정 시간 간격 내에서 상기 제 1 TDR 응답 신호(226) 또는 상기 제 2 TDR 응답 신호(246)의 슬루 레이트(slew rate; S)에 관해 측정되거나 추정되거나 사전 결 정된 정보를 사용하여 상기 TDR 응답에 관한 정보를 계산하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 TDR 응답 정보 계산기(140)는 상기 타이밍 정보(Δt)를 신호 레벨 정보로 변환하도록 구성되되,
    상기 신호 레벨 정보는 2개의 시점에서의 TDR 스텝 응답(step response)의 절대 신호 레벨을 나타내는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 TDR 응답 정보 계산기(140)는 상기 타이밍 정보(Δt)를 신호 레벨 정보Δy)로 변환하도록 구성되되,
    상기 신호 레벨 정보는 2개의 시점들 사이의 TDR 스템 응답의 신호 레벨의 상대적 변화를 나타내는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 타이밍 결정기(130; 530)는, 상기 TDR 응답 신호(226, 246)와 상기 사전 결정된 임계 레벨(250)을 비교하도록 구성되는 비교기(534)를 포함하되,
    상기 비교기는, 그 출력 신호가 상기 제 1 펄스의 후미 에지에 응답하여 자신의 상태를 변화하는 시점 및 그 출력 신호가 상기 제 2 펄스의 후미 에지에 응답하여 자신의 상태를 변화하는 시점을 표시하는 정보를 상기 타이밍 정보(134; Δt)로서 제공하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  8. 제 7 항에 있어서,
    상기 타이밍 결정기(130; 530)는 상기 제 1 TDR 응답 신호와 상기 제 2 TDR 응답 신호를 프로세싱할 때 상기 임계 레벨(250)을 동일한 레벨로 설정하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 타이밍 결정기(140)는 상기 제 1 TDR 응답 신호(226)의 후미 에지를 프 로세싱함으로써 상기 제 1 시점을 결정하도록 구성되고,
    상기 타이밍 결정기는 상기 제 2 TDR 응답 신호(246)의 후미 에지를 프로세싱함으로써 상기 제 2 시점(tx2)을 결정하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 장치는, 일련의 펄스를 생성하고, 상기 제 1 TDR 응답 신호 또는 상기 제 2 TDR 응답 신호의 한 레벨이 평가되는 시점을 상기 펄스의 타이밍에 대해 반복적으로 시프트함으로써 상기 제 1 시점(tx1) 또는 상기 제 2 시점(tx2)을 결정하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 신호 구동기(110; 510)는, 상기 펄스의 저주파수 성분에 비교해 상기 펄스의 고주파수 성분을 강조하여 상기 신호 구동기와 DUT 포트(560) 사이의 신호 경로에서 주파수에 따라 증가하는 손실을 적어도 부분적으로 보상하도록 구성되는 사전-강조 회로(518)를 포함하는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  12. 제 11 항에 있어서,
    상기 사전-강조 회로(518)는 조절 가능하며,
    상기 장치는 상기 TDR 응답 정보와 독립적으로 상기 사전-강조 회로의 특성 파라미터를 조절하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 타이밍 결정기(130; 530)는, DUT 포트(560)와 상기 이퀄라이저의 입력단 사이의 신호 경로에서 주파수에 따라 증가하는 손실을 적어도 부분적으로 보상하도록 구성되는 이퀄라이저 회로(532)를 포함하는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 장치는, 상기 TDR 응답 신호(132; 724)에서 상기 펄스 구동기(110; 510)에 의해 제공되는 송신 펄스를 감소시키거나 제거하도록 구성되는 송신 펄스 억제기(720)를 포함하는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 TDR 응답 정보 계산기(114)는 TDR 경로의 전송 라인의 고주파수 감쇠 특성에 관한 정보를 계산하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  16. 제 1 항 내지 제 15 항에 있어서,
    상기 장치는 상기 신호 구동기(110; 510)에 의해 제공되는 펄스의 후미 에지에 응답하여 TDR 응답 신호의 슬루 레이트를 측정하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  17. 제 16 항에 있어서,
    상기 장치는, 상기 TDR 응답 신호(132; 524)와 임계 레벨을 비교하도록 구성되는 비교기(134)를 포함하되,
    상기 장치는 상기 TDR 포트(120; 522)에 인가되는 2개의 슬루 레이트 측정 펄스를 생성하도록 구성되고,
    상기 타이밍 결정기는, 상기 제 1 슬루 레이트 측정 펄스에 대응하는 TDR 응답 신호가 제 1 슬루 레이트 측정 임계 값과 같아지는 시점 및 제 2 슬루 레이트 측정 펄스에 대응하는 TDR 응답 신호가 제 2 슬루 레이트 측정 임계 값과 같아지는 시점에 기초하여 슬루 레이트 정보를 제공하도록 구성되며,
    상기 제 1 슬루 레이트 측정 임계 값은 상기 제 2 슬루 레이트 측정 값과 상이하고,
    상기 TDR 응답 정보 계산기(140)는 상기 타이밍 정보 및 상기 슬루 레이트 정보에 기초하여 TDR 응답에 관한 정보를 계산하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  18. 제 16 항에 있어서,
    상기 장치는 상기 TDR 응답 신호(132; 524)를 임계 레벨과 비교하도록 구성되는 비교기(534)를 포함하되,
    상기 장치는, 상기 TDR 포트(120; 522)에 인가되며 서로에 대해 레벨 시프트된 2개의 슬루 레이트 측정 펄스를 생성하도록 구성되며,
    상기 타이밍 결정기는, 상기 제 1 슬루 레이트 측정 펄스에 대응하는 TDR 응답 신호가 슬루 레이트 측정 임계 값과 같아지는 시점 및 제 2 슬루 레이트 측정 펄스에 대응하는 TDR 응답 신호가 상기 슬루 레이트 측정 임계 값과 같아지는 시점에 기초하여 슬루 레이트 정보를 제공하도록 구성되고,
    상기 TDR 응답 정보 계산기(140)는, 상기 타이밍 정보 및 상기 슬루 레이트 정보에 기초하여 상기 TDR 응답에 관한 정보를 계산하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 신호 구동기(110; 510)는 버퍼 증폭기 출력단에서 복수의 버퍼 펄스를 제공하는 버퍼 증폭기(512)와, 상기 버퍼 증폭기 출력단에 그 신호 경로 입력단이 연결된 사전-강조 회로(518)와, 상기 사전-강조 회로의 신호 경로 출력단과 TDR 노드(522) 사이에 연결되는 임피던스 소자(524)를 포함하되,
    상기 임피던스 소자는 상기 사전-강조 회로(518)의 출력 임피던스를 TDR 경로의 일부인 전송 라인의 전송 라인 임피던스에 일치시키도록 구성되며,
    상기 장치는, 상기 TDR 노드에서 상기 신호로부터 상기 버퍼 펄스의 사전-강조된 버전을 감소시키거나 제거함으로써 상기 TDR 응답 신호(724)를 제공하도록 구성되는 신호 결합기(720)를 더 포함하고,
    상기 타이밍 결정기(530)는, 이퀄라이징된 TDR 응답 신호를 얻기 위해 상기 TDR 응답 신호의 전송 라인 감쇠를 적어도 부분적으로 보상하는 이퀄라이저(532)와, 상기 이퀄라이징된 TDR 응답 신호를 임계 레벨(536)에 비교하여 비교 결과 신호를 얻도록 구성되는 비교기(534)와, 래치 클록(538)을 수신하여 상기 래치 클록에 의해 결정되는 시점에서 상기 비교 결과 신호를 래칭하도록 구성되는 래치(537)를 포함하는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 TDR 포트(120; 522)는 전송 라인을 통해 자동 테스트 장비 인터페이스와 접속되고, 상기 자동 테스트 장비 인터페이스는 테스트 대상 장치와의 접속을 제공하는 DUT-보드에 접촉하도록 구성되는
    시간-도메인-반사 응답-정보를 획득하는 장치.
  21. 시간-도메인-반사 응답-정보를 획득하는 방법(980)으로서,
    제 1 펄스에 대응하는 제 1 TDR 응답 신호 및 제 2 펄스에 대응하는 제 2 TDR 응답 신호를 여기하기 위해, 상이한 펄스 길이를 갖는 2개의 펄스를 TDR 포트에 인가하는 단계(982)와,
    타이밍 정보에 기초하여 TDR 응답에 관한 TDR 응답 정보를 계산하는 단계(984)를 포함하되,
    상기 타이밍 정보는 상기 제 1 TDR 응답 신호가 임계 값과 같아지는 제 1 시점 및 상기 제 2 TDR 응답 신호가 상기 임계 값과 같아지는 제 2 시점에 기초하는
    시간-도메인-반사 응답-정보 획득 방법.
  22. 제 21 항에 있어서,
    상기 방법은, 슬루 레이트 정보를 얻기 위해 펄스에 대응하는 TDR 응답 신호의 슬루 레이트를 측정하는 단계를 포함하되,
    TDR 응답 정보를 계산하는 단계는, 상기 타이밍 정보와 상기 슬루 레이트 정보를 결합하는 단계를 포함하는
    시간-도메인-반사 응답-정보 획득 방법.
  23. 컴퓨터상에서 실행되면 제 21 항 또는 제 22 항에 기재된 방법을 수행하는
    컴퓨터 프로그램.
KR1020097011636A 2007-04-20 2007-04-20 시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체 KR101099858B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2007/003487 WO2008135052A1 (en) 2007-04-20 2007-04-20 Apparatus, method and computer program for obtaining a time-domain-reflection response-information

Publications (2)

Publication Number Publication Date
KR20090089366A true KR20090089366A (ko) 2009-08-21
KR101099858B1 KR101099858B1 (ko) 2011-12-28

Family

ID=38919783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097011636A KR101099858B1 (ko) 2007-04-20 2007-04-20 시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체

Country Status (7)

Country Link
US (1) US7893695B2 (ko)
EP (1) EP2140280B1 (ko)
JP (1) JP4679663B2 (ko)
KR (1) KR101099858B1 (ko)
CN (1) CN101553739A (ko)
DE (1) DE602007009134D1 (ko)
WO (1) WO2008135052A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230086104A (ko) * 2021-12-08 2023-06-15 주식회사 엑시콘 반도체 디바이스 테스트 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011002402A (ja) * 2009-06-22 2011-01-06 Yokogawa Electric Corp 半導体試験装置及び半導体試験方法
US8988081B2 (en) 2011-11-01 2015-03-24 Teradyne, Inc. Determining propagation delay
WO2016188572A1 (en) * 2015-05-27 2016-12-01 Advantest Corporation Automated test equipment for combined signals
US10162002B2 (en) 2015-07-20 2018-12-25 International Business Machines Corporation Tuning a testing apparatus for measuring skew
US10684319B2 (en) * 2015-07-20 2020-06-16 International Business Machines Corporation Tuning a testing apparatus for measuring skew
WO2018086949A1 (de) * 2016-11-11 2018-05-17 Leoni Kabel Gmbh Verfahren und messanordnung zur überwachung einer leitung
WO2018162047A1 (en) 2017-03-07 2018-09-13 Advantest Corporation Tester and method for testing a device under test and tester and method for determining a single decision function
WO2018162050A1 (en) 2017-03-07 2018-09-13 Advantest Corporation Tester and method for testing a device under test using relevance scores
WO2018162048A1 (en) 2017-03-07 2018-09-13 Advantest Corporation Test apparatus and method for characterizing a device under test
WO2018162049A1 (en) 2017-03-07 2018-09-13 Advantest Corporation Test apparatus for performing a test on a device under test and data set filter for filtering a data set to obtain a best setting of a device under test
US10564219B2 (en) 2017-07-27 2020-02-18 Teradyne, Inc. Time-aligning communication channels
US11221379B2 (en) 2017-12-21 2022-01-11 Mediatek Singapore Pte. Ltd. Systems and methods for on-chip time-domain reflectometry
CN109116215B (zh) * 2018-08-10 2021-03-19 Oppo（重庆）智能科技有限公司 一种线路反射谐振点的测试方法、测试装置以及存储介质
KR102604008B1 (ko) * 2018-12-20 2023-11-17 주식회사 아도반테스토 피시험 디바이스를 테스트하는 장치 및 방법
US10734974B1 (en) * 2019-04-12 2020-08-04 Nxp Usa, Inc. Transmitter circuit having a pre-emphasis driver circuit
JP7076540B2 (ja) 2019-08-06 2022-05-27 株式会社アドバンテスト 電気フィルタ構造
TWI767320B (zh) * 2019-09-19 2022-06-11 新加坡商 聯發科技（新加坡）私人有限公司 確定電子系統的電線中的缺陷的特徵的方法和裝置
EP3796010B1 (en) * 2019-09-19 2023-10-04 MediaTek Singapore Pte. Ltd. System and methods for on-chip time-domain reflectometry
CN110736877B (zh) * 2019-09-26 2021-09-28 山东信通电子股份有限公司 一种时域反射信号的高速采集方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734637A (en) * 1986-04-16 1988-03-29 Teradyne, Inc. Apparatus for measuring the length of an electrical line
US4841497A (en) * 1987-12-07 1989-06-20 Tektronix, Inc. Digital time base with corrected analog interpolation
EP0736773B1 (en) * 1991-02-26 2001-11-14 Nippon Telegraph And Telephone Corporation Transmission line length measurement method and apparatus
JP3163960B2 (ja) * 1995-07-28 2001-05-08 安藤電気株式会社 伝送線路伝搬遅延時間測定システムにおける伝搬遅延時間補正方法
KR100219545B1 (ko) * 1997-07-28 1999-09-01 윤종용 반도체장치의 입력지연 측정회로 및 측정방법
JP2000009801A (ja) * 1998-06-19 2000-01-14 Advantest Corp Ｉｃ試験装置のｔｄｒタイミング校正方法
US6972574B2 (en) * 2001-01-31 2005-12-06 Cm Technologies Corporation Method and apparatus for monitoring integrity of wires or electrical cables
US6954076B2 (en) * 2002-09-06 2005-10-11 Northrop Grumman Corporation Aircraft multi-function wire and insulation tester
US6979996B2 (en) * 2003-09-15 2005-12-27 International Business Machines Corporation Apparatus and method for automatic elimination of round-trip delay errors induced by automatic test equipment calibration
US7197416B2 (en) * 2004-05-22 2007-03-27 Advantest America R&D Center, Inc. Supporting calibration and diagnostics in an open architecture test system
US7245129B2 (en) 2005-02-14 2007-07-17 Texas Instruments Incorporated Apparatus for and method of cable diagnostics utilizing time domain reflectometry
JP5025224B2 (ja) * 2006-10-25 2012-09-12 株式会社アドバンテスト 試験装置、ドライバコンパレータチップ、応答測定装置および校正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230086104A (ko) * 2021-12-08 2023-06-15 주식회사 엑시콘 반도체 디바이스 테스트 장치

Also Published As

Publication number Publication date
JP2009529698A (ja) 2009-08-20
KR101099858B1 (ko) 2011-12-28
EP2140280B1 (en) 2010-09-08
JP4679663B2 (ja) 2011-04-27
CN101553739A (zh) 2009-10-07
EP2140280A1 (en) 2010-01-06
US7893695B2 (en) 2011-02-22
US20100176815A1 (en) 2010-07-15
WO2008135052A1 (en) 2008-11-13
DE602007009134D1 (de) 2010-10-21

Similar Documents

Publication Publication Date Title
KR101099858B1 (ko) 시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체
KR101216405B1 (ko) 시험 장치 및 그 시험 장치를 이용한 디바이스의 제조 방법
JP5004953B2 (ja) 通信デバイスの試験におけるジッタの補償及び生成
US7120840B1 (en) Method and system for improved ATE timing calibration at a device under test
US8326565B2 (en) Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test
US7684478B2 (en) Generating an eye diagram of integrated circuit transmitted signals
KR100499849B1 (ko) 반도체 테스트 시스템용 전원 전류 측정 유닛
TWI390227B (zh) 用於探測受測裝置或受測鏈路的積體電路、方法和系統
EP1828789A2 (en) A method and system for testing semiconductor devices
KR101138296B1 (ko) 시험 장치, 드라이버 컴퍼레이터 칩, 응답 측정 장치, 교정 방법 및 교정 장치
KR101250498B1 (ko) 출력 장치 및 시험 장치
KR100711077B1 (ko) 전송경로손실보상을 갖는 구동기
TWI429919B (zh) 用以量化信號路徑阻抗變化所致時序誤差之方法及程式儲存裝置
CN111191409B (zh) 芯片内部硅片管脚信号仿真方法及装置
TWI445990B (zh) 用以決定補償參數之方法及裝置、用以提供補償測試信號之方法及測試系統、及電腦程式
KR101225219B1 (ko) 신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러를 정량화하는 방법 및 프로그램 저장 장치
JP2009250803A (ja) 試験装置、測定装置、プログラム、試験方法、および測定方法
WO2007090467A1 (en) Detecting a transmission behavior by sampling a reflection signal
KR20100039400A (ko) 시험 장치 및 전송 장치
TWI446162B (zh) 使用一測試儀器之方法及測試系統
US6789239B2 (en) Program conversion system
JP2009156580A (ja) 入力容量測定回路
CN117148107A (zh) 一种延时测试电路、信号线路径延迟的测量方法及装置
Burlison Criteria for analyzing high frequency testing performance of VLSI automatic test equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 9