JP4676821B2 - 駆動装置及び該駆動装置を有する撮像装置 - Google Patents

Description

本発明は、駆動装置及び該駆動装置を有する撮像装置に係り、特に長時間の高速連続撮像を実現するための駆動装置及び該駆動装置を有する撮像装置に関する。

従来からカメラ等の撮像装置における高速撮影を行うための研究、開発が行われている。その中でも、撮像素子におけるフレームレートの向上を目的として画素周辺記録型撮像素子（ＩＳＩＳ：Ｉｎ−ｓｉｔｕ Ｓｔｏｒａｇｅ Ｉｍａｇｅ Ｓｅｎｓｏｒ）が提案されている（例えば、特許文献１参照。）。

例えば、画素周辺記録型撮像素子としての画素周辺記録型ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ）は、１つ１つの画素に対して多数のメモリを有するよう構成されており、ＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）等から得られる撮像中の画像情報を直接外に読み出さずに、その信号電荷をメモリに連続的に蓄積しておき、ある一定の間隔で出力を行うものである。

これにより、撮像装置等において被写体等を撮影することで生じる信号電荷を高速にメモリＣＣＤに転送して高速度撮像を実現している。
特開２００１−３４５４４１号公報

ところで、画素周辺記録型撮像素子のメモリの数は有限であるため、一定フレーム数分の信号電荷しか蓄積することができず、その蓄積されたフレーム数分の連続撮像しかできない。したがって、フレーム数に制限なく連続撮像をするためには、通常のＣＣＤ等における電荷転送のように１フレーム毎に全画素を読み出す方式を用いることになる。

しかしながら、画素周辺記録型撮像素子において、１フレーム毎に全画素を読み出す場合には、メモリＣＣＤの数が多段に配列されている分、信号電荷のメモリ間の転送時間がかかるため、フレームレートが大幅に遅くなってしまうという問題がある。

本発明は、上述した問題点に鑑みなされたものであり、長時間の高速連続撮像を実現するための駆動装置及び該駆動装置を有する撮像装置を提供することを目的とする。

上記課題を解決するために、本件発明は、以下の特徴を有する課題を解決するための手段を採用している。

請求項１に記載された発明は、受光素子と、撮像により発生した前記受光素子からの信号電荷を一時的に蓄積する蓄積メモリ部と、該蓄積メモリ部から転送された前記信号電荷の蓄積及び読み出しを行う蓄積・読出メモリ部と、前記蓄積・読出メモリ部から得られる信号電荷を水平転送する水平転送メモリ部とからなる撮像素子の駆動を制御する駆動装置において、前記蓄積メモリ部は各受光素子毎の信号電荷を蓄積するメモリで構成され、前記蓄積・読出メモリ部は複数の前記蓄積メモリ部から転送される信号電荷を蓄積及び読み出すメモリで構成され、前記水平転送メモリ部は全ての前記蓄積・読出メモリ部から転送される信号電荷を水平転送するメモリで構成されており、予め設定されたフレームレートで前記受光素子からの信号電荷を前記蓄積メモリ部に蓄積させ、該蓄積メモリ部に蓄積された信号電荷を所定の複数フレームの周期で前記蓄積・読出メモリ部に転送させ、また所定の複数フレームの周期で前記蓄積・読出メモリ部に蓄積された信号電荷を前記水平転送メモリ部に転送させ、更に前記水平転送メモリ部から前記信号電荷を出力させるための駆動クロックを生成する駆動クロック生成部を有することを特徴とする。

請求項１記載の発明によれば、駆動クロック生成部により生成される駆動クロックに基づいて長時間の高速連続撮像を実現することができる。これにより、撮像素子から１フレーム毎に全画素を読み出す方式で駆動させた場合と比較して、数倍から数百倍程度のフレームレートで、フレーム数に制限のない高速度連続撮像が可能となる。

請求項２に記載された発明は、前記駆動クロック生成部は、前記受光素子から得られる信号電荷の前記蓄積メモリ部への転送と、前記蓄積・読出メモリ部に蓄積された信号電荷の前記水平転送メモリ部への転送とを、前記蓄積メモリ部におけるメモリ数と、前記蓄積・読出メモリ部におけるメモリ数とに応じて異なる周期で行わせるための駆動クロックを生成することを特徴とする。

請求項２記載の発明によれば、駆動クロックにより受光素子から蓄積メモリ部への信号電荷の転送と、蓄積・読出メモリ部から水平転送メモリ部への信号電荷の転送とをメモリ数に応じて異なる周期で行わせることで、長時間の高速連続撮像を実現することができる。

請求項３に記載された発明は、前記駆動クロック生成部は、１つの受光素子に対して、前記蓄積メモリ部におけるメモリ数をｍとし、前記蓄積・読出メモリ部におけるメモリ数をｎとした場合、ｍとｎとの関係が、ｍ＝（２ｙ＋１）×ｎ（ｙ＝０，１，２，・・・）を満たす段数からなる撮像素子の駆動クロックを生成することを特徴とする。

請求項３記載の発明によれば、最もよい転送効率で信号電荷を転送させることができる。

請求項４に記載された発明は、前記請求項１乃至前記請求項３の何れか１項に記載の駆動装置を備えた撮像装置である。

請求項４記載の発明によれば、上述した駆動装置を備えることにより長時間の高速連続撮像を実現することができる。

本発明によれば、長時間の高速連続撮像を実現することができる。

以下に、本発明における駆動装置及び該駆動装置を有する撮像装置を好適に実施した形態について、図面を用いて詳細に説明する。

図１は、本発明における駆動装置を用いて画素周辺記録型撮像素子を駆動させるための概略構成の一例を示す図である。図１は、画素周辺記録型ＣＣＤ１０１と、駆動装置１０２とを有するよう構成されている。また、画素周辺記録型ＣＣＤ１０１は、ＰＤ（フォトダイオード）１１１と、メモリＣＣＤ１１２と、水平転送ＣＣＤ（ＨＣＣＤ）１１３と、アンプ１１４とを有するよう構成されている。

ＰＤ１１１は、撮像により発生した光の吸収により光信号を電気信号に変換する受光素子である。また、メモリＣＣＤ１１２は、メモリセルを２次元の格子状に配列したものであり、それぞれが対応するＰＤ１１１を有する。また、メモリＣＣＤ１１２は、ＰＤ１１１からの電荷信号を蓄積するための蓄積ＣＣＤ（蓄積メモリ部）と、蓄積された信号電荷を垂直転送するための蓄積・読出ＣＣＤ（蓄積・読出メモリ部）とを有している。なお、これらの配列構成及び駆動内容等の詳細については後述する。

また、水平転送ＣＣＤ１１３は、メモリＣＣＤ１１２から転送された信号電荷を蓄積する水平転送メモリ部である。水平転送ＣＣＤ１１３は、蓄積した信号電荷をアンプ１１４に出力する。アンプ１１４は、電荷の信号を増幅して外部信号として出力する。

駆動装置１０２は、露光クロック（ΦＰＤ）１２１、蓄積ＣＣＤ駆動クロック（ΦＭ）１２２、蓄積・読出ＣＣＤクロック（ΦＭＲ）１２３と、及び水平転送ＣＣＤ駆動クロック（ΦＨ）１２４の各駆動クロックを生成して出力し、ＰＤ１１１、メモリＣＣＤ１１２、及び水平転送ＣＣＤ１１３の駆動制御を行い、信号電荷の高速転送を実現する。

ここで、駆動装置１０２の機能構成例について図を用いて説明する。図２は、駆動装置における機能構成の一例を示す図である。図２に示す駆動装置１０２は、駆動クロック生成部１３１と、露光クロック出力部１３２と、蓄積ＣＣＤ駆動クロック出力部１３３と、蓄積・読出ＣＣＤ駆動クロック出力部１３４と、水平転送ＣＣＤ駆動クロック出力部１３５とを有するよう構成されている。

駆動クロック生成部１３１は、後述する本発明における駆動タイミングにしたがってＰＤ１１１、メモリＣＣＤ１１２、及び水平転送ＣＣＤ１１３における駆動クロックを生成する。なお、メモリＣＣＤ１１２には、蓄積ＣＣＤと、蓄積・読出ＣＣＤが存在する。そのため、駆動クロック生成部１３１は、それぞれのＣＣＤに対する駆動クロックを生成する。また、駆動クロック生成部１３１は、生成したそれぞれの駆動クロックを露光クロック出力部１３２、蓄積ＣＣＤ駆動クロック出力部１３３、蓄積・読出ＣＣＤ駆動クロック出力部１３４、及び水平転送ＣＣＤ駆動クロック出力部１３５に対応させて出力する。

露光クロック出力部１３２は、ＰＤ１１１用の駆動クロックを画素周辺記録型ＣＣＤ１０１に出力する。また、蓄積ＣＣＤ駆動クロック出力部１３３は、蓄積ＣＣＤ用のメモリＣＣＤ１１２の駆動クロックを画素周辺記録型ＣＣＤ１０１に出力する。また、蓄積・読出ＣＣＤ駆動クロック出力部１３４は、蓄積・読出ＣＣＤ用のメモリＣＣＤ１１２の駆動クロックを画素周辺記録型ＣＣＤ１０１に出力する。更に、水平転送ＣＣＤ駆動クロック出力部１３５は、水平転送ＣＣＤ１１３用の駆動クロックを画素周辺記録型ＣＣＤ１０１に出力する。

次に、上述した画素周辺記録型ＣＣＤ１０１の１画素あたりの構成例について図を用いて説明する。図３は、本発明における画素周辺記録型ＣＣＤの１画素あたりの構成の一例を示す図である。ここで、図３は、１つの受光素子（ＰＤ１１１）に対応して、ｍ個（Ｍ１〜Ｍｍ）の蓄積ＣＣＤ２０１と、ｎ個（ＭＲ１〜ＭＲｎ）の蓄積・読出ＣＣＤ２０２とを有するよう構成されている。つまり、メモリＣＣＤ１１２は、１つのＰＤ１１１に対してｍ＋ｎ個のメモリを有することになる。また、蓄積・読出ＣＣＤ２０２は、蓄積を行うと同時に垂直転送を行うための読み出しも行うことができる蓄積兼読み出し用のメモリ（ＣＣＤ）である。

図３において、ＰＤ１１１から得られる信号電荷は、ＰＤ→Ｍ１→Ｍ２→・・・→Ｍｍ→ＭＲ１→ＭＲ２→・・・→ＭＲｎの順に垂直転送される。また、図４は、図３の１画素構成を２次元配列させた画素周辺記録型ＣＣＤの配列構成例を示す図である。図４に示す画素周辺記録型ＣＣＤは、横Ｋ画素分、縦Ｌ画素分を配列させたＫ×Ｌ画素の画素周辺記録型ＣＣＤの構成例を示すものである。

ここで、図４に示す蓄積・読出ＣＣＤ２０２（ＭＲ１〜ＭＲｎ）のうち、各ＰＤ１１１に対応して設けられたＭＲｎは、その下段に配置されたＰＤ１１１に対応する蓄積・読出ＣＣＤのＭＲ１に接続される。したがって、各ＭＲ１は、対応するＰＤ１１１のＭｍから転送される信号電荷と、上述した上段に配置されたＰＤ１１１に対応するＭＲｎから転送される信号電荷とを両方受けて、ＭＲ２に転送することができる。

また、図４の最下段に示されているＰＤ１１１に対応するＭＲｎは、水平転送ＣＣＤ１１３に接続し、信号電荷が転送される。また、水平転送ＣＣＤ１１３に転送された信号電荷は、アンプ１１４により増幅されて外部信号として画素周辺記録型ＣＣＤ１０１から出力される。なお、図４に示す水平転送ＣＣＤ１１３は、１垂直ラインに対してＧ段有している。

次に、上述した画素周辺記録型ＣＣＤの構成に基づいて、駆動装置１０２により生成される駆動クロックの出力について説明する。まず、図３に示すように、駆動装置１０２から出力される露光クロック（ΦＰＤ）１２１は、通信線等を通ってＰＤ１１１に出力される。また、蓄積ＣＣＤ駆動クロック（ΦＭ）１２２は、Ｍ１〜Ｍｍにそれぞれ出力され、蓄積・読出ＣＣＤの駆動クロック（ΦＭＲ）１２３は、ＭＲ１〜ＭＲｎにそれぞれ出力される。また、水平転送ＣＣＤの駆動クロック（ΦＨ）１２４は、図４に示すようにＧ（段）×Ｋ（段）の水平転送ＣＣＤにそれぞれ出力される。

ここで、駆動装置１０２は、蓄積ＣＣＤ（Ｍ１〜Ｍｍ）２０１、蓄積・読出ＣＣＤ（ＭＲ１〜ＭＲｎ）２０２、水平転送ＣＣＤ１１３の駆動に、２相駆動、３相駆動、４相駆動等の駆動方式を用いることができる。ここで、一例として４相駆動方式の例について図を用いて説明する。

図５は、４相駆動方式の一例を示す図である。図５（ａ）に示すように、例えば蓄積ＣＣＤのうち、ＭＲｄには電極２１１−１〜２１１−４が設けられており、それぞれが駆動クロックΦ１〜Φ４により駆動されるように接続されている。また、図５（ｂ）に示すようにΦ１〜Φ４は、４つの異なるタイミングの駆動波形からなる。つまり、ΦＭＲの駆動クロックとして、Φ１〜Φ４の駆動クロックを用いることにより４相駆動が可能となる。

なお、本実施例の駆動方式においては、図３においてｍを０以上、ｎ，Ｌ，Ｋ，及びＧを１以上として用いることができる。また、露光クロック及びＣＣＤ制御クロックは、駆動周波数１Ｈｚ〜１００ＭＨｚ、水平転送クロックは、駆動クロック周波数１Ｈｚ〜１００ＭＨｚ程度に対応することができる。

次に、駆動装置１０２で生成される駆動波形の一例について図を用いて説明する。図６は、本発明における駆動波形の一例を示す図である。なお、図６に示す駆動波形は、Ｎフレーム（（１）〜（ｎ））の撮像で一周期としている。図６の例では、駆動装置１０２は、１フレーム毎にＰＤ及び蓄積ＣＣＤを駆動させて信号電荷を１段転送するための駆動クロックΦＰＤ、ΦＭを生成している。また、駆動装置１０２は、上述の１フレーム毎の動作期間の蓄積・読出ＣＣＤを駆動させて信号電荷をＬ段転送するための駆動クロックΦＭＲを生成している。

また、駆動装置１０２は、ΦＭＲのタイミングに合わせて水平転送ＣＣＤの外部に信号電荷を転送するための駆動クロックΦＨを生成している。なお、蓄積ＣＣＤ及び蓄積・読出ＣＣＤにおいては、ＭからＭＲへの信号電荷の転送を行うため、Ｎフレームに１回の周期で蓄積ＣＣＤ及び蓄積・読出ＣＣＤをＸ段動作させて信号電荷の転送を行うための駆動クロックΦＭ、ΦＭＲを生成する。

ここで、蓄積ＣＣＤのメモリ数ｍ（Ｍ１〜Ｍｍ）と、蓄積・読出ＣＣＤのメモリ数ｎ（ＭＲ１〜ＭＲｎ）との関係において、ｍ＞ｎの場合は、Ｘ段分の信号電荷の転送が終わった時点で、ＭＲ１〜ＭＲｎの全てに信号電荷が蓄積されるように段数Ｘの数を調整する。

また、蓄積ＣＣＤのメモリ数ｍと、蓄積・読出ＣＣＤのメモリ数ｎとの関係において、ｍ＜ｎの場合は、Ｘ段分の信号電荷の転送が終わった時点で、ＭＲ１〜ＭＲｎのうちｍ個に信号電荷が蓄積されるように段数Ｘの数を調整する。

なお、蓄積ＣＣＤのメモリ数ｍと、蓄積・読出ＣＣＤのメモリ数ｎとの関係が、ｍ＝（２ｙ＋１）×ｎ（ｙ＝０，１，２，・・・；任意）の数式を満たすとき、最も転送効率がよくなる。また、このときＸ＝ｎの関係が成り立つ。

＜駆動装置を用いた画素周辺記録型ＣＣＤの駆動例＞
ここで、駆動装置１０２を用いた画素周辺記録型ＣＣＤ１０１の具体的な駆動例について説明する。図７は、本実施例で用いられる画素周辺記録型ＣＣＤの１画素あたりの構成の一例を示す図である。図７に示す例は、ＰＤ３０１と、図３におけるｍ＝１２としたＭ１〜Ｍ１２の蓄積ＣＣＤ３０２と、図３におけるｎ＝４としたＭＲ１〜ＭＲ４の蓄積・読出ＣＣＤ３０３とを有するよう構成されている。なお、蓄積ＣＣＤ３０２及び蓄積・読出ＣＣＤ３０３のメモリ数について、本発明においてはこの限りではなく、例えば上述した数式（ｍ＝（２ｙ＋１）×ｎ）の条件を満たすように、ｍ＝１３２，ｎ＝１２（ｙ＝５）といった構成にしてもよい。

また、ＰＤ３０１、蓄積ＣＣＤ３０２、及び蓄積・読出ＣＣＤ３０３は、駆動装置１０２から得られるそれぞれに対応した駆動クロック（ΦＰＤ、ΦＭ、ΦＭＲ）により信号電荷を転送する。ここで、図７に示す画素周辺記録型ＣＣＤにおいて、信号電荷はＰＤ→Ｍ１→Ｍ２→Ｍ３→Ｍ４→Ｍ５→Ｍ６→Ｍ７→Ｍ８→Ｍ９→Ｍ１０→Ｍ１１→Ｍ１２→ＭＲ１→ＭＲ２→ＭＲ３→ＭＲ４の順に転送される。

また、図８は、図７に示す構成を８×２画素に配列させた画素周辺記録型ＣＣＤの構成例を示す図である。図８に示す画素周辺記録型ＣＣＤは、図７に示すように、１画素に対応して蓄積ＣＣＤ３０２を１２段（Ｍ１〜Ｍ１２）、蓄積・読出ＣＣＤ３０２を４段（ＭＲ１〜ＭＲ４）有している。ここで、図８に示す画素周辺記録型ＣＣＤの最下段を除く各画素のＭＲ１２は、その下段のＭＲ１に接続される。つまり、最上段を除く各画素のＭＲ１は、Ｍ１２及びＭＲ４からの信号電荷を受け取りＭＲ２へ転送する。

また、図８において、最下段のＭＲ４は、水平転送ＣＣＤ３０４−１，３０４−２（ＨＣＣＤ１，ＨＣＣＤ２）に接続される。なお、図８では、水平転送ＣＣＤ３０４は垂直方向に配列された撮像素子に対応した水平方向に２段に構成されている。水平転送ＣＣＤ３０４は、入力された信号電荷をアンプ３０５に出力する。また、アンプ３０５は、入力された信号電荷を増幅して外部信号として出力する。

ここで、図７及び図８に示した画素周辺記録型ＣＣＤの構成に基づいて、駆動装置１０２により生成される駆動クロックの出力について説明する。まず、図７に示すように、駆動装置１０２から出力される露光クロック（ΦＰＤ）は、通信線等を通ってＰＤ３０１に出力される。また、蓄積ＣＣＤ駆動クロック（ΦＭ）は、Ｍ１〜Ｍ１２にそれぞれ出力され、蓄積・読出ＣＣＤの駆動クロック（ΦＭＲ）は、ＭＲ１〜ＭＲ４にそれぞれ出力される。また、水平転送ＣＣＤの駆動クロック（ΦＨ）１２４は、図８に示すように水平転送ＣＣＤ３０４−１，３０４−２にそれぞれ出力される。

なお、駆動装置１０２は、Ｍ１〜Ｍ１２、ＭＲ１〜ＭＲ４、ＨＣＣＤ１、ＨＣＣＤ２の駆動には、上述したように４相駆動方式を用いることとするが、本発明においてはこれに限定されず、例えば、２相駆動、３相駆動等であってもよい。

ここで、図８に示した画素周辺記録型ＣＣＤ（撮像素子）を本駆動装置により駆動させた例について図を用いて説明する。なお、以下の駆動例の説明において、ΦＰＤ、ΦＭ、ΦＭＲが電荷を１ＣＣＤ（メモリ）分転送する駆動周波数は、全て１／Ｔ（Ｈｚ）とする。

＜第１駆動例＞
ここで、本発明における第１駆動例について説明する。第１駆動例は、図７及び図８に示すように蓄積ＣＣＤ３０２のメモリ数１２及び蓄積・読出ＣＣＤ３０３のメモリ数４を用いて、長時間の高速連続撮像を行う場合の駆動例を説明するものである。図９は、第１駆動例における駆動波形の一例を示す図である。また、図１０は、図９の駆動波形に対応した画素周辺記録型ＣＣＤにおける信号電荷の流れについて説明するための一例の図である。なお、図９に示す（ａ）〜（ｌ）は、図１０（ａ）〜（ｌ）にそれぞれ対応している。

まず、Ｔ０時点では、図１０（ａ）に示すように各ＰＤ３０１に対応する蓄積ＣＣＤ３０２及び蓄積・読出ＣＣＤ３０３には何も蓄積されていない。ここで、駆動装置１０２は、図９に示すように、ΦＭにより蓄積ＣＣＤ３０２を４クロック動作させ、その後ΦＰＤの駆動クロック周期に対応させてＰＤ３０１の信号電荷及び蓄積ＣＣＤ３０２の信号電荷を４段分転送させる(Ｔ１)。ここで、図９のＴ１時点における信号電荷の位置は、図１０（ｂ）の斜線部分となる。

なお、第１駆動例では、図９に示すように、Ｔ０〜Ｔ１の間にΦＭＲ、ΦＨにより蓄積・読出ＣＣＤ３０３及び水平転送ＣＣＤ３０４を所定の周期で８クロック動作させているが、この間に蓄積・読出ＣＣＤ３０３及び水平転送ＣＣＤ３０４には信号電荷が蓄積されていないため信号電荷の転送は行われない。また、ΦＭＲ、ΦＨの駆動クロック周期は、ΦＰＤ又はΦＭの駆動クロック周期に対応させる。

なお、以降の処理では、ΦＰＤ、ΦＭ、ΦＭＲ及びΦＨは、上述したそれぞれの駆動クロック周期に基づいて信号電荷の転送を繰り返し行う。つまり、ＰＤ３０１から蓄積ＣＣＤ３０２への信号電荷の転送（蓄積ＣＣＤ３０２での信号電荷の転送を含む）と、蓄積・読出ＣＣＤ３０３から水平転送メモリ部３０４への信号電荷の転送（蓄積・読出ＣＣＤ３０３での信号電荷の転送を含む）とを一定周期で交互に行わせる。なお、上述した駆動方式を何フレーム毎に交互に行わせるかについては特に限定はないが、蓄積ＣＣＤ３０２及び蓄積・読出ＣＣＤ３０３のメモリ数に基づいて設定される。

ここで、Ｔ１以降の駆動の様子について具体的に説明すると、駆動装置１０２は、ΦＭにより蓄積ＣＣＤ３０２に蓄積された信号電荷を４段分転送させる（Ｔ２）。ここで、図９のＴ２時点における信号電荷の位置は、図１０（ｃ）の斜線部分となる。

次に、駆動装置１０２は、上述したようにΦＰＤ及びΦＭによりＰＤ３０１の信号電荷及び蓄積ＣＣＤ３０２の信号電荷を４段分転送させる（Ｔ３）。ここで、図９のＴ３時点の信号電荷の位置は、図１０（ｄ）の斜線部分となる。なお、Ｔ２〜Ｔ３の間にもΦＭＲ、ΦＨにより蓄積・読出ＣＣＤ３０３及び水平転送ＣＣＤ３０４を所定の周期で８クロック動作させているが、信号電荷が蓄積されていないため信号電荷の転送は行われない。

次に、駆動装置１０２は、駆動装置１０２は、ΦＭにより蓄積ＣＣＤ３０２に蓄積された信号電荷を４段分転送させる（Ｔ４）。ここで、図９のＴ４時点における信号電荷の位置は、図１０（ｅ）の斜線部分となる。なお、Ｔ４の時点では、図１０（ｅ）に示すように蓄積・読出ＣＣＤ３０３に信号電荷が蓄積される。

ここで、駆動装置１０２は、ΦＭＲ及びΦＨにより、蓄積・読出ＣＣＤ３０３及び水平転送ＣＣＤ３０４の信号電荷を８段分転送させる（Ｔ５）。これにより、各蓄積・読出ＣＣＤ３０３のＭＲ１〜ＭＲ４に蓄積された信号電荷のうち、図１０に示す下から１段目、２段目のＰＤ３０１に対応する１〜４フレーム目の信号電荷が水平転送ＣＣＤ３０４からアンプ３０５を介して外部に出力される。なお、図９のＴ５時点における信号電荷の位置は、図１０（ｆ）の斜線部分となる。

次に、駆動装置１０２は、ΦＰＤ及びΦＭによりＰＤ３０１の信号電荷及び蓄積ＣＣＤ３０２の信号電荷を１段分転送させる（Ｔ６）。ここで、図９のＴ６時点の信号電荷の位置は、図１０（g）の斜線部分となる。その後、駆動装置１０２は、ΦＭＲ及びΦＨにより、蓄積・読出ＣＣＤ３０３及び水平転送ＣＣＤ３０４の信号電荷を８段分転送させる（Ｔ７）。これにより、各蓄積・読出ＣＣＤ３０３のＭＲ１〜ＭＲ４に蓄積された信号電荷は、更に８段分転送される。つまり、図１０に示す下から３段目、４段目のＰＤ３０１に対応する１〜４フレーム目の信号電荷が水平転送ＣＣＤ３０４からアンプ３０５を介して外部に出力される。なお、図９のＴ７時点における信号電荷の位置は、図１０（ｈ）の斜線部分となる。

次に、駆動装置１０２は、ΦＰＤ及びΦＭによりＰＤ３０１の信号電荷及び蓄積ＣＣＤ３０２の信号電荷を１段分転送させる（Ｔ８）。ここで、図９のＴ８時点の信号電荷の位置は、図１０（ｉ）の斜線部分となる。その後、駆動装置１０２は、ΦＭＲ及びΦＨにより、蓄積・読出ＣＣＤ３０３及び水平転送ＣＣＤ３０４の信号電荷を８段分転送させる（Ｔ９）。これにより、各蓄積・読出ＣＣＤ３０３のＭＲ１〜ＭＲ４に蓄積された信号電荷は、更に８段分転送される。つまり、図１０に示す下から５段目、６段目のＰＤ３０１に対応する１〜４フレーム目の信号電荷が水平転送ＣＣＤ３０４からアンプ３０５を介して外部に出力される。なお、図９のＴ９時点における信号電荷の位置は、図１０（ｊ）の斜線部分となる。

次に、駆動装置１０２は、ΦＰＤ及びΦＭによりＰＤ３０１の信号電荷及び蓄積ＣＣＤ３０２の信号電荷を１段分転送させる（Ｔ１０）。ここで、図９のＴ１０時点の信号電荷の位置は、図１０（ｋ）の斜線部分となる。その後、駆動装置１０２は、ΦＭＲ及びΦＨにより、蓄積・読出ＣＣＤ３０３及び水平転送ＣＣＤ３０４の信号電荷を８段分転送させる（Ｔ１１）。これにより、各蓄積・読出ＣＣＤ３０３のＭＲ１〜ＭＲ４に蓄積された信号電荷は、更に８段分転送される。つまり、図１０に示す下から７段目、８段目（上から１段目、２段目）のＰＤ３０１に対応する１〜４フレーム目の信号電荷が水平転送ＣＣＤ３０４からアンプ３０５を介して外部に出力される。なお、図９のＴ１１時点における信号電荷の位置は、図１０（ｌ）の斜線部分となる。

次に、駆動装置１０２は、ΦＰＤ及びΦＭによりＰＤ３０１の信号電荷及び蓄積ＣＣＤ３０２の信号電荷を１段分転送させる（Ｔ１２）。ここで、図９のＴ１２時点の信号電荷の位置は、図１０（ｄ）と同じ斜線部分となる。このため、以降の駆動動作を上述したＴ３からＴ１２までの駆動クロックにより駆動させることで、連続的に信号電荷を高速転送することができる。なお、図９、図１０に示す駆動例において、１フレームの撮像にかかる時間は１２Ｔとなる。

上述した第１駆動例に示すように、ＰＤ３０１から蓄積ＣＣＤ３０２への信号電荷の転送（蓄積ＣＣＤ３０２での信号電荷の転送を含む）と、蓄積・読出ＣＣＤ３０３から水平転送メモリ部３０４への信号電荷の転送（蓄積・読出ＣＣＤ３０３での信号電荷の転送を含む）とを一定周期で交互に行わせることにより信号電荷の読み出しを高速に行うことができる。また、長時間の高速連続撮像を実現することができる。更に、駆動装置１０２は、ΦＰＤ、ΦＭ、ΦＭＲ及びΦＨのそれぞれについて、複雑な駆動クロックを生成する必要がなくなる。

＜第２駆動例＞
次に、第２駆動例について説明する。第２駆動例は、図７及び図８に示すように蓄積ＣＣＤ３０２のメモリ数１２及び蓄積・読出ＣＣＤ３０３のメモリ数４を用いて、１フレーム撮影する毎に全信号を外部に読み出す場合の駆動例を説明するものである。図１１は、第２駆動例における駆動波形の一例を示す図である。また、図１２は、図１１の駆動波形に対応した画素周辺記録型ＣＣＤにおける信号電荷の流れについて説明するための一例の図である。なお、図１１に示す（ａ）〜（ｂ）は、図１２（ａ）〜（ｂ）にそれぞれ対応している。

駆動装置１０２は、図１１に示すように、まずΦＰＤによりＰＤ３０１からの信号電荷を各Ｍ１に転送させた後、ΦＭにより蓄積ＣＣＤ３０２に一時的に蓄積された信号電荷を１２段分転送させ、更にΦＭＲにより蓄積・読出ＣＣＤ３０３の信号電荷を４段分転送させる。これにより、各ＰＤ３０１からの信号電荷は、ＭＲ４に蓄積される（Ｔ１）。ここで、図１１のＴ１時点における信号電荷の位置は、図１２（ａ）の斜線部分となる。

次に、駆動装置１０２は、図１１に示すように、ΦＭＲ，ΦＨにより蓄積・読出ＣＣＤ３０３及び水平転送ＣＣＤ３０４を信号電荷の位置に対応して動作させて信号電荷を転送する。具体的には、駆動装置１０２は、ΦＭＲにより蓄積・読出ＣＣＤ３０３に蓄積された信号電荷を１段分転送させた後、ΦＨにより水平転送ＣＣＤ３０４の信号電荷を転送させる。

更に、駆動装置１０２は、ΦＭＲにより蓄積・読出ＣＣＤ３０３に蓄積された信号電荷を４段分転送させた後、ΦＨにより水平転送ＣＣＤ３０４の信号電荷を転送させる。また、この動作を各ＰＤ３０１から取得した信号電荷の全て（１フレーム分）が水平転送ＣＣＤ３０４から出力されるまで繰り返し行う。ここで、図１１のＴ２時点における信号電荷の位置は、図１２（ｂ）の斜線部分となる。また、図１１に示すように、各ＰＤ３０１から取得した信号電荷の全て（１フレーム分）の読み出しにかかる時間は約４５Ｔ（１６段＋２９段）となる。

上述した第２駆動例に示すように、１フレーム毎に全画素を読み出す従来の駆動方式を用いる場合でも、本発明に係る駆動装置を適用することができる。なお、第２駆動例を用いることにより、高速ではないが長時間の連続撮像が可能となる。

＜第３駆動例＞
次に、第３駆動例について説明する。第３駆動例は、図７及び図８に示すように蓄積ＣＣＤ３０２のメモリ数１２及び蓄積・読出ＣＣＤ３０３のメモリ数４を用いて１６フレーム分の短時間連続撮像を行う場合の駆動例について説明するものである。図１３は、第３駆動例における駆動波形の一例を示す図である。また、図１４は、図１３の駆動波形に対応した画素周辺記録型ＣＣＤにおける信号電荷の流れについて説明するための一例の図である。なお、図１３に示す（ａ）〜（ｄ）は、図１４（ａ）〜（ｄ）にそれぞれ対応している。

駆動装置１０２は、図１３に示すように、まずΦＰＤ、ΦＭ、及びΦＭＲによりＰＤ３０１からの信号電荷を各蓄積ＣＣＤ３０２及び各蓄積・読出ＣＣＤ３０３のメモリの全てに蓄積させる（Ｔ１）。ここで、図１３のＴ１時点における信号電荷の位置は、図１４（ａ）の斜線部分となる。これにより、１６フレーム分の信号電荷が蓄積されていることになる。

次に、駆動装置１０２は、図１３に示すように、ΦＭＲ及びΦＨにより蓄積・読出ＣＣＤ３０３に蓄積された信号電荷を１段分転送させた後、ΦＨにより水平転送ＣＣＤ３０４の信号電荷を転送させる。この動作を３２回行うことにより、蓄積・読出ＣＣＤ３０３に蓄積された全ての信号電荷は水平転送ＣＣＤ３０４を介して出力される（Ｔ２）。ここで、図１３のＴ２時点における信号電荷の位置は、図１４（ｂ）の斜線部分となる。

次に、駆動装置１０２は、ΦＭ及びΦＭＲにより蓄積ＣＣＤ３０２及び蓄積・読出ＣＣＤ３０３に蓄積された信号電荷を４段分転送させ、蓄積ＣＣＤ３０２のＭ１〜Ｍ１２に蓄積された信号電荷をＭ５〜１２，ＭＲ１〜４に転送する（Ｔ３）。ここで、図１３のＴ３時点における信号電荷の位置は、図１４（ｃ）の斜線部分となる。

次に、図１３のＴ３〜Ｔ４で上述したＴ１〜Ｔ２と同様の駆動クロックによる動作を行うことにより、各ＭＲ１〜４に蓄積されている信号電荷は、蓄積・読出ＣＣＤ３０３に蓄積された全ての信号電荷は水平転送ＣＣＤ３０４を介して出力される（Ｔ４）。ここで、図１３のＴ４時点における信号電荷の位置は、図１４（ｄ）の斜線部分となる。

更に、上述したＴ２〜Ｔ４の駆動波形を２回繰り返すことで蓄積ＣＣＤ３０２の蓄積されている残りの信号電荷を全て出力することができる。以上により１６フレーム分の撮像及びそれに伴い生成した信号電荷の外部への読み出しが全て完了する。

このように、第３駆動例に示したように、非連続的な読出しを行う従来の駆動方式を用いる場合でも、本発明に係る駆動装置を適用することができる。なお、第３駆動例を用いることにより、短時間の高速連続撮像が可能となる。

ここで、上述した第１〜第３駆動例については、本発明においてはこれに限定されず、ＣＣＤ（メモリ）の数やその配列構成等により、任意に変更することができる。

＜撮像装置＞
ここで、上述した駆動装置を有する撮像装置の概略構成例について図を用いて説明する。図１５は、撮像装置の概略構成の一例を示す図である。図１５に示す撮像装置４００は、レンズ４０１と、画素周辺記録型ＣＣＤ４０２と、駆動装置４０３と、Ａ／Ｄ変換部４０４と、信号処理部４０５と、メモリ部４０６とを有するよう構成されている。

撮像装置４００は、レンズ４０１を通過して得られる光信号を画素周辺記録型ＣＣＤ４０２で受光する。なお、画素周辺記録型ＣＣＤ４０２は、上述したように各画素に対応した複数のＰＤと複数のメモリ（ＣＣＤ）等を有している。なお、画素周辺記録型ＣＣＤ４０２は、駆動装置４０３から得られる駆動クロックに基づいて、信号電荷の転送の制御を行う。

画素周辺記録型ＣＣＤ４０２は、駆動装置４０３からの駆動クロックに基づいて出力信号をＡ／Ｄ変換部４０４に出力する。Ａ／Ｄ変換部４０４は、画素周辺記録型ＣＣＤ４０２から得られるアナログ信号をデジタル信号に変換し、変換したデジタル信号を信号処理部４０５に出力する。

信号処理部４０５は、Ａ／Ｄ変換部４０４から得られる映像信号をフレームに対応させて並べ替えを行い、並べ替えた信号をメモリ部４０６に出力する。また、メモリ部４０６は、信号処理部４０５から得られる並べ替えた信号を、例えば数万から数十万フレーム程度保存することができる。また、メモリ部４０６は、保存した映像信号を所定の量で出力する。例えば、通常のテレビジョンのレートの場合、メモリ部は３０フレーム／秒で映像信号を出力する。

上述したように、撮像装置４００に本発明における駆動装置４０３を具備することにより、従来の画素周辺記録型ＣＣＤを用いても撮像フレーム数がメモリＣＣＤの数に制限されることなく、長時間の高速連続撮像が可能となる。

上述したように本発明によれば、信号電荷の高速読み出しを行うことができる。また、長時間の高速連続撮像を実現することができる。具体的には、撮像により生成した数フレーム分の信号電荷を一時的にメモリＣＣＤに保存しながら、かつ連続的に転送することで、ＣＣＤ外部への信号電荷の連続的な読み出しを効率的に行うことができる。これにより、画素周辺記録型ＣＣＤを１フレーム毎に全画素を読み出す方式で駆動させた場合と比較して、数倍から数百倍程度のフレームレートでフレーム数に制限のない高速度連続撮像が可能となる。

以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。

本発明における駆動装置を用いて画素周辺記録型撮像素子を駆動させるための概略構成の一例を示す図である。 駆動装置における機能構成の一例を示す図である。 本発明における画素周辺記録型ＣＣＤの１画素あたりの構成の一例を示す図である。 図３の１画素構成を２次元配列させた画素周辺記録型ＣＣＤの配列構成例を示す図である。 ４相駆動方式の一例を示す図である。 本発明における駆動波形の一例を示す図である。 本実施例で用いられる画素周辺記録型ＣＣＤの１画素あたりの構成の一例を示す図である。 図７に示す構成を８×２画素に配列させた画素周辺記録型ＣＣＤの構成例を示す図である。 第１駆動例における駆動波形の一例を示す図である。 図９の駆動波形に対応した画素周辺記録型ＣＣＤにおける信号電荷の流れについて説明するための一例の図である。 第２駆動例における駆動波形の一例を示す図である。 図１１の駆動波形に対応した画素周辺記録型ＣＣＤにおける信号電荷の流れについて説明するための一例の図である。 第３駆動例における駆動波形の一例を示す図である。 図１３の駆動波形に対応した画素周辺記録型ＣＣＤにおける信号電荷の流れについて説明するための一例の図である。 撮像装置の概略構成の一例を示す図である。

符号の説明

１０１ 画素周辺記録型ＣＣＤ
１０２，４０３ 駆動装置
１１１，３０１ ＰＤ（フォトダイオード）
１１２ メモリＣＣＤ
１１３，３０４ 水平転送ＣＣＤ（ＨＣＣＤ）
１１４，３０５ アンプ
１２１ 露光クロック（ΦＰＤ）
１２２ 蓄積ＣＣＤ駆動クロック（ΦＭ）
１２３ 蓄積・読出ＣＣＤクロック（ΦＭＲ）
１２４ 水平転送ＣＣＤ駆動クロック（ΦＨ）
１３１ 駆動クロック生成部
１３２ 露光クロック出力部
１３３ 蓄積ＣＣＤ駆動クロック出力部
１３４ 蓄積・読出ＣＣＤ駆動クロック出力部
１３５ 水平転送ＣＣＤ駆動クロック出力部
２０１，３０２ 蓄積ＣＣＤ（Ｍ１〜Ｍｍ）
２０２，３０３ 蓄積・読出ＣＣＤ（ＭＲ１〜ＭＲｎ）
２１１ 電極
４００ 撮像装置
４０１ レンズ
４０２ 画素周辺記録型ＣＣＤ
４０４ Ａ／Ｄ変換部
４０５ 信号処理部
４０６ メモリ部

Claims (4)

1. 受光素子と、撮像により発生した前記受光素子からの信号電荷を一時的に蓄積する蓄積メモリ部と、該蓄積メモリ部から転送された前記信号電荷の蓄積及び読み出しを行う蓄積・読出メモリ部と、前記蓄積・読出メモリ部から得られる信号電荷を水平転送する水平転送メモリ部とからなる撮像素子の駆動を制御する駆動装置において、
   前記蓄積メモリ部は各受光素子毎の信号電荷を蓄積するメモリで構成され、前記蓄積・読出メモリ部は複数の前記蓄積メモリ部から転送される信号電荷を蓄積及び読み出すメモリで構成され、前記水平転送メモリ部は全ての前記蓄積・読出メモリ部から転送される信号電荷を水平転送するメモリで構成されており、
   予め設定されたフレームレートで前記受光素子からの信号電荷を前記蓄積メモリ部に蓄積させ、該蓄積メモリ部に蓄積された信号電荷を所定の複数フレームの周期で前記蓄積・読出メモリ部に転送させ、また所定の複数フレームの周期で前記蓄積・読出メモリ部に蓄積された信号電荷を前記水平転送メモリ部に転送させ、更に前記水平転送メモリ部から前記信号電荷を出力させるための駆動クロックを生成する駆動クロック生成部を有することを特徴とする駆動装置。
2. 前記駆動クロック生成部は、
   前記受光素子から得られる信号電荷の前記蓄積メモリ部への転送と、前記蓄積・読出メモリ部に蓄積された信号電荷の前記水平転送メモリ部への転送とを、前記蓄積メモリ部におけるメモリ数と、前記蓄積・読出メモリ部におけるメモリ数とに応じて異なる周期で行わせるための駆動クロックを生成することを特徴とする請求項１に記載の駆動装置。
3. 前記駆動クロック生成部は、
   １つの受光素子に対して、前記蓄積メモリ部におけるメモリ数をｍとし、前記蓄積・読出メモリ部におけるメモリ数をｎとした場合、ｍとｎとの関係が、ｍ＝（２ｙ＋１）×ｎ（ｙ＝０，１，２，・・・）を満たす段数からなる撮像素子の駆動クロックを生成することを特徴とする請求項１又は２に記載の駆動装置。
4. 前記請求項１乃至前記請求項３の何れか１項に記載の駆動装置を有する撮像装置。