JP4662986B2 - 光−電気インターフェース、フレキシブルオプトエレクトロニクス相互接続、光トランスポンダ - Google Patents

Description

本発明は、概ね電気−光相互接続、より詳しくは、回路基板上の電気デバイスと光デバイスとを柔フレキシブルかつ、光電子工学（オプトエレクトロニクス）的に相互接続することに関する。

光トランスポンダおよび光トランシーバなどのオプトエレクトロニクスデバイスは、通常、光学部品と電気部品との間の相互接続を有する。例えば、光送信サブアセンブリ（ＴＯＳＡ）、および、光受信サブアセンブリ（ＲＯＳＡ）などの光サブアセンブリは、該光サブアセンブリの電気的リードを回路基板上または内に埋め込まれた信号トレースに直接はんだ付けまたはエポキシ樹脂で接着することにより、プリント回路基板（ＰＣＢ）などの回路基板の光学エッジに直接接続されている。それによって、光学部品の配置が制限され、結果としてオプトエレクトロニクスデバイスの設計および製造も制限されてしまっている。オプトエレクトロニクスデバイスは、また、シリアライザ／デシリアライザ、クロック・リカバリユニット、または、他の高速電気部品などのいくつかの電気部品を含む。一般的には、これらの電気部品は、光学エッジの反対側にある回路基板の電気エッジまたはカードエッジコネクタに向けて回路基板上に装着されていた。回路基板内のトレースは、電気部品と光学部品との間の相互接続として用いられ、光学エッジから電気エッジ近くの電気部品まで延びている。

いくつかのケースでは、光学部品は、フレキシブル回路などの短いフレキシブルな相互接続を備えている。フレキシブル相互接続の一端は、電気的リードを介し、光学部品に電気的に接続されており、もう一端は、回路基板の光学エッジにおいて埋め込まれた信号トレースに電気的に接続されている。先に述べたように、トレースは、回路基板に沿って光学エッジから電気エッジに向けて配置された電気部品へと延びている。フレキシブル相互接続は、通常、２つの保護されていない層を含んでいる。一方は、トレース層であり、もう一方は、グランドプレーン層である。グランドプレーン層は、通常、フレキシブル相互接続の片側に配置され、制御されたインピーダンスのストリップラインがフレキシブル相互接続の反対側に位置している。一般的に、フレキシブル相互接続の長さは、約１０ｎｍである。このフレキシブル相互接続の短さが、可撓性を制限し、また、回路基板以外の相互接続に追加の構成部品を装着する妨げとなっている。そして、光学部品の配置、回路基板のサイズ、および、ＰＣＢ設計など、オプトエレクトロニクデバイスの設計オプションが制限されている。

１つまたはそれ以上の信号トレースは、光学部品がどのように回路基板の光学エッジと接続しているかに関わらず、光学エッジから電気エッジ近くの電気部品まで延びている。光学部品は、短いフレキシブル相互接続を介し、または、直接接続される。通常、回路基板上のトレースは、銅、銀、または、金などの導電材料でできたラインまたは"ワイヤ"であり、回路基板内またはその表面に存在する。トレースにより、光学部品と電気部品との間で電子信号がやりとりされる。しかしながら、回路基板は、おおむね損失性があり、トレースは、電子信号間の干渉となってしまう。例えば、光学部品への送信差動信号は、しばしば、該光学部品からの受信差動信号に干渉する。電気信号は、さらに、回路基板上の他の構成部品からの干渉を受ける。光学部品からの受信差動信号、および、送信差動信号の信号強度が低く、上記したような回路基板の干渉性および損失特性の影響をより受けやすい場合には増幅器が使用されることもある。

上気した構成部品に加え、さらに電気部品も回路基板に取り付けられる。これら追加の部品のいくつかは、特定の光学部品専用のものである。このように、プリント回路基板の設計および製造は、光学部品によって異なっていた。

フレキシブルオプトエレクトロニクス相互接続により光学部品と回路基板上の電気部品とを相互接続する光−電気インターフェースを示すブロック図である。

フレキシブルオプトエレクトロニクス相互接続により光学部品と回路基板上の電気部品とを相互接続する光−電気インターフェースの他の例を示すブロック図である。

図１および図２のフレキシブルオプトエレクトロニクス相互接続を示す断面図である。

図１または２の光−電気インターフェースである光トランスポンダの例を示すブロック図である。

図１は、フレキシブルオプトエレクトロニクス相互接続１２を用いた光−電気インターフェースを示す。フレキシブル相互接続１２は、光トランスポンダ、光トランシーバなどに特に適しているが、本出願の教示は、特定のタイプのオプトエレクトロニクスデバイスに限らない。むしろ本発明の教示は、光−電気相互接続を含むあらゆるオプトエレクトロニクスデバイスに関係している。したがって、フレキシブル相互接続１０は、主にプラガブル光学部品を備えるスモールフォームファクタ光トランスポンダに関連して以下に説明されるが、あらゆるタイプのフォームファクタ光トランスポンダ、または、光トランシーバ、光フロントエンド（ＯＦＥ）サブアセンブリ（単一モードまたはマルチモード）、受信光サブアセンブリ（ＲＯＳＡ）、送信光サブアセンブリ（ＴＯＳＡ）、マルチソースアグリーメント（ＭＳＡ）、互換性のあるパッケージングなどと共に用いることもできる。また、フレキシブル相互接続１２は、トランジスタアウトライン（ＴＯ）パッケージ光学部品と、クロック・データリカバリ（ＣＤＲ）ユニットおよびシリアライザ／デシリアライザ（ＳＥＲＤＥＳ）などの高速電気部品とを相互接続するフレキシブル回路として先に述べたが、あらゆる光学部品と回路基板上の電気部品とを相互接続するために用いられることもできる。

図１によれば、光−電気部品インターフェース１０は、光学部品１４と電気部品１６とを接続するフレキシブル相互接続１２を含む。インターフェース１０は、いかなるオプトエレクトロニクインターフェースであってよく、これに限定しないが、プラガブル光学部品を備えたスモールフォームファクタ光トランスポンダ、および、マルチソースアグリーメント（ＭＳＡ）コンプライアント・オプトエレクトロニクデバイスなどを含む光トランスポンダを含む。特に、光学部品１４は、ＴＯパッケージのプラガブル光学備品、および、ＴＯＳＡ、ＲＯＳＡ、セラミック平面光学部品、レシーバダイオード、および、ダイオードレーザなどの光サブアセンブリをベースにしたＴＯヘッダなど、様々な光デバイスを含む。

電気部品１６は、プリント回路基板（ＰＣＢ）などの回路基板１８上に装着される。回路基板１８は、アルミナ基板、窒化アルミニウム（ＡＩＮ）基板、または、シリコン基板などであってよいが、これに限定されない。回路基板１８は、第１のエッジ２０と、この第１のエッジ２０に対向する第２のエッジ２２とを含む。第１のエッジ２０は、バックプレーンまたはバスなどの物理層インターフェースと接続する電気エッジまたはカードエッジコネクタに対応する。第２のエッジ２２は、光学エッジに対応する。光学部品１４は、回路基板１８から離れて装着され、かつ、第２のエッジ２２近くに配置されてよいが、光学部品１４の位置は、オプトエレクトロニクスデバイスの設計次第で変化することもある。回路基板１８の配置もまた、オプトエレクトロニクスデバイスの設計次第で変化することがある（例えば、カードエッジコネクタに対する面方向）。

図１に示すように、電気部品１６は、回路基板１８上で第１のエッジ２０の近くに取り付けられる。電気部品１６は、受動または能動電気部品、パッケージ化されたまたはむき出しの電気部品、クロック・データリカバリユニット、シリアライザ／デシリアライザ、相互インピーダンス増幅器（ＴＩＡ）のような増幅器、ダイオードレーザドライバ、リタイマ、および、他のスモールフォームファクタ高速電気部品などであってよい。一般的に、電気部品１６は、特定のタイプの光学部品１４専用ではない。一例では、回路基板１８上に装着されるすべての電気部品１６は、用いられる特定の光学部品１４に依存していなくてよい。図１では、電気部品１６は、ワイヤ接合の電気的リード２４を用いて回路基板１８に取り付けられるように示されているが、電気部品１６は、ソルダバンプ電気的リード２４を提供するフリップチップ実装（これに限定されないが）を含む様々な表面実装技術を用いて回路基板１８に装着されてよい。また、他の例では、回路基板１８は、回路基板１８上に装着されるかまたは内に埋め込まれ、電気的リード２４（ワイヤ接合またはソルダバンプ）から延びる導電トレース２６を含んでもよい。導電トレース２６は、相互干渉を最小限にするべく、また、回路基板１８に起因する潜在的な損失効果を最小限にするべく、数ミリメータオーダかそれ以下の短い長さである。

フレキシブル相互接続１２は、光学部品１４から電気部品１６へと延びる。フレキシブル相互接続１２は、第１の端部と第２の端部とを含む。第１の端部は、フレキシブル相互接続１２の導電部品を光学部品１４のセラミック基板１８上の電気的リードに、はんだ付け、エポキシ樹脂またはそれ以外により接着し、かつ、電気的に接続することにより、光学部品１４に電気的に接続される。図１に示すように、フレキシブル相互接続１２は、回路基板１８の大部分にわたり延び、フレキシブル相互接続１２の他端が導電トレース２６に接続される。導電トレースの長さが短いので、フレキシブル相互接続１２の第２の端部は、はんだ付け、エポキシ樹脂または他の形態による接着を介し電気部品１６の近くで導電トレース２６と接続することにより、電気的リード２４との電気的接続を確立する。このようにして、光学部品１４と電気部品１６との間を伝送されるいかなる差動信号も、回路基板１８に沿ったショートラインだけを含むので、干渉と損失効果とを最小限にとどめることができる。

図２に示すように、光―電気インターフェース５０の第２の例は、光学部品５４と電気部品５６とを接続するフレキシブル相互接続５２を含む。先に述べたように、フレキシブル相互接続５２は、光学部品５４に接続されてよい。電気部品５６は、回路基板１８と同様の回路基板５８に装着されてよい。特に、回路基板５８は、第１のエッジ６０と、該第１のエッジ６０に対向する第２のエッジ６２とを含む。第１のエッジ６０は、バックプレーンまたはバスなどの物理層インターフェースと接続する電気エッジまたはカードエッジコネクタに対応する。第２のエッジ６２は、光学エッジに対応する。電気部品５６は、ワイヤ接合電気的リード６４を用いて回路基板５８に装着されてよい。光学部品５４は、回路基板５８と離れて装着され、かつ、第２のエッジ５２近くに配置されてよい。また、フレキシブル相互接続５２は、回路基板５８の電気部品５６までの大部分の長さに及び、回路素子６６および６８は、先に述べたとおり、フレキシブル相互接続５２に装着されてよい。

フレキシブル相互接続５２は、回路基板５８上に装着されるかまたは内に埋め込まれた導電トレースに接続する代わりに、電気的リード６４、または、電気部品５６上に設けられたワイヤ接合またはソルダバンプ（これらに限らないが）を含む電気部品５６を備えた他の電気インターフェースを介し、電気部品５６と直接接続されてよい。実際には、差動信号は、回路基板５８上に装着されるかまたは埋め込まれたトレースを介さずに、電気部品５６と光学部品５４との間を伝送されることができる。それによって、差動信号は、トレースおよび／または回路基板５８に起因するいかなる干渉または損失効果も受けなくなる。また、受信光学部品などのような光学部品５４の感度も向上する。

再び図１を参照すると、フレキシブル相互接続１２上に回路素子２８および３０が配置されている。回路素子２８および３０は、共にフレキシブル相互接続１２に電気的に結合されているので、電気部品１６および光学部品１４とも電気的に結合されている。回路素子２８および３０は、例えばフリップチップ実装などの表面実装技術により装着されてよい。一例では、回路素子２８および３０は、用いられいる光学部品１４のタイプ専用である。回路素子は、例えば、直流（ＤＣ）ブロック、直流入段（バイアスティー）、および、高周波（ＲＦ）マッチングネットワークなどを含んでよい。図１に示すように、回路素子２８および３０は、回路基板１８に面したフレキシブル相互接続１２の表面と称してもよいフレキシブル相互接続１２の下側に装着されることにより、回路基板２８および３０は保護され、かつ、オプトエレクトロニクスデバイスの外ケーシングのサイズおよびオプトエレクトロニクスデバイス全体のサイズを最小化することができる。

したがって、フレキシブル相互接続１２は、フレキシブル相互接続１２の長さおよび許容範囲内で、光学部品１４が回路基板１８に対していかなる位置およびいかなる角度でも配置できるようにする。一例では、フレキシブル相互接続１２の長さは、約５０ｍｍから１２０ｍｍの範囲であってよい。

さらに、同じプリント回路基板（ＰＣＢ）設計は、異なる光学部品１４と互換性のある構成部品だけを回路基板１８に装着することにより、異なるフォームファクタトランスポンダなどの異なるオプトエレクトロニクスデバイスに用いられることもできるが、利用される光学部品１４のタイプ専用の構成部品がフレキシブル相互接続１２に装着されてもよい。このように、フレキシブル相互接続１２が光学部品１４の電気的リードとはんだ付けされ、エポキシ樹脂または他の形態で接着され、かつ、電気的に接続されることができる一方、フレキシブル相互接続１２のもう一端が、電気部品１６または回路基板１８に装着され、かつ、電気部品１６と電気的に結合されるプラガブルインターフェースを介し、電気部品１６と着脱自在に結合されることができる。対応するコネクタ（例えば嵌合されたプラガブルコネクタ）がフレキシブル相互接続１２の端部に設けられ、電気部品１６または回路基板１８上に設けられたコネクタとしっかりと接続するよう適合されることができる。光学部品１４を伴い、かつ、回路要素２８および３０に光学的に依存するフレキシブル相互接続１２は、電気部品１６との接続を簡単に解いて、他のプリント回路基板と交換することができる。同様に、電気部品１６と回路基板１８との同じ配置（例えば同じＰＣＢ設計）は、異なるタイプの光学部品１４と共に用いることもできる。

交換可能性および互換性に加え、回路基板１８は、光学端２２から電気エッジ２０に向けて配置された電気部品１６まで延びる導電トレースを必要としないので、それによって、追加の構成要素のための回路基板１８上の追加表面領域が確保でき、および／または、回路基板１８の全体のサイズを縮小し、その結果、オプトエレクトロニクスデバイスのサイズも縮小できる。電気部品１６と光学部品１４との間を伝送される差動信号は、回路基板１８の損失効果または相互干渉を受けなくなる。

図３は、図１および図２を参照して説明したフレキシブルオプトエレクトロニクス相互接続１２の一例を示す断面図である。フレキシブル相互接続１２は、第１の誘電層１００および第２の誘電層１０２を含む。第１および第２の誘電層１００、１０２に用いられる誘電材料は、ポリイミド、ポリエステル、エポキシ、ポリ四フッ化エチレンまたは他の適切な、可撓性誘電材料を含んでよい。

フレキシブル相互接続１２は、第１の誘電層１００と第２の誘電層１０２との間に配置された信号層１０４をさらに含む。第１および第２の誘電層１００、１０２は、信号層１０４の表面に積層されてよい。信号層１０４は、第１の信号トレース１０６と、第２の信号トレース１０８とを含む。追加の信号トレースを設けても、または、信号トレースを減らしてもよい。信号トレース１０６および１０８は、銅、銀、金などの導電材料、あるいは、差動信号を伝導する他の適切な材料から形成され、その上、強度および可撓性を保持するものであってよい。第１の信号トレース１０６は、信号トレース１０６と１０８との間、および、信号層１０４内の他の領域に充填剤を用いることにより第２の信号トレース１０８から電気的に絶縁され、その結果、信号トレース１０６および１０８は、互いによる干渉、または、空電、外部信号、損失効果といった外的因子による干渉から保護される。充填剤は、例えばポリイミド、ポリエステル、エポキシおよびポリ四フッ化エチレンなど、第１および第２の誘電層１００、１０２に用いたのと同じ材料でよい。

信号トレース１０６および１０８は、対の差動トレースとして設けられてよい。一例では、図３に示すような信号トレース１０６および１０８は、単一の対の差動トレースのように見える。あるいは、信号トレース１０６および１０８は、シングルエンドストリップライン、または、コプラナストリップライン導波路としてそれぞれ設けられてもよい。図３によれば、フレキシブルオプトエレクトロニクス相互接続１２は、２つのシングルエンドストリップラインとしても見える。信号層１０４が、ただ１つの信号トレースを備えている場合、その信号トレースは、シングルエンドストリップライントレースとして設けられてよい。

フレキシブル相互接続１２は、第１の誘電層１００上に配置された第１のグランドプレーン層１１０、および、第２の誘電層１０２上に配置された第２のグランドプレーン層１１２をさらに含む。グランドプレーン層１１０および１０２は、銅、銀、金などを含む、信号トレース１０６および１０８と同じ導電材料から形成されてよい。グランドプレーン層１１０および１１２は、第１および第２の誘電層１０６、１０８、および、信号層１０４を介し延びる複数のバイア１１４、１１６、１１８、１２０を用い、互いに電気的に結合される一方で、信号トレース１０６および１０８から離れることにより、電気的絶縁をもたらす。一例では、バイア１１４、１１６、１１８、および、１２０は、フレキシブル相互接続１２の長さに沿って延びる。グランドプレーン層１１０および１１２は、バイア１１６、１１８、および、１２０と共にファラデー箱（別名ファラデーシールド）となって信号トレース１０６および１０８を静電気の干渉から保護する。実際には、信号トレース１０６および１０８を介して伝送される信号には干渉せずに、外部電荷または静電荷、あるいは、電気的干渉がグランドプレーン１１０および１２０と、バイア１１４、１１６、１１８および１２０に残る可能性がある。グランドプレーン１１０および１２０を外部の干渉から電気的に絶縁すべく、フレキシブル相互接続全体のまわりに追加の誘電遮蔽（図示せず）を設けてもよい。

図１を参照して説明したように、回路素子２８および３０は、回路基板１８に面するフレキシブル相互接続１２の表面１２２に配置されてよい。回路素子２８および３０は、フレキシブル相互接続１２に電気的に結合されることができ、特に、信号トレース１０６および１０８の１つまたはそれ以上に電気的に結合されてよい。それによって、追加のバイア１２６および１２８がグランドプレーン層１１２内の開口を介し設けられる。バイア１２６および１２８は、第２の誘電層１０２の延長である誘電充填剤を用いて、グランドプレーン層１１２から電気的に絶縁されることができる。

信号トレース１０６および１０８は、それによって光学部品１４と電気部品１６との間の相互接続のためのストリップライン構造内に設けられるようになる。一例では、信号トレース１０６および１０８のどちらも単一の光学部品１４および単一の電気部品１６に結合されることができる。あるいは、他の例では、シングルエンドトレースまたは対の差動トレースである１つの信号トレース１０８が信号受信用の光学部品１４および電気部品１６に接続される一方で、シングルエンドトレースまたは対の差動トレースである他の信号トレース１０８が信号送信用の光学部品１４および電気部品１６に接続される。信号トレース１０６と１０８との間の電気的絶縁を確実にすべく、信号トレース１０６と１０８との間隔、および／または、信号層１０４のための充填剤を提供することもできる。第１の信号トレース１０６および第２の信号トレース１０８は、シングルエンドトレースとして提供される場合には、それぞれ約５０オームの制御されたインピーダンスを有し、あるいは、対の差動トレースとして提供される場合には、約１００オームの制御されたインピーダンスを有する。

図４は、図１または図２において概略的に示した光―電気インターフェースを有する光トランスポンダ２００の例を示すブロック図である。図４によれば、光トランスポンダ２００は、先に述べた回路基板１８のような回路基板２０２を含む。光トランスポンダ２００は、リタイマ、レーザドライバ、クロック・データリカバリユニット、シリアライザ／デシリアライザ、および、増幅器のような様々なスモールフォームファクタ電気部品を含んでもよく、例えば、それらのいくつかまたはすべては、利用される光学部品のタイプに依存するかまたは依存しなくてもよい。光学部品のタイプに依存する電気部品は、フレキシブル相互接続に装着されることができる。そして、光学部品のタイプに依存しない電気部品は、ＰＣＢ設計の一部として基板に装着されることができる。また、光トランスポンダ２００は、送信光サブアセンブリおよび受信光サブアセンブリなどのような様々な光学部品を含んでよい。光学部品は、トランジスタアウトライン（ＴＯ）パッケージプラガブル光学部品、または、他のパッケージングタイプの光学部品を含んでよい。

カードエッジコネクタ２０４は、バスまたはバックプレーンとのインターフェースを提供し、かつ、カードエッジコネクタ２０４近くで回路基板２０２に装着されるリタイマ２０６と有効に結合されることができる。リタイマ２０６は、回路基板２０２に装着されるかまたは上記したフレキシブル相互接続に装着されるレーザドライバ２０８と有効に結合される。レーザドライバ２０８は、ダイオードレーザ２１０に有効に結合され、かつ、ダイオードレーザ２１０を駆動するよう用いられる。ダイオードレーザ２１０は、回路基板２０２から離れて装着される。ダイオードレーザ２１０は、送信光サブアセンブリと共に示されているが、他の送信光学部品を利用することもできる。

レシーバＰＩＮダイオード２１２もまた、回路基板２０２から離れて設けられる。レシーバＰＩＮダイオード２１２は、回路基板２０２に装着される増幅器２１４と有効に結合される。あるいは、増幅器２１４（相互インピーダンス増幅器であってもよい）は、フレキシブル相互接続に装着されることができる。増幅器２１４は、回路基板２０２上に装着されたクロック・データリカバリユニット２１６と有効に結合される。カードエッジコネクタ２０４は、該カードエッジコネクタ近くで回路基板２０２に装着されたクロック・データリカバリユニットとさらに有効に結合される。

先にフレキシブル相互接続１２として、または、フレキシブル相互接続５２として述べたようなフレキシブル相互接続２１８は、ダイオードレーザ２１０と、レーザドライバ２１８および／またはリタイマ２０６とを有効に結合することができる。先に電気部品１４、５４に関し述べたように、レーザドライバ２０８は、その後リタイマ２０６近くに接続されることもできる回路基板２０２に面したフレキシブル相互接続２１８の表面に直接、あるいは、ショートライン導電トレースを介し装着される。あるいは、フレキシブル相互接続２１８は、回路基板２０２に装着される場合、直接、あるいは、ショートライン導電トレースを介しダイオードレーザドライバ２０８の近くに接続されてもよい。

同様に、先に述べたフレキシブル相互接続１２またはたフレキシブル相互接続５２のようなフレキシブル相互接続２２０は、レシーバダイオード２１２と増幅器２１４および／またはクロック・データリカバリユニット２１６とを有効に結合することができる。フレキシブル相互接続２２０は、フレキシブル相互接続２１８を追加の信号トレースまたは別の相互接続として備えることもできる。増幅器２１４は、その後クロック・データリカバリユニット２１６の近くに接続されることもできる回路基板２０２に面したフレキシブル相互接続２２０の表面に、直接またはショートライン導電トレースを介し装着されてよい。あるいは、フレキシブル相互接続２２０は、回路基板に直接またはショートライン導電トレースを介し装着された場合、増幅器２１４の近くに接続されてもよい。

図４に示すように、光学部品２１０および２１２は、回路基板２０２に対し異なる向きに、また、互いに異なる向きに配置されてよい。それによって、サイズ、形状および回路基板設計など光トランスポンダの設計に柔軟性をもたらす。光学部品２１０および２１２のそれぞれは、図１を参照して述べたようなプラガブルコネクタを介し光トランスポンダの残りの部分と結合されることにより、光学部品２１０および２１２、および、対応する光学的に依存する回路素子を光トランスポンダ２００の残りの部分と容易に分離することができる。それによって、光学部品２１０および２１２は、図４で示した回路基板２０２および電気部品２０６、２１６（回路基板２０２に装着される場合は電気部品２０８、２１４も）以外の異なるプリント回路基板設計と共に用いることができる。同様に、様々な光学部品が特定の光学部品のタイプ専用でない場合、電気部品２０６、２１６、および、電気部品２０８、２１４と互換性のあるプリント回路基板設計と共に用いることができる。

以上、本発明の教示に従い構成された特定の装置に関し説明してきたが、本発明の範囲はこれに限定されない。むしろ、本発明は、逐語的にまたは均等論の下で添付の請求項の範囲に含まれる本発明の教示に従うすべての実施例を含む。

Claims (28)

1. 光−電気インターフェースであって、
   回路基板と、
   前記回路基板に装着される電気部品と、
   光学部品と、
   前記回路基板に対して物理的に離れて設けられて前記光学部品に電気的に接続される第１の端部と、前記電気部品の近くに電気的に接続される第２の端部とを有するフレキシブル相互接続であって、前記第２の端部に設けられたプラガブルコネクタを介して、前記電気部品に着脱自在に結合されるフレキシブル相互接続と
   を含み、
   前記回路基板は、第１のエッジと、前記第１のエッジに対向する第２のエッジとを有し、
   前記第１のエッジは、電気エッジまたはカードエッジコネクタに対応し、前記第２のエッジは、光学エッジに対応し、
   前記電気部品は、前記回路基板上で前記第１のエッジの近くに取り付けられており、
   前記光学部品は、前記回路基板から離れて装着され、前記光学エッジの近くに配置されている、光−電気インターフェース。
2. 前記フレキシブル相互接続は、
   第１の信号トレースと、前記第１の信号トレースから電気的に絶縁された第２の信号トレースとを含み、第１の表面と第２の表面とを有する信号層と、
   前記信号層の前記第１の表面に配置された第１の誘電層と、
   前記信号層の前記第２の表面に配置された第２の誘電層と
   を含む、請求項１に記載の光−電気インターフェース。
3. 前記電気部品は、前記フレキシブル相互接続の前記第２の端部に直接接続された１つまたはそれ以上の電気的リードを含む、請求項１または２に記載の光−電気インターフェース。
4. 前記回路基板は、１つまたはそれ以上の導電トレースを含み、
   前記電気部品は、前記１つまたはそれ以上の導電トレースに接続された１つまたはそれ以上の電気的リードを含み、
   前記フレキシブル相互接続の前記第２の端部は、前記電気部品の近くの位置において前記１つまたはそれ以上の導電トレースに直接接続される、請求項１または２に記載の光−電気インターフェース。
5. 前記フレキシブル相互接続上に配置され、かつ、前記フレキシブル相互接続に電気的に結合される１つまたはそれ以上の回路素子
   をさらに含む、請求項１から４のいずれかに記載の光−電気インターフェース。
6. 前記フレキシブル相互接続は、前記回路基板に面した表面を含み、前記１つまたはそれ以上の回路素子は、前記回路基板に面した前記表面上に配置される、請求項５に記載の光−電気インターフェース。
7. 前記１つまたはそれ以上の回路素子は、直流ブロック、直流入段、および、高周波マッチングネットワークの少なくとも１つを含む、請求項５または６に記載の光−電気インターフェース。
8. 前記フレキシブル相互接続は、フレキシブル回路を含む、請求項１から７のいずれかに記載の光−電気インターフェース。
9. 前記フレキシブル相互接続は、
   前記第１の誘電層および前記第２の誘電層を介して配置され、かつ、前記第１の信号トレースおよび前記第２の信号トレースから電気的に絶縁された１つまたはそれ以上のバイアと、
   前記第１の誘電層上に配置され、かつ、前記１つまたはそれ以上のバイアと電気的に接続される第１のグランド層と、
   前記第２の誘電層上に配置され、かつ、前記１つまたはそれ以上のバイアと電気的に接続される第２のグランド層と
   をさらに含む、請求項２に記載の光−電気インターフェース。
10. 前記第１の信号トレースは、送信光学部品に電気的に接続され、前記第２の信号トレースは、受信光学部品に電気的に接続される、請求項２または９に記載の光−電気インターフェース。
11. 前記第１の信号トレースは、送信電気部品の近くに電気的に接続され、前記第２の信号トレースは、受信電気部品の近くに電気的に接続される、請求項２、９、または１０に記載の光−電気インターフェース。
12. 前記第１の信号トレースおよび前記第２の信号トレースの少なくとも１つは、ストリップライントレース、シングルエンドトレース、または差動トレースの１つを含む、請求項２、９から１１のいずれかに記載の光−電気インターフェース。
13. 前記電気部品は、スモールフォームファクタ電気部品、能動電気部品、受動電気部品、パッケージシリコン電気部品、またはベアシリコン電気部品の１つを含む、請求項１から１２のいずれかに記載の光−電気インターフェース。
14. 前記光学部品は、プラガブルトランジスタアウトライン光学部品を含む、請求項１から１３のいずれかに記載の光−電気インターフェース。
15. フレキシブルオプトエレクトロニクス相互接続であって、
    第１の誘電層と、
    第２の誘電層と、
    前記第１の誘電層と前記第２の誘電層との間に配置された信号層と
    を含み、
    前記信号層は、
    第１の信号トレースと、
    前記第１の誘電層上に配置された第１のグランドプレーン層と、
    前記第２の誘電層上に配置された第２のグランドプレーン層と、
    前記第１のグランドプレーン層と前記第２のグランドプレーン層とを電気的に結合する複数のバイアと
    を含み、
    前記第１のグランドプレーン層、前記第２のグランドプレーン層、および前記複数のバイアは、前記第１の信号トレースの周りにファラデー箱を形成し、
    前記第１の信号トレースは、前記第２のグランドプレーン層の開口を通るバイアによって、前記フレキシブルオプトエレクトロニクス相互接続の表面に配置された回路素子に電気的に接続されている、フレキシブルオプトエレクトロニクス相互接続。
16. 前記信号層は、
    前記第１の信号トレースから電気的に絶縁された第２の信号トレース
    をさらに含む、請求項１５に記載のフレキシブルオプトエレクトロニクス相互接続。
17. 前記第１の信号トレースは、ストリップライントレース、シングルエンドトレース、または対の差動トレースの１つを含む、請求項１５または１６に記載のフレキシブルオプトエレクトロニクス相互接続。
18. 前記第１の信号トレースは、約５０オームの制御されたインピーダンスを含む、請求項１５から１７のいずれかに記載のフレキシブルオプトエレクトロニクス相互接続。
19. 前記第１の信号トレースは、約１００オームの制御されたインピーダンスを含む、請求項１５から１７のいずれかに記載のフレキシブルオプトエレクトロニクス相互接続。
20. 光トランスポンダであって、
    回路基板と、
    前記回路基板に装着された第１の電気部品と、
    前記回路基板に装着された第２の電気部品と、
    前記回路基板から離れて装着される受信光学部品と、
    前記回路基板から離れて装着される送信光学部品と、
    前記回路基板に対して物理的に離れて設けられて前記受信光学部品および前記送信光学部品に電気的に接続された第１の端部と、前記第１の電気部品および前記第２の電気部品の近くに電気的に接続された第２の端部とを有し、前記受信光学部品と前記第１の電気部品とを結合し、かつ、前記送信光学部品と前記第２の電気部品とを結合するフレキシブル相互接続であって、前記第２の端部に設けられたプラガブルコネクタを介して、前記第１の電気部品および前記第２の電気部品に着脱自在に結合されるフレキシブル相互接続と
    を含み、
    前記回路基板は、第１のエッジと、前記第１のエッジに対向する第２のエッジとを有し、
    前記第１のエッジは、電気エッジまたはカードエッジコネクタに対応し、前記第２のエッジは、光学エッジに対応し、
    前記第１の電気部品および前記第２の電気部品は、前記回路基板上で前記第１のエッジの近くに取り付けられており、
    前記受信光学部品および前記送信光学部品は、前記光学エッジの近くに配置されている、光トランスポンダ。
21. 前記フレキシブル相互接続上に配置され、かつ、前記フレキシブル相互接続と電気的に結合する１つまたはそれ以上の回路素子
    をさらに備える、請求項２０に記載の光トランスポンダ。
22. 前記フレキシブル相互接続は、前記回路基板に面した表面を含み、
    前記１つまたはそれ以上の回路素子は、前記回路基板に面した表面上に配置される、請求項２１に記載の光トランスポンダ。
23. 前記フレキシブル相互接続は、第１の信号トレースと、前記第１の信号トレースから電気的に絶縁された第２の信号トレースとを含み、
    前記第１の信号トレースは、前記受信光学部品と前記第１の電気部品とを結合し、
    前記第２の信号トレースは、前記送信光学部品と前記第２の電気部品とを結合する、請求項２０から２２のいずれかに記載の光トランスポンダ。
24. 前記フレキシブル相互接続は、
    第１の信号トレースと、前記第１の信号トレースから電気的に絶縁された第２の信号トレースとを含み、第１の表面と第２の表面とを有する信号層と、
    前記信号層の前記第１の表面に配置された第１の誘電層と、
    前記信号層の前記第２の表面に配置された第２の誘電層と、
    前記第１の誘電層および前記第２の誘電層を介して配置され、かつ、前記第１の信号トレースおよび前記第２の信号トレースから電気的に絶縁された１つまたはそれ以上のバイアと、
    前記第１の誘電層上に配置され、かつ、前記１つまたはそれ以上のバイアと電気的に接続される第１のグランドプレーンと、
    前記第２の誘電層上に配置され、かつ、前記１つまたはそれ以上のバイアと電気的に接続される第２のグランドプレーンと
    を含む、請求項２０から２２のいずれかに記載の光トランスポンダ。
25. 前記第１の電気部品は、クロック・データリカバリ部品、シリアライザ／デシリアライザ、または増幅器の１つを含む、請求項２０から２４のいずれかに記載の光トランスポンダ。
26. 前記第２の電気部品は、レーザドライバまたはリタイマの１つを含む、請求項２０から２５のいずれかに記載の光トランスポンダ。
27. 前記受信光学部品は、受信光サブアセンブリを含む、請求項２０から２６のいずれかに記載の光トランスポンダ。
28. 前記送信光学部品は、送信光サブアセンブリを含む、請求項２０から２７のいずれかに記載の光トランスポンダ。

Images