JP4659508B2 - 電力変換装置 - Google Patents

Description

この発明は、直流電圧から交流電圧へ、交流電圧から直流電圧へ、直流電圧から直流電圧へ、電力を変換する電力変換装置に関するものである。

従来の電力変換装置は、主回路配線の寄生インダクタンスに起因するサージ電圧、およびサージエネルギ損失を低減するために、主回路スイッチング素子の主端子間にスナバ用ダイオードとスナバ用コンデンサの直列接続体を接続し、スナバ用ダイオードとスナバ用コンデンサとの接続点と直流電源との間に接続された、回生用インダクタと回生用スイッチング素子と回生用ダイオードの直列接続体を備え、主回路スイッチング素子のオン期間内で回生用スイッチング素子をオンすることにより、スナバ用コンデンサに蓄積されていたサージエネルギを、コンデンサとインダクタとの共振現象を利用して直流電源に回生していた。（例えば特許文献１参照）。

特開２００１−５４２７９号公報（段落００３６−０１２３）

従来の電力変換装置は上記のように構成されていたため、スナバ用コンデンサに蓄積されているサージエネルギを電力変換のエネルギ源である直流電源に移行する形態において、コンデンサに発生する電圧と直流電源の電圧差が小さい場合には、コンデンサの蓄積エネルギを十分直流電源に移行することができない結果、主回路スイッチング素子のオフ時のサージエネルギを十分コンデンサに移行することができなくなり、主回路スイッチング素子のオフ時のスイッチング損失が大きくなるという問題点があった。また、スイッチング損失の増大は、電力変換効率の低下、主回路スイッチング素子の冷却器の増大を招き、装置が大形化するという問題点があった。

この発明は上記のような問題点を解消するためになされたもので、スナバ用コンデンサに蓄積されているサージエネルギをより多く直流電源へ回生し、主回路スイッチング素子のオフ時のスイッチング損失を大幅に低減して高効率を得ることができる電力変換装置を提供することを目的とする。

この発明に係る電力変換装置は、直流電源に接続された直流高電圧端子と直流低電圧端子との間に、高電圧側主回路スイッチング素子と低電圧側主回路スイッチング素子との直列接続体を少なくとも１つ接続すると共に、上記高電圧側主回路スイッチング素子と低電圧側主回路スイッチング素子のそれぞれにスナバ用コンデンサとスナバ用ダイオードとの直列接続体を並列接続した電力変換装置において、回生用インダクタと回生用コンデンサとを直列接続した回生用直列接続体を設け、上記回生用直列接続体の一端を上記直流高電圧端子または直流低電圧端子に接続すると共に、上記高電圧側主回路スイッチング素子の上記スナバ用コンデンサとスナバ用ダイオードとの接続点と、上記回生用直列接続体の他端との間に高電圧側回生用スイッチを設け、上記低電圧側主回路スイッチング素子の上記スナバ用コンデンサとスナバ用ダイオードとの接続点と、上記回生用直列接続体の他端との間に低電圧側回生用スイッチを設け、上記高電圧側主回路スイッチング素子の導通時に上記高電圧側回生用スイッチをオン動作させ、上記低電圧側主回路スイッチング素子の導通時に上記低電圧側回生用スイッチをオン動作させることにより、上記スナバ用コンデンサに蓄積されたサージエネルギを上記直流電源へ回生させるものである。

この発明に係る電力変換装置は上記のように構成されているため、スナバ用コンデンサに蓄積されているサージエネルギをより多く直流電源へ回生し、主回路スイッチング素子のオフ時のスイッチング損失を大幅に低減して、高効率な電力変換装置を得ることができる。また、上記回生用スイッチを回生用ダイオードと回生用スイッチング素子の直列接続体で構成し、回生用スイッチング素子は、主回路スイッチング素子が全て導通状態の期間内にオンさせるようにしたため、主回路スイッチング素子の直列接続体の個数に係わらず、回生用スイッチング素子の個数を高電圧側、低電圧側の２つとし、回生用インダクタと回生用コンデンサは各１つでエネルギ回生動作を実現することができるため、電力変換装置を小形に構成することができる。

先ず従来技術との関連性について説明する。従来技術では、スナバ用コンデンサに蓄積されたサージエネルギを、高電圧側も低電圧側も直接電源に移行している場合がある。
この方法においては、例えばサージエネルギを吸収した後のスナバ用コンデンサの電圧を900V、電源電圧を650Vとすると、スナバ用コンデンサのエネルギ回生後の電圧は、最小で400Vになる。

このスナバ用コンデンサの回生後の残り電圧が低ければ低いほど、オフサージ時に発生する主回路スイッチング素子での損失を小さくすることができる。スイッチング素子の損失が低下する理由は、スイッチオフ時のサージエネルギのスナバ用コンデンサでの吸収量が大きくなるためであり、スナバ用コンデンサでのエネルギ吸収量が大きければ大きいほど、主回路スイッチング素子でのエネルギ損失量は低減する。スナバ用コンデンサに蓄積されたエネルギを効率よく電源に回生できれば、電力変換装置の効率を向上することが可能となる。

スナバ用コンデンサの回生後の残り電圧を低くした場合における、オフスイッチング時（オフサージをスナバ用コンデンサで吸収する期間とエネルギを回生する期間）の損失（主回路スイッチング素子とスナバ用コンデンサとエネルギ回生回路の損失の合計）低減効果について説明する。

図１に損失評価計算モデルを示す。主回路スイッチング素子Saのスイッチングにより、負荷電流の流れをダイオードDlと主回路スイッチング素子Saと切り替えることにより、誘導性の負荷Llに所望の直流的な電流を流す回路である。

主回路スイッチング素子Saのオフ時に寄生Lによりオフサージが発生しオフスイッチング損失が発生する。主回路スイッチング素子SaはMOSFETで構成されており、ゲート抵抗Rgを介して駆動される。スナバ用回路は、ダイオードDs、コンデンサCs、抵抗分としてRs（コンデンサ、ダイオード、配線の抵抗成分の合計）で構成されている。

エネルギ回生回路は、ダイオードDk、インダクタLk、スイッチング素子Sk、抵抗分としてRk（スイッチング素子、インダクタ、ダイオード、配線、電源Vkの抵抗成分の合計）で構成されている。Vsは主回路電源、Vkはエネルギ回生用の電源である。負荷はインダクタLlおよび抵抗成分Rlで示されている。

次に、計算モデルの各パラメータの値について説明する。全ての素子は理想モデルであり、Csは0.1μF、Rsは10mΩ、Lkは2μH、Rkは0.1Ω、Llは132μH、Rlは10mΩ、Vsの電圧は650V、寄生Lは50nHとした。評価のためのパラメータである電源Vkの電圧は、650V（Vsと同じ）と325V（Vsの1/2）とした。

主回路電源Vsが650Vの場合は、上述した従来技術と等価である。スナバ用コンデンサCsのエネルギの回生は、上述した従来技術の場合と同様に、主回路スイッチング素子Saがオン状態の時に行う。

オフスイッチング時の負荷電流が400Aの場合における、ゲート抵抗Rgと主回路スイッチング素子Saのドレイン−ソース間電圧および損失（主回路スイッチング素子とスナバ用コンデンサとエネルギ回生回路の損失の合計）の関係をそれぞれ図２（ａ）（ｂ）に示す。

これらの図では、エネルギ回生をしない場合の関係を破線で示し、電源Vkの電圧が650V（Vsと同じ）の場合の関係を太い実線で示し、325V（Vsの1/2）の場合の関係を細い実線でそれぞれ示している。これらの図から、電源Vsと同じ電圧に回生する場合でも、回生しない場合と比較して十分損失を低減することが可能となるが、回生する電圧をVsの1/2にすると、さらに損失を低減できることがわかる。

実施の形態１．
回生する電圧を主回路電源電圧よりも小さくすることにより、電力変換装置をさらに高効率化することができる。これを簡単な回路構成で実現したものが実施の形態１である。図３は、この発明の実施の形態１による電力変換装置の構成を示す回路図である。

この図において、電力変換装置101は、電圧差のある2つの直流電源102、104間のエネルギの移行を行うための非絶縁形昇降圧コンバータであり、入出力端子として、直流高電圧端子を構成する正電圧端子VH1（以下、入力端子VH1という）と低電圧側の正電圧端子VH2と両電源の共通電圧端子で直流低電圧端子を構成する端子VL（以下、端子VLという）を具備している。

VH1−VL間に直流電源102、VH2−VL間に直流電源104が接続されている。図示していないが、両方の電源共負荷が接続されており、電力が足りている方から不足している方へ電力変換装置101により、必要量のエネルギを移行するようにされている。
電力変換装置101は、スナバ回路が付加された高電圧側主回路スイッチング素子SHと低電圧側主回路スイッチング素子SL（以下、いずれも主回路スイッチング素子または単にスイッチング素子という）の直列接続体と、エネルギ回生回路と、電力変換用インダクタLcとを有する。

先ず、スナバ回路が付加された主回路スイッチング素子SH、SLの直列接続体について説明する。MOSFETで構成されている主回路スイッチング素子SHのドレイン端子は、入力端子VH1およびスナバ用コンデンサCsHの一方の端子に、ゲート端子はゲート抵抗RgHの一方の端子に、ソース端子は電力変換用インダクタLcおよびスナバ用ダイオードDsHのカソード端子にそれぞれ接続され、そしてダイオードDsHのアノード端子とコンデンサCsHの他方の端子は相互に接続されている。

MOSFETで構成されている主回路スイッチング素子SLのドレイン端子は、インダクタLcおよびスイッチング素子SHのソース、スナバ用ダイオードDsLのアノード端子に接続され、ゲート端子はゲート抵抗RgLの一方の端子に、ソース端子は端子VLおよびスナバ用コンデンサCsLの一方の端子にそれぞれ接続され、そしてダイオードDsLのカソード端子とコンデンサCsLの他方の端子は相互に接続されている。ゲート抵抗RgH、RgLの他方の端子は、それぞれ制御回路103に接続されている。インダクタLcの他方の端子は低電圧側の正電圧端子VH2に接続されている。

次に、エネルギ回生回路の構成について説明する。回生用コンデンサCkと回生用インダクタLkを直列接続した回生用直列接続体Sk（以下、直列接続体Skという）の一方の端子は端子VLに、他方の端子は回生用スイッチ素子SkLおよびSkHの一方の端子に接続されている。回生用スイッチ素子SkLの他方の端子は、スナバ用ダイオードDsLとスナバ用コンデンサCsLの接続点に接続され、回生用スイッチ素子SkHは、スナバ用ダイオードDsHとスナバ用コンデンサCsHの接続点に接続されている。回生用コンデンサCkの容量値は、スナバ用のそれと比べて非常に大きく、動作中コンデンサCkは電圧が安定しており、直流電源と見なすことができる。

次に、実施の形態１の動作について説明する。高電圧側の電源102から低電圧側の電源104へのエネルギ移行の場合について説明する。主回路スイッチング素子SHのドレイン端子と入力端子VH1の間に寄生のインダクタンス（寄生L）が存在するものとする。
図４の（ａ）（ｂ）に主回路スイッチング素子SH、SLのゲート電圧波形、（ｄ）（ｅ）に回生用スイッチ素子SkH、SkLのオンタイミング、（ｃ）に電力変換用インダクタLcの電流波形ILc、（ｆ）に回生用インダクタLkの電流波形ILkを示す。ILc、ILkの電流の方向は図３中に示した通りである。また、主回路スイッチング素子SHのオン期間を期間（１）、SLのオン期間を期間（２）としている。

期間（１）において、図４（ａ）（ｂ）に示すように、スイッチング素子SHがオン、SLがオフとなり、表１にも示すように、電源102→寄生L→SH→Lc→電源104→電源102の順で主回路電流が流れる。一方、この期間、図４（ｄ）に示すように、回生用スイッチ素子SkHをオンすることにより、スナバ用コンデンサCsHに蓄えられているサージエネルギおよび回生用コンデンサCkに蓄えられている１スイッチング分のサージエネルギを電源102に回生する。回生電流は、表１にも示すように、Ck→Lk→SkH→CsH→寄生L→電源102→Ckの順に流れる。

このとき、回生用コンデンサCkの電圧は詳細後述するが、ほぼ電源102の電圧の1/2になっており（電圧をVs/2とする）、サージ吸収後のスナバ用コンデンサCsHの電圧（Vcsとする）が電源102の電圧以上になるため、Vcs−Vs/2＞Vs/2となることから、電流が電源102に向かって流れている途中でコンデンサCsHの電圧はゼロになり、CsHの電圧がゼロ以下になると、電流はコンデンサCsHをバイパスするように、ダイオードDsH→SH→寄生Lへと流れる。

回生用スイッチ素子SkHは、回生電流がゼロとなるポイントでオフする。次に、SHがオフすると、寄生Lに蓄積されていたサージエネルギが行き場を無くし（オフサージ）、コンデンサCsHを充電する。電流の流れは、電源102→寄生L→CsH→DsH→SL→電源102となる。

期間（２）において、図４（ａ）（ｂ）に示すように、スイッチング素子SHがオフ、SLがオンとなり、電力変換用インダクタLcの誘起電圧により、表１にも示すように、Lc→電源104→SL→Lcの順で主回路電流が流れる。一方、この期間、図４（ｅ）に示すように、回生用スイッチSkLをオンすることにより、スナバ用コンデンサCsLに蓄えられているサージエネルギを回生用コンデンサCkに移行する。回生電流は、表１にも示すように、CsL→SkL→Lk→Ck→CsL の順に流れる。

同様に、コンデンサCkの電圧は、ほぼ電源102の電圧の1/2になっており（Vs/2）、サージ吸収後のスナバ用コンデンサCsLの電圧（Vcs*）が電源102の電圧以上になるため、Vcs*−Vs/2＞Vs/2となることから、電流が回生用コンデンサCkに向かって流れている途中でコンデンサCsLの電圧がゼロになり、CsLの電圧がゼロ以下になると、電流はコンデンサCsLをバイパスするように、SL→ダイオードDsL→SkLへと流れる。回生用スイッチ素子SkLは、回生電流がゼロになるポイントでオフする。

次にSＬがオフする。SLがオフしても自分自身の寄生ダイオードにより電流は流れ続けるが、ほぼ同時にSHがオンするため、インダクタLcに流れていた電流がSLからSHへ移行する。SLの電流がゼロになり、完全にLc電流がSHに移行すると、SHのドレイン−ソース間電圧はゼロになり、電源102はSLのドレイン−ソース間の容量を、寄生Lを介して充電する。寄生Lとスナバ用コンデンサのLC共振によりサージ電圧が発生し（オンサージ）、コンデンサCsLを電源102の電圧以上の電圧に充電する。電流の流れは、表１にも示すように、電源102→寄生L→SH→DsL→CsL→電源102となる。

回生用スイッチング素子SkH、SkLがオンすることにより、スナバ用コンデンサCsH、CsL、回生用コンデンサCkに一時的に蓄えられていたサージエネルギを電源に回生する。このエネルギ回生に要する時間は、寄生L≪回生用インダクタ、スナバ用コンデンサ≪回生用コンデンサと考え、エネルギ回生経路の抵抗を無視すると、回生用インダクタLkのインダクタンスおよびスナバ用コンデンサの容量値から決まる。回生用インダクタのインダクタンスをLk、スナバ用コンデンサの容量値をCsとすると、エネルギ回生に必要な時間tは、

となる。

実施の形態１において、各主回路スイッチング素子SH、SLのゲート信号の最小のパルス幅は、この時間tよりも大きな値となるようにされている。このように電力変換装置の駆動条件を制限することにより、エネルギ回生を確実に行うことができる。
言い換えると、電力変換装置の駆動信号の最小パルス幅に合わせてインダクタンス値Lk、容量値Csを設定している。

上記の回生用コンデンサCkの電圧は、ほぼ電源102の電圧の1/2になると説明した。
その理由について説明する。電源102の電圧をVs、コンデンサCkの電圧をVk、サージ吸収後のコンデンサCsLの電圧をx、コンデンサCsHの電圧をy、スナバ用コンデンサの容量値をCsとする。このとき、コンデンサCkの容量値は、スナバ用コンデンサCsH、CsLのそれに比べて非常に大きいため、コンデンサCkは電圧Vkの直流電源と見なす。コンデンサCsLからCkへのエネルギの移行量は、エネルギ移行時の抵抗がゼロとすると、

となり、コンデンサCkから電源102へのエネルギの移行量は、

となる。両エネルギ量が釣り合う点が定常値となるから、E1=E2を解くと、

となり、サージ電圧が同じとすると、ｘ＝ｙであるから、Vk=Vs/2となる。

実施の形態１において、主回路スイッチング素子SH、SLのオフ時のスイッチング損失をほぼゼロにできたとしても、エネルギ回生時の損失が大きければ何の意味もなさない。このエネルギ回生時損失を小さく抑えるためには、エネルギを回生する電流経路の抵抗を小さくすること、回生用インダクタのインダクタンス値を可能な限り大きくして、回生電流の実効電流を低下させることが必要である。後者は、エネルギ回生のための時間が増加するので、回生に割り当てられる時間が最大になるようにインダクタンス値を調整することになる。

以上説明したように、実施の形態１によれば、エネルギ回生時にスナバ用コンデンサの電圧をゼロにできるため、オフ時のスイッチング損失を大幅に低減することができ、サージエネルギの回生を効率よく行うことにより、電力変換装置を高効率な状態で動作させることが可能となる。また、エネルギ回生動作を非常に簡単な回路構成で実現することができる。

実施の形態２
次に、この発明の実施の形態２を図にもとづいて説明する。
実施の形態２は実施の形態１の変形である。実施の形態２による電力変換装置の構成を示す回路図を図５に示す。実施の形態１との相違点は、回生用インダクタLkと回生用コンデンサCkの直列接続体SkのCk側を回生用スイッチ素子SkHおよびSkLに接続し、Lk側を入力端子VH1に接続した点である。このような接続形態であっても、実施の形態１と同様な動作および効果を得ることが可能となる。

実施の形態２におけるエネルギ回生動作について説明する。回生用スイッチ素子SkHをオンすることにより、CsHに蓄積されているサージエネルギを一旦回生用コンデンサCkに蓄え、回生用スイッチ素子SkLをオンすることにより、CsLに蓄積されているサージエネルギとCkに一旦蓄えられていたサージエネルギを同時に電源102へ回生する。実施の形態１と逆の動作となっている。主回路電流、サージによるスナバ回路に流れる電流は、実施の形態１と同じである。各主回路スイッチング素子SH、SLのゲート信号の最小のパルス幅も同様に、エネルギ回生に必要な時間tよりも大きな値となるようにされている。

実施の形態３．
実施の形態１においては、エネルギ回生回路の回生用スイッチSkH、SkLが一般的なスイッチ素子で構成されていたが、実施の形態３では、この回生用スイッチが半導体素子で構成されている。実施の形態１との相違点についてのみ説明する。図６は、実施の形態３の非絶縁型昇降圧コンバータである電力変換装置101の構成を示す回路図である。

回生用スイッチSkH、SkLは、ダイオードDkH、DkLとMOSFETからなる回生用スイッチング素子の直列接続体で構成されている。高電圧側回生用ダイオードDkHのカソード端子は、スナバ用コンデンサCsHとダイオードDsHの接続点に接続され、アノード端子は回生用スイッチング素子SkHのソース端子に接続されている。回生用スイッチング素子SkHのドレイン端子は、回生用インダクタLkとコンデンサCkの直列接続体Skに接続されている。

また、低電圧側回生用ダイオードDkLのアノード端子は、スナバ用コンデンサCsLとダイオードDsLの接続点に接続され、カソード端子は回生用スイッチング素子SkLのドレイン端子に接続されている。回生用スイッチング素子SkLのソース端子は、回生用インダクタLkとコンデンサCkの直列接続体Skに接続されている。回生用スイッチング素子SkH、SkLのゲート端子は、制御回路103に接続されている。

実施の形態３の動作は、実施の形態１と同じである。実施の形態３には、回生用スイッチング素子にダイオードが直列接続されているため、回生電流の向きが一方向に限定されることから、回生用スイッチング素子のオン時間の設定に苦慮することなく、回生電流ゼロでのスイッチングが容易に実現できる。各主回路スイッチング素子のゲート信号の最小のパルス幅も同様に、エネルギ回生に必要な時間tよりも大きな値となるようにされている。

実施の形態４．
次に、この発明の実施の形態４を図にもとづいて説明する。図７は、実施の形態４による電力変換装置の構成を示す回路図である。この図において、電力変換装置201は、直流電源202の電圧を正弦波電圧（正弦波電流）に変換し負荷204に供給するインバータである。

電力変換装置201は、高電圧側の入力端子VHと、低電圧側の入力端子VLと、誘導性の負荷204に接続された出力端子Out1およびOut2を有している。誘導性の負荷204としては、インダクタと蛍光ランプの直列接続体等が考えられる。

次に、電力変換装置201の構成について説明する。電力変換装置201は、スナバ回路が付加された主回路スイッチング素子SH、SLの直列接続体と、エネルギ回生回路と、一方の出力端子を電源202の電圧の中間電圧に保持するためのコンデンサCm1、Cm2の直列接続体と、制御回路203とを有する。スナバ回路が付加された主回路スイッチング素子SH、SLの直列接続体と、エネルギ回生回路と、制御回路203との接続は、実施の形態３と同じ（記号も同じ）であるので、説明は省略する。

実施の形態３との相違点について説明すると、主回路スイッチング素子SHとSLの接続点と出力端子Out1が接続されている。コンデンサCm1とCm2は直列に接続され、コンデンサCm1の他方の端子は入力端子VHに、Cm2の他方の端子はVLに接続され、Cm1とCm2の接続点は出力端子Out2に接続されている。

次に、実施の形態４の動作について説明する。図８（ａ）に、ゲート信号を形成するための搬送波信号波形および出力端子Out1への出力電圧波形に対応した基本波信号波形を示し、図８（ｂ）（ｃ）に主回路スイッチング素子SH、SLのゲート信号波形を示している。

また、図８（ｄ）（ｅ）に回生用スイッチング素子SkH、SkLのゲート信号波形を示し、図８（ｆ）に回生用インダクタLkおよびコンデンサCkに流れる回生電流ILkの波形を示している。ゲート信号のハイ電圧は、スイッチング素子のオン状態を意味している。回生電流ILkの電流の向きは図７に示した通りである。

主回路スイッチング素子SH、SLが交互にスイッチングすることにより、出力端子Out1−Out2間に正弦波電流を供給することができる。主回路スイッチング素子SHのゲート信号と回生用スイッチング素子SkHのオンのタイミング、そしてSLとSkLのオンのタイミングは、若干のタイミング差を有しているが、ほぼ同じとなっている。

回生用スイッチング素子SkH、SkLのオンにより、実施の形態３と同様、各スナバ用コンデンサに蓄積されているサージエネルギを回生する。サージエネルギの吸収、エネルギの回生動作は、実施の形態１および２で説明したのと同じであるので説明は省略する。
主回路スイッチング素子のゲート信号の最小のパルス幅も同様に、エネルギ回生に必要な時間tよりも大きな値となるようにされている。

なお、図８では、主回路電流が出力端子Out1からOut2の向きの場合について示しているが、電流の向きが逆であっても、主回路スイッチング素子に流れる電流の向きが逆になり、オンサージ、オフサージの発生が入れ替わるだけであるため説明は省略する。

実施の形態５．
次に、この発明の実施の形態５を図にもとづいて説明する。図９は、実施の形態５による電力変換装置の構成を示す回路図である。実施の形態５の電力変換装置301は直流電圧を単相の交流電圧（交流電流）に変換する電力変換装置で、直流電源の高電圧側の入力端子VHと低電圧側の入力端子VLに接続された直流電源302および出力端子Out1、Out2に接続された誘導性の負荷304を有する。

次に、電力変換装置301の構成について説明する。電力変換装置301は、入力端子VHおよびVLと出力端子Out1、Out2との接続を制御する主回路スイッチング素子SH1、SL1とSH2、SL2の２つの直列接続体と、各主回路スイッチング素子に備えられたスナバ回路と、サージエネルギ回生用のエネルギ回生回路と、制御回路303とから構成されている。

スナバ回路がそれぞれ具備された主回路スイッチング素子SH1、SL1とSH2、SL2の直列接続体と、入力端子VHおよびVL、そしてエネルギ回生回路との接続は、実施の形態２および３と同じである。第1の主回路スイッチング素子の直列接続体のスイッチング素子SH1、SL1間の接続点と出力端子Out1、第2の主回路スイッチング素子の直列接続体のスイッチング素子SH2、SL2間の接続点と出力端子Out2が接続されている。

主回路スイッチング素子SH1にはスナバ用コンデンサCsH1とスナバ用ダイオードDsH1の直列接続体からなるスナバ回路が接続され、他の主回路スイッチング素子SL1、SH2、SL2についても同様に構成されている。

エネルギ回生回路を構成する回生用スイッチング素子SkHと主回路スイッチング素子SH1のスナバ回路との間に配置されたダイオードをDkH1、同じくSH2のスナバ回路との間に配置されたダイオードをDkH2、SkLとSL1のスナバ回路との間に配置されたダイオードをDkL1、同じくSL2のスナバ回路との間に配置されたダイオードをDkL2とし、DkH1とDkH2のアノード端子同士を接続した点にエネルギ回生回路の回生用スイッチング素子SkHのソース端子が接続され、同様にDkL1とDkL2のカソード端子同士を接続した点にエネルギ回生回路の回生用スイッチング素子SkLのドレイン端子が接続されている。エネルギ回生回路は、実施の形態１〜４と同様に、回生用スイッチング素子SkH、SkL、回生用インダクタLk、コンデンサCkから構成されている。

次に実施の形態５の動作について説明する。図１０（ａ）に、図９における各スイッチング素子のゲート信号を形成するための搬送波信号と正弦波基本波を示し、図１０（ｂ）〜（ｇ）に各スイッチング素子のゲート信号を示している。ゲート信号のハイ電圧はスイッチング素子のオン状態を意味している。また、表２に、図１０の各期間（１）〜（４）毎の主回路電流の流れ、およびエネルギ回生電流の流れを示している。

制御回路303において、各スイッチング素子のオンオフをコントロールするゲート信号が形成され、スイッチング素子を駆動できる電圧に変換して各スイッチング素子のゲートに入力されるようになっている。高電圧側の回生用スイッチング素子SkHのゲート信号は、主回路スイッチング素子SH1およびSH2のゲート信号のアンド出力を得ることにより形成され、低電圧側の回生用スイッチング素子SkLのゲート信号は、同様にSL1とSL2のゲート信号のアンド出力から形成される。

次に、期間毎の動作について説明する。入力端子VHとスイッチング素子SH1、SH2のドレイン端子間に、寄生のインダクタンス（寄生L）が存在しているものとして説明する。実際は、主回路配線のさまざまな個所に寄生Lは存在しているが、ここでは説明を簡単にするために1箇所に寄生Lがあるものとしている。

図１０の期間（１）においては、図１０（ｂ）（ｅ）に示すように、主回路スイッチング素子SH1およびSL2がオン状態となり、主回路の電流は、表２にも示すように、電源302→寄生L→SH1→誘導性の負荷304→SL2→電源302、の順に流れる。

期間（２）においては、図１０（ｄ）（ｅ）に示すように、主回路スイッチング素子SL2がオフとなりSH2がオン状態となる。スナバ回路が具備されていない電力変換装置では、SL2がオフすると、寄生Lに流れていた電流の行き場がなくなり、そのサージエネルギがSL2のオフする過程で消費されることになるが、実施の形態５では、サージエネルギによる電流は、表２にも示すように、電源302→寄生L→SH2→DsL2→CsL2→電源302と流れ、一部のエネルギはSL2で消費されるが、残りのほとんどのサージエネルギはスナバ用コンデンサCsL2に一時保存される（オフサージ）。

主回路電流は、誘導性の負荷304が電流を維持するように働くため、表２にも示すように、誘導性の負荷304→SH2→SH1→誘導性の負荷304の順で流れる。また、期間（２）では、図１０（ｆ）に示すように、回生用スイッチング素子SkHがオン状態となる。
実施の形態１〜３と同様に、スナバ用コンデンサCsH1、CsH2に一時保存されていたサージエネルギ、およびコンデンサCkに回生しておいたCsL1およびCsL2で吸収したサージエネルギを、表２にも示すように、Ck→Lk→SkH→DkH1‖DkH2→CsH1‖CsH2→寄生L→302→Ck（‖は並列を示す）の順で電源302に回生する。

このとき、上述のように、電流が電源302に向かって流れている途中でコンデンサCsH1およびCsH2の電圧がゼロになり、CsH1およびCsH2の電圧がゼロ以下になると、電流はコンデンサCsH1およびCsH2をバイパスするように、ダイオードDsH1‖DsH2→SH1‖SH2→寄生Lへと流れる。なお、SH1およびSH2がオン状態のときに、スナバ用コンデンサのエネルギを回生するようになっているので、スナバ用コンデンサの電圧が電源電圧Vsより小さくなっても、この期間電源から再度スナバ用コンデンサを充電してしまうことにはならない。

期間（３）においては、図１０（ｄ）（ｅ）に示すように、主回路スイッチング素子SH2がオフし、SL2がオン状態となる。SH2がオフしても主回路スイッチング素子には寄生ダイオードがあるため、電流は出力端子Out2から入力端子VHへ流れ続ける。SL2がオンとなり、主回路電流がSL2とSH2に分かれ、SH2に流れている電流が急激に減少しゼロになる。電流がゼロになると、SH2のドレイン−ソース間電圧が上昇する。

このとき、SH2のドレイン−ソース間の容量を電源302から寄生Lを介して充電するため、LC共振現象によりSH2のドレイン−ソース間の電圧が電源電圧よりも大きく跳ね上がる。スナバ用コンデンサCsH2への電流は、表２にも示すように、電源302→寄生L→CsH2→DsH2→SL2→電源302の順で流れ、スナバ用コンデンサCsH2を充電する。
主回路に流れる電流は、表２にも示すように、電源302→寄生L→SH1→誘導性の負荷304→SL2→電源302の順で流れる（オンサージ）。

期間（４）においては、図１０（ｂ）（ｃ）に示すように、主回路スイッチング素子SH1がオフし、SL1がオン状態となる。寄生Lに蓄積されたサージエネルギによる電流は、表２にも示すように、電源302→寄生L→CsH1→DsH1→SL1→電源302と流れ、一部のエネルギはSH1で消費されるが、残りの多くのサージエネルギはスナバ用コンデンサCsH1に一時保存される（オフサージ）。主回路電流は、誘導性の負荷304が電流を維持するように働くため、表２にも示すように、誘導性の負荷304→SL2→SL1→誘導性の負荷304の順で流れる。

また、期間（４）では、図１０（ｇ）に示すように、回生用スイッチング素子SkLがオン状態となる。スナバ用コンデンサCsL1、CsL2に一時保存されていたエネルギを、表２にも示すように、CsL1‖CsL2→DkL1‖DkL2→SkL→Lk→Ck→CsL1‖CsL2の順で電源302に回生する。同様に、電流が回生用コンデンサCkに向かって流れている途中でコンデンサCsL1およびCsL2の電圧がゼロになり、CsL1およびCsL2の電圧がゼロ以下になると、電流はコンデンサCsL1およびCsL2をバイパスするように、SL1‖SL2→DsL1‖DsL2→DkL1‖DkL2へと流れる。なお、SL1およびSL2がオン状態でのエネルギ回生動作であるため、電源からの再充電の心配もない。

期間（１）においては、上述のようにスイッチング素子SL1がオフし、SH1がオン状態となる。期間（３）と同様に、SH1のドレイン−ソース間電圧がゼロになると同時にSL1のドレイン−ソース間電圧が上昇する。このとき、期間（３）と同様に、SL1のドレイン−ソース間の容量を電源302から寄生Lを介して充電するため、LC共振現象によりSL1のドレイン−ソース間の電圧が電源電圧よりも大きく跳ね上がる。SL1のスナバ用コンデンサCsL1への電流は、表２にも示すように、電源302→寄生L→SH1→DsL1→CsL1→電源302の順で流れ、スナバ用コンデンサCsL1を充電する（オンサージ）。主回路に流れる電流は、上述の通りである。

各主回路スイッチング素子のゲート信号の最小のパルス幅も同様に、エネルギ回生に必要な時間tよりも大きな値となるようにされている。また、実施の形態５のように、三角波比較で正弦波出力を得るようにゲート信号を形成する場合には、それぞれの電圧側の主回路スイッチング素子が全オン状態となる時間と、それと対応する主回路スイッチング素子群のうちゲート信号パルス幅の狭い方のオン時間は一致するので、最小パルス幅を上記のように設定することで、確実なエネルギ回生が可能となる。

以上の説明では、主回路電流が出力端子Out1からOut2の向きの場合について説明したが、電流の向きが逆であっても、主回路スイッチング素子の電流の向きが逆になり、オンサージ、オフサージの発生するスイッチング素子が変わるだけであるので、主回路電流の向きが逆になった場合の説明は省略する。

実施の形態５の電力変換装置は上記のように構成されており、主回路スイッチング素子の直列接続体数が2つで構成される電力変換装置においても、エネルギ回生用スイッチング素子、インダクタ、コンデンサの個数は増加しなくてもよいため、装置を小形に構成することができる。

実施の形態６．
次に、この発明の実施の形態６を図にもとづいて説明する。図１１は、実施の形態６による電力変換装置の構成を示す回路図である。この図において、電力変換装置401は、直流電圧を3相交流電圧（交流電流）に変換するものである。実施の形態５との相違点は、負荷が3相の交流モータ404になり、出力端子Out3が付加され、それに対応してOut1、Out2と同じ構成のスナバ回路を備えた主回路スイッチング素子の直列接続体が１列増えた点である。出力端子Out1、Out2と同様に、出力端子Out3は負荷404に接続されている。

3列目のスナバ回路を備えた主回路スイッチング素子SH3、SL3の直列接続体と、エネルギ回生回路との接続について説明する。回生用ダイオードDkH3のカソード端子は、スナバ用コンデンサCsH3とダイオードDsH3の接続点に接続され、アノード端子は、回生用スイッチング素子SkHのソース端子に、他の高電圧側の回生用ダイオードと同様に接続されている。

回生用ダイオードDkL3のアノード端子は、スナバ用コンデンサCsL3とダイオードDsL3の接続点に接続され、カソード端子は、回生用スイッチング素子SkLのドレイン端子に、他の低電圧側の回生用ダイオードと同様に接続されている。

次に、実施の形態６の動作について説明する。実施の形態５と同様に、一方の回生用スイッチング素子SkHは、主回路スイッチング素子SH1、SH2、SH3が同時にオンしている期間内にオン状態となり、スナバ用コンデンサCsH1、CsH2、CsH3に一時保存されていたサージエネルギ、およびコンデンサCkに回生しておいたCsL1、CsL2、CsL3で吸収したサージエネルギを、電源402に回生する。

回生用スイッチング素子SkLは、SL1、SL2、SL3が同時にオンしている期間内にオン状態となり、スナバ用コンデンサCsL1、CsL2、CsL3に蓄積されているサージエネルギを、一旦回生用コンデンサCkに回生する。スイッチング動作による主回路電流、回生電流の動きは、実施の形態５とは2相と3相の違いのみであるので、説明は省略する。

また、各主回路スイッチング素子のゲート信号の最小のパルス幅は、エネルギ回生に要する時間tよりも大きな値となるようにされている。3相交流の場合も2相の場合（実施の形態５）と同様に、それぞれの電圧側の主回路スイッチング素子の全オン時間と、それと対応する主回路スイッチング素子群の3相分のうちゲート信号パルス幅の一番狭い方のオン時間はほぼ一致するので、ゲート信号の最小パルス幅を上記のように設定することにより、確実なエネルギ回生が実現できる。

実施の形態６の電力変換装置は上記のように構成され、主回路スイッチング素子の直列接続体数が3つで構成される電力変換装置においても、エネルギ回生用スイッチング素子、インダクタ、コンデンサの個数は増加しなくてもよいため、装置を小形に構成することができる。

なお、以上の説明では主回路スイッチング素子をMOSFETで構成した例を示したが、これに限られるものではなく、IGBTとダイオードで構成しても同様の効果が得られることは言うまでもない。

効率を評価するためのシミュレーションモデルを示す回路図である。 ゲート抵抗とオフスイッチング時の主端子電圧および損失の関係を示す図である。 この発明の実施の形態１による電力変換装置の構成を示す回路図である。 実施の形態１の電力変換装置を構成するスイッチ素子のオンオフタイミングと主回路電流波形と、回生電流波形を示す図である。 この発明の実施の形態２による電力変換装置の構成を示す回路図である。 この発明の実施の形態３による電力変換装置の構成を示す回路図である。 この発明の実施の形態４による電力変換装置の構成を示す回路図である。 実施の形態４の電力変換装置を構成するスイッチング素子のゲート信号波形と、回生電流波形を示す図である。 この発明の実施の形態５による電力変換装置の構成を示す回路図である。 実施の形態５の電力変換装置を構成するスイッチング素子のゲート信号波形を示す図である。 この発明の実施の形態６による電力変換装置の構成を示す回路図である。

符号の説明

101、201、301、401 電力変換装置、 102、202、302、402、104 電源、
103、203、303、403 制御回路、 204、304、404 負荷、
VH、VL、VH1、VH2、Out1、Out2、Out3 入出力端子、
SH、SH1、SH2、SH3、SL、SL1、SL2、SL3 主回路スイッチング素子、
RgH、RgL、RgH1、RgH2、RgH3、RgL1、RgL2、RgL3 ゲート抵抗、
CsH、CsL、CsH1、CsH2、CsH3、CsL1、CsL2、CsL3 スナバ用コンデンサ、
DsH、DsL、DsH1、DsH2、DsH3、DsL1、DsL2、DsL3 スナバ用ダイオード、
DkH、DkL、DkH1、DkH2、DkH3、DkL1、DkL2、DkL3 回生用ダイオード、
Lk 回生用インダクタ、 Ck 回生用コンデンサ、 SkH、SkL 回生用スイッチ素子。

Claims (4)

1. 直流電源に接続された直流高電圧端子と直流低電圧端子との間に、高電圧側主回路スイッチング素子と低電圧側主回路スイッチング素子との直列接続体を少なくとも１つ接続すると共に、上記高電圧側主回路スイッチング素子と低電圧側主回路スイッチング素子のそれぞれにスナバ用コンデンサとスナバ用ダイオードとの直列接続体を並列接続した電力変換装置において、回生用インダクタと回生用コンデンサとを直列接続した回生用直列接続体を設け、上記回生用直列接続体の一端を上記直流高電圧端子または直流低電圧端子に接続すると共に、上記高電圧側主回路スイッチング素子の上記スナバ用コンデンサとスナバ用ダイオードとの接続点と、上記回生用直列接続体の他端との間に高電圧側回生用スイッチを設け、上記低電圧側主回路スイッチング素子の上記スナバ用コンデンサとスナバ用ダイオードとの接続点と、上記回生用直列接続体の他端との間に低電圧側回生用スイッチを設け、上記高電圧側主回路スイッチング素子の導通時に上記高電圧側回生用スイッチをオン動作させ、上記低電圧側主回路スイッチング素子の導通時に上記低電圧側回生用スイッチをオン動作させることにより、上記スナバ用コンデンサに蓄積されたサージエネルギを上記直流電源へ回生させることを特徴とする電力変換装置。
2. 上記高電圧側回生スイッチおよび低電圧側回生スイッチは、それぞれ回生用ダイオードと回生用スイッチング素子との直列接続体で構成されることを特徴とする請求項１記載の電力変換装置。
3. 直流電源に接続された直流高電圧端子と直流低電圧端子との間に、高電圧側主回路スイッチング素子と低電圧側主回路スイッチング素子との直列接続体を２つ以上並列接続すると共に、上記各高電圧側主回路スイッチング素子と各低電圧側主回路スイッチング素子のそれぞれにスナバ用コンデンサとスナバ用ダイオードとの直列接続体を並列接続した電力変換装置において、回生用インダクタと回生用コンデンサとを直列接続した回生用直列接続体を設け、上記回生用直列接続体の一端を上記直流高電圧端子または直流低電圧端子に接続すると共に、上記各高電圧側主回路スイッチング素子の上記スナバ用コンデンサとスナバ用ダイオードとの接続点にカソード端子を接続した高電圧側回生用ダイオードを設け、これらの高電圧側回生用ダイオードのアノード端子同士を接続した点と、上記回生用直列接続体の他端との間に接続された高電圧側回生用スイッチング素子を設け、上記各低電圧側主回路スイッチング素子の上記スナバ用コンデンサとスナバ用ダイオードとの接続点にアノード端子を接続した低電圧側回生用ダイオードを設け、これらの低電圧側回生用ダイオードのカソード端子同士を接続した点と、上記回生用直列接続体の他端との間に接続された低電圧側回生用スイッチング素子を設け、上記高電圧側主回路スイッチング素子が全て導通状態の期間内に上記高電圧側回生用スイッチング素子を導通させ、上記低電圧側主回路スイッチング素子が全て導通状態の期間内に上記低電圧側回生用スイッチング素子を導通させることにより、上記スナバ用コンデンサに蓄積されたサージエネルギを上記直流電源へ回生させることを特徴とする電力変換装置。
4. 上記高電圧側または低電圧側主回路スイッチング素子の最小導通時間τは、上記スナバ用コンデンサの容量値をCs、上記回生用直列接続体のインダクタのインダクタンス値をLkとした時、
   

   

   としたことを特徴とする請求項１〜請求項３のいずれか１項記載の電力変換装置。
   

Images