JP4655587B2 - 液体吐出装置、及び液体吐出方法 - Google Patents

Description

本発明は、液体を吐出させるための動作を実行可能な素子を有し、この素子に複数の駆動信号を印加可能な液体吐出装置、及び、この素子に印加される駆動信号の印加方法に関する。

液体を吐出させるための動作を実行可能な素子を有する液体吐出装置としては、例えば印刷装置、カラーフィルタ製造装置、染色装置など、種々のものがある。近年、吐出させる液体の量の変化幅を拡げたり、液体をより高い周波数で吐出させたりする等を目的として、１つの素子に複数の駆動信号を印加できるようにした装置が提案されている（例えば、特許文献１を参照。）。この装置では、駆動信号の素子への印加を制御するスイッチが、複数の駆動信号のそれぞれに対応させて設けられており、各駆動信号における所望の部分を選択的に素子へ印加できる構成になっている。これは、吐出させる液体の量を様々に選択できるようにするためである。そして、各駆動信号における所望の部分を選択的に印加させるため、印加させる部分に対応させて選択データを定め、この選択データに基づく制御が行われている（例えば、特許文献２を参照。）。この装置において、選択データはレジスタに記憶される。このレジスタは、例えばＤ−ＦＦ（delay flip flop）回路によって構成される。
特開２０００−５２５７０号公報 特開平１０−８１０１３号公報

ところで、前述したレジスタに関し、通常は正規の選択データが記憶される。しかしながら、実際にはノイズ等の影響によって異常な選択データが記憶される可能性がある。例えば、Ｄ−ＦＦ回路によって構成されたレジスタにおいて、選択データは、転送用クロックが入力される毎に隣のレジスタに転送される。そして、転送用クロック用の信号線にノイズが伝わった場合には、このノイズが転送用クロックとして認識されてしまう可能性がある。ノイズが転送用クロックとして認識されてしまうと、レジスタには、正規の選択データとは異なる選択データが記憶されてしまうことになる。これに伴い、複数のスイッチが同時にオン状態になる可能性があった。そして、複数のスイッチが同時にオン状態とされた時に各駆動信号の電圧に差があると、予定されていない電流が流れて装置に悪影響を与える虞があった。

本発明は、上記課題を解決するために提案されたものであり、その目的は、複数のスイッチが同時にオン状態になることを防止することにある。

前記目的を達成するための主たる発明は、液体を吐出するための動作を実行可能な複数の素子の駆動信号であって、所定の繰り返し周期において同じ期間に異なる波形の駆動パルスを有する前記駆動信号を複数生成して出力する駆動信号生成部と、前記繰り返し周期において前記同じ期間に前記それぞれの駆動信号中の前記駆動パルスのいずれかを選択して階調値に対応した選択データの組を複数の前記階調値に対応して複数出力する選択データの出力部と、画素データと前記選択データとを入力し、前記画素データに基づき前記複数の組のいずれかを選択し、前記繰り返し周期において同じ期間に前記複数の駆動信号中の前記異なる波形の駆動パルスのいずれを選択するかの選択制御情報を出力する選択部と、前記複数の素子のそれぞれについて前記複数の駆動信号毎に設けられ、入力された前記駆動信号を前記選択制御情報に基づいて前記素子に出力するよう前記駆動信号のスイッチングをおこなうスイッチと、前記スイッチから出力された前記駆動信号により動作する素子と、を有する液体吐出装置において、前記選択データの出力部と前記選択部との間に、前記出力部から出力された前記選択データが前記繰り返し周期における同じ期間に前記複数の駆動パルスを同時に選択する異常なものであるか否かを検査する検査部を設け、前記検査部は前記選択データが前記駆動パルスを同時に選択する異常なものである場合は、それまでに出力していた前記選択データであって前記駆動パルスを同時に選択しない選択データを継続して出力し、前記選択データが前記駆動パルスを同時に選択するものでない正常なものである場合は、前記選択データの出力部から出力された前記選択データをそのまま前記選択部に出力するよう構成したことを特徴とする液体吐出装置である。

本発明の他の特徴は、本明細書、及び添付図面の記載により、明らかにする。

＝＝＝開示の概要＝＝＝
本明細書の記載、及び添付図面の記載により、少なくとも次のことが明らかにされる。

すなわち、液体を吐出させるための動作を実行可能な素子に印加される第１駆動信号及び第２駆動信号を生成する駆動信号生成部と、前記第１駆動信号の前記素子への印加状態を定めるための第１選択データ、及び、前記第２駆動信号の前記素子への印加状態を定めるための第２選択データを出力するデータ出力部と、前記データ出力部から出力された前記第１選択データと前記第２選択データとを検査して検査済み第１選択データと検査済み第２選択データとを出力するものであって、前記第１選択データ及び前記第２選択データが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示す場合に、それまで出力していた検査済み第１選択データと検査済み第２選択データとを継続して出力するデータ検査部と、前記検査済み第１選択データに基づいて前記第１駆動信号の前記素子への印加を制御する第１スイッチ、及び、前記検査済み第２選択データに基づいて前記第２駆動信号の前記素子への印加を制御する第２スイッチを有するスイッチ部と、を有する液体吐出装置が実現できること。

このような液体吐出装置によれば、データ検査部は、データ出力部から出力された第１選択データと第２選択データとが第１駆動信号及び第２駆動信号の素子への同時印加を示す場合に、それまで出力していた検査済み第１選択データと検査済み第２選択データとを継続して出力する。ここで、それまで出力されていた検査済み第１選択データと検査済み第２選択データは、データ検査部による検査を受けたものである。すなわち、第１駆動信号及び第２駆動信号の素子への同時印加を示さない選択データである。そして、これらの検査済み第１選択データと検査済み第２選択データとにより、第１駆動信号及び第２駆動信号の素子への印加を制御するので、第１駆動信号及び第２駆動信号の素子への同時印加を確実に防止することができる。

かかる液体吐出装置であって、前記データ検査部は、それまで出力していた前記検査済み第１選択データと前記検査済み第２選択データとを、前記素子に印加される駆動信号を前記第１駆動信号と前記第２駆動信号の一方から他方へと切り替え可能なタイミングまで継続して出力すること。
このような液体吐出装置によれば、第１駆動信号と第２駆動信号の一方から他方へと切り替え可能なタイミングで、新たな検査済み第１選択データと検査済み第２選択データとに基づく駆動信号の印加制御がなされる。このため、新たな検査済み第１選択データと検査済み第２選択データに基づく駆動信号の印加制御を円滑に行わせることができる。

かかる液体吐出装置であって、前記データ検査部は、それまで出力していた前記検査済み第１選択データと前記検査済み第２選択データとを、吐出される液体の量を示す吐出量情報の更新タイミングまで継続して出力すること。
このような液体吐出装置によれば、吐出量情報が更新されるタイミングで新たな検査済み第１選択データと検査済み第２選択データとに基づき、駆動信号の印加制御がなされる。このため、新たな検査済み第１選択データと検査済み第２選択データに基づく駆動信号の印加制御を円滑に行わせることができる。

かかる液体吐出装置であって、前記データ検査部は、前記データ出力部から出力された前記第１選択データと前記第２選択データとが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示すか否かを判断するデータ判断部と、前記データ判断部での判断結果を記憶する判断結果記憶部と、前記データ判断部から出力された判断結果、若しくは、前記判断結果記憶部に記憶された判断結果の何れかが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示す場合に、それまで出力していた前記検査済み第１選択データと前記検査済み第２選択データとを選択して出力する選択出力部と、を有すること。
このような液体吐出装置によれば、データ判断部の判断結果を判断結果記憶部に記憶させているので、判断結果記憶部での記憶に基づき、それまで出力していた前記検査済み第１選択データと前記検査済み第２選択データとを、簡単な構成で継続して出力させることができる。

かかる液体吐出装置であって、前記データ判断部は、前記第１駆動信号の切り替えタイミング及び前記第２駆動信号の切り替えタイミングを規定するタイミングパルスの前側エッジのタイミングで、前記第１選択データと前記第２選択データについての判断を行い、前記選択出力部は、前記タイミングパルスの後側エッジのタイミングで、前記検査済み第１選択データと前記検査済み第２選択データの選択を行うこと。
このような液体吐出装置によれば、データ判断部による判断と、選択出力部による選択について、順序を確実に定めることができる。これにより、データ出力部から出力された第１選択データと第２選択データの判断を確実に行うことができる。

かかる液体吐出装置であって、前記判断結果記憶部は、前記第１駆動信号の切り替えタイミング及び前記第２駆動信号の切り替えタイミングを規定するタイミングパルスの中の特定タイミングパルスに基づいて、記憶していた前記判断結果をリセットすること。
このような液体吐出装置によれば、第１駆動信号及び第２駆動信号の切り替えタイミングで、判断結果記憶部がリセットされる。このため、新たな検査済み第１選択データと検査済み第２選択データに基づく駆動信号の印加制御を円滑に行わせることができる。

かかる液体吐出装置であって、前記データ出力部は、前記液体の吐出量に基づき分類された複数種類の第１選択データ及び複数種類の第２選択データを出力し、前記データ判断部は、同じ種類の前記第１選択データと前記第２選択データについて判断を行うこと。

このような液体吐出装置によれば、判断対象が同じ種類の第１選択データと第２選択データであるので、適切な判断を行わせることができる。

かかる液体吐出装置であって、前記選択出力部は、前記データ判断部から出力された判断結果、及び、前記判断結果記憶部に記憶された判断結果のいずれもが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示さない場合に、前記データ出力部から出力された前記第１選択データ及び前記第２選択データを選択する一方、前記データ判断部から出力された判断結果、若しくは、前記判断結果記憶部に記憶された判断結果の少なくとも一方が、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示す場合に、前記検査済み第１選択データと前記検査済み第２選択データとを選択する切り替えスイッチと、前記第１駆動信号の切り替えタイミング及び前記第２駆動信号の切り替えタイミングを規定するタイミングパルスに基づき、前記切り替えスイッチによって選択されたデータを記憶して出力する記憶出力部とを有すること。
このような液体吐出装置によれば、判断結果に基づいて動作する切り替えスイッチと切り替えスイッチによって選択されたデータを記憶して出力する記憶出力部とよって、データの選択と出力が行われる。このため、簡単な構成でデータの選択を確実に行うことができる。

また、液体を吐出させるための動作を実行可能な素子に印加される第１駆動信号及び第２駆動信号を生成する駆動信号生成部と、前記第１駆動信号の前記素子への印加状態を定めるためのものであって、前記液体の吐出量に基づき分類された複数種類の第１選択データと、前記第２駆動信号の前記素子への印加状態を定めるためのものであって、前記液体の吐出量に基づき分類された複数種類の第２選択データとを、出力するデータ出力部と、前記第１駆動信号の切り替えタイミング及び前記第２駆動信号の切り替えタイミングを規定するタイミングパルスの前側エッジのタイミングで、前記データ出力部から出力された同じ種類の前記第１選択データと前記第２選択データとが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示すか否かを判断するデータ判断部と、前記データ判断部での判断結果を記憶する一方、前記タイミングパルスの中の特定タイミングパルスに基づいて、記憶していた前記判断結果をリセットする判断結果記憶部と、前記データ出力部から出力された前記第１選択データと前記第２選択データとを検査して検査済み第１選択データと検査済み第２選択データとを出力するものであって、前記データ判断部から出力された判断結果、及び、前記判断結果記憶部に記憶された判断結果のいずれもが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示さない場合に、前記データ出力部から出力された前記第１選択データ及び前記第２選択データを選択する一方、前記データ判断部から出力された判断結果、若しくは、前記判断結果記憶部に記憶された判断結果の少なくとも一方が、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示す場合に、前記検査済み第１選択データと前記検査済み第２選択データとを選択する切り替えスイッチと、前記第１駆動信号の切り替えタイミング及び前記第２駆動信号の切り替えタイミングを規定するタイミングパルスに基づき、前記切り替えスイッチによって選択されたデータを記憶して出力する記憶出力部と、前記データ判断部から出力された判断結果、若しくは、前記判断結果記憶部に記憶された判断結果の何れかが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示す場合に、前記タイミングパルスの後側エッジのタイミングで、それまで出力していた前記検査済み第１選択データと前記検査済み第２選択データとを選択して出力する選択出力部と、を有し、前記第１選択データ及び前記第２選択データが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示す場合に、それまで出力していた検査済み第１選択データと検査済み第２選択データとを、前記素子に印加される駆動信号を前記第１駆動信号と前記第２駆動信号の一方から他方へと切り替え可能なタイミングまで、又は、吐出される液体の量を示す吐出量情報の更新タイミングまで継続して出力する、データ検査部と、前記検査済み第１選択データに基づいて前記第１駆動信号の前記素子への印加を制御する第１スイッチ、及び、前記検査済み第２選択データに基づいて前記第２駆動信号の前記素子への印加を制御する第２スイッチを有するスイッチ部と、を有する液体吐出装置を実現することもできる。
このような液体吐出装置によれば、既述のほぼ全ての効果を奏するので、本発明の目的が最も有効に達成できる。

また、液体を吐出させるための動作を実行可能な素子に印加される第１駆動信号及び第２駆動信号を生成する駆動信号生成ステップと、前記第１駆動信号の前記素子への印加状態を定めるための第１選択データ、及び、前記第２駆動信号の前記素子への印加状態を定めるための第２選択データを出力する選択データ出力ステップと、出力された第１選択データ及び前記第２選択データが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示さない場合に、前記第１選択データ及び前記第２選択データを検査済み第１選択データ及び検査済み第２選択データとして出力する一方、出力された第１選択データ及び前記第２選択データが、前記第１駆動信号及び前記第２駆動信号の前記素子への同時印加を示す場合に、それまで出力されていた検査済み第１選択データ及び検査済み第２選択データを継続して出力させるデータ検査ステップと、前記検査済み第１選択データに基づいて前記第１駆動信号を前記素子へ印加させ、前記検査済み第２選択データに基づいて前記第２駆動信号を前記素子へ印加させる駆動信号印加ステップと、を有する駆動信号の印加方法を実現することもできる。

＝＝＝説明の対象＝＝＝
＜液体吐出装置について＞
液体吐出装置には、印刷装置、カラーフィルタ製造装置、ディスプレイ製造装置、半導体製造装置、及びＤＮＡチップ製造装置など、様々な種類があり、全てについて説明することは困難である。そこで、本明細書では、印刷装置としてのプリンタ、及び、このプリンタを有する印刷システムを例に挙げて説明する。なお、印刷システムとは、印刷装置と、この印刷装置の動作を制御する印刷制御装置とを少なくとも有するシステムのことであり、液体吐出装置と吐出制御装置とを有する液体吐出システムの一形態に相当する。

＝＝＝印刷システムの構成＝＝＝
＜全体構成について＞
まず、印刷装置を印刷システム１００とともに説明する。ここで、図１は、印刷システム１００の構成を説明する図である。例示した印刷システム１００は、印刷装置としてのプリンタ１と、印刷制御装置としてのコンピュータ１１０とを含んでいる。具体的には、この印刷システム１００は、プリンタ１と、コンピュータ１１０と、表示装置１２０と、入力装置１３０と、記録再生装置１４０とを有している。

プリンタ１は、用紙、布、フィルム等の媒体に画像を印刷する。なお、この媒体に関し、以下の説明では、代表的な媒体である用紙Ｓ（図３Ａを参照。）を例に挙げて説明する。コンピュータ１１０は、プリンタ１と通信可能に接続されている。そして、プリンタ１に画像を印刷させるため、コンピュータ１１０は、その画像に応じた印刷データをプリンタ１に出力する。このコンピュータ１１０には、アプリケーションプログラムやプリンタドライバ等のコンピュータプログラムがインストールされている。表示装置１２０は、ディスプレイを有している。この表示装置１２０は、例えば、コンピュータプログラムのユーザーインタフェースを表示するためのものである。入力装置１３０は、例えば、キーボード１３１やマウス１３２である。記録再生装置１４０は、例えば、フレキシブルディスクドライブ装置１４１やＣＤ−ＲＯＭドライブ装置１４２である。

＝＝＝コンピュータ＝＝＝
＜コンピュータ１１０の構成について＞
図２は、コンピュータ１１０、及びプリンタ１の構成を説明するブロック図である。まず、コンピュータ１１０の構成について簡単に説明する。このコンピュータ１１０は、前述した記録再生装置１４０と、ホスト側コントローラ１１１とを有している。記録再生装置１４０は、ホスト側コントローラ１１１と通信可能に接続されており、例えばコンピュータ１１０の筐体に取り付けられている。ホスト側コントローラ１１１は、コンピュータ１１０における各種の制御を行うものであり、前述した表示装置１２０や入力装置１３０も通信可能に接続されている。このホスト側コントローラ１１１は、インタフェース部１１２と、ＣＰＵ１１３と、メモリ１１４とを有する。インタフェース部１１２は、プリンタ１との間に介在し、データの受け渡しを行う。ＣＰＵ１１３は、コンピュータ１１０の全体的な制御を行うための演算処理装置である。メモリ１１４は、ＣＰＵ１１３が使用するコンピュータプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ、磁気ディスク装置等によって構成される。このメモリ１１４に格納されるコンピュータプログラムとしては、前述したように、アプリケーションプログラムやプリンタドライバがある。そして、ＣＰＵ１１３は、メモリ１１４に格納されているコンピュータプログラムに従って各種の制御を行う。

印刷データは、プリンタ１が解釈できる形式のデータであって、各種のコマンドデータと、画素データＳＩ（図６等を参照。）とを有する。コマンドデータとは、プリンタ１に特定の動作の実行を指示するためのデータである。このコマンドデータには、例えば、給紙を指示するコマンドデータ、搬送量を示すコマンドデータ、排紙を指示するコマンドデータがある。また、画素データＳＩは、印刷される画像の画素に関するデータである。ここで、画素とは、用紙Ｓ上に仮想的に定められた方眼状の升目であり、ドットが形成される領域を示す。そして、印刷データにおける画素データＳＩは、用紙Ｓ上に形成されるドットに関するデータ（例えば、階調値）である。本実施形態において、画素データＳＩは２ビットのデータによって構成されている。すなわち、この画素データＳＩには、ドット無しに対応するデータ［００］と、小ドットに対応するデータ［０１］と、中ドットの形成に対応するデータ［１０］と、大ドットに対応するデータ［１１］とがある。従って、このプリンタ１は４階調でドットの形成ができる。

＝＝＝プリンタ＝＝＝
＜プリンタ１の構成について＞
次に、プリンタ１の構成について説明する。ここで、図３Ａは、本実施形態のプリンタ１の構成を示す図である。図３Ｂは、本実施形態のプリンタ１の構成を説明する側面図である。なお、以下の説明では、図２も参照する。

図２に示すように、プリンタ１は、用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、検出器群５０、プリンタ側コントローラ６０、及び駆動信号生成回路７０を有する。なお、本実施形態において、プリンタ側コントローラ６０及び駆動信号生成回路７０は、共通のコントローラ基板ＣＴＲに設けられている。また、ヘッドユニット４０は、ヘッド制御部ＨＣと、ヘッド４１とを有している。

このプリンタ１では、プリンタ側コントローラ６０によって制御対象部、すなわち用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０（ヘッド制御部ＨＣ，ヘッド４１）、及び駆動信号生成回路７０が制御される。これにより、プリンタ側コントローラ６０は、コンピュータ１１０から受け取った印刷データに基づき、用紙Ｓに画像を印刷させる。また、検出器群５０の各検出器は、プリンタ１内の状況を監視している。そして、各検出器は、検出結果をプリンタ側コントローラ６０に出力する。各検出器からの検出結果を受けたプリンタ側コントローラ６０は、その検出結果に基づいて制御対象部を制御する。

＜用紙搬送機構２０について＞
用紙搬送機構２０は、媒体を搬送させる媒体搬送部に相当する。この用紙搬送機構２０は、用紙Ｓを印刷可能な位置に送り込んだり、この用紙Ｓを搬送方向に所定の搬送量で搬送させたりするものである。この搬送方向は、次に説明するキャリッジ移動方向と交差する方向である。そして、図３Ａ及び図３Ｂに示すように、用紙搬送機構２０は、給紙ローラ２１と、搬送モータ２２と、搬送ローラ２３と、プラテン２４と、排紙ローラ２５とを有する。給紙ローラ２１は、紙挿入口に挿入された用紙Ｓをプリンタ１内に自動的に送るためのローラであり、この例ではＤ形の断面形状をしている。搬送モータ２２は、用紙Ｓを搬送方向に搬送させるためのモータであり、その動作は、プリンタ側コントローラ６０によって制御される。搬送ローラ２３は、給紙ローラ２１によって送られてきた用紙Ｓを、印刷可能な領域まで搬送するためのローラである。この搬送ローラ２３の動作も搬送モータ２２によって制御される。プラテン２４は、印刷中の用紙Ｓを、この用紙Ｓの裏面側から支持する部材である。排紙ローラ２５は、印刷が終了した用紙Ｓを搬送するためのローラである。

＜キャリッジ移動機構３０について＞
キャリッジ移動機構３０は、ヘッドユニット４０が取り付けられたキャリッジＣＲをキャリッジ移動方向に移動させるためのものである。キャリッジ移動方向には、一側から他側への移動方向と、他側から一側への移動方向が含まれている。なお、ヘッドユニット４０はヘッド４１を有するので、キャリッジ移動方向はヘッド４１の移動方向に相当し、キャリッジ移動機構３０はヘッド４１を移動方向に移動させるヘッド移動部に相当する。そして、このキャリッジ移動機構３０は、キャリッジモータ３１と、ガイド軸３２と、タイミングベルト３３と、駆動プーリー３４と、従動プーリー３５とを有する。キャリッジモータ３１は、キャリッジＣＲを移動させるための駆動源に相当する。このキャリッジモータ３１は、プリンタ側コントローラ６０によって動作が制御される。そして、キャリッジモータ３１の回転軸には、駆動プーリー３４が取り付けられている。この駆動プーリー３４は、キャリッジ移動方向の一端側に配置されている。駆動プーリー３４とは反対側のキャリッジ移動方向の他端側には、従動プーリー３５が配置されている。タイミングベルト３３は、キャリッジＣＲに接続されているとともに、駆動プーリー３４と従動プーリー３５に架け渡されている。ガイド軸３２は、キャリッジＣＲを移動可能な状態で支持する。このガイド軸３２は、キャリッジ移動方向に沿って取り付けられている。従って、キャリッジモータ３１が動作すると、キャリッジＣＲは、このガイド軸３２に沿ってキャリッジ移動方向に移動する。

＜ヘッドユニット４０について＞
ヘッドユニット４０は、インクを用紙Ｓに向けて吐出させるためのものである。このヘッドユニット４０は、キャリッジＣＲに取り付けられている。このヘッドユニット４０が有するヘッド４１は、ヘッドケース４２の下面に設けられている。また、ヘッドユニット４０が有するヘッド制御部ＨＣは、ヘッドケース４２の内部に設けられている。なお、このヘッド制御部ＨＣについては、後で詳しく説明する。

次に、ヘッド４１の構造について説明する。ここで、図４は、ヘッド４１の構造を説明するための断面図である。例示したヘッド４１は、流路ユニット４１Ａと、アクチュエータユニット４１Ｂとを有する。流路ユニット４１Ａは、ノズルＮｚが設けられたノズルプレート４１１と、インク貯留室４１２ａとなる開口部が形成された貯留室形成基板４１２と、インク供給口４１３ａが形成された供給口形成基板４１３とを有する。アクチュエータユニット４１Ｂは、圧力室４１４ａとなる開口部が形成された圧力室形成基板４１４と、圧力室４１４ａの一部を区画する振動板４１５と、供給側連通口４１６ａとなる開口部が形成された蓋部材４１６と、振動板４１５の表面に形成されたピエゾ素子４１７とを有する。このヘッド４１には、インク貯留室４１２ａから圧力室４１４ａを通ってノズルＮｚに至る一連の流路が形成されている。使用時において、この流路はインクで満たされており、ピエゾ素子４１７を変形させることで、対応するノズルＮｚからインクを吐出させることができる。従って、このヘッド４１において、ピエゾ素子４１７は、インクを吐出させるための動作を実行可能な素子に相当する。

そして、このプリンタ１では、前述したように、画素データＳＩのデータ［００］に対応するドット無し、データ［０１］に対応する小ドットの形成、データ［１０］に対応する中ドットの形成、及びデータ［１１］に対応する大ドットの形成という４種類の制御ができる。このため、各ノズルＮｚからは、量が異なる複数種類のインクを吐出させることができる。例えば、各ノズルＮｚからは、大ドットを形成し得る量の大インク滴、中ドットを形成し得る量の中インク滴、及び小ドットを形成し得る量の小インク滴からなる３種類のインクを吐出させることができる。

＜検出器群５０について＞
検出器群５０は、プリンタ１の状況を監視するためのものである。図３Ａ，図３Ｂに示すように、この検出器群５０には、リニア式エンコーダ５１、ロータリー式エンコーダ５２、紙検出器５３、及び紙幅検出器５４等が含まれている。リニア式エンコーダ５１は、キャリッジＣＲ（ヘッド４１，ノズルＮｚ）のキャリッジ移動方向の位置を検出するためのものである。ロータリー式エンコーダ５２は、搬送ローラ２３の回転量を検出するためのものである。紙検出器５３は、印刷される用紙Ｓの先端位置を検出するためのものである。紙幅検出器５４は、印刷される用紙Ｓの幅を検出するためのものである。

＜プリンタ側コントローラ６０について＞
プリンタ側コントローラ６０は、プリンタ１の制御を行うものである。このプリンタ側コントローラ６０は、図２に示すように、インタフェース部６１と、ＣＰＵ６２と、メモリ６３と、制御ユニット６４とを有する。インタフェース部６１は、外部装置であるコンピュータ１１０との間で、データの受け渡しを行う。ＣＰＵ６２は、プリンタ１の全体的な制御を行うための演算処理装置である。メモリ６３は、ＣＰＵ６２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ等の記憶素子によって構成される。そして、ＣＰＵ６２は、メモリ６３に記憶されているコンピュータプログラムに従い、各制御対象部を制御する。例えば、ＣＰＵ６２は、制御ユニット６４を介して用紙搬送機構２０やキャリッジ移動機構３０を制御する。

また、ＣＰＵ６２は、ヘッド４１の動作を制御するためのヘッド制御信号をヘッド制御部ＨＣに出力したり、駆動信号ＣＯＭを生成させるための制御信号を駆動信号生成回路７０に出力したりする。ヘッド制御信号は、例えば図６に示すように、転送用クロックＣＬＫ，画素データＳＩ，ラッチ信号ＬＡＴ，第１チェンジ信号ＣＨ_Ａ，第２チェンジ信号ＣＨ_Ｂである。また、駆動信号ＣＯＭを生成させるための制御信号は、例えばＤＡＣ値である。このＤＡＣ値は、駆動信号生成回路７０が有する第１駆動信号生成部７０Ａや第２駆動信号生成部７０Ｂ（図５を参照。）から出力させる信号の電圧を指示するための情報であり、極めて短い更新周期毎に更新される。そして、このＤＡＣ値は、駆動信号ＣＯＭを生成させるための生成情報の一種である。

＜駆動信号生成回路７０について＞
駆動信号生成回路７０は、共通に使用される駆動信号ＣＯＭを生成するものであり、駆動信号生成部に相当する。本実施形態の駆動信号ＣＯＭは、１つのノズル列に対応する全てのピエゾ素子４１７に対して共通に使用される。ここで、図５は、駆動信号生成回路７０の構成を説明するブロック図である。この駆動信号生成回路７０は、複数種類の駆動信号ＣＯＭを同時に生成することができる。本実施形態の駆動信号生成回路７０は、第１駆動信号ＣＯＭ_Ａを生成する第１駆動信号生成部７０Ａと、第２駆動信号ＣＯＭ_Ｂを生成する第２駆動信号生成部７０Ｂを有している。そして、第１駆動信号生成部７０Ａは、ＤＡＣ値（生成情報）に対応する電圧の信号を出力する第１波形生成回路７１Ａと、第１波形生成回路７１Ａで生成された信号の電流を増幅する第１電流増幅回路７２Ａを有する。また、第２駆動信号生成部７０Ｂは、第２波形生成回路７１Ｂと第２電流増幅回路７２Ｂを有する。なお、第１波形生成回路７１Ａと第２波形生成回路７１Ｂは同じ構成であり、第１電流増幅回路７２Ａと第２電流増幅回路７２Ｂは同じ構成である。

＜生成される駆動信号ＣＯＭについて＞
次に、駆動信号生成回路７０によって生成される駆動信号ＣＯＭについて説明する。例示された駆動信号生成回路７０は、図９に示す第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂを生成する。すなわち、第１駆動信号生成部７０Ａは、第１のＤＡＣ値（第１生成情報に相当する。）に基づいて第１駆動信号ＣＯＭ_Ａを生成する。また、第２駆動信号生成部７０Ｂは、第２のＤＡＣ値（第２生成情報に相当する。）に基づいて第２駆動信号ＣＯＭ_Ｂを生成する。

第１駆動信号ＣＯＭ_Ａは、繰り返し周期Ｔにおける期間Ｔ１１で生成される第１波形部ＳＳ１１と、期間Ｔ１２で生成される第２波形部ＳＳ１２と、期間Ｔ１３で生成される第３波形部ＳＳ１３とを有する。ここで、第１波形部ＳＳ１１は駆動パルスＰＳ１を有している。また、第２波形部ＳＳ１２は駆動パルスＰＳ２を、第３波形部ＳＳ１３は駆動パルスＰＳ３をそれぞれ有している。そして、駆動パルスＰＳ１は、大ドットの形成時にピエゾ素子４１７へ印加されるものである。すなわち、この駆動パルスＰＳ１は、大ドットの形成時において、インクを吐出させるための動作の開始から終了までを規定する。また、駆動パルスＰＳ２は、メニスカスを微振動させるための微振動パルスであり、ドット無しの場合に、ピエゾ素子４１７に印加される。また、駆動パルスＰＳ３は、中ドットの形成時にピエゾ素子４１７へ印加されるものである。そして、この駆動パルスＰＳ３は、中ドットの形成時において、インクを吐出させるための動作の開始から終了までを規定する。この駆動パルスＰＳ３をピエゾ素子４１７へ印加させることで、ヘッド４１（対応するノズルＮｚ）からは、中インク滴が吐出される。

第２駆動信号ＣＯＭ_Ｂは、期間Ｔ２１で生成される第１波形部ＳＳ２１と、期間Ｔ２２で生成される第２波形部ＳＳ２２とを有する。この第２駆動信号ＣＯＭ_Ｂでは、第１波形部ＳＳ２１は駆動パルスＰＳ４を、第２波形部ＳＳ２２は駆動パルスＰＳ５をそれぞれ有している。ここで、駆動パルスＰＳ４は、小ドットの形成時にピエゾ素子４１７へ印加される。この駆動パルスＰＳ４をピエゾ素子４１７へ印加させることで、ヘッド４１からは、小インク滴が吐出される。従って、この駆動パルスＰＳ４は、小ドットの形成時において、インクを吐出させるための動作の開始から終了までを規定する。また、駆動パルスＰＳ５は、大ドットの形成時にピエゾ素子４１７へ印加されるものである。すなわち、この駆動パルスＰＳ５も、大ドットの形成時において、インクを吐出させるための動作の開始から終了までを規定する。本実施形態において、期間Ｔ２２は開始タイミングと長さが、第１駆動信号ＣＯＭ_Ａにおける期間Ｔ１３と揃えられている。すなわち、第１駆動信号ＣＯＭ_Ａの期間Ｔ１１と期間Ｔ１２とをあわせた長さは、第２駆動信号ＣＯＭ_Ｂの期間Ｔ２１の長さと同じである。

これらの駆動パルスＰＳ１〜ＰＳ５は、いずれもピエゾ素子４１７の動作を規定するものである。そして、駆動パルスＰＳ１〜ＰＳ５のうち、第１駆動信号ＣＯＭ_Ａが有する駆動パルスＰＳ１〜ＰＳ３は単位信号群に相当する。また、第２駆動信号ＣＯＭ_Ｂが有する駆動パルスＰＳ４，ＰＳ５は他の単位信号群に相当する。

これらの第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂは、波形部毎にピエゾ素子４１７へ印加させることができる。すなわち、第１駆動信号ＣＯＭ_Ａや第２駆動信号ＣＯＭ_Ｂの一部分を、選択的にピエゾ素子４１７へ印加させることができる。また、第１駆動信号ＣＯＭ_Ａの一部分と第２駆動信号ＣＯＭ_Ｂの一部分とを組み合わせて、ピエゾ素子４１７に印加させることもできる。この例では、繰り返し周期Ｔの開始タイミング（ラッチ信号ＬＡＴにおけるラッチパルスのタイミング）で、第１駆動信号ＣＯＭ_Ａの第１波形部ＳＳ１１や第２駆動信号ＣＯＭ_Ｂの第１波形部ＳＳ２１をピエゾ素子４１７へ印加させるか否かについて選択することができる。また、第１チェンジ信号ＣＨ_Ａの１番目のチェンジパルスのタイミングでは、第１駆動信号ＣＯＭ_Ａの第２波形部をピエゾ素子４１７へ印加させるか否かについて選択することができる。

ここで、大ドット形成時において、駆動パルスＰＳ１は第１駆動信号ＣＯＭ_Ａから、駆動パルスＰＳ２は第２駆動信号ＣＯＭ_Ｂから出力されており、これには以下の利点がある。インクの吐出が多い高濃度の印刷においては、インク吐出回数が多く、駆動信号生成回路の発熱が大きい。かつ、高濃度の印刷においては大ドットが多用される。本実施例においては、繰り返し周期Ｔにある二つある大ドットのパルスが、第１駆動信号生成部７０Ａと第２駆動信号生成部７０Ｂの二つに分けられているので、高濃度の印刷時に、ひとつの駆動回路信号生成部に熱が集中することが避けられ、熱設計が容易である。

このように、これらの波形部はピエゾ素子４１７へ印加される一単位（印加単位）である。そして、第１駆動信号ＣＯＭ_Ａが有する第１波形部ＳＳ１１，第２波形部ＳＳ１２，第３波形部ＳＳ１３は波形部群を構成し、第２駆動信号ＣＯＭ_Ｂが有する第１波形部ＳＳ２１，第２波形部ＳＳ２２は他の波形部群を構成する。なお、各波形部をピエゾ素子４１７へ印加させるための制御については、後で詳しく説明する。

＜ヘッド制御部ＨＣについて＞
次に、ヘッド制御部ＨＣについて説明する。ここで、図６は、ヘッド制御部ＨＣの構成を説明するブロック図である。図７は、制御ロジックの説明図である。図８は、デコーダの説明図である。

図６に示すように、ヘッド制御部ＨＣは、第１シフトレジスタ８１Ａと、第２シフトレジスタ８１Ｂと、第１ラッチ回路８２Ａと、第２ラッチ回路８２Ｂと、デコーダ８３と、制御ロジック８４と、検査回路８５と、第１スイッチ８６Ａと、第２スイッチ８６Ｂを備えている。そして、制御ロジック８４及び検査回路８５を除いた各部（すなわち、第１シフトレジスタ８１Ａ、第２シフトレジスタ８１Ｂ、第１ラッチ回路８２Ａ、第２ラッチ回路８２Ｂ、デコーダ８３、第１スイッチ８６Ａ、及び第２スイッチ８６Ｂ）は、それぞれピエゾ素子４１７毎に設けられる。ここで、同じピエゾ素子４１７に設けられる第１スイッチ８６Ａ及び第２スイッチ８６Ｂの組は、スイッチ部に相当する。また、ピエゾ素子４１７はインクが吐出されるノズルＮｚ毎に設けられるので、これらの各部もノズルＮｚ毎に設けられる。

ヘッド制御部ＨＣは、プリンタ側コントローラ６０からの画素データＳＩに基づき、インクを吐出させるための制御を行う。すなわち、ヘッド制御部ＨＣは、印刷データに基づいて第１スイッチ８６Ａと第２スイッチ８６Ｂを制御し、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂの必要な部分を選択的にピエゾ素子４１７へ印加させている。本実施形態では、画素データＳＩが２ビットで構成されている。そして、転送用クロックＣＬＫに同期して、この画素データＳＩが記録ヘッド４１へ送られてくる。さらに、画素データＳＩの上位ビット群が各第１シフトレジスタ８１Ａにセットされ、下位ビット群が各第２シフトレジスタ８１Ｂにセットされる。第１シフトレジスタ８１Ａには第１ラッチ回路８２Ａが電気的に接続され、第２シフトレジスタ８１Ｂには第２ラッチ回路８２Ｂが電気的に接続されている。そして、プリンタ側コントローラ６０からのラッチ信号ＬＡＴがＨレベルになると、各第１ラッチ回路８２Ａは対応する画素データＳＩの上位ビットをラッチし、各第２ラッチ回路８２Ｂは画素データＳＩの下位ビットをラッチする。第１ラッチ回路８２Ａ及び第２ラッチ回路８２Ｂでラッチされた画素データＳＩ（上位ビットと下位ビットの組）はそれぞれ、デコーダ８３に入力される。

デコーダ８３は、画素データＳＩの上位ビット及び下位ビットに基づいてデコードを行い、第１スイッチ８６Ａ及び第２スイッチ８６Ｂを制御するためのスイッチ制御信号ＳＷ（第１スイッチ制御信号ＳＷ_Ａ，第２スイッチ制御信号ＳＷ_Ｂ，図８を参照。）を出力する。このスイッチ制御信号ＳＷは、検査回路８５で検査された検査済み選択データｑ０ｄ〜ｑ７ｄと、第１ラッチ回路８２Ａ及び第２ラッチ回路８２Ｂでラッチされた画素データＳＩとの組み合わせに基づいて出力される。ここで、検査済み選択データｑ０ｄ〜ｑ７ｄとは、制御ロジック８４に記憶されている選択データｑ０〜ｑ７を、検査回路８５で検査することで得られるものである。簡単に説明すると、検査回路８５は、第１駆動信号ＣＯＭ_Ａ用の第１選択データｑ０〜ｑ３と第２駆動信号ＣＯＭ_Ｂ用の第２選択データｑ４〜ｑ７を検査する。そして、これらの第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７が正常であれば、これらの第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７を検査済み第１選択データｑ０ｄ〜ｑ３ｄと検査済み第２選択データｑ４ｄ〜ｑ７ｄとして出力する。一方、第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７が異常な場合には、すなわち、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を示す場合には、それまで出力していた検査済み第１選択データｑ０ｄ〜ｑ３ｄと検査済み第２選択データｑ４ｄ〜ｑ７ｄを継続して出力する。なお、選択データｑ０〜ｑ７と検査済み選択データｑ０ｄ〜ｑ７ｄの関係、及び、検査回路８５については、後で詳細に説明する。

次に、制御ロジック８４、及びこの制御ロジック８４に記憶されている選択データｑ０〜ｑ７について説明する。図７に示すように、制御ロジック８４は、１ビットのデータを記憶可能なレジスタＲＧを複数有している。各レジスタＲＧは、例えば、Ｄ−ＦＦ（delay flip flop）回路によって構成される。そして、各レジスタＲＧには、所定の選択データが記憶される。この選択データは所定タイミングで逐次更新される。例えば、或るラッチパルスの出力タイミングから次のラッチパルスの出力タイミングまでの間に更新される。なお、本実施形態において、選択データの内容は各繰り返し周期Ｔで同じである。このため、同じ内容の選択データを繰り返しセットすることになる。そして、選択データの内容は、例えば印刷モードが変更された場合において変更される。

また、説明の便宜上、図７では、各レジスタＲＧを、列方向（縦方向）に４個、行方向（横方向）に８個のマトリクス状に配置している。そして、同じ列に属する４つのレジスタＲＧをグループ化して、左側のグループから順に、符号Ｑ０〜Ｑ７を付して示している。また、各レジスタＲＧを、行方向の左側に位置するレジスタ群（グループＱ０〜Ｑ３）と、行方向の右側に位置するレジスタ群（グループＱ４〜Ｑ７）とに分けている。そして、左側に位置するレジスタ群については、同じ行に属する４つのレジスタＲＧをグループ化して、上側に位置するグループから順に符号Ｇ１１〜Ｇ１４を付して示している。右側に位置するレジスタ群についても同様に、上側に位置するグループから順に符号Ｇ２１〜Ｇ２４を付して示している。

以上のグループ分けは、各レジスタＲＧの役割に基づいてなされている。まず、行方向の左側に位置するグループＱ０〜グループＱ３に属する各レジスタＲＧは、第１駆動信号ＣＯＭ_Ａ用の第１選択データｑ０〜ｑ３を記憶可能なものである。また、行方向の右側に位置する４つのグループＱ４〜グループＱ７に属する各レジスタＲＧは、第２駆動信号ＣＯＭ_Ｂ用の第２選択データｑ４〜ｑ７を記憶可能なものである。さらに、同じ列に属する各レジスタＲＧは、同じ階調値で使用される選択データを記憶可能なものである。具体的に説明すると、グループＱ０及びグループＱ４に属する各レジスタＲＧは、いずれもドット無しの画素データＳＩ（データ［００］）に対応する選択データｑ０，ｑ４を記憶可能なものである。そして、グループＱ１及びグループＱ５に属する各レジスタＲＧは、いずれも小ドットの画素データＳＩ（データ［０１］）に対応する選択データｑ１，ｑ５を記憶可能なものである。同様に、グループＱ２及びグループＱ６に属する各レジスタＲＧは中ドットの画素データＳＩ（データ［１０］）に対応する選択データｑ２，ｑ６を、グループＱ３及びグループＱ７に属する各レジスタＲＧは大ドットの画素データＳＩ（データ［１１］）に対応する選択データｑ３，ｑ７を、それぞれ記憶可能なものである。

また、同じ行に属する各レジスタＲＧは、同じ波形部の選択データを記憶可能なものである。具体的に説明すると、グループＧ１１に属する各レジスタＲＧは、期間Ｔ１１で生成される第１波形部ＳＳ１１用の選択データを記憶可能なものである。そして、グループＧ１２に属する各レジスタＲＧは、期間Ｔ１２で生成される第２波形部ＳＳ１２用の選択データを記憶可能なものである。さらに、グループＧ１３に属する各レジスタＲＧは、期間Ｔ１３で生成される第３波形部ＳＳ１３用の選択データを記憶可能なものである。なお、グループＧ１４に属する各レジスタＲＧは、本実施形態では使用されていない。このグループＧ１４に属する各レジスタＲＧは、第１駆動信号ＣＯＭ_Ａが４つの波形部から構成された場合に、４番目の波形部用の選択データが記憶される。一方、グループＧ２１に属する各レジスタＲＧには、期間Ｔ２１で生成される第１波形部ＳＳ２１用の選択データが、グループＧ２２に属する各レジスタＲＧには、期間Ｔ２２で生成される第２波形部ＳＳ２２用の選択データが、それぞれ記憶される。また、本実施形態では、グループＧ２３に属する各レジスタＲＧ、及びグループＧ２３に属する各レジスタＲＧは、使用されない。

以上を総括すると、制御ロジック８４が有する各レジスタＲＧは、対応する駆動信号ＣＯＭの種類（第１駆動信号ＣＯＭ_Ａ，第２駆動信号ＣＯＭ_Ｂ）、対応する画素データＳＩ（データ［００］〜データ［１１］）、対応する波形部（第１波形部ＳＳ１１や第２波形部ＳＳ２２等）の各因子で定まる選択データを記憶するものといえる。例えば、グループＱ０とグループＧ１１の両方に属するレジスタＲＧ（Ｑ０，Ｇ１１）には、ドット無しの画素データＳＩ（データ［００］）における、第１駆動信号ＣＯＭ_Ａの第１波形部ＳＳ１１に対応する選択データが記憶される。また、グループＱ３とグループＧ１３の両方に属するレジスタＲＧ（Ｑ３，Ｇ１３）には、大ドットの画素データＳＩ（データ［１１］）における、第１駆動信号ＣＯＭ_Ａの第３波形部ＳＳ１３に対応する選択データが記憶される。同様に、グループＱ７とグループＧ２２の両方に属するレジスタＲＧ（Ｑ７，Ｇ２２）には、大ドットの画素データＳＩにおける、第２駆動信号ＣＯＭ_Ｂの第２波形部ＳＳ２２に対応する選択データが記憶される。

これらのレジスタＲＧに記憶された選択データは、マルチプレクサＭＸ０〜マルチプレクサＭＸ７により、ラッチ信号ＬＡＴが有するラッチパルス、第１チェンジ信号ＣＨ_Ａが有するチェンジパルス、及び第２チェンジ信号ＣＨ_Ｂが有するチェンジパルスで規定されるタイミングで順次選択される。すなわち、これらのパルスで規定されるタイミングは、波形データの切り替えタイミングに相当する。ここで、これらのマルチプレクサＭＸ０〜マルチプレクサＭＸ７の選択内容を指示する信号を発生するカウンタＣＴＡ、ＣＴＢには、ラッチパルスと各チェンジパルスとがそのまま（反転されずに）入力されている。加えて、カウンタＣＴＡ、ＣＴＢからの出力に従って、マルチプレクサＭＸ０〜マルチプレクサＭＸ７は、パルスの正エッジ（ＬレベルからＨレベルへと電圧が立ち上がるエッジ）で動作する。このため、マルチプレクサＭＸ０〜マルチプレクサＭＸ７は、ラッチパルスと各チェンジパルスの前側エッジのタイミングで選択データを更新する。そして、マルチプレクサＭＸ０〜マルチプレクサＭＸ７で選択された選択データは、第１駆動信号ＣＯＭ_Ａ用の第１選択データｑ０〜ｑ３、及び、第２駆動信号ＣＯＭ_Ｂ用の第２選択データｑ４〜ｑ７として、制御信号線群ＣＴＬ_Ａ，ＣＴＬ_Ｂを通じて出力される。

ここで、第１選択データｑ０はドット無しの階調値に対応する選択データである。また、第１選択データｑ１は小ドットの階調値に対応する選択データである。同様に、第１選択データｑ２は中ドットの階調値に対応する選択データであり、第１選択データｑ３は大ドットの階調値に対応する選択データである。一方、第２選択データｑ４はドット無しの階調値に対応する選択データであり、第２選択データｑ５は小ドットの階調値に対応する選択データである。また、第２選択データｑ６は中ドットの階調値に対応する選択データであり、第２選択データｑ７は大ドットの階調値に対応する選択データである。そして、ドット無し、小ドット、中ドット、及び大ドットは、吐出させるインクの量が相違している。このため、階調値は、吐出させるインクの量を表す情報であるといえる。従って、第１選択データｑ０〜ｑ３及び第２選択データｑ４〜ｑ７は、インクの吐出量に基づき分類された複数種類のデータを有しているといえる。

次に、デコーダ８３について説明する。デコーダ８３は、検査済み第１選択データｑ０ｄ〜ｑ３ｄ及び検査済み第２選択データｑ４ｄ〜ｑ７ｄの中から、ラッチされた画素データＳＩに対応するものを選択し、スイッチ制御信号ＳＷとして出力する。このデコーダ８３は、第１スイッチ制御信号ＳＷ_Ａを出力する第１デコード部８３Ａと、第２スイッチ制御信号ＳＷ_Ｂを出力する第２デコード部８３Ｂとを有する。

第１デコード部８３Ａは、４つのアンドゲート８３１Ａ〜８３４Ａと、１つのオアゲート８３５Ａを有している。各アンドゲート８３１Ａ〜８３４Ａは入力端子が３つ、出力端子が１つのものであり、検査済み第１選択データｑ０ｄ〜ｑ３ｄのうちの１つの検査済み選択データと、画素データＳＩの上位ビットのデータと、画素データＳＩの下位ビットのデータとが入力される。そして、各アンドゲート８３１Ａ〜８３４Ａは、画素データＳＩの上位ビットのデータと下位ビットのデータの入力の仕方が異なっている。すなわち、アンドゲート８３１Ａには、ドット無しの検査済み第１選択データｑ０ｄと、画素データＳＩの上位ビットの反転データと、下位ビットの反転データとが入力されている。このため、画素データＳＩがデータ［００］の場合において、このアンドゲート８３１Ａからの出力は、ドット無しの検査済み第１選択データｑ０ｄに従った内容になる。そして、アンドゲート８３２Ａには、小ドットの検査済み第１選択データｑ１ｄと、画素データＳＩの上位ビットの反転データと、下位ビットのデータとが入力されている。このため、画素データＳＩがデータ［０１］の場合において、このアンドゲート８３２Ａからの出力は、小ドットの検査済み第１選択データｑ１ｄに従った内容になる。また、アンドゲート８３３Ａには、中ドットの検査済み第１選択データｑ２ｄと、画素データＳＩの上位ビットのデータと、下位ビットの反転データとが入力されている。このため、画素データＳＩがデータ［１０］の場合において、このアンドゲート８３２Ａからの出力は、中ドットの検査済み第１選択データｑ２ｄに従った内容になる。また、アンドゲート８３４Ａには、大ドットの検査済み第１選択データｑ３ｄと、画素データＳＩの上位ビットのデータと、下位ビットのデータとが入力されている。このため、画素データＳＩがデータ［１１］の場合において、このアンドゲート８３２Ａからの出力は、大ドットの検査済み第１選択データｑ３ｄに従った内容になる。

オアゲート８３５Ａは入力端子が４つ、出力端子が１つのものである。そして、４つの入力端子のそれぞれには、各アンドゲート８３１Ａ〜８３４Ａからの出力が入力されている。このオアゲート８３５Ａからは、第１スイッチ制御信号ＳＷ_Ａが出力される。すなわち、検査済み第１選択データｑ０ｄ〜ｑ３ｄの内、ラッチされた画素データＳＩに対応するものが、第１スイッチ制御信号ＳＷ_Ａとして出力される。

第２デコード部８３Ｂもまた、４つのアンドゲート８３１Ｂ〜８３４Ｂと、１つのオアゲート８３５Ｂを有している。この第２デコード部８３Ｂの構成は、第１デコード部８３Ａと同様である。すなわち、アンドゲート８３１Ｂには、ドット無しの検査済み第２選択データｑ４ｄと、画素データＳＩの上位ビットの反転データと、下位ビットの反転データとが入力されている。アンドゲート８３２Ｂには、小ドットの検査済み第２選択データｑ５ｄと、画素データＳＩの上位ビットの反転データと、下位ビットのデータとが入力されている。アンドゲート８３３Ｂには、中ドットの検査済み第２選択データｑ６ｄと、画素データＳＩの上位ビットのデータと、下位ビットの反転データとが入力されている。アンドゲート８３４Ｂには、大ドットの検査済み第２選択データｑ７ｄと、画素データＳＩの上位ビットのデータと、下位ビットのデータとが入力されている。オアゲート８３５Ｂには、４つのアンドゲート８３１Ｂ〜８３４Ｂからの出力が入力されている。そして、オアゲート８３５Ｂからは、第２選択データｑ４ｄ〜ｑ７ｄの内、ラッチされた画素データＳＩに対応するものが、第２スイッチ制御信号ＳＷ_Ｂとして出力される。

デコーダ８３から出力された第１スイッチ制御信号ＳＷ_Ａ及び第２スイッチ制御信号ＳＷ_Ｂは、第１スイッチ８６Ａ及び第２スイッチ８６Ｂに入力される。これらの第１スイッチ８６Ａ及び第２スイッチ８６Ｂは、抵抗値を変えることでオン状態とオフ状態とを切り替えるものである。例えば、オン状態では１００Ω程度の抵抗値となり、オフ状態では数ＭΩの抵抗値となる。そして、第１スイッチ８６Ａの入力側には駆動信号生成回路７０からの第１駆動信号ＣＯＭ_Ａが印加されており、第２スイッチ８６Ｂの入力側には第２駆動信号ＣＯＭ_Ｂが印加されている。また、第１スイッチ８６Ａと第２スイッチ８６Ｂの共通の出力側にはピエゾ素子４１７が電気的に接続されている。これらの第１スイッチ８６Ａ及び第２スイッチ８６Ｂは、生成される駆動信号ＣＯＭ毎に設けられるスイッチであり、第１駆動信号ＣＯＭ_Ａを構成する波形部ＳＳ１１〜ＳＳ１３と、第２駆動信号ＣＯＭ_Ｂを構成する波形部ＳＳ２１，ＳＳ２２を、ピエゾ素子４１７へ選択的に印加させる。

第１スイッチ制御信号ＳＷ_Ａは第１スイッチ８６Ａの動作を制御し、第２スイッチ制御信号ＳＷ_Ｂは第２スイッチ８６Ｂの動作を制御する。すなわち、第１スイッチ制御信号ＳＷ_Ａは、第１スイッチ８６Ａ用のスイッチ制御信号ＳＷに相当する。また、第２スイッチ制御信号ＳＷ_Ｂは、第２スイッチ８６Ｂ用の他のスイッチ制御信号ＳＷに相当する。具体的には、第１スイッチ制御信号ＳＷ_Ａがデータ［１］の場合、第１スイッチ８６Ａがオン状態となって、第１駆動信号ＣＯＭ_Ａがピエゾ素子４１７に印加される。また、第１スイッチ制御信号ＳＷ_Ａがデータ［０］の場合、第１スイッチ８６Ａがオフ状態となるので、第１駆動信号ＣＯＭ_Ａはピエゾ素子４１７に印加されない。同様に、第２スイッチ制御信号ＳＷ_Ｂがデータ［１］の場合、第２スイッチ８６Ｂがオン状態となって、第２駆動信号ＣＯＭ_Ｂがピエゾ素子４１７に印加される。また、第２スイッチ制御信号ＳＷ_Ｂがデータ［０］の場合、第２スイッチ８６Ｂがオフ状態となるので、第２駆動信号ＣＯＭ_Ｂはピエゾ素子４１７に印加されない。

なお、ピエゾ素子４１７はコンデンサの様に振る舞う。このため、駆動信号ＣＯＭの印加が停止された場合において、ピエゾ素子４１７は停止直前の電位を維持する。従って、駆動信号ＣＯＭの印加が停止されている期間において、ピエゾ素子４１７は、駆動信号ＣＯＭの印加が停止される直前の変形状態を維持する。

＜階調制御について＞
次に、このプリンタ１における階調制御について説明する。ここで、図９は、第１駆動信号ＣＯＭ_Ａと、第２駆動信号ＣＯＭ_Ｂと、必要な制御信号を説明する図である。図１０は、大ドットの形成時、中ドットの形成時、及び小ドットの形成時において、ピエゾ素子４１７に印加される波形部を説明する図である。この階調制御において、第１スイッチ８６Ａ及び第２スイッチ８６Ｂは、前述したように、第１スイッチ制御信号ＳＷ_Ａ，第２スイッチ制御信号ＳＷ_Ｂに基づいて動作が制御される。

まず、大ドットの形成（画素データＳＩがデータ［１１］）の場合について説明する。この場合、デコーダ８３は、大ドットの形成を示す画素データＳＩに基づき、検査済み第１選択データｑ３ｄ及び検査済み第２選択データｑ７ｄを選択する。そして、検査済み第１選択データｑ３ｄが第１スイッチ制御信号ＳＷ_Ａとして出力され、検査済み第２選択データｑ７ｄが第２スイッチ制御信号ＳＷ_Ｂとして出力される。本実施形態では、第１スイッチ制御信号ＳＷ_ＡがＴ１１、Ｔ１２、Ｔ１３の時系列に従いデータ［１００］とされ、第２スイッチ制御信号ＳＷ_ＢがＴ２１、Ｔ２２の時系列に従いデータ［０１］とされる。これにより、図１０の最上段に示すように、第１駆動信号ＣＯＭ_Ａは期間Ｔ１１でピエゾ素子４１７に印加され、第２駆動信号ＣＯＭ_Ｂは期間Ｔ２２でピエゾ素子４１７に印加される。その結果、第１駆動信号ＣＯＭ_Ａの第１波形部ＳＳ１１が有する駆動パルスＰＳ１と、第２駆動信号ＣＯＭ_Ｂの第２波形部ＳＳ２２が有する駆動パルスＰＳ５とがピエゾ素子４１７へ順に印加され、ノズルＮｚからは大ドットに対応する量のインクが吐出される。

次に、中ドットの形成（画素データＳＩがデータ［１０］）の場合について説明する。この場合、デコーダ８３は、中ドットの形成を示す画素データＳＩに基づき、検査済み第１選択データｑ２ｄ及び検査済み第２選択データｑ６ｄを選択し、第１スイッチ制御信号ＳＷ_Ａ及び第２スイッチ制御信号ＳＷ_Ｂとして出力する。本実施形態では、第１スイッチ制御信号ＳＷ_Ａがデータ［００１］とされ、第２スイッチ制御信号ＳＷ_Ｂがデータ［００］とされる。これにより、図１０の中上段に示すように、第１駆動信号ＣＯＭ_Ａは期間Ｔ１３でピエゾ素子４１７に印加され、第２駆動信号ＣＯＭ_Ｂはピエゾ素子４１７に印加されない。従って、第１駆動信号ＣＯＭ_Ａの第３波形部ＳＳ１３が有する駆動パルスＰＳ３がピエゾ素子４１７に印加され、ノズルＮｚからは中ドットに対応する量のインクが吐出される。

次に、小ドットの形成（画素データＳＩがデータ［０１］）の場合について説明する。この場合、デコーダ８３は、小ドットの形成を示す画素データＳＩに基づき、検査済み第１選択データｑ１ｄ及び検査済み第２選択データｑ５ｄを選択し、第１スイッチ制御信号ＳＷ_Ａ及び第２スイッチ制御信号ＳＷ_Ｂとして出力する。本実施形態では、第１スイッチ制御信号ＳＷ_Ａがデータ［０００］とされ、第２スイッチ制御信号ＳＷ_Ｂがデータ［１０］とされる。これにより、図１０の中下段に示すように、第２駆動信号ＣＯＭ_Ｂは期間Ｔ２１でピエゾ素子４１７に印加され、第１駆動信号ＣＯＭ_Ａはピエゾ素子４１７に印加されない。従って、第２駆動信号ＣＯＭ_Ｂの第１波形部ＳＳ２１が有する駆動パルスＰＳ４がピエゾ素子４１７に印加され、ノズルＮｚからは小ドットに対応する量のインクが吐出される。

なお、ドットの非形成（画素データＳＩがデータ［００］）の場合、デコーダ８３は、小ドットの形成を示す画素データＳＩに基づき、検査済み第１選択データｑ０ｄ及び検査済み第２選択データｑ４ｄを選択し、第１スイッチ制御信号ＳＷ_Ａ及び第２スイッチ制御信号ＳＷ_Ｂとして出力する。本実施形態では、第１スイッチ制御信号ＳＷ_Ａがデータ［０１０］とされ、第２スイッチ制御信号ＳＷ_Ｂがデータ［００］とされる。これにより、図１０の最下段に示すように、第１駆動信号ＣＯＭ_Ａが期間Ｔ１２でピエゾ素子４１７に印加されて、駆動パルスＰＳ２によってメニスカスが微振動される。

＜印刷動作について＞
前述した構成を有するプリンタ１では、プリンタ側コントローラ６０が、メモリ６３に格納されたコンピュータプログラムに従って、制御対象部（用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、駆動信号生成回路７０）を制御する。従って、このコンピュータプログラムは、この制御を実行するためのコードを有する。そして、制御対象部を制御することで、用紙Ｓに対する印刷動作が行われる。ここで、図１１は、印刷動作を説明するフローチャートである。例示した印刷動作は、印刷命令の受信動作（Ｓ１０）、給紙動作（Ｓ２０）、ドット形成動作（Ｓ３０）、搬送動作（Ｓ４０）、排紙判断（Ｓ５０）、排紙処理（Ｓ６０）、及び印刷終了判断（Ｓ７０）を有している。以下、各動作について、簡単に説明する。

印刷命令の受信動作（Ｓ１０）は、コンピュータ１１０からの印刷命令を受信する動作である。この動作において、プリンタ側コントローラ６０はインタフェース部６１を介して印刷命令を受信する。給紙動作（Ｓ２０）は、印刷対象となる用紙Ｓを移動させ、印刷開始位置（所謂頭出し位置）に位置決めする動作である。この動作において、プリンタ側コントローラ６０は、搬送モータ２２を駆動するなどして、給紙ローラ２１や搬送ローラ２３を回転させる。ドット形成動作（Ｓ３０）は、用紙Ｓにドットを形成するための動作である。この動作において、プリンタ側コントローラ６０は、キャリッジモータ３１を駆動したり、駆動信号生成回路７０やヘッド４１に対して制御信号を出力したりする。これにより、ヘッド４１の移動中にノズルＮｚからインクが吐出され、用紙Ｓにドットが形成される。搬送動作（Ｓ４０）は、用紙Ｓを搬送方向へ移動させる動作である。この動作において、プリンタ側コントローラ６０は、搬送モータ２２を駆動して搬送ローラ２３を回転させる。この搬送動作により、先程のドット形成動作によって形成されたドットとは異なる位置に、ドットを形成することができる。排紙判断（Ｓ５０）は、印刷対象となっている用紙Ｓに対する排出の要否を判断する動作である。この判断は、例えば、印刷データの有無に基づき、プリンタ側コントローラ６０によって行われる。排紙処理（Ｓ６０）は、用紙Ｓを排出させる処理であり、先程の排紙判断で「排紙する」と判断されたことを条件に行われる。この場合、プリンタ側コントローラ６０は、排紙ローラ２５を回転させることで、印刷済みの用紙Ｓを外部に排出させる。印刷終了判断（Ｓ７０）は、印刷を続行するか否かの判断である。この判断も、プリンタ側コントローラ６０によって行われる。

＝＝＝検査回路＝＝＝
＜検査回路８５を設けた理由について＞
ところで、以上の説明は、プリンタ１の構成を説明することを目的としており、理想的な状態を前提にしている。しかし、実際にプリンタ１を動作させた場合には、対応する第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７の組が同時にデータ［１］を示す可能性がある。具体的には、ドット無しの画素データＳＩに対応する第１選択データｑ０と第２選択データｑ４の組、小ドットの画素データＳＩに対応する第１選択データｑ１と第２選択データｑ５の組、中ドットの画素データＳＩに対応する第１選択データｑ２と第２選択データｑ６の組、及び、大ドットの画素データＳＩに対応する第１選択データｑ３と第２選択データｑ７の組の少なくとも１組が、同時にデータ［１］を示す可能性がある。

このような現象は、主にノイズによって生じると考えられる。例えば、転送用クロックＣＬＫにノイズが重なった場合には、各選択データｑ０〜ｑ７が正規のレジスタＲＧとは異なるレジスタＲＧに記憶されることがある。また、各選択データｑ０〜ｑ７にノイズが重なってしまった場合には、選択データｑ０〜ｑ７の内容が書き換えられてしまう可能性もある。このような場合には、対応する第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７の組が同時にデータ［１］を示す可能性がある。そして、対応する第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７の組が同時にデータ［１］を示した場合には、第１スイッチ８６Ａと第２スイッチ８６Ｂとが同時にオン状態になる。ここで、図１２は、第１スイッチ８６Ａと第２スイッチ８６Ｂとが同時にオンされた状態を模式的に説明する図である。図１２に示すように、第１スイッチ８６Ａと第２スイッチ８６Ｂが同時にオン状態になった状態において、第１駆動信号ＣＯＭ_Ａの電圧と第２駆動信号ＣＯＭ_Ｂの電圧とに差があると、この電圧の差により、予定されていない電流Ｉが流れる。この現象は、このノズルだけで起こるのではなく、同一の画素データをもつ他のノズルでも同時に起こる（最悪、全ノズルで起こる）。そして、この予定されていない電流Ｉの合計は、駆動信号生成部７０Ａ，７０Ｂの許容電流値を超えるなどの悪影響を及ぼす可能性がある。

そこで、本実施形態では、このような悪影響を防止するため、検査回路８５を設けている。この検査回路８５は、データ検査部に相当し、データ出力部としての制御ロジック８４に接続され、制御ロジック８４から出力された第１選択データｑ０〜ｑ３及び第２選択データｑ４〜ｑ７を検査する。そして、検査回路８５は、第１選択データｑ０〜ｑ３及び第２選択データｑ４〜ｑ７に異常がなければ、これらの第１選択データｑ０〜ｑ３及び第２選択データｑ４〜ｑ７を、検査済み第１選択データｑ０ｄ〜ｑ３ｄ及び検査済み第２選択データｑ４ｄ〜ｑ７ｄとしてそのまま出力する。一方、検査回路８５は、第１選択データｑ０〜ｑ３及び第２選択データｑ４〜ｑ７が、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を示す場合（つまり異常を示す場合）に、それまで出力していた検査済み第１選択データｑ０ｄ〜ｑ３ｄ及び検査済み第２選択データｑ４ｄ〜ｑ７ｄを継続して出力する。ここで、継続して出力される検査済み第１選択データｑ０ｄ〜ｑ３ｄ及び検査済み第２選択データｑ４ｄ〜ｑ７ｄは、既に検査回路８５によって検査されたものである。言い換えれば、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を示さない正常な選択データである。従って、この検査回路８５を設けることにより、第１選択データｑ０〜ｑ３及び第２選択データｑ４〜ｑ７に問題があった場合には、これらの第１選択データｑ０〜ｑ３及び第２選択データｑ４〜ｑ７に代えて、検査済み第１選択データｑ０ｄ〜ｑ３ｄ及び検査済み第２選択データｑ４ｄ〜ｑ７ｄが継続して出力される。その結果、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂの素子への同時印加が確実に防止される。

＜検査回路８５の構成について＞
まず、検査回路８５の構成について説明する。ここで、図１３は検査回路８５の構成を説明するブロック図である。図１３に示すように、検査回路８５は、データ判断部８５１と、結果記憶部８５２と、結果出力部８５３と、データ選択部８５４とを有している。データ判断部８５１は、制御ロジック８４から出力された第１選択データｑ０〜ｑ３及び第２選択データｑ４〜ｑ７に対する判断を行う部分である。すなわち、これらの第１選択データｑ０〜ｑ３及び第２選択データｑ４〜ｑ７が、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を示すか否かを判断する部分である。結果記憶部８５２は、判断結果記憶部に相当し、データ判断部８５１での判断結果を記憶する部分である。結果出力部８５３は、データ判断部８５１での判断結果、及び、結果記憶部８５２に記憶されている判断結果を出力する部分である。データ選択部８５４は、選択出力部に相当し、データ判断部８５１から出力される判断結果、若しくは、結果記憶部８５２に記憶された判断結果の何れかが、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を示す場合に、それまで出力していた検査済み第１選択データｑ０ｄ〜ｑ３ｄと検査済み第２選択データｑ４ｄ〜ｑ７ｄとを選択して出力する部分である。以下、各部について詳細に説明する。

＜データ判断部８５１について＞
まず、データ判断部８５１について詳細に説明する。ここで、図１４は検査回路８５の具体例を説明する図である。図１５Ａは、データ判断部８５１の具体的な構成を説明する図である。図１５Ｂは、データ判断部８５１が有するナンドゲート８５１ａ〜８５１ｄの動作を説明する真理値表である。図１５Ｃは、データ判断部８５１が有するナンドゲート８５１ｅの動作を説明する真理値表である。これらの図に示すように、データ判断部８５１は、５つのナンドゲート８５１ａ〜８５１ｅを有している。これらのナンドゲート８５１ａ〜８５１ｅは、その機能に基づいて２種類に分けることができる。具体的には、ナンドゲート８５１ａ〜８５１ｄと、ナンドゲート８５１ｅとに分けることができる。

ナンドゲート８５１ａ〜８５１ｄは、対応する第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７同士を比較するためのものである。すなわち、ナンドゲート８５１ａは、２つの入力端子と１つの出力端子とを有する。そして、ナンドゲート８５１ａは、ドット無しの第１選択データｑ０と第２選択データｑ４とを比較し、これらの第１選択データｑ０と第２選択データｑ４の両方が駆動信号ＣＯＭの印加を示すデータ［１］の場合に、その旨を示すデータ［０］を出力する。一方、その他の場合には、ナンドゲート８５１ａはデータ［１］を出力する。そして、ナンドゲート８５１ｂ〜８５１ｄも同様である。すなわち、ナンドゲート８５１ｂは、小ドットの第１選択データｑ１と第２選択データｑ５とを比較し、これらの第１選択データｑ１と第２選択データｑ５の両方が駆動信号ＣＯＭの印加を示すデータ［１］の場合に、その旨を示すデータ［０］を出力する。同様に、ナンドゲート８５１ｃは、中ドットの第１選択データｑ２と第２選択データｑ６とを比較し、ナンドゲート８５１ｄは、大ドットの第１選択データｑ３と第２選択データｑ７とを比較する。

ナンドゲート８５１ｅは、ナンドゲート８５１ａ〜８５１ｄの比較結果を出力するためのものである。すなわち、ナンドゲート８５１ｅは、４つの入力端子と１つの出力端子を有し、入力端子のそれぞれには、ナンドゲート８５１ａ〜８５１ｄからの出力ＯＡ〜ＯＤが入力される。このため、ナンドゲート８５１ｅの出力ＯＥは、ナンドゲート８５１ａの出力ＯＡ〜ナンドゲート８５１ｄの出力ＯＤのいずれか１つでもデータ［０］であれば、データ［１］となる。つまり、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂの同時印加を示す異常なものであれば、データ［１］となる。また、この出力ＯＥは、ナンドゲート８５１ａの出力ＯＡ〜ナンドゲート８５１ｄの出力ＯＤが全てデータ［１］であれば、つまり、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂの同時印加を示すものがない正常なものであれば、データ［０］となる。従って、このナンドゲート８５１ｅは、第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７の組に関し、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂをピエゾ素子４１７へ同時に印加させる組の有無を示す判断結果を出力するものといえる。

＜結果記憶部８５２について＞
次に、結果記憶部８５２について説明する。図１４に示すように、結果記憶部８５２は、第１駆動信号ＣＯＭ_Ａ用の第１記憶回路８５２ａと、第２駆動信号ＣＯＭ_Ｂ用の第２記憶回路８５２ｂとを有する。

第１記憶回路８５２ａは、結果出力部８５３からの出力を記憶する回路であって、第１駆動信号ＣＯＭ_Ａ用の第１タイミングパルスが入力される毎に記憶を更新する回路である。本実施形態の第１記憶回路８５２ａはＤ−ＦＦ回路によって構成され、その出力は結果出力部８５３に入力されている。ここで、第１タイミングパルスとは、第１選択データの更新タイミングを定めるためのパルスであり、ラッチ信号ＬＡＴのラッチパルスと、第１チェンジ信号ＣＨ_Ａのチェンジパルスが相当する。具体的に説明すると、第１チェンジ信号ＣＨ_Ａはインバータ群８５５の第１インバータ８５５ａにより反転され、ラッチ信号ＬＡＴはインバータ群８５５の第３インバータ８５５ｃにより反転されている。そして、反転されたラッチ信号ＬＡＴと反転された第１チェンジ信号ＣＨ_Ａの論理積をアンドゲート８５６Ａに演算させて、第１記憶回路８５２ａのクロック端子に入力している。

ここで、図１６は、アンドゲート８５６Ａ，８５６Ｂの動作を説明するタイミングチャートである。すなわち、ラッチ信号ＬＡＴ、第１チェンジ信号ＣＨ_Ａ、及び第２チェンジ信号ＣＨ_Ｂと、これらの信号の反転出力（第１インバータ８５５ａ〜第３インバータ８５５ｃの出力）と、アンドゲート８５６Ａ，８５６Ｂの出力の関係を説明するタイミングチャートである。この図に示すように、アンドゲート８５６Ａの出力（演算結果）は、ラッチ信号ＬＡＴと第１チェンジ信号ＣＨ_Ａとが共にＬレベルの場合にＨレベルとなり、ラッチパルスやチェンジパルスが出力されている期間においてＬレベルとなる。従って、アンドゲート８５６Ａの出力は、ラッチパルスやチェンジパルスの前側エッジのタイミングでＨレベルからＬレベルに立ち下がり、後側エッジのタイミングでＬレベルからＨレベルに立ち上がる。そして、第１記憶回路８５２ａは、クロック端子に入力されたパルスの正エッジで動作するので、ラッチパルスやチェンジパルスの後側エッジのタイミングで、結果記憶部８５２からの出力を記憶する。

第２記憶回路８５２ｂもまた、結果出力部８５３の出力を記憶する回路である。この第２記憶回路８５２ｂは、第２駆動信号ＣＯＭ_Ｂ用の第２タイミングパルスが入力される毎に記憶内容を更新する。この第２記憶回路８５２ｂも、第１記憶回路８５２ａと同様にＤ−ＦＦ回路によって構成されており、その出力は結果出力部８５３に入力されている。ここで、第２タイミングパルスとは、第２選択データの更新タイミングを定めるためのパルスである。具体的に説明すると、第２チェンジ信号ＣＨ_Ｂはインバータ群８５５の第２インバータ８５５ｂにより反転され、ラッチ信号ＬＡＴは前述したように第３インバータ８５５ｃにより反転されている。そして、反転されたラッチ信号ＬＡＴと反転された第２チェンジ信号ＣＨ_Ｂの論理積をアンドゲート８５６Ｂに演算させて、第２記憶回路８５２ｂのクロック端子に入力している。従って、図１６に示すように、アンドゲート８５６Ｂの出力も、ラッチパルスやチェンジパルスの前側エッジのタイミングでＨレベルからＬレベルに立ち下がり、後側エッジのタイミングでＬレベルからＨレベルに立ち上がる。そして、第２記憶回路８５２ｂは、クロック端子に入力されたパルスの正エッジで動作するので、ラッチパルスやチェンジパルスの後側エッジのタイミングで、結果記憶部８５２からの出力を記憶する。

そして、第１記憶回路８５２ａ及び第２記憶回路８５２ｂは、ラッチパルスが入力される毎にリセットされる。本実施形態では、反転されたラッチ信号ＬＡＴが第１記憶回路８５２ａのリセット端子及び第２記憶回路８５２ｂのリセット端子に入力されている。そして、これらの第１記憶回路８５２ａ及び第２記憶回路８５２ｂは、リセット端子に入力されたパルスの負エッジでリセットされるので、ラッチパルスの前側エッジのタイミングでリセットされる。従って、ラッチパルスは、特定タイミングパルスに相当する。なお、第１記憶回路８５２ａおよび第２記憶回路８５２ｂのリセットが解除されるのは、ラッチパルスの後側エッジのタイミングであり、前述のように、第１記憶回路８５２ａおよび第２記憶回路８５２ｂのクロックが動くのとほぼ同時であるが、アンドゲート８５６Ａ、Ｂの伝播遅延により、リセットが解除された後にクロック入力されるので、確実にラッチされる。

ところで、第１記憶回路８５２ａの出力と第２記憶回路８５２ｂの出力が入力される結果出力部８５３は、データ判断部８５１からの判断結果も入力されており、いずれかの入力がデータ［１］を示す場合にデータ［１］を出力するものである（後述する）。このため、データ判断部８５１からの判断結果がデータ［１］になると、第１記憶回路８５２ａは、ラッチパルス若しくは第１チェンジ信号ＣＨ_Ａのチェンジパルスにおける後側エッジのタイミングで、このデータ［１］を記憶して結果出力部８５３へ出力する。同様に、第２記憶回路８５２ｂは、ラッチパルス若しくは第２チェンジ信号ＣＨ_Ｂのチェンジパルスにおける後側エッジのタイミングで、このデータ［１］を記憶して結果出力部８５３へ出力する。従って、データ判断部８５１から出力がデータ［１］になり、引き続き、第１記憶回路８５２ａおよび第２記憶回路８５２ｂの出力がデータ［１］になると、その後結果出力部８５３の出力は、データ判断部８５１からの出力に拘わらず、第１記憶回路８５２ａ及び第２記憶回路８５２ｂが共にリセットされるまで、データ［１］となる。言い換えれば、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂをピエゾ素子４１７へ同時に印加させる選択データの組がある旨をデータ判断部８５１が判断した場合には、第１記憶回路８５２ａ及び第２記憶回路８５２ｂが共にリセットされるまで、結果出力部８５３からの出力はデータ［１］のままとなる。

＜結果出力部８５３について＞
次に、結果出力部８５３について説明する。図１４に示すように、結果出力部８５３は、ノアゲート８５３ａと、インバータ８５３ｂとを有する。ノアゲート８５３ａは、３つの入力端子と１つの出力端子とを有している。そして、このノアゲート８５３ａには、データ判断部８５１からの判断結果と、第１記憶回路８５２ａからの出力と、第２記憶回路８５２ｂからの出力とが入力されている。また、ノアゲート８５３ａの出力は、インバータ８５３ｂに入力されている。従って、結果出力部８５３からの出力、つまり、インバータ８５３ｂからの出力は、データ判断部８５１からの判断結果と、第１記憶回路８５２ａからの出力と、第２記憶回路８５２ｂからの出力のいずれか１つでもデータ［１］であれば、データ［１］となる。

＜データ選択部８５４について＞
次に、データ選択部８５４について説明する。このデータ選択部８５４は、２チャンネルのマルチプレクサ８５４ａと、記憶回路８５４ｂと、アンドゲート８５４ｃとから構成される。そして、マルチプレクサ８５４ａと記憶回路８５４ｂの組は、検査済み選択データｑ０ｄ〜ｑ７ｄのそれぞれに対応させて設けられる。従って、データ選択部８５４は、検査済み選択データｑ０ｄ用のブロックＢＫ（ｑ０ｄ）から検査済み選択データｑ７ｄ用のブロックＢＫ（ｑ７ｄ）までの８個のブロックＢＫを有している。

マルチプレクサ８５４ａは、切り替えスイッチに相当する。このマルチプレクサ８５４ａの一方の入力端子には制御ロジック８４からの選択データｑ０〜ｑ７が入力され、他方の入力端子には記憶回路８５４ｂからの出力、すなわち、既に出力されている検査済み選択データｑ０ｄ〜ｑ７ｄが入力される。そして、このマルチプレクサ８５４ａは、結果出力部８５３から出力されるデータが［０］の場合には、制御ロジック８４からの選択データｑ０〜ｑ７を出力し、結果出力部８５３から出力されるデータが［１］の場合、すなわち、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を示す異常な場合には、既に出力されている検査済み選択データｑ０ｄ〜ｑ７ｄを出力する。具体的に説明すると、ブロックＢＫ（ｑ０ｄ）が有するマルチプレクサ８５４ａは、結果出力部８５３からの出力がデータ［０］の場合に選択データｑ０を出力する。一方、結果出力部８５３からの出力がデータ［１］の場合に検査済み選択データｑ０ｄを出力する。同様に、ブロックＢＫ（ｑ１ｄ）が有するマルチプレクサ８５４ａは、選択データｑ１と検査済み選択データｑ１ｄのいずれかを出力する。そして、他のブロックＢＫも同様であり、ブロックＢＫ（ｑ７ｄ）が有するマルチプレクサ８５４ａは、選択データｑ７と検査済み選択データｑ７ｄのいずれかを出力する。

記憶回路８５４ｂは、記憶出力部に相当する。そして、本実施形態の記憶回路８５４ｂは、Ｄ−ＦＦ回路によって構成されている。この記憶回路８５４ｂの入力端子には、マルチプレクサ８５４ａからの出力が入力されている。また、記憶回路８５４ｂのクロック端子には、ラッチ信号ＬＡＴのラッチパルスと、第１チェンジ信号ＣＨ_Ａのチェンジパルス若しくは第２チェンジ信号ＣＨ_Ｂのチェンジパルスとに基づくタイミングパルスが入力される。すなわち前述したアンドゲート８５６Ａからの出力が、ブロックＢＫ（ｑ０ｄ）〜ＢＫ（ｑ３ｄ）が有する記憶回路８５４ｂのクロック端子に入力され、アンドゲート８５６Ｂからの出力が、ブロックＢＫ（ｑ４ｄ）〜ＢＫ（ｑ７ｄ）が有する記憶回路８５４ｂのクロック端子に入力されている。そして、ブロックＢＫ（ｑ０ｄ）〜ＢＫ（ｑ７ｄ）が有する各記憶回路８５４ｂは、パルスの正エッジで動作するので、ラッチパルスとチェンジパルスの後側エッジのタイミングで記憶が更新される。

＜検査回路８５の動作について＞
次に、以上の構成を有する検査回路８５の動作について説明する。ここで、図１７は、プリンタ１の動作例を説明するための図である。具体的には、選択データ［０］が記憶されるはずの制御ロジック８４のレジスタＲＧ（Ｑ７，Ｇ２１）に、選択データ［１］が記憶されてしまった場合の動作例を説明する図である。なお、この動作例では、タイミングｔ１で始まる繰り返し周期Ｔにて選択データｑ０〜ｑ７が異常となり、直前の繰り返し周期Ｔ、及び、次の繰り返し周期Ｔの選択データｑ０〜ｑ７は正常である。すなわち、タイミングｔ１で始まる繰り返し周期Ｔ用の選択データｑ０〜ｑ７を制御ロジック８４に転送する際に、ノイズ等によって異常が発生した場合の動作例である。

この動作例において、まず、駆動信号生成回路７０は、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂを生成している（駆動信号生成ステップ）。そして、ラッチパルスＬＡＴ１の前側エッジのタイミングｔ１で、制御ロジック８４は、グループＧ１１の各レジスタＲＧに記憶されている選択データと、グループＧ２１の各レジスタＲＧに記憶されている選択データとを出力する（選択データ出力ステップ）。ここで、レジスタＲＧ（Ｑ７，Ｇ２１）には、通常はデータ［０］が記憶されるはずであるが、ノイズによってデータ［１］が記憶されている。このため、タイミングｔ１において、選択データｑ７はデータ［１］となる。なお、この他の選択データｑ０〜ｑ６については、正常なデータが出力される。その結果、選択データｑ７と選択データｑ３は、ともにデータ［１］となる。

これらの選択データｑ０〜ｑ７は、検査回路８５にて検査される（データ検査ステップ）。選択データｑ０〜ｑ７は、まず、検査回路８５が有するデータ判断部８５１及びデータ選択部８５４に入力される。ここで、図１５Ｂ，図１５Ｃから判るように、データ判断部８５１のナンドゲート８５１ａ〜８５１ｃの出力ＯＡ〜ＯＣはデータ［１］であるが、ナンドゲート８５１ｄの出力ＯＤは、選択データｑ３と選択データｑ７がともにデータ［１］であることからデータ［０］になる。これに伴い、ナンドゲート８５１ｅの出力ＯＥはデータ［１］となる。すなわち、データ判断部８５１による判断結果は、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を示すデータ［１］となる。

結果出力部８５３の出力がデータ［１］であることに基づき、データ選択部８５４が有する各マルチプレクサ８５４ａは、検査済み選択データｑ０ｄ〜ｑ７ｄを選択する。これにより、データ選択部８５４が有する各記憶回路８５４ｂの入力端子には、既に出力されている検査済み選択データｑ０ｄ〜ｑ７ｄが入力される。具体的には、前の繰り返し周期Ｔにおける期間Ｔ１３，Ｔ２２での検査済み選択データｑ０ｄ〜ｑ７ｄが入力される。なお、このタイミングｔ１において、結果記憶部８５２が有する第１記憶回路８５２ａ及び第２記憶回路８５２ｂは、ラッチパルスの前側エッジによってリセットされている。

次に、ラッチパルスＬＡＴ１の後側エッジのタイミングｔ２で、データ選択部８５４の記憶回路８５４ｂが動作する。すなわち、タイミングｔ２で記憶回路８５４ｂは、入力端子に入力されている検査済み選択データｑ０ｄ〜ｑ７ｄを記憶して出力する。例えば、ブロックＢＫ（ｑ０ｄ）の記憶回路８５４ｂは、それまで出力していた検査済み選択データｑ０ｄを継続して出力する。また、ブロックＢＫ（ｑ４ｄ）の記憶回路８５４ｂも、それまで出力していた検査済み選択データｑ４ｄを継続して出力する。そして、他のブロックＢＫについても同様である。

デコーダ８３は、この検査済み選択データｑ０ｄ〜ｑ７ｄに基づいて第１スイッチ制御信号ＳＷ_Ａと第２スイッチ制御信号ＳＷ_Ｂとを出力する。そして、これらの第１スイッチ制御信号ＳＷ_Ａ及び第２スイッチ制御信号ＳＷ_Ｂによって第１スイッチ８６Ａ及び第２スイッチ８６Ｂが動作し、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への印加が制御される（駆動信号印加ステップ）。ここで、それまで出力されていた検査済み選択データｑ０ｄ〜ｑ７ｄは、検査回路８５によって検査済みのものである。すなわち、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を示さない正常なものである。従って、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂの素子への同時印加が確実に防止することができる。

ところで、本実施形態では、同じ階調値（インクの吐出量）の検査済み第１選択データと検査済み第２選択データを出力するブロック対に関し、一方のブロックＢＫが有する記憶回路８５４ｂの反転出力を用いて、他方のブロックＢＫが有する記憶回路８５４ｂの出力をマスクしている。本実施形態では、アンドゲート８５４ｃでマスクしている。例えば、ドット無しの階調値では、検査済み第１選択データｑ０ｄを出力するブロックＢＫ（ｑ０ｄ）と、検査済み第２選択データｑ４ｄを出力するブロックＢＫ（ｑ４ｄ）とが対応する。そして、本実施形態では、一方のブロックＢＫ（ｑ０ｄ）が有する記憶回路８５４ｂの反転出力（ＱＮ）と他方のブロックＢＫ（ｑ４ｄ）の記憶回路８５４ｂの出力（Ｑ）がアンドゲート８５４ｃに入力されアンドゲート８５４ｃの出力が検査済み第２選択データｑ４ｄとして出力される。

ここで、ブロックＢＫ（ｑ０ｄ）から検査済み第１選択データｑ０ｄとしてデータ［１］が出力されている場合、記憶回路８５４ｂの反転出力（ＱＮ）はデータ［０］となる。そして、この反転出力［０］を入力とするアンドゲート８５４ｃの出力すなわち検査済み第２選択データｑ４ｄは、ブロックＢＫ（ｑ４ｄ）の記憶回路８５４ｂの値によらず、常にデータ［０］となる。つまり、ブロックＢＫ（ｑ０ｄ）からの検査済み第１選択データｑ０ｄがデータ［１］である場合には、ブロックＢＫ（ｑ４ｄ）からの検査済み第２選択データｑ４ｄは強制的にデータ［０］となる。その結果、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂとが同時にピエゾ素子４１７へ印加されてしまう不具合を防止することができる。なお、この機能は、例えば、電源投入時など、選択データｑ０〜ｑ７が不定の場合に有効である。

また、このタイミングｔ２では、ラッチパルスの後側エッジにより、結果記憶部８５２の第１記憶回路８５２ａ及び第２記憶回路８５２ｂは、結果出力部８５３の出力を記憶する。すなわち、第１記憶回路８５２ａ及び第２記憶回路８５２ｂは、結果出力部８５３が出力している異常を示すデータ［１］を記憶する。前述したように、これらの第１記憶回路８５２ａ及び第２記憶回路８５２ｂの記憶内容は結果出力部８５３へ出力されるので、以後の更新タイミングで第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７とが正常に戻ったとしても、第１記憶回路８５２ａ及び第２記憶回路８５２ｂがリセットされるまでは、結果出力部８５３からの出力は異常を示すデータ［１］となる。

次に、第１チェンジ信号ＣＨ_ＡのチェンジパルスＣＨ１１が出力される。このチェンジパルスＣＨ１１の前側エッジのタイミングｔ３において、制御ロジック８４は、グループＧ１２の各レジスタＲＧに記憶されている選択データを出力する。すなわち、第１選択データｑ０〜ｑ３が更新される。そして、更新された第１選択データｑ０〜ｑ３と更新されていない第２選択データｑ４〜ｑ７とが、データ判断部８５１及びデータ選択部８５４に入力される。このとき、全ての選択データｑ０〜ｑ７は正常なものになっている。このため、データ判断部８５１のナンドゲート８５１ａ〜８５１ｄの出力ＯＡ〜ＯＤはいずれもデータ［１］となる。その結果、データ判断部８５１による判断結果は、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を示さない（つまり正常な状態を示す）、データ［０］となる。この判断結果は、結果出力部８５３に出力される。ここで、前述したように、第１記憶回路８５２ａ及び第２記憶回路８５２ｂからは、異常を示すデータ［１］が出力されている。このため、結果出力部８５３からの出力はデータ［１］となる。その結果、データ選択部８５４が有する各マルチプレクサ８５４ａは、検査済み選択データｑ０ｄ〜ｑ７ｄを選択する。これにより、データ選択部８５４が有する各記憶回路８５４ｂの入力端子には、既に出力されている検査済み選択データｑ０ｄ〜ｑ７ｄが入力される。

次に、チェンジパルスＣＨ１１の後側エッジのタイミングｔ４で、データ選択部８５４の記憶回路８５４ｂが動作する。すなわち、タイミングｔ４で記憶回路８５４ｂは、入力端子に入力されている検査済み選択データｑ０ｄ〜ｑ７ｄを記憶して出力する。つまり、それまで出力していた検査済み選択データｑ０ｄ〜ｑ７ｄが継続的に出力される。前述したように、これらの検査済み選択データｑ０ｄ〜ｑ７ｄは、検査回路８５によって検査済みのものであり、正常なものである。従って、このタイミングｔ４でも、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂの素子への同時印加を確実に防止することができる。

次に、第１チェンジ信号ＣＨ_ＡのチェンジパルスＣＨ１２及び第２チェンジ信号ＣＨ_ＢのチェンジパルスＣＨ２１が同時に出力される。これらのチェンジパルスＣＨ１２，ＣＨ２１に伴う動作は、チェンジパルスＣＨ１１が出力された場合の動作と同様である。要するに、データ判断部８５１による判断結果は正常を示している（データ［０］）が、第１記憶回路８５２ａ及び第２記憶回路８５２ｂの出力が異常を示している（データ［１］）ため、結果出力部８５３からの出力も異常を示す（データ［１］）。これに伴い、それまで出力していた検査済み選択データｑ０ｄ〜ｑ７ｄが継続的に出力される。

次に、ラッチパルスＬＡＴ２の前側エッジのタイミングｔ１１で、制御ロジック８４のマルチプレクサＭＸ０〜ＭＸ７は、グループＧ１１の各レジスタＲＧに記憶されている選択データと、グループＧ２１の各レジスタＲＧに記憶されている選択データとを選択する。これにより、制御ロジック８４からは、選択データｑ０〜ｑ７が出力される。ここで出力される選択データｑ０〜ｑ７は正常な選択データである。これは、直前の繰り返し周期Ｔの間に（さらに詳しく述べれば、チェンジパルスＣＨ２２の後側エッジのタイミングからタイミングｔ１１の間に）、制御ロジック８４の各レジスタＲＧに記憶される選択データが更新されているためである。従って、このタイミングｔ１１において、データ判断部８５１から出力される判断結果は、正常を示すデータ［０］となる。また、このタイミングｔ１において、結果記憶部８５２が有する第１記憶回路８５２ａ及び第２記憶回路８５２ｂは、ラッチパルスの前側エッジによってリセットされる。このため、第１記憶回路８５２ａからの出力、及び、第２記憶回路８５２ｂからの出力も、ともに正常を示すデータ［０］となる。そして、結果出力部８５３に入力されるデータ判断部８５１の判断結果、第１記憶回路８５２ａからの出力、及び、第２記憶回路８５２ｂからの出力が何れもデータ［０］となることから、結果出力部８５３からの出力も正常を示すデータ［０］となる。結果出力部８５３の出力がデータ［０］であることに基づき、データ選択部８５４が有する各マルチプレクサ８５４ａは、制御ロジック８４からの選択データｑ０〜ｑ７を選択する。すなわち、データ選択部８５４が有する各記憶回路８５４ｂの入力端子には、これらの選択データｑ０〜ｑ７が入力される。

次に、ラッチパルスＬＡＴ２の後側エッジのタイミングｔ１２で、データ選択部８５４の記憶回路８５４ｂが動作する。すなわち、タイミングｔ１２で記憶回路８５４ｂは、入力端子に入力されている選択データｑ０〜ｑ７を記憶し、検査済み選択データｑ０ｄ〜ｑ７ｄとして出力する。例えば、ブロックＢＫ（ｑ０ｄ）の記憶回路８５４ｂはデータ［０］を出力し、ブロックＢＫ（ｑ４ｄ）の記憶回路８５４ｂもデータ［０］を出力する。また、ブロックＢＫ（ｑ３ｄ）の記憶回路８５４ｂはデータ［１］を出力し、ブロックＢＫ（ｑ７ｄ）の記憶回路８５４ｂはデータ［０］を出力する。そして、ここで出力される検査済み選択データは検査回路８５によって検査済みのものであり、正常なものである。従って、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂの素子への同時印加を確実に防止することができる。

このような構成により、本実施形態のプリンタ１では、制御ロジック８４に記憶される選択データが、ノイズ等によって異常なものとなってしまった場合には、それまで出力していた検査済み第１選択データと検査済み第２選択データとが継続して出力される。これにより、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂのピエゾ素子４１７への同時印加を有効に防止することができる。また、この制御は、ラッチパルスやタイミングパルスにおける前側エッジのタイミングと後側エッジのタイミングを基準にして行われている。すなわち、前側エッジのタイミングで制御ロジック８４からの選択データｑ０〜ｑ７の判断が行われ、後側エッジのタイミングで判断結果に基づく選択が行われている。このように、１つのパルスの前側エッジと後側エッジを利用しているので制御の効率がよい。また、制御のタイミングを適切に定めることもできる。例えば、データ判断部８５１による判断動作とデータ選択部８５４による選択動作について、これらの順序を確実に定めることができる。さらに、比較対象となる第１選択データｑ０〜ｑ３，第２選択データｑ４〜ｑ７の組は、同じ階調値のものである。このため、適切な判断を行わせることができる。

ところで、前述したタイミングｔ４では、データ判断部８５１からの判断結果は正常であるにも拘わらず、それまで出力していた検査済み選択データｑ０ｄ〜ｑ７ｄを出力するように構成されていた。その理由は、タイミングｔ４は、第１駆動信号ＣＯＭ_Ａだけに設定された切り替えタイミングだからである。すなわち、このタイミングｔ４で、選択データｑ０〜ｑ７に基づく新たな検査済み選択データｑ０ｄ〜ｑ７ｄによる制御に切り替えてしまうと、ピエゾ素子４１７の電位が急激に変化し、ピエゾ素子４１７に過度な負担を掛けてしまったりする。

例えば、大ドットの画素データＳＩが設定されていた場合、タイミングｔ４までの期間において、検査済み第２選択データｑ７ｄはデータ［１］となる。このため、この画素データＳＩに対応するピエゾ素子４１７には第２駆動信号ＣＯＭ_Ｂが印加される。そして、タイミングｔ４で新たな検査済み選択データに切り替えてしまうと、新たな検査済み第１選択データｑ３ｄはデータ［１］であるため（すなわち、制御ロジック８４からの選択データｑ３がそのまま検査済み選択データｑ３ｄとなるため）、タイミングｔ４からは第１駆動信号ＣＯＭ_Ａがピエゾ素子４１７へ印加される。ここで、図９に示すように、タイミングｔ４において、第２駆動信号ＣＯＭ_Ｂの電圧Ｖ（ｔ４）は第１駆動信号ＣＯＭ_Ａの電圧（中間電圧ＶＣ）よりも低い。このため、ピエゾ素子４１７は、電圧Ｖ（ｔ４）に対応する電位から中間電圧ＶＣに対応する電位まで急激に充電される。その結果、ピエゾ素子４１７に過度な負担を掛けてしまう。

この点に関し、本実施形態では、データ判断部８５１の判断結果が異常を示すデータ［１］であった場合には、このデータを第１記憶回路８５２ａと第２記憶回路８５２ｂに記憶させている。この構成により、第１選択データｑ０〜ｑ３と第２選択データｑ４〜ｑ７に関し、一方だけの更新タイミングでこれらの選択データｑ０〜ｑ７が正常に戻ったとしても、それまで出力されていた検査済み第１選択データｑ０ｄ〜ｑ３ｄと検査済み第２選択データｑ４ｄ〜ｑ７ｄを継続して出力させることができる。

そして、ラッチパルスのタイミングで、第１記憶回路８５２ａと第２記憶回路８５２ｂとをリセットしているので、ピエゾ素子４１７の急激な電位変化を確実に防止することができる。すなわち、ラッチパルスのタイミングは、画素データＳＩ（階調値）を更新するタイミングである。言い換えれば、ピエゾ素子４１７に印加される駆動信号ＣＯＭを、第１駆動信号ＣＯＭ_Ａから第２駆動信号ＣＯＭ_Ｂへと、或いはその逆へと切り替え得るタイミングである。それ故に、ラッチパルスのタイミングにおいて、第１駆動信号ＣＯＭ_Ａの電圧と第２駆動信号ＣＯＭ_Ｂの電圧は揃えられている。従って、新たな検査済み選択データｑ０ｄ〜ｑ７ｄに制御を切り替えることで、ピエゾ素子４１７に印加される駆動信号ＣＯＭが切り替わったとしても、急激な電位の変化は生じ難い。その結果、新たな検査済み第１選択データｑ０ｄ〜ｑ３ｄと検査済み第２選択データｑ４ｄ〜ｑ７ｄに基づく駆動信号ＣＯＭの印加制御を円滑に行わせることができる。

＝＝＝第２実施形態＝＝＝
ところで、前述した第１実施形態では、ラッチパルスのタイミングで第１記憶回路８５２ａ及び第２記憶回路８５２ｂをリセットしていた。つまり、新たな検査済み選択データｑ０ｄ〜ｑ７ｄによる制御を実行可能に構成していた。ところで、新たな検査済み選択データｑ０ｄ〜ｑ７ｄによる制御を実行可能にするタイミングは、ラッチパルスのタイミングに限定されない。すなわち、ピエゾ素子４１７に印加される駆動信号ＣＯＭを、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂの一方から他方へ切り替え得るタイミングであればよい。以下、新たな検査済み選択データｑ０ｄ〜ｑ７ｄによる制御が実行されるタイミングが異なる第２実施形態について説明する。ここで、図１８は、第２実施形態の構成を説明する図である。なお、図示されていない構成は、前述した第１実施形態のものと同様である。

図１８に示すように、このプリンタ１では、検査回路８５にリセットパルス生成部８５７を設けている。このリセットパルス生成部８５７は、アンドゲート８５７ａと、インバータ８５７ｂと、アンドゲート８５７ｃとを有している。アンドゲート８５７ａは、２つの入力端子と１つの出力端子とを有している。そして、一方の入力端子には第１チェンジ信号ＣＨ_Ａが入力され、他方の入力端子には第２チェンジ信号ＣＨ_Ｂが入力されている。従って、このアンドゲート８５７ａは、第１チェンジ信号ＣＨ_Ａと第２チェンジ信号ＣＨ_Ｂが共にＨレベルのときに、Ｈレベルの信号を出力する。言い換えれば、第１チェンジ信号ＣＨ_Ａのチェンジパルスと第２チェンジ信号ＣＨ_Ｂのチェンジパルスが同時に出力されている期間に亘ってパルスが出力される。そして、このパルスは、ラッチパルスやチェンジパルスといったタイミングパルスの内、同時に出力される第１チェンジ信号ＣＨ_ＡのチェンジパルスＣＨ１２と第２チェンジ信号ＣＨ_ＢのチェンジパルスＣＨ２１に基づいて生成される（図１７を参照。）。このため、これらのチェンジパルスＣＨ１２，ＣＨ２１は、特定タイミングパルスに相当する。

アンドゲート８５７ａの出力はインバータ８５７ｂに入力される。従って、このインバータ８５７ｂからは、第１チェンジ信号ＣＨ_ＡのチェンジパルスＣＨ１２と第２チェンジ信号ＣＨ_ＢのチェンジパルスＣＨ２１が同時に出力されている期間に亘ってＬレベルとなる反転信号が出力される。つまり、第１チェンジ信号ＣＨ_ＡのチェンジパルスＣＨ１２及び第２チェンジ信号ＣＨ_ＢのチェンジパルスＣＨ２１における、前側エッジのタイミングでＨレベルからＬレベルに立ち下がり、後側エッジのタイミングでＬレベルからＨレベルに立ち上がる信号が出力される。

インバータ８５７ｂの出力は、アンドゲート８５７ｃの一方の入力端子に入力される。このアンドゲート８５７ｃは、２つの入力端子と１つの出力端子とを有する。そして、アンドゲート８５７ｃの他方の入力端子には、第３インバータ８５５ｃによって反転されたラッチ信号ＬＡＴ（以下、反転ラッチ信号ともいう。）が入力される。この反転ラッチ信号では、第１実施形態で説明したように、ラッチパルスの前側エッジのタイミングでＨレベルからＬレベルに立ち下がり、後側エッジのタイミングでＬレベルからＨレベルに立ち上がる信号が出力される。従って、アンドゲート８５７ｃの出力は、ラッチパルスが出力されている期間、及び、第１チェンジ信号ＣＨ_ＡのチェンジパルスＣＨ１２及び第２チェンジ信号ＣＨ_ＢのチェンジパルスＣＨ２１が同時に出力されている期間に亘ってＬレベルとなる信号（便宜上、リセットタイミング信号ともいう。）が出力される。

そして、アンドゲート８５７ｃから出力されるリセットタイミング信号は、第１記憶回路８５２ａのリセット端子及び第２記憶回路８５２ｂのリセット端子のそれぞれに入力されている。ここで、本実施形態の第１記憶回路８５２ａ及び第２記憶回路８５２ｂは、リセットタイミング信号の［０］レベルでリセットされるものである。このため、第１記憶回路８５２ａ及び第２記憶回路８５２ｂは、ラッチパルスの前側エッジのタイミング、及び、チェンジパルスＣＨ１２及びチェンジパルスＣＨ２１の前側エッジのタイミングでリセットされる。

例えば、図９に示す第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂでは、期間Ｔ１１の開始タイミング、期間Ｔ１３（期間Ｔ２２）の開始タイミングで第１記憶回路８５２ａ及び第２記憶回路８５２ｂがリセットされる。そして、これらの第１記憶回路８５２ａ及び第２記憶回路８５２ｂがリセットされた後は、新たな検査済み選択データｑ０ｄ〜ｑ７ｄによる制御が行われる。このように構成しても、第１実施形態と同様の作用効果を奏する。

＝＝＝その他の実施の形態＝＝＝
上記の実施形態は、主としてプリンタ１を有する印刷システム１００について記載されているが、その中には、駆動信号ＣＯＭの印加方法や液体吐出システム等の開示が含まれている。また、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはいうまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。

＜検査回路８５について＞
前述した各実施形態の検査回路８５はあくまで一例である。検査回路８５はロジック回路で構成されているため、異なる回路構成であっても同等の動作を行わせることができる。従って、同等の動作を行わせる検査回路８５であれば、本発明に含まれる。さらに、ロジック回路を用いずに、ＣＰＵ６２を用いて構成することも可能である。

＜駆動信号ＣＯＭについて＞
前述した実施形態では、第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂからなる２種類の駆動信号ＣＯＭを同時に生成するプリンタ１を例に挙げたが、この構成に限定されるものではない。すなわち、３種類以上の駆動信号ＣＯＭを同時に生成可能なプリンタ１であってもよい。また、前述した第１駆動信号ＣＯＭ_Ａと第２駆動信号ＣＯＭ_Ｂも一例であり、他の波形であってもよい。

＜インクについて＞
前述の実施形態は、プリンタ１の実施形態であったので、液体状の染料インク又は顔料インクをノズルＮｚから吐出させていた。しかし、ノズルＮｚから吐出させるインクは、液体状であれば、このようなインクに限られるものではない。

＜他の応用例について＞
また、前述の実施形態では、プリンタ１が説明されていたが、これに限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、液体気化装置、有機ＥＬ製造装置（特に高分子ＥＬ製造装置）、ディスプレイ製造装置、成膜装置、ＤＮＡチップ製造装置などのインクジェット技術を応用した各種の液体吐出装置に、本実施形態と同様の技術を適用しても良い。また、これらの方法や製造方法も応用範囲の範疇である。

印刷システムの構成を説明する図である。 コンピュータ、及びプリンタの構成を説明するブロック図である。 図３Ａは、本実施形態のプリンタの構成を示す図である。図３Ｂは、本実施形態のプリンタの構成を説明する側面図である。 ヘッドの構造を説明するための断面図である。 駆動信号生成回路の構成を説明するブロック図である。 ヘッド制御部の構成を説明するブロック図である。 制御ロジックの説明図である。 デコーダの説明図である。 第１駆動信号と、第２駆動信号と、必要な制御信号を説明する図である。 大ドットの形成時、中ドットの形成時、及び小ドットの形成時において、ピエゾ素子に印加される波形部を説明する図である。 印刷動作を説明するフローチャートである。 第１スイッチと第２スイッチとが同時にオンされた状態を模式的に説明する図である。 検査回路の構成を説明するブロック図である。 検査回路の具体例を説明する図である。 図１５Ａは、データ判断部の具体的な構成を説明する図である。図１５Ｂは、データ判断部が有するナンドゲートの動作を説明する真理値表である。図１５Ｃは、データ判断部８５１が有する他のナンドゲートの動作を説明する真理値表である。 アンドゲート８５６Ａ，８５６Ｂの動作を説明するタイミングチャートである。 プリンタの動作例を説明するための図である。 第２実施形態の構成を説明する図である。

符号の説明

１ プリンタ，２０ 用紙搬送機構，２１ 給紙ローラ，２２ 搬送モータ，
２３ 搬送ローラ，２４ プラテン，２５ 排紙ローラ，３０ キャリッジ移動機構，
３１ キャリッジモータ，３２ ガイド軸，３３ タイミングベルト，
３４ 駆動プーリー，３５ 従動プーリー，
４０ ヘッドユニット，４１ ヘッド，４１Ａ 流路ユニット，
４１１ ノズルプレート，４１２ 貯留室形成基板，４１２ａ インク貯留室，
４１３ 供給口形成基板，４１３ａ インク供給口，
４１Ｂ アクチュエータユニット，
４１４ 圧力室形成基板，４１４ａ 圧力室，４１５ 振動板，
４１６ 蓋部材，４１６ａ 供給側連通口，４１７ ピエゾ素子，
４２ ヘッドケース，５０ 検出器群，５１ リニア式エンコーダ，
５２ ロータリー式エンコーダ，５３ 紙検出器，５４ 紙幅検出器，
６０ プリンタ側コントローラ，６１ インタフェース部，
６２ ＣＰＵ，６３ メモリ，６４ 制御ユニット，
７０ 駆動信号生成回路，７０Ａ 第１駆動信号生成部，
７１Ａ 第１波形生成回路，７２Ａ 第１電流増幅回路，
７０Ｂ 第２駆動信号生成部，７１Ｂ 第２波形生成回路，
７２Ｂ 第２電流増幅回路，
８１Ａ 第１シフトレジスタ，８１Ｂ 第２シフトレジスタ，
８２Ａ 第１ラッチ回路，８２Ｂ 第２ラッチ回路，
８３ デコーダ，８３Ａ 第１デコード部，
８３１Ａ〜８３４Ａ アンドゲート，８３５Ａ オアゲート，
８３Ｂ 第２デコード部，
８３１Ｂ〜８３４Ｂ アンドゲート，８３５Ｂ オアゲート，
８４ 制御ロジック，８５ 検査回路，
８５１ データ判断部，８５１ａ〜８５１ｅ ナンドゲート，
８５２ 結果記憶部，８５２ａ 第１記憶回路，８５２ｂ 第２記憶回路，
８５３ 結果出力部，８５３ａ ノアゲート，８５３ｂ インバータ，
８５４ データ選択部，
８５４ａ マルチプレクサ，８５４ｂ 記憶回路，８５４ｃ アンドゲート，
８５５ インバータ群，
８５５ａ 第１インバータ，８５５ｂ 第２インバータ，８５５ｃ 第３インバータ，
８５６Ａ アンドゲート，８５６Ｂ アンドゲート，
８５７ リセットパルス生成部，
８５７ａ アンドゲート，８５７ｂ インバータ，８５７ｃ アンドゲート，
８６Ａ 第１スイッチ，８６Ｂ 第２スイッチ，
１００ 印刷システム，１１０ コンピュータ，１１１ ホスト側コントローラ，
１１２ インタフェース部，１１３ ＣＰＵ，１１４ メモリ，
１２０ 表示装置，１３０ 入力装置，１３１ キーボード，１３２ マウス，
１４０ 記録再生装置，１４１ フレキシブルディスクドライブ装置，
１４２ ＣＤ−ＲＯＭドライブ装置，
Ｓ 用紙，ＣＴＲ コントローラ基板，ＨＣ ヘッド制御部，ＣＲ キャリッジ，
Ｎｚ ノズル，ＣＬＫ 転送用クロック，ＳＩ 画素データ，ＬＡＴ ラッチ信号，
ＣＨ_Ａ 第１チェンジ信号，ＣＨ_Ｂ 第２チェンジ信号，
ＣＯＭ_Ａ 第１駆動信号，ＣＯＭ_Ｂ 第２駆動信号，
Ｔ 繰り返し周期，ＰＳ 駆動パルス，ＳＳ 波形部，
ＭＸ マルチプレクサ，ＣＴＡ カウンタ，ＣＴＢ カウンタ

Claims (2)

1. 液体を吐出するための動作を実行可能な複数の素子の駆動信号であって、所定の繰り返し周期において同じ期間に異なる波形の駆動パルスを有する前記駆動信号を複数生成して出力する駆動信号生成部と、
   前記繰り返し周期において前記同じ期間に前記それぞれの駆動信号中の前記駆動パルスのいずれかを選択して階調値に対応した選択データの組を複数の前記階調値に対応して複数出力する選択データの出力部と、
   画素データと前記選択データとを入力し、前記画素データに基づき前記複数の組のいずれかを選択し、前記繰り返し周期において同じ期間に前記複数の駆動信号中の前記異なる波形の駆動パルスのいずれを選択するかの選択制御情報を出力する選択部と、
   前記複数の素子のそれぞれについて前記複数の駆動信号毎に設けられ、入力された前記駆動信号を前記選択制御情報に基づいて前記素子に出力するよう前記駆動信号のスイッチングをおこなうスイッチと、
   前記スイッチから出力された前記駆動信号により動作する素子と、
   を有する液体吐出装置において、
   前記選択データの出力部と前記選択部との間に、前記出力部から出力された前記選択データが前記繰り返し周期における同じ期間に前記複数の駆動パルスを同時に選択する異常なものであるか否かを検査する検査部を設け、
   前記検査部は前記選択データが前記駆動パルスを同時に選択する異常なものである場合は、それまでに出力していた前記選択データであって前記駆動パルスを同時に選択しない選択データを継続して出力し、
   前記選択データが前記駆動パルスを同時に選択するものでない正常なものである場合は、前記選択データの出力部から出力された前記選択データをそのまま前記選択部に出力するよう構成したことを特徴とする液体吐出装置。
2. 液体を吐出するための動作を実行可能な複数の素子の駆動信号であって、所定の繰り返し周期において同じ期間に異なる波形の駆動パルスを有する前記駆動信号を複数生成して出力する駆動信号生成ステップと、
   前記繰り返し周期において前記同じ期間に前記それぞれの駆動信号中の前記駆動パルスのいずれかを選択して階調値に対応した選択データの組を複数の前記階調値に対応して複数出力する選択データの出力ステップと、
   画素データと前記選択データとを入力し、前記画素データに基づき前記複数の組のいずれかを選択し、前記繰り返し周期において同じ期間に前記複数の駆動信号中の前記異なる波形の駆動パルスのいずれを選択するかの選択制御情報を出力する選択ステップと、
   前記複数の素子のそれぞれについて前記複数の駆動信号毎に設けられたスイッチを、前記選択制御情報に基づいて、入力された前記駆動信号を前記素子に出力するよう前記駆動信号のスイッチングをおこなうステップと、
   前記スイッチから出力された前記駆動信号を前記素子に印加するステップと、
   を有する液体吐出方法において、
   前記選択データの出力ステップと前記選択ステップとの間に、前記出力部から出力された前記選択データが前記繰り返し周期における同じ期間に前記複数の駆動パルスを同時に選択する異常なものであるか否かを検査する検査ステップを設け、
   前記検査ステップは前記選択データが前記駆動パルスを同時に選択する異常なものである場合は、それまでに出力していた前記選択データであって前記駆動パルスを同時に選択しない選択データを継続して出力し、
   前記選択データが前記駆動パルスを同時に選択するものでない正常なものである場合は、前記選択データの出力部から出力された前記選択データをそのまま前記選択部に出力するステップであることを特徴とする液体吐出方法。

Images