JP4631342B2 - 積層型圧電体素子の製造方法 - Google Patents

積層型圧電体素子の製造方法 Download PDF

Info

Publication number
JP4631342B2
JP4631342B2 JP2004220694A JP2004220694A JP4631342B2 JP 4631342 B2 JP4631342 B2 JP 4631342B2 JP 2004220694 A JP2004220694 A JP 2004220694A JP 2004220694 A JP2004220694 A JP 2004220694A JP 4631342 B2 JP4631342 B2 JP 4631342B2
Authority
JP
Japan
Prior art keywords
piezoelectric
internal electrode
piezoelectric layer
layer
piezoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004220694A
Other languages
English (en)
Other versions
JP2006041278A (ja
Inventor
剛士 妹尾
望 奥村
浩 角谷
一秀 佐藤
章 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004220694A priority Critical patent/JP4631342B2/ja
Priority to DE200510035157 priority patent/DE102005035157A1/de
Publication of JP2006041278A publication Critical patent/JP2006041278A/ja
Application granted granted Critical
Publication of JP4631342B2 publication Critical patent/JP4631342B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Fuel-Injection Apparatus (AREA)

Description

本発明は、圧電層と内部電極層とを交互に積層してなる積層型圧電体素子製造方法に関する。
積層型圧電体素子は、圧電材料よりなる圧電層と導電性を有する内部電極層とを交互に積層してなるセラミック積層体を有するものであり、各々の圧電層にそれぞれ上記内部電極層を介して電圧を印加することにより駆動するものである。
一般的な積層型圧電体素子は、その製法上の制約から内部電極層にAg/Pd等の高価な金属を使用しており、積層数が増すほどそのコスト高の傾向は顕著となる。
近年、上記に示される問題を解決すべく、内部電極層に安価なCuを用いた積層型圧電体素子及びその製造方法が提案されている(特許文献1、特許文献2参照)。
しかしながら、高湿度の環境下で使用される場合、一般的に圧電セラミックスよりなる圧電層は水分をよく吸着する。そのため、圧電層内の粒界及びボイド等に滞留した水分がCuよりなる内部電極層と接触することで、圧電層と内部電極層との界面にCuイオンが発生する。このCuイオンが圧電層内の粒界、マイクロクラック等を介してマイグレーションを発生し、積層型圧電体素子に動作不良が生じるおそれがあった。特に、高特性を得るために圧電層の厚みを薄くすると、この傾向は顕著に現れる。
そこで、内部電極層にマイグレーションを起こし難い金属(Pd、Pt等)のみ又はこれらの金属を合金成分としてCuに含有したものを用いることにより、マイグレーションの発生を抑制することも考えられる。しかし、この場合には、コスト高や内部電極層内の電気抵抗値が上昇することによる導電性の低下等の問題が生じる。
特許3142014号公報 特開2001−244519号公報
本発明は、かかる従来の問題点に鑑みてなされたもので、内部電極層を構成するCuのマイグレーション発生を抑制し、かつ優れた導電性を有する積層型圧電体素子製造方法を提供しようとするものである。
参考発明は、圧電セラミックスよりなる圧電層とCu(銅)よりなる内部電極層とを交互に積層してなる積層型圧電体素子において、
上記圧電層と上記内部電極層との界面には、Pd(パラジウム)とPt(白金)の少なくとも一方が存在することを特徴とする積層型圧電体素子にある
参考発明の積層型圧電体素子は、上記圧電層と上記内部電極層との界面に、マイグレーションを起こしにくい上記PdとPtの少なくとも一方を存在させることにより、内部電極層を構成するCuのマイグレーション発生を抑制することができる。
この理由は次のように考えることができる。即ち、上記圧電層と上記内部電極層との界面に、マイグレーションを起こしにくい上記PdとPtの少なくとも一方を存在させることにより、上記内部電極層を構成するCuが上記圧電層に存在する水分に接触することを抑制する。また、CuとPd又はPtとは金属結合する。これにより、上記圧電層と上記内部電極層との界面におけるCuのイオン化を抑え、上記圧電層内へのCuのマイグレーション発生を抑制することができる。
また、上記Pd及びPtは、上記圧電層と上記内部電極層との界面のみに薄く存在させる。そのため、上記内部電極層に上記Pd及びPtを混合した場合に比べて、上記内部電極層内の電気抵抗値の上昇を抑え、Cuの優れた導電性を生かし、充分な導電性を確保することができる。
このように、参考発明の積層型圧電体素子は、内部電極層を構成するCuのマイグレーション発生を抑制し、かつ優れた導電性を有するものとなる。
本発明は、圧電セラミックスよりなる圧電層とCuよりなる内部電極層とを交互に積層してなる積層型圧電体素子を製造する方法において、
セラミックス材料よりなるグリーンシートを焼成して上記圧電層を作製する圧電層作製工程と、
上記圧電層の外表面にPdとPtの少なくとも一方を付着させる貴金属配置工程と、
Cuイオンを含む無電解Cuメッキ液に上記圧電層を浸漬して、該圧電層の外表面にCuメッキ膜を形成するメッキ工程と、
上記Cuメッキ膜を両面に施した上記圧電層を積層して上記Cuメッキ膜同士を当接させてセラミック積層体を形成し、該セラミック積層体をその積層方向から加圧しながら加熱して上記Cuメッキ膜同士を接合する接合工程とを含むことを特徴とする積層型圧電体素子の製造方法にある(請求項1)。
本発明の製造方法は、圧電層作製工程の後、上記圧電層の外表面に上記PdとPtの少なくとも一方を付着させる貴金属配置工程を行う。このため、接合される上記圧電層と上記内部電極層との界面には、上記PdとPtの少なくとも一方が存在するため、上記内部電極層を構成するCuのマイグレーション発生を抑制する積層型圧電体素子を得ることができる。
即ち、接合される上記圧電層と上記内部電極層との界面に、マイグレーションを起こしにくい上記PdとPtの少なくとも一方を存在させることにより、上記圧電層と上記内部電極層との界面におけるCuのイオン化を抑え、上記圧電層内へのCuのマイグレーション発生を抑制することができる。
また、上記Pd及びPtは、接合される上記圧電層と上記内部電極層との界面のみに薄く存在させる。そのため、上記内部電極層に上記Pd及びPtを混合した場合に比べて、上記内部電極層内の電気抵抗値の上昇を抑え、Cuの優れた導電性を生かし、充分な導電性を確保することができる。
このように、本発明の製造方法によって得られる積層型圧電体素子は、内部電極層を構成するCuのマイグレーション発生を抑制し、かつ優れた導電性を有するものとなる。
また、本発明の製造方法は、セラミック材料よりなるグリーンシートを予め焼成して上記圧電層を作製する上記圧電層作製工程を行った後に、上記接合工程を施す。そのため、酸化しやすいCuよりなる内部電極層に対して、上記圧電層を作製するための焼成処理の影響を一切与えることなく、上記積層型圧電体素子を製造することができる。
また、本発明の製造方法は、Cuイオンを含む無電解Cuメッキ液に上記圧電層を浸漬して、該圧電層の外表面にCuメッキ膜を形成するメッキ工程を行う。これにより、上記圧電層の両面にCuメッキ膜が形成される。そのため、上記接合工程にて、上記Cuメッキ膜同士、すなわち同質材料同士を接合することになり、接合信頼性の高い積層型圧電体素子を製造することができる。
上記参考発明の積層型圧電体素子において、上記圧電層は、Pb(Zr、Ti)O3系のペロブスカイト構造の酸化物であるジルコン酸チタン酸鉛よりなることが好ましい。ジルコン酸チタン酸鉛(PZT)は、優れた圧電特性を有しており、上記積層型圧電体素子の特性を非常に優れたものとすることができる。なお、鉛を含まない鉛フリーの圧電セラミックスを適用することも環境上好ましい。
また、上記圧電層と上記内部電極層との界面に存在する上記PdとPtの少なくとも一方が分布する厚みは、上記内部電極層の厚みの10%以下であることが好ましい
上記Pd及びPtは、上記圧電層と上記内部電極層との界面のみに薄く存在させる。そのため、上記内部電極層を構成するCuのマイグレーション発生を抑制すると共に、上記内部電極層に上記Pd及びPtを混合した場合に比べて、上記内部電極層内の電気抵抗値の上昇を抑え、Cuの優れた導電性を生かし、充分な導電性を確保することができる。そのうえ、高価な上記Pd及びPtの使用量を削減し、コストの上昇を抑えることができる。
上記圧電層と上記内部電極層との界面に存在する上記PdとPtの少なくとも一方が分布する厚みが、上記内部電極層の厚みの10%を超える場合には、上記内部電極層内の電気抵抗値が高くなり、上記内部電極層内の導電性を充分に確保できないおそれがある。また、高価である上記Pd及びPtの使用量が増えるため、コスト高となる。
なお、上記Pd及びPtの分布する厚みは、上記Pd及びPtの1原子以上の厚みがあればよい。
また、上記積層型圧電体素子は、インジェクタの駆動源として用いられるインジェクタ用圧電アクチュエータであることが好ましい
上記インジェクタは、高温雰囲気下という過酷な状態で使用される。そのため、上記の優れた積層型圧電体素子をアクチュエータとして用いることにより、内部電極層を構成するCuのマイグレーション発生を抑制し、かつ優れた導電性を有することができ、インジェクタ全体の性能向上及び信頼性向上を図ることができる。
また、上記本発明の積層型圧電体素子の製造方法において、上記貴金属配置工程は、Pd塩(パラジウム塩)とPt塩(白金塩)の少なくとも一方を含む溶液に上記圧電層を浸漬して行うことが好ましい(請求項2)。この場合には、圧電セラミックスよりなる上記圧電層の表面の凹凸部や粒界にも、比較的均一に上記Pd及びPtを配置することができる。
(実施例1)
本発明の実施例にかかる積層型圧電体素子製造方法につき、図1〜図7を用いて説明する。
本例の積層型圧電体素子1は、図1に示すごとく、圧電セラミックスよりなる圧電層11とCu(銅)よりなる内部電極層21、22とを交互に積層してなり、圧電層11と内部電極層21、22との界面に、Pd(パラジウム)とPt(白金)の少なくとも一方が存在する。
以下、さらに詳説する。
本例の積層型圧電体素子1は、図1、図3に示すごとく、圧電セラミックスよりなる圧電層11とCuよりなる内部電極層21、22とを交互に積層してなるセラミック積層体10を有している。
そして、圧電層11と内部電極層21、22との界面は、図2に示すごとく、PdとPtの少なくとも一方よりなる貴金属230が分布する領域(以下、貴金属層23という)が形成されている。また、貴金属層23の厚みtは、内部電極層21、22の厚みTの10%以下である。
本例の貴金属層23の貴金属230としては、Pdを用いた。
また、図1、図3に示すごとく、セラミック積層体10は、側面101に設けられた金属層301と側面102に設けられた金属層302とを有している。そして、金属層301に導通する第1内部電極層21と、金属層302に導通する第2内部電極層22とを交互に配置してなる。さらに、金属層301、302と内部電極層21、22との間の電気絶縁を図る部位には、電気絶縁性を有する絶縁充填材5が配置されている。
また、同図に示すごとく、セラミック積層体10における金属層301を設けた側面101には、底部410に第2内部電極層22の端部を露出させた凹溝である第1凹溝部41が設けられ、一方、金属層302を設けた側面102には、底部420に第1内部電極層21の端部を露出させた凹溝である第2凹溝部42が設けられている。そして、第1凹溝部41及び第2凹溝部42には、それぞれ第2内部電極層22の端部及び第1内部電極層21の端部を覆うように電気絶縁性を有する絶縁充填材5が充填されている。なお、本例では、上記の凹溝を有する好ましい構造を採用したが、凹溝を設けずに平坦な面に山状に絶縁充填材5を配置する構造をとることも可能である。
また、同図に示すごとく、セラミック積層体10における金属層301、302上には、導電層31、32が設けられており、この導電層31、32によってメッシュ状の取り出し電極33が接合されている。なお、金属層301、302を設けずに、セラミック積層体10に導電層31、32によって取り出し電極33を直接接合した構造をとることも可能である。
そして、セラミック積層体10の側面全周は、導電層31、32と取り出し電極33とを覆うように絶縁樹脂であるシリコーン樹脂34によりモールドされている。
また、導電層31、32は、導電性接着剤310、320により形成されるが、この導電性接着剤310、320は、Agフィラーをエポキシ樹脂中に含有させたものである。
次に、上記積層型圧電体素子1の製造方法について説明する。
本例の積層型圧電体素子1を製造するに当たっては、少なくともセラミックス材料よりなるグリーンシートを焼成して圧電層11を作製する圧電層作製工程と、圧電層11の外表面に貴金属230(Pd)を付着させる貴金属配置工程と、Cuイオンを含む無電解Cuメッキ液73に圧電層11を浸漬して、圧電層11の外表面にCuメッキ膜を形成するメッキ工程と、Cuメッキ膜を両面に施した圧電層11を積層してCuメッキ膜同士を当接させてセラミック積層体10を形成し、セラミック積層体10をその積層方向から加圧しながら加熱してCuメッキ膜同士を接合する接合工程とを行う。
<圧電層作製工程>
まず、セラミックス材料よりなるグリーンシートを焼成して上記圧電層11を作製する圧電層作製工程を行う。
本例では、上記圧電層11としてPZTを採用すべく、次のようにグリーンシートを作製した。まず、圧電材料の主原料となる酸化鉛、酸化ジルコニウム、酸化チタン、酸化ニオブ、炭酸ストロンチウム等の粉末を所望の組成となるように秤量した。ここで、鉛の蒸発を考慮して、上記混合比組成の化学量論比よりも1〜2%リッチになるように調合する。これを混合機にて乾式混合し、その後800〜950℃で仮焼した。
次いで、仮焼粉に純水、分散剤を加えてスラリーとし、パールミルにより湿式粉砕した。この粉砕物を乾燥、粉脱脂した後、溶剤、バインダー、可塑剤、分散剤等を加えてボールミルにより混合した。その後、このスラリーを真空装置内で撹拌機により撹拌しながら真空脱泡、粘度調整した。
次いで、図4(a)に示すごとく、スラリーをドクターブレード装置により一定の厚みのグリーンシート110に成形した。
グリーンシート110は、図4(b)に示すごとく、プレス機で打ち抜くか、切断機により切断し、円形に成形した。なお、得ようとする積層型圧電体素子の形状に応じて、形状を変更することもできる。
次に、このグリーンシート110を脱脂処理した後に、焼成して圧電層11を得た。脱脂処理は、グリーンシート110を電気炉により400〜700℃の温度に所定時間保持することにより行った。また、焼成処理は、グリーンシート110を900〜1200℃の温度に所定時間保持することにより行った。このようにして、本例では厚みが80μmであり、主にPb(Zr、Ti)O系のペロブスカイト構造の酸化物であるPZTよりなる、焼成済みの圧電層11を予め作製した。
<貴金属配置工程>
次に、作製した圧電層11の表面に脱脂処理を行い、図4(c)に示すごとく、第1Sn(錫)イオンを含む溶液71に圧電層11を浸漬した。そして、浸漬した圧電層11を取り出し、図4(d)に示すごとく、Pd塩を含む溶液72に浸漬した。このようにして、図4(e)に示すごとく、外表面にPdが付着された圧電層11aを得た。
<メッキ工程>
次に、図4(f)に示すごとく、55℃に加熱したCuイオンを含む無電解Cuメッキ液73に、外表面にPdが付着された圧電層11aを20分間浸漬した。浸漬した圧電層11aを取り出すと、圧電層11aの外表面に厚み1μmのCuメッキ膜が形成される。このようにして、図4(g)に示すごとく、外表面をCuメッキ膜に覆われた圧電層11bを得た。
<接合工程>
次に、図5(a)に示すごとく、厚み1μmの上記Cuメッキ膜を両面に施した圧電層11bを積層し、図5(b)に示すごとく、セラミック積層体100を作製した。また、この積層体100の積層方向の上下端には、それぞれダミー層となる圧電層を配置した。
次に、図5(c)に示すごとく、セラミック積層体100にその積層方向から約3MPaの荷重Fを加えた状態で炉内に配置し、その炉内雰囲気を1×10-2Paの真空度まで真空引きした後、炉内の圧力が10Paに維持されるよう不活性ガスとしてN2ガスを炉内に導入した。そして、温度960℃に10分間保持することにより、圧電層11bの外表面に形成されたCuメッキ膜同士を加熱接合した。
これにより、セラミック材料よりなる圧電層11とCuよりなる内部電極層21、22とを有し、圧電層11と内部電極層21、22との界面にPdよりなる貴金属230によって形成された貴金属層23が存在するセラミック積層体10を得た。
また、このセラミック積層体10は、円柱状であって、側面全面に端部を露出させた内部電極層21、22を有する全面電極構造となっている。
次に、得られた円柱状のセラミック積層体10の側面を研削した後、図5(d)に示すごとく、円形が樽形になるように側面2箇所を平面研削し、側面101、102を設けた。
この後、側面101、102を設けたセラミック積層体10に、絶縁充填材配置工程、接着剤塗布工程、取り出し電極配置工程を施し、本例の積層型圧電体素子1を得ることができる。
<絶縁充填材配置工程>
図6(a)に示すごとく、セラミック積層体10の側面101に露出した第2内部電極層22の端部に沿ってレーザ9を照射して溝加工を行い、第1凹溝部41(図1)を形成した。また同様に、セラミック積層体10の側面102に露出した第1内部電極層21の端部に沿ってレーザ9を照射して溝加工を行い、第2凹溝部42(図1)を形成した。形成した第1凹溝部41及び第2凹溝部42の断面形状は、溝深さ約40μm、溝幅60μmとした。
本例では、上記レーザをしてCO2レーザを用い、ガルバノ光学スキャナーを用いて高速にスキャンさせて照射する方法を採用した。なお、溝加工は、レーザ照射による加工に代えて、砥石による研削やショットブラスト等を利用して行うこともできる。
次に、図6(b)に示すごとく、第1凹溝部41及び第2凹溝部42内に、ディスペンサーを用いて絶縁充填材5を塗布し、真空引きして、第1凹溝部41及び第2凹溝部42の内面との隙間がないように充填した。これ以外の塗布方法としては、スクリーン印刷、メタルマスク印刷等も可能である。絶縁充填材5としては、ポリイミド樹脂を用いた。
次に、絶縁充填材5に対し、温度200℃に60分間保持する加熱処理を加え、硬化させた。その後、図6(c)に示すごとく、各第1凹溝部41及び第2凹溝部42からあふれた絶縁充填材5は、平面研削によって削ぎ落とした。
<接着剤塗布工程・取り出し電極配置工程>
次に、図6(d)に示すごとく、Ag粉末65重量%とSn粉末35重量%とを含有する導電ペーストを準備し、これをセラミック積層体10の側面101、102にスクリーン印刷により塗布した。その印刷面を治具(図示略)によって挟持して、約3MPaの荷重を印加した加圧状態で、250℃の加熱温度で加熱し、金属層301、302を形成した。
次に、図6(e)に示すごとく、Agフィラーを70wt%添加したエポキシ樹脂よりなる導電性接着剤310、320をセラミック積層体10の側面101、102に形成した金属層301、302上に塗布した。
さらに、図6(f)に示すごとく、塗布した導電性接着剤310、320上にメッシュ状の取り出し電極33を配置した。その後、導電性接着剤310、320を硬化させ、導電層31、32を形成すると共に取り出し電極33を配設した。
そして、セラミック積層体10の側面全周は、導電層31、32と取り出し電極33とを覆うように絶縁樹脂であるシリコーン樹脂34によりモールドし、本例の積層型圧電体素子1を完成させた。
次に、本例の積層型圧電体素子1における作用効果につき説明する。
本例の積層型圧電体素子1は、上記のごとく、圧電セラミックスよりなる圧電層11とCu(銅)よりなる内部電極層21、22とを交互に積層してなり、圧電層11と内部電極層21、22との界面に、Pd(パラジウム)よりなる貴金属230によって形成された貴金属層23が存在する。
即ち、本例の積層型圧電体素子1は、接合される圧電層11と内部電極層21、22との界面に、マイグレーションを起こしにくいPdよりなる貴金属230によって形成された貴金属層23を存在させることにより、圧電層11と内部電極層21、22との界面におけるCuのイオン化を抑え、圧電層11内へのCuのマイグレーション発生を抑制することができる。
また、接合される圧電層11と内部電極層21、22との界面に存在する貴金属230よりなる貴金属層23の厚みtは、内部電極層21、22の厚みTの10%以下である。
そのため、内部電極層21、22を構成するCuのマイグレーション発生を抑制すると共に、内部電極層21、22にPd等の貴金属を混合した場合に比べて、内部電極層21、22内の電気抵抗値の上昇を抑え、Cuの優れた導電性を生かし、充分な導電性を確保することができる。そのうえ、高価なPd等の貴金属の使用量を削減することができ、コストの上昇を抑えることができる。
これにより、本例によって得られる積層型圧電体素子1は、内部電極層21、22を構成するCuのマイグレーション発生を抑制し、優れた導電性を有するものとなる。
なお、本例では、貴金属230にPdを用いたが、Pt又はPdとPtの両方を用いた場合も同様の効果を得ることができる。
また、本例の積層型圧電体素子1を構成するセラミック積層体10は、図3に示すごとく、断面樽形のものを採用した。この断面形状としては、例えば図7に示すごとき四角形、その他、円形、六角形、八角形等の様々な形状を採用することができる。
(実施例2)
本例では、実施例1で得られた積層型圧電体素子1について、湿度85%の高湿度環境下で0〜150Vの電界を繰り返し印加する作動試験を行い、マイグレーション抑制効果を評価した。
比較のために、貴金属層23を有していないことのみが積層型圧電体素子1と異なる比較用の積層型圧電体素子を準備し、同様の評価を行った。
本発明品である積層型圧電体素子1と比較品の作動試験の測定結果を図8に示す。この図は、縦軸に作動回数(回)をとったものである。
この図に示されるように、比較品の場合には、作動回数が5×108回で動作不良を生じた。これに対し、本発明品である積層型圧電体素子1は、作動回数が109回以上でも動作不良は生じず、良好な絶縁性を維持していた。これにより、本発明品は、圧電層内への内部電極層を構成するCuのマイグレーション発生を抑制する効果が大きいことがわかる。
(実施例3)
本例は、実施例1の積層型圧電体素子1をインジェクタ6の圧電アクチュエータとして用いた例である。
本例のインジェクタ6は、図9に示すごとく、ディーゼルエンジンのコモンレール噴射システムに適用したものである。
このインジェクタ6は、同図に示すごとく、駆動部として上記積層型圧電体素子1が収容される上部ハウジング62と、その下端に固定され、内部に噴射ノズル部64が形成される下部ハウジング63を有している。
上部ハウジング62は略円柱状で、中心軸に対し偏心する縦穴621内に、ユニット式積層型圧電体素子1が挿通固定されている。
縦穴621の側方には、高圧燃料通路622が平行に設けられ、その上端部は、上部ハウジング62上側部に突出する燃料導入管623内を経て外部のコモンレール(図示略)に連通している。
上部ハウジング62上側部には、また、ドレーン通路624に連通する燃料導出管625が突設し、燃料導出管625から流出する燃料は、燃料タンク(図示略)へ戻される。
ドレーン通路624は、縦穴621と駆動部(圧電体素子)1との間の隙間60を経由し、さらに、この隙間60から上下ハウジング62、63内を下方に延びる図示しない通路によって後述する3方弁651に連通してしる。
噴射ノズル部64は、ピストンボデー631内を上下方向に摺動するノズルニードル641と、ノズルニードル641によって開閉されて燃料溜まり642から供給される高圧燃料をエンジンの各気筒に噴射する噴孔643を備えている。燃料溜まり642は、ノズルニードル641の中間部周りに設けられ、上記高圧燃料通路622の下端部がここに開口している。ノズルニードル641は、燃料溜まり642から開弁方向の燃料圧を受けるとともに、上端面に面して設けた背圧室644から閉弁方向の燃料圧を受けており、背圧室644の圧力が降下すると、ノズルニードル641がリフトして、噴孔643が開放され、燃料噴射がなされる。
背圧室644の圧力は3方弁651によって増減される。3方弁651は、背圧室644と高圧燃料通路622、またはドレーン通路624と選択的に連通させる構成である。ここでは、高圧燃料通路622またはドレーン通路624へ連通するポートを開閉するボール状の弁体を有している。この弁体は、上記駆動部1により、その下方に配設される大径ピストン652、油圧室653、小径ピストン654を介して、駆動される。
そして、本例においては、上記構成のインジェクタ6における駆動源として、実施例1で示した積層型圧電体素子1を用いている。この積層型圧電体素子1は、上記のごとく、内部電極層を構成するCuのマイグレーション発生を抑制し、かつ優れた導電性を有する。そのため、インジェクタ6全体の性能向上及び信頼性向上を図ることができる。
実施例1における、積層型圧電体素子の構造を示す説明図。 実施例1における、圧電層と内部電極層との界面を示す説明図。 実施例1における、断面樽型の積層型圧電体素子の斜視図。 実施例1における、圧電層作製工程、貴金属配置工程、メッキ工程の手順を示す説明図。 実施例1における、接合工程の手順を示す説明図。 実施例1における、絶縁充填材配置工程、接着剤塗布工程、取り出し電極配置工程の手順を示す説明図。 実施例1における、断面四角形の積層型圧電体素子の斜視図。 実施例2における、本発明品と比較品との作動試験の測定結果を示す説明図。 実施例3における、インジェクタの構造を示す説明図。
符号の説明
1 積層型圧電体素子
10 セラミック積層体
11 圧電層
21 第1内部電極層(内部電極層)
22 第2内部電極層(内部電極層)
6 インジェクタ

Claims (2)

  1. 圧電セラミックスよりなる圧電層とCuよりなる内部電極層とを交互に積層してなる積層型圧電体素子を製造する方法において、
    セラミックス材料よりなるグリーンシートを焼成して上記圧電層を作製する圧電層作製工程と、
    上記圧電層の外表面にPdとPtの少なくとも一方を付着させる貴金属配置工程と、
    Cuイオンを含む無電解Cuメッキ液に上記圧電層を浸漬して、該圧電層の外表面にCuメッキ膜を形成するメッキ工程と、
    上記Cuメッキ膜を両面に施した上記圧電層を積層して上記Cuメッキ膜同士を当接させてセラミック積層体を形成し、該セラミック積層体をその積層方向から加圧しながら加熱して上記Cuメッキ膜同士を接合する接合工程とを含むことを特徴とする積層型圧電体素子の製造方法。
  2. 請求項1において、上記貴金属配置工程は、Pd塩とPt塩の少なくとも一方を含む溶液に上記圧電層を浸漬して行うことを特徴とする積層型圧電体素子の製造方法。
JP2004220694A 2004-07-28 2004-07-28 積層型圧電体素子の製造方法 Expired - Fee Related JP4631342B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004220694A JP4631342B2 (ja) 2004-07-28 2004-07-28 積層型圧電体素子の製造方法
DE200510035157 DE102005035157A1 (de) 2004-07-28 2005-07-27 Gestapeltes piezoelektrisches Element und dessen Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004220694A JP4631342B2 (ja) 2004-07-28 2004-07-28 積層型圧電体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006041278A JP2006041278A (ja) 2006-02-09
JP4631342B2 true JP4631342B2 (ja) 2011-02-16

Family

ID=35745821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220694A Expired - Fee Related JP4631342B2 (ja) 2004-07-28 2004-07-28 積層型圧電体素子の製造方法

Country Status (2)

Country Link
JP (1) JP4631342B2 (ja)
DE (1) DE102005035157A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0604467D0 (en) * 2006-03-06 2006-04-12 Delphi Tech Inc Ionic barrier coatings
JP5589811B2 (ja) * 2010-12-06 2014-09-17 ブラザー工業株式会社 圧電アクチュエータ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432213A (ja) * 1990-05-29 1992-02-04 Toshiba Corp セラミックコンデンサ
JPH06124847A (ja) * 1992-10-09 1994-05-06 Shoei Chem Ind Co 積層セラミックコンデンサ
JPH06314828A (ja) * 1993-04-28 1994-11-08 Mitsubishi Kasei Corp 積層型素子の製造方法
JPH10290031A (ja) * 1997-04-11 1998-10-27 Nissan Motor Co Ltd 積層型圧電アクチュエータおよびその製造方法
JPH11204847A (ja) * 1998-01-08 1999-07-30 Nissan Motor Co Ltd 積層型圧電アクチュエータ
JP2002075774A (ja) * 2000-09-04 2002-03-15 Furuya Kinzoku:Kk 電子部品
JP2002256999A (ja) * 2000-12-28 2002-09-11 Denso Corp インジェクタ用圧電体素子及びその製造方法,並びにインジェクタ
WO2002082480A1 (fr) * 2001-04-05 2002-10-17 Matsushita Electric Industrial Co., Ltd. Dispositif electronique ceramique et procede de fabrication de ce dispositif
JP2003055775A (ja) * 2001-06-08 2003-02-26 Murata Mfg Co Ltd 金属膜およびその製造方法ならびに積層セラミック電子部品およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432213A (ja) * 1990-05-29 1992-02-04 Toshiba Corp セラミックコンデンサ
JPH06124847A (ja) * 1992-10-09 1994-05-06 Shoei Chem Ind Co 積層セラミックコンデンサ
JPH06314828A (ja) * 1993-04-28 1994-11-08 Mitsubishi Kasei Corp 積層型素子の製造方法
JPH10290031A (ja) * 1997-04-11 1998-10-27 Nissan Motor Co Ltd 積層型圧電アクチュエータおよびその製造方法
JPH11204847A (ja) * 1998-01-08 1999-07-30 Nissan Motor Co Ltd 積層型圧電アクチュエータ
JP2002075774A (ja) * 2000-09-04 2002-03-15 Furuya Kinzoku:Kk 電子部品
JP2002256999A (ja) * 2000-12-28 2002-09-11 Denso Corp インジェクタ用圧電体素子及びその製造方法,並びにインジェクタ
WO2002082480A1 (fr) * 2001-04-05 2002-10-17 Matsushita Electric Industrial Co., Ltd. Dispositif electronique ceramique et procede de fabrication de ce dispositif
JP2003055775A (ja) * 2001-06-08 2003-02-26 Murata Mfg Co Ltd 金属膜およびその製造方法ならびに積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
JP2006041278A (ja) 2006-02-09
DE102005035157A1 (de) 2006-03-02

Similar Documents

Publication Publication Date Title
EP1753039B1 (en) Multilayer piezoelectric element
JP5583161B2 (ja) セラミック部材の製造方法、並びにセラミック部材、ガスセンサ素子、燃料電池素子、積層型圧電素子、噴射装置、及び燃料噴射システム
JP4933554B2 (ja) 積層型圧電素子、これを用いた噴射装置及び燃料噴射システム、並びに積層型圧電素子の製造方法
US8007903B2 (en) Method for manufacturing ceramic member, and ceramic member, gas sensor device, fuel cell device, filter device, multi-layer piezoelectric device, injection apparatus and fuel injection system
JP4929875B2 (ja) 積層型圧電素子
JP4934988B2 (ja) 積層型圧電体素子及び、これを用いたインジェクタ
EP2337104A1 (en) Multilayer piezoelectric element, injection apparatus, and fuel injection system
JP2004297041A (ja) 積層型圧電体素子
JP2006303045A (ja) 積層型圧電体素子
JP4590868B2 (ja) 積層型圧電体素子及びその製造方法
JP4635439B2 (ja) 積層型圧電体素子及びその製造方法
JP2006041279A (ja) 積層型圧電体素子及びその製造方法
JP4817610B2 (ja) 積層型圧電素子およびその製造方法ならびにこれを用いた噴射装置
JP4631342B2 (ja) 積層型圧電体素子の製造方法
CN101681983B (zh) 多层压电元件和制备该多层压电元件的方法
JPH0360471A (ja) 積層セラミックスの製造方法
JP4742651B2 (ja) 積層型圧電体素子及びその製造方法
JPWO2008146878A1 (ja) 積層型圧電素子、噴射装置、燃料噴射システム、及び積層型圧電素子の製造方法
JP4345699B2 (ja) 積層型圧電体素子及びそれを用いたインジェクタ
JP5419976B2 (ja) 積層型圧電素子およびこれを用いた噴射装置ならびに燃料噴射システム
JP2007188963A (ja) 導電ペースト及びそれを用いた積層型セラミック素子の製造方法
JP5705509B2 (ja) 積層型圧電素子およびこれを備えた噴射装置ならびに燃料噴射システム
JP6259092B2 (ja) 積層型圧電素子およびこれを備えた噴射装置ならびに燃料噴射システム
JP2006005314A (ja) 積層型圧電体素子及び、この積層型圧電体素子を利用したインジェクタ
JP4373904B2 (ja) 積層型圧電素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees