以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下の説明では、CCD型撮像素子(以下、CCD撮像素子と称す)に適用した場合を例に挙げて説明するが、これに限定されるものではなく、画素から読み出した信号電荷を垂直→水平転送する構造の固体撮像素子全般に適用可能である。
図1は、本発明の第1実施形態に係るCCD撮像素子を示す概略構成図であり、例えばIS(インターレーススキャン)−IT(インターライントランスファ)方式の単板カラーCCD撮像素子に適用した場合を例に採って示している。
図1において、本実施形態に係るCCD撮像素子10は、行列状に配された複数個のセンサ部(画素)11、これらセンサ部11の垂直列ごとに配された複数本の垂直CCD(垂直転送部)12、センサ部11と垂直CCD12との間に介在する読み出しゲート部13、垂直CCD12の一方の端部側に配された水平CCD(水平転送部)14、水平CCD14の転送先側の端部に配された電荷検出部16および出力回路17を有する構成となっている。
また、CCD撮像素子10の撮像エリア(画素エリア)18上には、例えば補色市松カラーコーディングのカラーフィルタ19が配される。このカラーフィルタ19は、例えば図2に示すように、奇数行がM/C/G/Y、偶数行がG/Y/M/Cのカラーコーディング、即ち同一色が水平方向(列方向)において4画素ごとに繰り返され、垂直方向(行方向)において2画素ごとに繰り返される水平4繰り返し、垂直2繰り返しのカラーコーディングとなっている。
かかる構成のCCD撮像素子10において、センサ部11は例えばPN接合のフォトダイオードからなり、入射光をその光量に応じた電荷量の信号電荷に光電変換して蓄積する。行列状に配された複数個のセンサ部11に対して、一列おきごと、例えば奇数(ODD)列ごとに垂直CCD12oが配され、他の一列ごとに、例えば偶数(EVEN)列ごとに垂直CCD12eが配されている。
読み出しゲート部13は、後述する読み出しパルスXSGが印加されることにより、一例として、一行おきに位置するセンサ部群、例えば奇数行のセンサ部11の信号電荷を奇数列の垂直CCD12oに、他の一行おきに位置するセンサ部群、例えば偶数行のセンサ部11の信号電荷を偶数列の垂直CCD12eに読み出す構成となっている。この読み出しゲート部13の具体的な構成については後述する。
垂直CCD12は、例えば図3のタイミングチャートに示す4相の垂直転送クロックVφ1〜Vφ4によって転送駆動されることにより、水平ブランキング期間の一部において1走査線(1ライン)に相当する信号電荷を単位として垂直転送(ラインシフト)して水平CCD14に移送する。
水平CCD14は、例えば図3のタイミングチャートに示す2相の水平転送クロックHφ1,Hφ2によって転送駆動されることにより、垂直CCD12からラインシフトされた1走査線に相当する信号電荷を、水平ブランキング期間後の水平走査期間において順次水平転送して電荷検出部16に供給する。この水平CCD14の動作は通常モードでの転送動作である。
電荷検出部16は、例えばフローティング・ディフュージョン・アンプによって構成されている。すなわち、水平CCD14から信号電荷が注入されるフローティングディフュージョンFDと、電荷を排出するリセットドレインRDと、フローティングディフュージョンFDとリセットドレインRDとの間に配されたリセットゲートRGとからなり、水平CCD14から順次供給される信号電荷を検出し、これを信号電圧に変換する。リセットドレインRDには、所定のリセットドレイン電圧VRDが印加されている。
図4は、センサ部11、垂直CCD12および読み出しゲート部13の具体的な構成の一例を示す平面パターン図である。図4において、垂直CCD12は、垂直方向に平行に延在し、かつ水平方向に交互に配された転送チャネル21o,21eと、これら転送チャネル21o,21eの上方に垂直方向に順に配され、かつ水平方向に平行に延在する4相の垂直転送クロックVφ1〜Vφ4に対応した転送電極22-1〜22-4とを有する構成となっている。転送電極22-1〜22-4は、2ライン(垂直2画素)を1単位として形成されている。
これらの転送電極22-1〜22-4において、例えば、2相目,4相目の垂直転送クロックVφ2,Vφ4が印加される転送電極22-2,22-4が1層目のポリシリコン(図中、一点鎖線で示す)によって形成され、1相目,3相目の垂直転送クロックVφ1,Vφ3が印加される転送電極22-1,22-3が2層目のポリシリコン(図中、二点鎖線で示す)によって形成されている。そして、1層目のポリシリコンからなる転送電極22-2,22-4と、2層目のポリシリコンからなる転送電極22-1,22-3とは、転送チャネル21o,21e上において、鋸歯状に形成されてセンサ部11の略中央部で互いにオーバーラップしている。
ここで、センサ部11の周囲には、図4にハッチングで示すように、一行おき(本例では、奇数行)の各センサ部11oについては奇数列の転送チャネル21o側の一部分を除いて、他の一行おき(本例では、偶数行)の各センサ部11eについては偶数列の転送チャネル21e側の一部分を除いて、素子分離用のチャネルストップ部23が形成されている。これに対して、転送電極22-1〜22-4は、転送チャネル21o,21e上だけでなく、センサ部11の開口縁まで幅広に形成されることで、チャネルストップ部23が形成されていない部分において読み出しゲート部13のゲート電極を兼ねている。
一方、転送電極22-1〜22-4に印加される4相の垂直転送クロックVφ1〜Vφ4は、低レベル、中間レベルおよび高レベルの3値をとるように設定されており、その3値目の高レベルのパルスが読み出しパルスXSGとなる。そして、この読み出しパルスXSGが各転送電極22-1〜22-4を通して読み出しゲート部13に印加されることにより、各センサ部11からの信号電荷の読み出しが行われる。
具体的には、1相目の垂直転送クロックVφ1に読み出しパルスXSGが立つことにより、偶数行の一列おきの各センサ部11eの信号電荷が、左方向の矢印で示すように、偶数列の垂直CCD12eに読み出される。2相目の垂直転送クロックVφ2に読み出しパルスXSGが立つことにより、奇数行の一列おきの各センサ部11oの信号電荷が、右方向の矢印で示すように、奇数列の垂直CCD12oに読み出される。
3相目の垂直転送クロックVφ3に読み出しパルスXSGが立つことにより、奇数行の他の一列おきの各センサ部11oの信号電荷が、左方向の矢印で示すように、奇数列の垂直CCD12oに読み出される。4相目の垂直転送クロックVφ4に読み出しパルスXSGが立つことにより、偶数行の他の一列おきの各センサ部11eの信号電荷が、右方向の矢印で示すように、偶数列の垂直CCD12eに読み出される。
このように、図4に示す画素構造によれば、奇数行−奇数列、偶数行−偶数列、奇数行−偶数列、偶数行−奇数列の4系統の画素の信号電荷を独立して読み出すことができる。また、この独立読み出しを4相の垂直転送クロックVφ1〜Vφ4−4端子で実現でき、この点では従来の画素構造と同じであるのも特長の一つである。
さらに、信号電荷の右読み出しは1層目のポリシリコン(Vφ2,Vφ4)で行い、左読み出しは2層目のポリシリコン(Vφ1,Vφ3)で行う構成を採っていることから、例えば製造装置の何らかの問題で、両者の読み出しパルスXSGの電圧に差が生じた場合などには、例えば2層目のポリシリコンの読み出し側だけ読み出しゲートのゲート長を変えたり、またはセンサ部のポテンシャルを変えたりすることにより、読み出しパルスXSGの電圧のバランスをとることができる。
なお、上述したセンサ部11、垂直CCD12および読み出しゲート部13の構成は一例に過ぎず、これに限定されるものではなく、例えば特開平7−59012号公報に開示されている構成のものなど、一行おきに位置するセンサ部群の各信号電荷を一列おきごとに配された第1の垂直CCD群に、他の一行おきに位置するセンサ部群の各信号電荷を他の一列おきごとに配された第2の垂直CCD群にそれぞれ読み出す構成のものであれば良い。
上述したように、垂直2繰り返しのカラーコーディングのカラーフィルタ19を有するCCD撮像素子10において、垂直CCD12を一列おきごとに配された第1の垂直CCD群(本例では、奇数列の垂直CCD12oの集合)と、他の一列おきごとに配された第2の垂直CCD群(本例では、偶数列の垂直CCD12eの集合)とに分類し、一行おきに位置するセンサ部群(本例では、奇数行のセンサ部11oの集合)の信号電荷を奇数列の垂直CCD12oに読み出し、他の一行おきに位置するセンサ部群(本例では、偶数行のセンサ部11eの集合)の信号電荷を偶数列の垂直CCD12eに読み出すようにしたことにより、水平2画素分の信号電荷を垂直CCD12o,12e内で混合して出力することができる。
この水平2画素混合により、色差(クロマ)信号Cr,Cbが垂直方向において順に配列されるいわゆる線順次配列となる。ここで、補色カラーコーディングと色差信号Cr,Cbとの関係について、図5に示す一般的な補色カラーコーディングを例に採って説明する。
通常、CCD撮像素子ではフィールド読み出しを行うことから、第1フィールドでは、a1,a2の垂直2画素の組み合わせで信号電荷の混合が行われる。したがって、水平CCDで転送される信号電荷の順番は、a1ラインを考えると、(G+Cy),(Mg+Ye),(G+Cy),(Mg+Ye),……となる。なお、第2フィールドでは、bの垂直2画素の組み合わせとなる。
この順番で出力される信号電荷を電気信号に変換し、これを後段の色信号処理系で処理して輝度信号Yと色差信号Cr,Cbを構成するには、Y信号は隣り同士を加え、色差信号Cr,Cbは減ずるようにする。すなわち、Y信号は、Y信号=|(G+Cy)+(Mg+Ye)|×1/2=1/2(2B+3G+2R)の近似信号を用いる。色差信号Crは、Cr=(Mg+Ye)−(G+Cy)の近似信号を用いる。
次に、a2ラインを考えると、水平CCDからは、(Mg+Cy),(G+Ye),(Mg+Cy),(G+Ye),……の順番で出力されることから、これによりY信号を構成すると、Y信号=|(G+Ye)+(Mg+Cy)|×1/2=1/2(2B+3G+2R)となり、a1ラインと同一構成でバランスする。同様に、色差信号Cbは、Cb=(G+Ye)−(Mg+Cy)で近似される。第2フィールドも同様である。
一方、本実施形態に係るCCD撮像素子10では、図2に示す垂直2繰り返しの補色カラーコーディングに対して、フィールド読み出しを行って垂直CCD12o,12e内で水平2画素混合を行うことにより、水平CCD14からは、図6の動作説明図から明らかなように、各ラインa1,a2,a3,a4,……において、…,M+C,Y+M,G+Y,C+G,M+C,Y+M,G+Y,C+G,…の順に信号電荷が出力される。
ここで、下線を付したのが色差信号Crを、下線を付さないのが色差信号Cbをそれぞれ表している。なお、ここでは、MgをM、CyをC、YeをYと記すものとし、以下の説明でも同様とする。このように、垂直2繰り返しの補色カラーコーディングに対して、水平2画素混合を行うことにより、色差信号Cr,Cbが線順次配列でかつ点順次で出力されることになる。
また、後段の色信号処理系(図示せず)において、線順次配列でかつ点順次出力の色差信号Cr,Cbを、奇数ビットと偶数ビットとに分離して奇数行と偶数行の各信号を独立に処理することによって輝度信号Yと色差信号Cr/Cbを得て、所定の処理を行えば垂直2ライン分の輝度信号Yを得ることができるため、全画素の信号電荷を独立に読み出したのと同じプログレッシブ(PS)動作が可能となる。
また、ラインごとに輝度信号が交互に配置されているため、水平2画素混合であるにもかかわらず、高い水平解像度が得られ、垂直/水平解像度のバランスが良いものとなる。さらに、垂直CCD12o,12eの各々には同じ色のみが存在することになることから、垂直方向で加算圧縮することが容易に可能となるため、フレームレートを上げることができる。なお、垂直方向での加算圧縮は、水平CCD14において、その水平転送動作を停止した状態で、垂直転送(ラインシフト)動作を2ライン分、又はそれ以上行うことによって実現できる。
以上、1本の垂直CCD12(12o/12e)に対して両側のセンサ部11(11o/11e)から信号電荷を読み出して垂直CCD12内で水平2画素分を混合して読み出すフィールド読み出しの場合を例に採って説明したが、次に1本の垂直CCD12(12o/12e)に対して片側のセンサ部11(11o/11e)のみから読み出すフレーム読み出しの場合について説明する。
なお、フィールド読み出しの場合は、図4に基づく説明から明らかなように、4相の垂直転送クロックVφ1〜Vφ4の各々に読み出しパルスXSGを立たせることにより、1本の垂直CCD12に対する両側のセンサ部11からの信号電荷の読み出しを実現している。
これに対して、フレーム読み出しの場合は、図4において、2相目,4相目の垂直転送クロックVφ2,Vφ4にのみ読み出しパルスXSGを立てることで、1本の垂直CCD12に対して奇数行奇数列および偶数行偶数列の各センサ部11からのみ、即ち図の右側方向(→)にのみ信号電荷を読み出すことができる。また、1相目,3相目の垂直転送クロックVφ1,Vφ3にのみ読み出しパルスXSGを立たせることで、1本の垂直CCD12に対して奇数行偶数列および偶数行奇数列の各センサ部11からのみ、即ち図の左側方向(←)にのみ信号電荷を読み出すことができる。
このように、垂直2繰り返しの補色カラーコーディングに対して、第1のフィールドでは、2相目,4相目の垂直転送クロックVφ2,Vφ4に読み出しパルスXSGを立てることによってフレーム読み出しを行うことで、水平CCD14からは、図7の動作説明図から明らかなように、各ラインa1,a2,a3,a4,……において、…,M,Y,G,C,M,Y,G,C,M,…の順に信号電荷が出力される。
また、第2のフィールドでは、1相目,3相目の垂直転送クロックVφ1,Vφ3に読み出しパルスXSGを立てることによってフレーム読み出しを行うことで、水平CCD14からは、図8の動作説明図から明らかなように、各ラインb1,b2,b3,……において、…,G,C,M,Y,G,C,M,Y,G,…の順に信号電荷が出力される。
以上から明らかなように、フレーム読み出しを行うことによって片フィールドでM/Y/G/C独立の信号電荷を得ることができることから、後段の色信号処理系における信号処理によって輝度信号Yおよび色差信号Cr,Cbの合成ができる。しかも、フィールド読み出しの場合と同様に、垂直CCD12の各々には同じ色のみが存在することになることから、垂直方向で加算圧縮を行うことにより、フレームレートを上げることができる。
また、水平CCD14において例えば垂直2画素分の信号電荷を加算した後、水平CCD14を1ビットシフト(1段分転送)してさらに2画素分の信号電荷を加算する駆動を行うことにより、水平CCD14からは、…,2G+2C,2C+2M,2M+2Y,2Y+2G,2G+2C,2C+2M,2M+2Y,2Y+2G,…の順に信号電荷が出力される。ここで、下線を付したのが色差信号Crを、下線を付さないのが色差信号Cbをそれぞれ表している。
このように、フレーム読み出しの場合であっても、垂直/水平各2画素の計4画素分の信号電荷の加算圧縮処理を行うことにより、フィールド読み出しの場合と同様に、色差信号Cr,Cbが点順次で出力されることになる。これにより、フィールド読み出し時と同一の信号処理が可能となる。
ところで、垂直CCD12や水平CCD14などで加算圧縮を行う場合には、加算回数(加算する画素数)が多くなると、信号電荷量が垂直CCD12や水平CCD14の各転送段の取り扱い電荷量を超えてオーバーフローしてしまい、隣接する転送段へ漏れ込む結果となることから、圧縮率の向上にも限界が生じることになる。
これに対して、フレーム読み出しの場合には、センサ部12からの信号電荷の読み出しが1/2となり、情報量が半分となることから、2倍の加算圧縮が可能となるため、より高い圧縮率を実現できる利点がある。この場合、垂直CCD12は2画素混合をベースとし、水平CCD14は4画素混合をベースとして取り扱い電荷量を最適化するのが適当である。
図9は、本発明の第2実施形態に係るCCD撮像素子を示す概略構成図であり、第1実施形態の場合と同様に、IS−IT方式の単板カラーCCD撮像素子に適用した場合を例に採って示している。
図9において、本実施形態に係るCCD撮像素子30は、行列状に配された複数個のセンサ部31、これらセンサ部31の垂直列ごとに配された複数本の垂直CCD32、センサ部31と垂直CCD32との間に介在する読み出しゲート部33、垂直CCD32の一方の端部側に配された水平CCD34、水平CCD34の転送先側の端部に配された電荷検出部36および出力回路37の各構成要素に加え、垂直CCD32と水平CCD34との間(垂直出力ゲート部)に設けられたホールドゲート部35o,35eを備えた構成となっている。ホールドゲート部35o,35eは、任意の圧縮率を得る場合に用いられるものである。
上記構成のCCD撮像素子30において、その撮像エリア(画素エリア)38上には、先の実施形態の場合と同様に、図2に示す例えば水平4繰り返し、垂直2繰り返しの補色市松カラーコーディングのカラーフィルタが配される。また、センサ部31、垂直CCD32および読み出しゲート部33の具体的な構成についても、図4の平面パターン図に示す構成となっているが、この構成に限られるものではないことは、先の実施形態の場合と同じである。
図10は、ホールドゲート部35o,35eを含む垂直出力ゲート部の具体的な構成の一例を示す平面パターン図である。ここで、垂直CCD32o,32eについては、図4に基づいて先の実施形態で説明したように、垂直方向に平行に延在する複数本の転送チャネル21と、これら転送チャネル21の上方に垂直方向に順に配され、かつ水平方向に平行に延在する4相の垂直転送クロックVφ1〜Vφ4に対応した転送電極22-1〜22-4とを有する構成となっている。
一方、水平CCD34は、水平方向に延在しかつ垂直CCD32の複数本の転送チャネル21o,21eの各々に連結された転送チャネル41と、この転送チャネル41の上方に水平方向に順に配された2相の水平転送クロックHφ1,Hφ2に対応した転送電極42-1〜42-4とを有する構成となっている。そして、転送電極42-1,42-2には2相目の水平転送クロックHφ2が印加され、転送電極42-3,42-4には1相目の水平転送クロックHφ1が印加される。
これらの転送電極42-1〜42-4において、転送電極42-1,42-3が1層目のポリシリコンによって形成されてストレージ部を構成し、転送電極42-2,42-4が2層目のポリシリコンによって形成されてストレージ部を構成している。また、転送電極42-3,42-4は、垂直CCD32の転送チャネル21o,21eの部分まで延在している。そして、特に転送電極42-4は逆L字状に屈曲した形状を有している。
ホールドゲート部35o,35eは、垂直CCD32o,32eの転送電極22-1〜22-2と同様に水平方向に延在するストレージ電極43と、転送チャネル21o,21eの上方に各々独立して配されたホールド電極44o,44eとから構成されている。ストレージ電極43は、2層目のポリシリコンによって垂直CCD32o,32eの転送電極22-4とオーバーラップした状態で形成されている。ホールド電極44o,44eは、1層目のポリシリコンによってストレージ電極43および水平CCD34の転送電極42-4とオーバーラップした状態で形成されている。
このホールドゲート部35o,35eにおいて、共通のストレージ電極43には、所定の直流電圧がストレージ電圧VStrageとして与えられる。一方、ホールド電極44o,44eには、ホールド電圧VφHold1,2が別々に与えられる。すなわち、ホールド電極44oには、図に点線で示す如く配線で引き出すことでホールド電圧VφHold1が与えられ、ホールド電極44eには、同様に配線で引き出すことでホールド電圧VφHold2が与えられる。
このホールド電圧VφHold1,2として、通常の動作モードのときには共に“H”レベルが印加され、任意の圧縮率を得る圧縮モードでは“L”レベル/“H”レベルが適宜印加される。図11に、図10のX−X′線に沿った断面でのポテンシャル分布を示す。このポテンシャル分布図から明らかなように、ストレージ電極43の下のポテンシャルは深い状態にある。一方、“H”レベルが印加されたときのホールド電極44o(44e)のポテンシャルは、ストレージ電極43の下のポテンシャルよりもさらに深くなるように設定されている。
そして、ホールド電圧VφHold1が“H”レベルのときは、ホールド電極44oの下のポテンシャルが深い状態となるため、垂直CCD32oによって転送されてきた信号電荷が、そのままホールドゲート部35oを通過して水平CCD34へ転送される。一方、ホールド電圧VφHold1が“L”レベルのときは、ホールド電極44oの下のポテンシャルが浅い状態となるため、そのポテンシャルバリアによって垂直CCD32oから水平CCD34への信号電荷の転送が阻止され、その阻止された信号電荷はストレージ電極26の下に溜まることになる。
なお、ホールドゲート部35o,35eとしては、上記構成のものに限定されるものではなく、要は、垂直CCD32から水平CCD34への信号電荷の転送を、列ごとに制御できる構成のものであれば良い。
また、必要に応じて、ホールドゲート部35o,35eに隣接してオーバーフローゲートおよびオーバーフロードレイン(電荷排出部)を設けることも可能である。これによれば、転送阻止した信号電荷が所定量を超えたときに、オーバーフローゲートからオーバーフロードレインへ排出されることになるため、隣接する転送チャネルへ溢れ出るのを未然に防止できる。
次に、上記構成の垂直出力ゲート部(VOG)を備えた本実施形態に係るCCD撮像素子30において、任意の圧縮率を得るための圧縮モードの動作について説明する。
先ず、垂直2:3加算−1/1.25圧縮を行う場合の圧縮モードの動作について、図12の動作説明図を用いて説明する。
ここで、M,C,G,Yの各画素において、添え字xは行番号を、添え字yは列番号をそれぞれ表している。例えば、M89は8行9列目のマゼンタの画素を表している。また、Boは奇数列のホールド電極44oの部分(以下、ブロック部Boと称す)を、Beは偶数列のホールド電極44eの部分(以下、ブロック部Beと称す)をそれぞれ示している。さらに、Stはストレージ電極43の部分(以下、ストレージ部Stと称す)を、Dはオーバーフロードレインをそれぞれ示している。
センサ部31から垂直CCD32へ信号電荷を読み出して水平2画素混合を行った状態から1ライン転送を行うことになる。この1ライン転送の際に、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とすることにより、ストレージ部Stには、+G11,M21+C22,Y12+M13,G23+Y24,C14+G15,M25+C26,Y16+M17,G27+Y28,C18+G19,M29+の各信号電荷が蓄積される。ここで、下線を付したのが色差信号Crを、下線を付さないのが色差信号Cbをそれぞれ表している。
このように、センサ部31から垂直CCD32へ信号電荷を読み出し、ライン転送でブロック部Bo,Beを共に転送阻止状態とし、ストレージ部Stに第1ラインの信号電荷を蓄積した状態から第1フィールドの読み出し動作を行う。この第1フィールドでは、先ず、ホールド電圧VφHold1,VφHold2を“H”レベルとし、ブロック部Bo,Beを共に転送状態とすることで、ストレージ部Stに蓄積されていた信号電荷を水平CCD24へ転送する。以下、このストレージ部Stから水平CCD24への転送をVOG転送と称す。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行う。この1ライン転送により、ストレージ部Stには、+G31,M41+C42,Y32+M33,G43+Y44,C34+G35,M45+C46,Y36+M37,G47+Y48,C38+G39,M49+の各信号電荷が蓄積される。
さらに、ホールド電圧VφHold1を“H”レベルとして奇数列のブロック部Boを転送状態とする一方、ホールド電圧VφHold2については“L”レベルを維持して偶数列のブロック部Beを転送阻止状態のままとする。そして、この状態でVOG転送を行って奇数列の信号電荷+G31,Y32+M33,C34+G35,Y36+M37,C38+G39のみを水平CCD34へ転送する。
その結果、水平CCD34では、3行分の画素(垂直3画素)の信号電荷の混合が行われる。すなわち、水平CCD34には、+G11+G31,M21+C22,Y12+M13+Y32+M33,G23+Y24,C14+G15+C34+G35,M25+C26,Y16+M17+Y36+M37,G27+Y28,C18+G19+C38+G39,M29+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
次に、ホールド電圧VφHold1を“L”レベルとして奇数列のブロック部Boを転送阻止状態とする一方、ホールド電圧VφHold2を“H”レベルとして偶数列のブロック部Beを転送状態とする。そして、この状態でVOG転送を行うことにより、それまで偶数列のブロック部Beで転送阻止され、ストレージ部Stに蓄積されていた偶数列の信号電荷M41+C42,G43+Y44,M45+C46,G47+Y48,M49+を水平CCD34へ転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行う。この1ライン転送により、ストレージ部Stには、+G51,M61+C62,Y52+M53,G63+Y64,C54+G55,M65+C66,Y56+M57,G67+Y68,C58+G59,M69+の各信号電荷が蓄積される。
さらに、ホールド電圧VφHold1を“H”レベルとして奇数列のブロック部Boを転送状態とする一方、ホールド電圧VφHold2については“L”レベルを維持し、偶数列のブロック部Beを転送阻止状態のままとする。そして、この状態でVOG転送を行うことにより、奇数列の信号電荷+G51,Y52+M53,C54+G55,Y56+M57,C58+G59のみを水平CCD34へ転送する。
その結果、水平CCD34では、2行分の画素(垂直2画素)の信号電荷の混合が行われる。すなわち、水平CCD34には、+G51,M41+C42,Y52+M53,G43+Y44,C54+G55,M45+C46,Y56+M57,G47+Y48,C58+G59,M49+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
次に、ホールド電圧VφHold1を“L”レベルとして奇数列のブロック部Boを転送阻止状態とする一方、ホールド電圧VφHold2を“H”レベルとして偶数列のブロック部Beを転送状態とする。そして、この状態でVOG転送を行うことにより、それまでブロック部Beで転送阻止され、ストレージ部Stに蓄積されていた偶数列の信号電荷M61+C62,G63+Y64,M65+C66,G67+Y68,M69+を水平CCD34へ転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行う。この1ライン転送により、ストレージ部Stには、+G71,M81+C82,Y72+M73,G83+Y84,C74+G75,M85+C86,Y76+M77,G87+Y88,C78+G79,M89+の各信号電荷が蓄積される。
さらに、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とし、この状態でVOG転送を行う。その結果、水平CCD34では、垂直3画素の信号電荷の混合が行われる。すなわち、水平CCD34には、+G71,M61+C62+M81+C82,Y72+M73,G63+Y64+G83+Y84,C74+G75,M65+C66+M85+C86,Y76+M77,G67+Y68+G87+Y88,C78+G79,M69+M89+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
以上の垂直3画素混合→垂直2画素混合→垂直3画素混合→……の各動作の繰り返しにより、垂直2:3加算−1/1.25圧縮モードにおける第1フィールドでの圧縮処理が実行される。
次に、第2フィールドでの読み出し動作について説明する。先ず、ホールド電圧VφHold1を“H”レベルとして奇数列のブロック部Boを転送状態とする一方、ホールド電圧VφHold2を“L”レベルとして偶数列のブロック部Beを転送阻止状態とする。そして、この状態でVOG転送を行うことにより、奇数列の信号電荷+G11,Y12+M13,C14+G15,Y16+M17,C18+G19のみを水平CCD34へ転送する。
このとき、偶数列の信号電荷M21+C22,G23+Y24,M25+C26,G27+Y28,M29+の各信号電荷はストレージ部Stに蓄積された状態にある。そして、水平CCD34内の信号電荷+G11,Y12+M13,C14+G15,Y16+M17,C18+G19についてはそのまま水平転送する。この第2フィールドの初期動作により、以降の垂直混合において第1フィールドと異なる画素の組み合わせが実現される。
続いて、ホールド電圧VφHold1を“L”レベルとして奇数列のブロック部Boを転送阻止状態とする一方、ホールド電圧VφHold2を“H”レベルとして偶数列のブロック部Beを転送状態とする。そして、この状態でVOG転送を行うことにより、それまでブロック部Beで転送阻止され、ストレージ部Stに蓄積されていた偶数列の信号電荷M21+C22,G23+Y24,M25+C26,G27+Y28,M29+を水平CCD34へ転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態において1ライン転送を行うことにより、ストレージ部Stには、+G31,M41+C42,Y32+M33,G43+Y44,C34+G35,M45+C46,Y36+M37,G47+Y48,C38+G39,M49+の各信号電荷が蓄積される。
さらに、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とし、この状態でVOG転送を行う。これにより、水平CCD34では、垂直3画素の信号電荷の混合が行われる。すなわち、水平CCD34には、+G31,M21+C22+M41+C42,Y32+M33,G23+Y24+G43+Y44,C34+G35,M25+C26+M45+C46,Y36+M37,G27+Y28+G47+Y48,C38+G39,M29+M49+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
このVOG転送後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行うことにより、ストレージ部Stには、+G51,M61+C62,Y52+M53,G63+Y64,C54+G55,M65+C66,Y56+M57,G67+Y68,C58+G59,M69+の各信号電荷が蓄積される。
その後、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とした状態でVOG転送を行う。これにより、水平CCD34には、ストレージ部Stに蓄積されていた+G51,M61+C62,Y52+M53,G63+Y64,C54+G55,M65+C66,Y56+M57,G67+Y68,C58+G59,M69+の各信号電荷がそのまま転送される。そして、これらの信号電荷を順次水平転送する。その結果、垂直2画素混合の出力が得られる。
このVOG転送後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行うことにより、ストレージ部Stには、+G71,M81+C82,Y72+M73,G83+Y84,C74+G75,M85+C86,Y76+M77,G87+Y88,C78+G79,M89+の各信号電荷が蓄積される。
その後、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とした状態でVOG転送を行う。これにより、水平CCD34には、ストレージ部Stに蓄積されていた+G71,M81+C82,Y72+M73,G83+Y84,C74+G75,M85+C86,Y76+M77,G87+Y88,C78+G79,M89+の各信号電荷がそのまま転送される。
続いて、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行うことにより、ストレージ部Stには、次の2行分の画素の各信号電荷が蓄積される。
この1ライン転送後、ホールド電圧VφHold1を“H”レベルとして奇数列のブロック部Boを転送状態にする一方、ホールド電圧VφHold2については“L”レベルを維持して偶数列のブロック部Beを転送阻止状態のままとする。そして、この状態でVOG転送を行うことにより、奇数列の信号電荷+G91,+Y92+M93,+C94+G95,+Y96+M97,+C98+G99のみを水平CCD34へ転送する。
その結果、水平CCD34では、垂直3画素の信号電荷の混合が行われる。すなわち、水平CCD34には、+G71+G91,M81+C82,Y72+M73+Y92+M93,G83+Y84,C74+G75+C94+G95,M85+C86,Y76+M77+Y96+M97,G87+Y88,C78+G79+C98+G99,M89+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
以上の垂直2画素混合→垂直3画素混合→垂直2画素混合→……の各動作の繰り返しにより、垂直2:3加算−1/1.25圧縮モードにおける第2フィールドでの圧縮処理が実行される。
上述したように、垂直3画素混合→垂直2画素混合→垂直3画素混合→垂直2画素混合→……の各動作を繰り返し、かつ第1フィールドと第2フィールドで混合する画素の組み合わせを変えることにより、本来垂直4画素分の情報を用いて2ライン分の情報を得るのに対して、垂直5画素分の情報を用いることになるので、色差信号Cr,Cbを保持しながら垂直1/1.25(=5/4)の圧縮処理を実現できる。
図12において、○は第1フィールドの各ラインの重心を、×は第2フィールドの各ラインの重心をそれぞれ示している。同図から明らかなように、第1フィールドと第2フィールドで各ラインの重心が1/5画素ピッチ分だけずれることが分かる。しかし、この重心のずれは極わずかであり、実用上、無視できるレベルのものである。なお、必要があれば、後段の信号処理系において、隣接画素の信号を用いて重心ずれを補完することもできる。
続いて、垂直3:3加算−1/1.5圧縮を行う場合の圧縮モードの動作について、図13の動作説明図を用いて説明する。この垂直1/1.5圧縮の場合にも、先述した垂直1/1.25圧縮の場合と同様に、センサ部31から垂直CCD32へ信号電荷を読み出して水平2画素混合を行った状態から1ライン転送を行うことになる。
1ライン転送の際に、ホールド電圧VφHold1,VφHold2を“L”レベルとし、ブロック部Bo,Beを共に転送阻止状態とすることにより、ストレージ部Stには、+G11,M21+C22,Y12+M13,G23+Y24,C14+G15,M25+C26,Y16+M17,G27+Y28,C18+G19,M29+の各信号電荷が蓄積される。ここで、下線を付したのが色差信号Crを、下線を付さないのが色差信号Cbをそれぞれ表している。
このように、センサ部31から垂直CCD32へ信号電荷を読み出し、ライン転送でブロック部Bo,Beを共に転送阻止状態とし、ストレージ部Stに第1ラインの信号電荷を蓄積した状態から第1フィールドの読み出し動作を行う。この第1フィールドでは、先ず、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とする。この状態でVOG転送を行うことにより、ストレージ部Stに蓄積されていた信号電荷を水平CCD24へ転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行う。この1ライン転送により、ストレージ部Stには、+G31,M41+C42,Y32+M33,G43+Y44,C34+G35,M45+C46,Y36+M37,G47+Y48,C38+G39,M49+の各信号電荷が蓄積される。
さらに、ホールド電圧VφHold1を“H”レベルとして奇数列のブロック部Boを転送状態とする一方、ホールド電圧VφHold2については“L”レベルを維持して偶数列のブロック部Beを転送阻止状態のままとする。そして、この状態でVOG転送を行って奇数列の信号電荷+G31,Y32+M33,C34+G35,Y36+M37,C38+G39のみを水平CCD34へ転送する。
その結果、水平CCD34では、垂直3画素の信号電荷の混合が行われる。すなわち、水平CCD34には、+G11+G31,M21+C22,Y12+M13+Y32+M33,G23+Y24,C14+G15+C34+G35,M25+C26,Y16+M17+Y36+M37,G27+Y28,C18+G19+C38+G39,M29+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
次に、ホールド電圧VφHold1を“L”レベルとして奇数列のブロック部Boを転送阻止状態とする一方、ホールド電圧VφHold2を“H”レベルとして偶数列のブロック部Beを転送状態とする。そして、この状態でVOG転送を行うことにより、それまで偶数列のブロック部Beで転送阻止され、ストレージ部Stに蓄積されていた偶数列の信号電荷M41+C42,G43+Y44,M45+C46,G47+Y48,M49+を水平CCD34へ転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行う。この1ライン転送により、ストレージ部Stには、+G51,M61+C62,Y52+M53,G63+Y64,C54+G55,M65+C66,Y56+M57,G67+Y68,C58+G59,M69+の各信号電荷が蓄積される。
次に、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とする。この状態でVOG転送を行うことにより、それまでストレージ部Stに蓄積されていた+G51,M61+C62,Y52+M53,G63+Y64,C54+G55,M65+C66,Y56+M57,G67+Y68,C58+G59,M69+の各信号電荷を水平CCD24へ転送する。
その結果、水平CCD34では、垂直3画素の信号電荷の混合が行われる。すなわち、水平CCD34には、+G51,M41+C42+M61+C62,Y52+M53,G43+Y44+G63+Y64,C54+G55,M45+C46+M65+C66,Y56+M57,G47+Y48+G67+Y68,C58+G59,M69+M69+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行う。この1ライン転送により、ストレージ部Stには、+G71,M81+C82,Y72+M73,G83+Y84,C74+G75,M85+C86,Y76+M77,G87+Y88,C78+G79,M89+の各信号電荷が蓄積される。
続いて、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とする。この状態でVOG転送を行うことにより、それまでストレージ部Stに蓄積されていた+G71,M81+C82,Y72+M73,G83+Y84,C74+G75,M85+C86,Y76+M77,G87+Y88,C78+G79,M89+の各信号電荷を水平CCD24へ転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行う。この1ライン転送により、ストレージ部Stには、次の2行分の各画素の信号電荷が蓄積される。
さらに、ホールド電圧VφHold1を“H”レベルとして奇数列のブロック部Boを転送状態とする一方、ホールド電圧VφHold2については“L”レベルを維持し、偶数列のブロック部Beを転送阻止状態のままとする。そして、この状態でVOG転送を行うことにより、奇数列の信号電荷+G91,Y92+M93,C94+G95,Y96+M97,C98+G99のみを水平CCD34へ転送する。
その結果、水平CCD34では、垂直2画素の信号電荷の混合が行われる。すなわち、水平CCD34には、+G71+G91,M81+C82,Y72+M73+Y92+M93,G83+Y84,C74+G75+C94+G95,M85+C86,Y76+M77+Y96+M97,G87+Y88,C78+G79+C98+G99,M89+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
以上の垂直3画素混合→垂直3画素混合→垂直3画素混合→……の各動作の繰り返しにより、垂直3:3加算−1/1.5圧縮モードにおける第1フィールドでの圧縮処理が実行される。
次に、第2フィールドでの読み出し動作について説明する。先ず、ホールド電圧VφHold1を“H”レベルとして奇数列のブロック部Boを転送状態とする一方、ホールド電圧VφHold2を“L”レベルとして偶数列のブロック部Beを転送阻止状態とする。そして、この状態でVOG転送を行うことにより、奇数列の信号電荷+G11,Y12+M13,C14+G15,Y16+M17,C18+G19のみを水平CCD34へ転送する。
このとき、偶数列の信号電荷M21+C22,G23+Y24,M25+C26,G27+Y28,M29+の各信号電荷はストレージ部Stに蓄積された状態にある。そして、水平CCD34内の信号電荷+G11,Y12+M13,C14+G15,Y16+M17,C18+G19についてはそのまま水平転送する。この第2フィールドの初期動作により、以降の垂直混合において第1フィールドと異なる画素の組み合わせが実現される。
続いて、ホールド電圧VφHold1を“L”レベルとして奇数列のブロック部Boを転送阻止状態とする一方、ホールド電圧VφHold2を“H”レベルとして偶数列のブロック部Beを転送状態とする。そして、この状態でVOG転送を行うことにより、それまでブロック部Beで転送阻止され、ストレージ部Stに蓄積されていた偶数列の信号電荷M21+C22,G23+Y24,M25+C26,G27+Y28,M29+を水平CCD34へ転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態において1ライン転送を行うことにより、ストレージ部Stには、+G31,M41+C42,Y32+M33,G43+Y44,C34+G35,M45+C46,Y36+M37,G47+Y48,C38+G39,M49+の各信号電荷が蓄積される。
さらに、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とし、この状態でVOG転送を行う。これにより、水平CCD34では、垂直3画素の信号電荷の混合が行われる。すなわち、水平CCD34には、+G31,M21+C22+M41+C42,Y32+M33,G23+Y24+G43+Y44,C34+G35,M25+C26+M45+C46,Y36+M37,G27+Y28+G47+Y48,C38+G39,M29+M49+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態において1ライン転送を行う。これにより、ストレージ部Stには、+G51,M61+C62,Y52+M53,G63+Y64,C54+G55,M65+C66,Y56+M57,G67+Y68,C58+G59,M69+の各信号電荷が蓄積される。
次に、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とする。そして、この状態でVOG転送を行うことにより、それまでストレージ部Stに蓄積されていた+G51,M61+C62,Y52+M53,G63+Y64,C54+G55,M65+C66,Y56+M57,G67+Y68,C58+G59,M69+の各信号電荷を水平CCD34へ転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態において1ライン転送を行う。これにより、ストレージ部Stには、+G71,M81+C82,Y72+M73,G83+Y84,C74+G75,M85+C86,Y76+M77,G87+Y88,C78+G79,M89+の各信号電荷が蓄積される。
さらに、ホールド電圧VφHold1を“H”レベルとして奇数列のブロック部Boを転送状態とする一方、ホールド電圧VφHold2を“L”レベルとして偶数列のブロック部Beを転送阻止状態とする。そして、この状態でVOG転送を行うことにより、奇数列の信号電荷+G71,Y72+M73,C74+G75,Y76+M77,C78+G79のみを水平CCD34へ転送する。
その結果、水平CCD34では、垂直3画素の信号電荷の混合が行われる。すなわち、水平CCD34には、+G51+G71,M61+C62,Y52+M53+Y72+M73,G63+Y64,C54+G55+C74+G75,M65+C66,Y56+M57+Y76+M77,G67+Y68,C58+G59+C78+G79,M69+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
続いて、ホールド電圧VφHold1を“L”レベルとして奇数列のブロック部Boを転送阻止状態とする一方、ホールド電圧VφHold2を“H”レベルとして偶数列のブロック部Beを転送状態とする。そして、この状態でVOG転送を行うことにより、それまでブロック部Beで転送阻止され、ストレージ部Stに蓄積されていた偶数列の信号電荷M81+C82,G83+Y84,M85+C86,G87+Y88,M89+を水平CCD34へ転送する。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態で1ライン転送を行う。この1ライン転送により、ストレージ部Stには、次の2行分の各画素の信号電荷+G91,M101+C102,Y92+M93,G103+Y104,C94+G95,M105+C106,Y96+M97,G107+Y108,C98+G99,M109+が蓄積される。
さらに、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とする。そして、この状態でVOG転送を行うことで、水平CCD34では、垂直3画素の信号電荷の混合が行われる。すなわち、水平CCD34には、+G91,M81+C82+M101+C102,Y92+M93,G83+Y84+G103+Y104,C94+G95,M85+C86+M105+C106,Y96+M97,G87+Y88+G107+Y108,C98+G99,M89+M109+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
以上の垂直3画素混合→垂直3画素混合→垂直3画素混合→……の各動作の繰り返しにより、垂直3:3加算−1/1.5圧縮モードにおける第2フィールドでの圧縮処理が実行される。
上述したように、垂直3画素混合→垂直3画素混合→垂直3画素混合→……の動作を繰り返し、かつ第1フィールドと第2フィールドで混合する画素の組み合わせを変えることにより、本来垂直4画素分の情報を用いて2ライン分の情報を得るのに対して、垂直6画素分の情報を用いることになるので、色差信号Cr,Cbを保持しながら垂直1/1.5(=6/4)の圧縮処理を実現できる。
図13において、○は第1フィールドの各ラインの重心を、×は第2フィールドの各ラインの重心をそれぞれ示している。同図から明らかなように、第1フィールドと第2フィールドで各ラインの重心が1/3画素ピッチ分だけずれ、そのずれは垂直1/1.25の圧縮の場合よりも大きくなる。したがって、必要があれば、後段の信号処理系において、隣接画素の信号を用いて重心ずれを補完することができる。
また、第2フィールドについてのみ、垂直3画素につき1画素の信号電荷の読み出しを行わない、いわゆる間引き動作を行うことにより、重心を合わせることも可能である。この場合の動作について、図14の動作説明図を用いて以下に説明する。なお、この間引き動作を適用する場合には、後述するように、CCD撮像素子の画素部の配線系に変更を加える必要がある。
先ず、第2フィールドにおいては、垂直3画素につき1画素の間引き動作が行われる。本例では、図14から明らかなように、2行目のM21,C22,G23,Y24,M25,C26,G27,Y29,M29,……、5行目のG51,Y52,M53,C54,G55,Y56,M57,C58,G59,……、8行目のM81,C82,G83,Y84,M85,C86,G87,Y89,M89,……の各画素の信号電荷を間引くようにする。この間引き動作は、周知の技術によって容易に実現できる。
具体的には、図15の画素部の配線図から明らかなように、2系統の垂直転送クロックVφ1〜Vφ4,Vφ1′〜Vφ4′を用意するとともに、その配線パターンについても2系統(51〜54,51′〜54′)設け、常に読み出しを行う画素については配線パターン51〜54を通して垂直転送クロックVφ1〜Vφ4を与え、読み出しを間引く画素については配線パターン51′〜54′を通して垂直転送クロックVφ1′〜Vφ4′を与えるようにする。
そして、第1フィールドでは、2系統の垂直転送クロックVφ1〜Vφ4,Vφ1′〜Vφ4′の全てに読み出しパルスXSGを立てるようにすることで、全画素の信号電荷を読み出すことができる。一方、第2フィールドでは、垂直転送クロックVφ1〜Vφ4にのみ読み出しパルスXSGを立て、垂直転送クロックVφ1′〜Vφ4′には読み出しパルスXSGを立てないようにすることで、2行単位で1行おきに信号電荷を読み出すことができる。すなわち、垂直3画素につき1画素の間引き動作が行われる。
このようにして、第2フィールドにおいて、垂直3画素につき1画素の間引き動作によって読み出された信号電荷は、以下のようにして出力される。先ず、ホールド電圧VφHold1を“H”レベルとして奇数列のブロック部Boを転送状態とする一方、ホールド電圧VφHold2を“L”レベルとして偶数列のブロック部Beを転送阻止状態とする。そして、この状態でVOG転送を行うことにより、奇数列の信号電荷+G11,Y12+M13,C14+G15,Y16+M17,C18+G19のみを水平CCD34へ転送する。
このとき、偶数列の信号電荷M21,C22,G23,Y24,M25,C26,G27,Y28,M29+の各信号電荷については間引き動作によって読み出しが行われていないことから、ストレージ部Stには信号電荷は蓄積されていない。そして、水平CCD34内の信号電荷+G11,Y12+M13,C14+G15,Y16+M17,C18+G19についてはそのまま水平転送する。この第2フィールドの初期動作により、以降の垂直混合において第1フィールドと異なる画素の組み合わせが実現される。
続いて、ホールド電圧VφHold1を“L”レベルとして奇数列のブロック部Boを転送阻止状態とする一方、ホールド電圧VφHold2を“H”レベルとして偶数列のブロック部Beを転送状態とする。そして、この状態でVOG転送を行うのであるが、ストレージ部Stには信号電荷が何ら蓄積されていないことから、水平CCD34への信号電荷の転送は行われない。すなわち、このVOG転送では空送りが行われる。したがって、水平CCD34における偶数列の垂直CCD32eに対応したパケット(転送段)は空の状態となる。
次いで、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とする。そして、この状態において1ライン転送を行うことにより、ストレージ部Stには、+G31,M41+C42,Y32+M33,G43+Y44,C34+G35,M45+C46,Y36+M37,G47+Y48,C38+G39,M49+の各信号電荷が蓄積される。
さらに、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とし、この状態でVOG転送を行うことにより、水平CCD34では、垂直3画素の信号電荷の混合が行われる。ただし、水平CCD34の偶数列の垂直CCD32eに対応したパケットは空であることから、水平CCD34には、+G31,M41+C42,Y32+M33,G43+Y44,C34+G35,M45+C46,Y36+M37,G47+Y48,C38+G39,M49+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
次に、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とし、1ライン転送を行う。このとき、5行目の画素G51,Y52,M53,C54,G55,Y56,M57,C58,G59については間引き動作によって読み出しが行われていないことから、ストレージ部Stには、信号電荷が蓄積されない。続いて、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とし、VOG転送を行う。このとき、ストレージ部Stには信号電荷が蓄積されていないことから、空送りが行われる。
その後、ホールド電圧VφHold1,VφHold2を“L”レベルとしてブロック部Bo,Beを共に転送阻止状態とし、1ライン転送を行う。これにより、ストレージ部Stには、+G71,M61+C62,Y72+M73,G63+Y64,C74+G75,M65+C66,Y76+M77,G67+Y68,C78+G79,M69+の各信号電荷が蓄積される。
さらに、ホールド電圧VφHold1,VφHold2を“H”レベルとしてブロック部Bo,Beを共に転送状態とし、VOG転送を行うことにより、それまでストレージ部Stに蓄積されていた+G71,M61+C62,Y72+M73,G63+Y64,C74+G75,M65+C66,Y76+M77,G67+Y68,C78+G79,M69+の各信号電荷を水平CCD34へ転送する。
その結果、水平CCD34では、垂直3画素の信号電荷の混合が行われる。ただし、前の段階で水平CCD34には信号電荷が転送されていないことから、水平CCD34には、今回転送された+G71,M61+C62,Y72+M73,G63+Y64,C74+G75,M65+C66,Y76+M77,G67+Y68,C78+G79,M69+の各信号電荷が順に並ぶことになる。そして、これらの信号電荷を順次水平転送する。
上述したように、間引き動作が可能なCCD撮像素子において、第2フィールドのみ垂直3画素に1画素の間引き読み出しを行うとともに、垂直3画素混合→垂直3画素混合→……の動作を繰り返すことにより、色差信号Cr,Cbを保持しながら垂直1/1.5(=6/4)の圧縮処理を実現できるとともに、第2フィールドの重心ずれをなくすことができる。
以上、垂直2:3加算−1/1.25圧縮および垂直3:3加算−1/1.5圧縮を例に採って説明したが、垂直3:4加算−1/1.75圧縮や、垂直4:4加算−1/2.0圧縮なども同様に可能である。ただし、1/2.0を超える圧縮率は水平CCD34の画素加算数が4を超えることから、水平CCD34の取り扱い電荷量を超える可能性があるため、その場合には、フレーム読み出しによってセンサ部31で1/2.0に圧縮後、水平CCD34でさらに垂直圧縮を行うようにすれば良い。
その結果、垂直4:5加算−1/2.25圧縮、垂直5:5加算−1/2.5圧縮、垂直5:6加算−1/2.75圧縮、垂直6:6加算−1/3.0圧縮、垂直6:7加算−1/3.25圧縮、垂直7:7加算−1/3.5圧縮、垂直7:8加算−1/3.75圧縮、垂直8:8加算−1/4.0圧縮など、水平CCD34の取り扱い電荷量の範囲で実現できる。
また、先述したように、ホールドゲート部35o,35eのストレージ部Stに隣接してオーバーフローゲートおよびオーバーフロードレインからなる電荷排出部を設け、ストレージ部Stで垂直加算を行うようにすれば、水平CCD34でオーバーフローすることなく、垂直8:8加算−1/4.0圧縮を超える圧縮加算も可能である。
ただし、水平方向に関しては、基本的に圧縮できないため、水平駆動周波数は最初に設定した画素数で決まることになる。例えば、1/2.0圧縮を例に採って計算すると、NTSC垂直有効485ラインの2倍の970画素からダウンコンバートが可能となる。さらに、手振れ補正領域を20%設定すれば、垂直1164画素となる。画素のアスペクトレシオを1:1とすれば、4:3TVフォーマットでは水平1164×4/3=1552画素(181万画素)となり、16:9TVフォーマットでは水平1164×16/9=2069画素(241万画素)となる。
水平駆動周波数は{1552×63.56/(63.56−10.9)}/63.56μs=29.5MHzで、垂直1/2.0圧縮NTSC駆動が、また、{1552×64/(64−12)}/64μs=29.85MHzで、垂直1/2.0圧縮手振れ補正領域1%もしくは、垂直1/1.75圧縮手振れ補正領域16%のPAL駆動が、そして181万画素フレーム読み出しのデジタルスチルカメラが、また16:9時垂直1164から1080を切り出せば、1080P(PはProgressiveの頭文字)で8%手振れ補正が可能なデジタルTV対応の高画素CCD撮像素子が容易に実現できる。
NTSCやPALでのプログレッシブスキャン(PS)動作には、水平駆動周波数を2倍にし、圧縮率を1/1.0とすれば良い。さらに画素数を増やせば、高解像度化や手振れ補正領域の増大化が可能となる。
水平CCD34の取り扱い電荷量の範囲で実現できる最大圧縮率1/4.0、NTSC手振れ補正量20%で計算すると、垂直;485×4×1.2=2328画素、水平;2328×4/3=3104画素で、723万画素のCCD撮像素子からのダウンコンバートが可能となる。
水平3104画素だとTV方式時の出力データレートが高くなるが、例えば、水平駆動周波数が高くとも、電荷検出部36のリセットゲート周波数を半減し、リセット動作を1回間引くことによってフローティングディフュージョンFDで水平2画素加算を行えば、フレーム読み出しのM/Y/G/C独立読み出しから、M+YとG+Cや、Y+GとC+Mなどの色差信号を水平駆動周波数の1/2のレートで出力することができる。
すなわち、水平3104/2=1552画素相当のデータ出力に水平圧縮が可能になる。後段のCDS(相関二重サンプリング)回路、AGC(自動利得制御)回路、A/Dコンバータ、信号処理ICにとっては、有利な圧縮手段である。後段の信号処理ICは、30MHz弱で723万画素の情報を処理できることになる。輝度信号のみ(白黒出力)で良い場合には、M/Y/G/Cの4色の画素情報を全てフローティングディフュージョンFDで加算することで、出力データレートを1/4に低減することができる。
なお、上記各実施形態においては、CCD撮像素子10,30に搭載するカラーフィルタとして、M/Y/G/Cの補色フィルタを用いた場合を例に採って説明したが、補色フィルタに限らず原色フィルタを用いた場合においても同様のことが言える。
図16は、第1又は第2本実施形態に係るCCD撮像素子を撮像デバイスとして用いた本発明に係るカメラシステムの構成の一例を示す概略構成図である。本カメラシステムは、CCD撮像素子61、光学系の一部を構成するレンズ62、CCD駆動回路63、撮像モード設定部64および信号処理回路65を有する構成となっている。CCD撮像素子61は、垂直2繰り返しのカラーコーディングを持つカラーフィルタを搭載している。
かかる構成のカメラシステムにおいて、被写体(図示せず)からの入射光(像光)は、光学系のレンズ62によって図示せぬカラーフィルタを通してCCD撮像素子61の撮像面上に結像される。CCD撮像素子61は、CCD駆動回路63により、撮像モード設定部64で設定された撮像モードに応じて駆動される。ここで、撮像モード設定部64は、静止画、動画(NTSC/PAL/ハイビジョン)およびPS(プログレッシブスキャン)の各撮像モードの設定が可能となっている。
CCD駆動回路63は、静止画モードでは、周知のフレーム読み出しを行うようにCCD撮像素子61を駆動する。動画モードでは、先述したように、水平2画素混合読み出しによって色差信号Cr,Cbを線順次配列でかつ点順次出力とし、水平CCDでの垂直圧縮処理を行うようにCCD撮像素子61を駆動する。この動画モードでの動作により、先述したように、色差信号Cr,Cbを保持したまま垂直混合処理が行われ、NTSC/PALなどのテレビジョン信号へのダウンコンバージョンが実行される。
信号処理回路65は、PSモードが設定されたときに、水平2画素混合読み出しによって線順次配列でかつ点順次出力で得られる色差信号Cr,Cbを、奇数ビットと偶数ビットとに分離し、奇数行と偶数行の各信号を独立に処理する。これにより、各行ごとに信号電荷を独立に読み出したのと同じプログレッシブ(PS)動作を実現できる。
以上により、任意の垂直圧縮と水平の出力データレートの圧縮が可能で、しかも垂直/水平の解像度のバランスがとれた静止画/動画/PSの各撮像モードに対応可能なカメラシステムを実現できる。これにより、デジタルスチルカメラ用多画素CCD撮像素子を撮像デバイスとして用いることで、画質を低下させることなく、NTSC方式やPAL方式などのテレビジョン画像のモニタリングが可能となる。
10,30,61…CCD撮像素子、11(11o,11e),31…センサ部、12(12o,12e),32(32o,32e)…垂直CCD、13,33…読み出しゲート部、14,34…水平CCD、16,36…電荷検出部、35o,35e…ホールドゲート部