JP4610003B2 - 受信機 - Google Patents

受信機 Download PDF

Info

Publication number
JP4610003B2
JP4610003B2 JP2005170697A JP2005170697A JP4610003B2 JP 4610003 B2 JP4610003 B2 JP 4610003B2 JP 2005170697 A JP2005170697 A JP 2005170697A JP 2005170697 A JP2005170697 A JP 2005170697A JP 4610003 B2 JP4610003 B2 JP 4610003B2
Authority
JP
Japan
Prior art keywords
carrier
signal
signals
carrier signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005170697A
Other languages
English (en)
Other versions
JP2006345357A (ja
Inventor
啓樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2005170697A priority Critical patent/JP4610003B2/ja
Publication of JP2006345357A publication Critical patent/JP2006345357A/ja
Application granted granted Critical
Publication of JP4610003B2 publication Critical patent/JP4610003B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、複数キャリアを受信する受信機に関し、特に、複数キャリア信号についての自動利得制御処理、A/D変換処理の構成を簡易化した受信機に関する。
従来、例えば、W(Wideband)−CDMA(Code Division Multiple Access)方式やCDMA2000方式などのCDMA方式の基地局装置では、複数のキャリア信号を受信して、それぞれのキャリア信号に対して同一のハードウェアで処理されていた。
図6は、従来のCDMA無線基地局装置の受信機の構成例を示すブロック図である。
図6に示す受信機は、アンテナ1と、アンテナ1で受信した複数のキャリア信号を増幅する低雑音増幅器2と、低雑音増幅器2を介して増幅されたそれぞれのキャリア毎に周波数変換するミキサ3a〜3d及び局部発信器4a〜4dと、ミキサ3a〜3dの出力を帯域制限する帯域制限フィルタ5a〜5dと、帯域制限フィルタ5a〜5dを介して帯域制限された出力をあらかじめ設定された基準レベルになるように自動利得制御する可変利得増幅器6a〜6dと、可変利得増幅器6a〜6dの出力をディジタル信号に変換するA/D変換器7a〜7dと、A/D変換器7a〜7dを介したディジタル信号を入力して復調処理するディジタル信号処理部8とを備えている(例えば、特許文献1参照)。
上記構成を備える受信機において、アンテナ1で受信した複数のキャリア信号は低雑音増幅器2で増幅されて、それぞれのキャリア毎にミキサ3a〜3dと局部発信器4a〜4dで周波数変換される。そして、帯域制限フィルタ5a〜5dで帯域制限された後に、可変利得増幅器6a〜6dであらかじめ設定された基準レベルになるように自動利得制御され、A/D変換器7a〜7dによりディジタル信号に変換されて、ディジタル信号処理部8で復調処理される。
特開2004−260775号公報
しかしながら、上記のようにそれぞれのキャリア信号に対して同一のハードウェアを用意すると、ハードウェア容積やコストが大きくなってしまうという問題があった。
また、アナログ部だけで利得制御を行うと、受信レベルの急峻な変化に対応できず、ディジタル部でも自動利得制御を行わなければならないという制御の複雑さもあった。
これを解決する手段として、ディジタル部のみで利得制御を行う方法もあるが、A/D変換器の前までで利得制御が行われないため、A/D変換器のダイナミックレンジが不足するという問題があった。
本発明は、このような問題を解決するためになされたもので、複数キャリア信号についての自動利得制御処理及びA/D変換処理の構成を簡易化した受信機を提供するものである。
上記の目的を達成するために、本発明に係る受信機は、異なる搬送波周波数を有する複数のキャリア信号を受信する受信機において、受信信号に含まれる各キャリア信号を抽出するキャリア信号抽出手段と、前記キャリア信号抽出手段により抽出された各キャリア信号を、信号レベルに応じて第1の経路または第2の経路に切り替えるキャリア信号切り替え手段と、第1の経路同士と第2の経路同士のキャリア信号をそれぞれ合成する第1及び第2のキャリア信号合成手段と、前記第1及び第2のキャリア信号合成手段により合成されたキャリア信号をそれぞれ異なる利得で増幅する第1及び第2のキャリア信号増幅手段と、前記第1及び第2のキャリア信号増幅手段により増幅されたキャリア信号をアナログ信号からディジタル信号に変換する第1及び第2のキャリア信号A/D変換手段と、前記第1及び第2のA/D変換手段より得られるディジタル信号に基づいて複数のキャリア信号に対して共通にまたはそれぞれのキャリア信号毎にディジタル処理を行うディジタル処理手段とを備えたことを特徴とする。
本発明によれば、異なる搬送波周波数を有する複数のキャリア信号を受信する受信機において、信号レベルが大きく異ならないキャリア信号同士を合成してA/D変換する構成であるため、合成後の増幅手段の利得が異なれば、固定の利得でもA/D変換手段のダイナミックレンジを大きく失うことがなく、自動利得制御を完全にディジタル部のみで行うことができ、増幅手段及びA/D変換手段がキャリア信号の数より少なくでき、ハードウェア容積やコストを効率化することができる。
本発明に係る受信機の各実施の形態について図面を参照して説明する。
本発明に係る受信機では、キャリア信号の数Nが4で、キャリア信号切り替え手段により切り替えられる経路の数Mが2である場合を例として説明する。
<第1の実施の形態>
図1は、本発明の第1の実施の形態に係る受信機の構成を示すブロック図である。
図1に示す第1の実施の形態に係る受信機では、4つのキャリア信号として周波数軸上で連続して隣接する4つの搬送波周波数F1、F2、F3、F4が用いられているものとし、これらが等間隔に配置されているとする。そして、全てのキャリア信号に対して共通に、無線信号を受信するアンテナ1と、受信信号を増幅する低雑音増幅器2と、受信信号の周波数を変換するミキサ3と局部発振器4が備えられている。
また、それぞれのキャリア信号毎に、帯域制限フィルタ5a〜5dとスイッチ9a〜9dが備えられ、スイッチ9a〜9dの後には合成器10A及び10Bと、増幅器6A及び6Bと、A/D変換器7A及び7Bと、ディジタル信号処理部11とが備えられている。
すなわち、それぞれ異なる搬送波周波数を有する複数のキャリア信号を受信するに際して、それぞれのキャリア信号毎に、キャリア信号抽出手段としての帯域制限フィルタ5a〜5dと、キャリア信号切り替え手段としてのスイッチ9a〜9dを備え、また、第1及び第2のキャリア信号合成手段としての合成器10A及び10Bと、第1及び第2のキャリア信号増幅手段としての増幅器6A及び6Bと、第1及び第2のA/D変換手段としてのA/D変換器7A及び7Bとを備える。
それぞれのキャリア信号に対応するキャリア信号抽出手段としての帯域制限フィルタ5a〜5dは、受信信号に含まれるキャリア信号を抽出する。それぞれのキャリア信号に対応するキャリア信号切り替え手段としてのスイッチ9a〜9dは、キャリア信号抽出手段により抽出されるキャリア信号を、例えば、あらかじめ設定した閾値よりも大きなレベルであれば第1の経路に、小さければ第2の経路に切り替える。ここで、経路の切り替えが頻繁に行われるのを防ぐため、第1の経路から第2の経路に切り替える閾値と、第2の経路から第1の経路に切り替える閾値が異なるようにヒステリシスをもたせることが好ましい。
第1及び第2のキャリア信号合成手段としての合成器10A及び10Bでは、第1の経路同士及び第2の経路同士を合成する。第1及び第2のキャリア信号増幅手段としての増幅器6A及び6Bは、第1及び第2のキャリア信号合成手段により合成されたキャリア信号をそれぞれ異なる利得で増幅する。
第1及び第2のキャリア信号A/D変換手段としてのA/D変換器7A及び7Bは、第1及び第2のキャリア信号増幅手段により増幅されたキャリア信号をアナログ信号からディジタル信号に変換する。また、複数のキャリアに対して共通にまたはそれぞれのキャリア毎にA/D変換手段より得られるディジタル信号に基づいてそれぞれのキャリア信号についてのディジタル処理を行うディジタル処理手段としてのディジタル信号処理部11によりディジタル処理が行われる。
このように、ダイレクトコンバージョン方式において、簡易な構成により、複数キャリア信号についての自動利得制御処理、A/D変換処理を行うことができる。
次に、第1の実施の形態に係る受信機により行われる動作の一例を示す。
アンテナ1は、4つの搬送波周波数F1〜F4に対応する4つのキャリア信号を受信して、低雑音増幅器2は、受信したキャリア信号を増幅する。
ミキサ3は、局部発振器4からの信号と低雑音増幅器2からの信号を用いて周波数変換し、帯域制限フィルタ5a〜5dへ出力する。ミキサ3で周波数変換された搬送波周波数F1、F2、F3、F4を有するキャリア信号はf1、f2、f3、f4となり、帯域制限フィルタ5a〜5dでそれぞれ異なる4つの周波数帯でチャネル選択される。
スイッチ9a〜9dでは、帯域制限フィルタ5a〜5dでチャネル選択されたそれぞれのキャリア信号を、例えば、あらかじめ設定した閾値よりも大きなレベルであれば第1の経路に、小さければ第2の経路に切り替える。
合成器10Aは、スイッチ9a〜9dの第1の経路同士を、合成器10Bは、スイッチ9a〜9dの第2の経路同士を合成する。増幅器6Aと6Bは、合成器10Aと10Bにより合成されたキャリア信号をそれぞれ異なる利得で増幅する。
A/D変換器7Aと7Bは、増幅器6Aと6Bにより増幅されたキャリア信号をアナログ信号からディジタル信号に変換する。ディジタル信号処理部11は、複数のキャリアに対して共通にまたはそれぞれのキャリア毎に、A/D変換器7Aと7Bより得られるディジタル信号に基づいてそれぞれのキャリア信号についてのディジタル処理を行う。
従って、第1の実施の形態によれば、信号レベルが大きく異ならないキャリア信号同士を合成してA/D変換する構成であるため、合成後の第1及び第2のキャリア信号増幅手段としての増幅器6Aと6Bの利得が異なれば、固定の利得でもキャリア信号をA/D変換するキャリア信号A/D変換手段としてのA/D変換器7Aと7Bのダイナミックレンジを大きく失うことがなく、自動利得制御を完全にディジタル部のみで行うことができ、キャリア信号増幅手段及びキャリア信号A/D変換手段がキャリア信号の数より少なくてもよいため、ハードウェア容積やコストを効率化することができる。
図2は、ディジタル信号処理部11の内部を示すブロック図であり、2つのディジタル直交復調器111a〜111bと、これらディジタル直交復調器111a〜111bを切換えるスイッチ112a〜112d、ミキサ113a〜113d、AGC114a〜114dを備え、各AGC114a〜114dからそれぞれ復調ベースバンド信号F1〜F4を出力する構成を有している。また、図3(a)は、各スイッチ9a〜9dの構成を示す回路図であり、ウィルキンリン分配器91、ダイオードスイッチ92を備え、端子T1〜T3がそれぞれ10A、AGC114d、10Bに接続されている。なお、図3(b)はAGCの動作を示している。
<第2の実施の形態>
図4は、本発明の第2の実施の形態に係る受信機の構成を示すブロック図である。
図4に示す第2の実施の形態において、図1に示す第1の実施の形態と同一部分は同一符号を付し、その説明は省略する。図4に示す第2の実施の形態に係る受信機においては、4つのキャリア信号として周波数軸上で連続して隣接する4つの搬送波周波数F1、F2、F3、F4が用いられ、これらが等間隔に配置されているものとする。そして、全てのキャリア信号に対して共通に、アンテナ1と低雑音増幅器2と、第1のミキサ3と第1の局部発振器4が備えられている。
また、それぞれのキャリア信号毎に、第2のミキサ3a〜3dと、第2の局部発振器4a〜4dと、帯域制限フィルタ5a〜5dと、スイッチ9a〜9dとが備えられ、スイッチ9a〜9dの後には、合成器10A及び10Bと、増幅器6A及び6Bと、A/D変換器7A及び7Bと、ディジタル信号処理部11が備えられている。
すなわち、第2の実施の形態に係る受信機では、複数のキャリア信号に対して共通に信号を受信するアンテナ1と、受信信号を増幅する低雑音増幅器2と、受信信号を周波数変換する第1の周波数変換手段としての局部発振器4とを備え、アンテナ1は無線信号を受信し、低雑音増幅器2は受信信号を増幅する。そして、第1の周波数変換手段としての第1のミキサ3と第1の局部発振器4は受信信号の周波数を変換する。
また、第1の周波数変換手段の後でさらに周波数変換を行う第2の周波数変換手段として、それぞれのキャリア信号毎に、第2のミキサ3a〜3dと、第2の局部発振器4a〜4dとを備える。この第2の周波数変換手段は、複数のキャリア信号に対して共通にまたはそれぞれのキャリア毎に周波数変換を行う。
また、それぞれのキャリア信号毎に、キャリア信号抽出手段を構成する帯域制限フィルタ5a〜5dと、キャリア信号切り替え手段を構成するスイッチ9a〜9dとを備え、また、第1及び第2のキャリア信号合成手段を構成する第1及び第2の合成器10A及び10Bと、第1及び第2のキャリア信号増幅手段を構成する第1及び第2の増幅器6A及び6Bと、第1及び第2のA/D変換手段を構成する第1及び第2のA/D変換器7A及び7Bとを備える。
それぞれのキャリア信号に対応する帯域制限フィルタ5a〜5dは、受信信号に含まれるキャリア信号を抽出する。それぞれのキャリア信号に対応するスイッチ9a〜9dは、キャリア信号抽出手段により抽出されるキャリア信号を、例えば、あらかじめ設定した閾値よりも大きなレベルであれば第1の経路に、小さければ第2の経路に切り替える。
第1及び第2の合成器10A及び10Bでは、第1の経路同士及び第2の経路同士を合成する。第1及び第2の増幅器6A及び6Bは、第1及び第2の合成器10A及び10Bにより合成されたキャリア信号をそれぞれ異なる利得で増幅する。
第1及び第2のA/D変換器7A及び7Bは、第1及び第2の増幅器6A及び6Bにより増幅されたキャリア信号をアナログ信号からディジタル信号に変換する。また、複数のキャリアに対して共通にまたはそれぞれのキャリア毎にディジタル処理手段11を備える。ディジタル処理手段11では、複数のキャリアに対して共通にまたはそれぞれのキャリア毎に、A/D変換器7A及び7Bより得られるディジタル信号に基づいてそれぞれのキャリア信号についてのディジタル処理を行う。
このように、スーパーヘテロダイン方式において、簡易な構成により、複数キャリア信号についての自動利得制御処理、A/D変換処理を行うことができる。なお、スーパーヘテロダイン方式における周波数変換は、必ずしも2段に限定されず、3段以上を用いることも可能である。
次に、第2の実施の形態に係る受信機により行われる動作の一例を示す。
アンテナ1は、4つの搬送波周波数F1〜F4に対応する4つのキャリア信号を受信し、低雑音増幅器2は、受信したキャリア信号を増幅する。
第1のミキサ3は、第1の局部発振器4からの信号と低雑音増幅器2からの信号を用いて周波数変換し、第2のミキサ3a〜3dヘ出力する。第1のミキサ3で周波数変換された搬送波周波数F1、F2、F3、F4を有するキャリア信号はf1、f2、f3、f4となる。
第2のミキサ3a〜3dは、第2の局部発振器4a〜4dからの信号と第1のミキサ3からの信号を用いて周波数変換し、帯域制限フィルタ5a〜5dへ出力する。第2のミキサ3a〜3dで周波数変換されたキャリア信号はf1'、f2'、f3'、f4'となり、帯域制限フィルタ5a〜5dでそれぞれ異なる4つの周波数帯でチャネル選択される。
スイッチ9a〜9dは、帯域制限フィルタ5a〜5dでチャネル選択されたそれぞれのキャリア信号を、例えば、あらかじめ設定した閾値よりも大きなレベルであれば第1の経路に、小さければ第2の経路に切り替える。
合成器10Aは、スイッチ9a〜9dの第1の経路同士を、合成器10Bは、スイッチ9a〜9dの第2の経路同士を合成する。増幅器6Aと6Bは、合成器10A、10Bにより合成されたキャリア信号をそれぞれ異なる利得で増幅する。
A/D変換器7Aと7Bは、増幅器6Aと6Bにより増幅されたキャリア信号をアナログ信号からディジタル信号に変換する。ディジタル信号処理部11は、複数のキャリアに対して共通にまたはそれぞれのキャリア毎に、A/D変換器より得られるディジタル信号に基づいてそれぞれのキャリア信号についてのディジタル処理を行う。
従って、第2の実施の形態によれば、簡易な構成により、複数キャリア信号についての自動利得制御処理及びA/D変換処理を行うことができる。
<第3の実施の形態>
図5は、本発明の第3の実施の形態に係る受信機の構成を示すブロック図である。
図5に示す第3の実施の形態において、図4に示す第2の実施の形態2と同一部分は同一符号を付してその説明は省略する。図5に示す第3の実施の形態に係る受信機においては、4つのキャリア信号として周波数軸上で連続して隣接する4つの搬送波周波数F1、F2、F3、F4が用いられ、これら4つの搬送波周波数F1、F2、F3、F4が変化し得るものとする。そして、全てのキャリア信号に対して共通に、アンテナ1と低雑音増幅器2が備えられている。
また、それぞれのキャリア信号毎に、第1のミキサ3a〜3dと、第1の局部発振器4a〜4dと、第1の帯域制限フィルタ12a〜12dと、第2のミキサ13a〜13dと、第2の局部発振器14a〜14dと、第2の帯域制限フィルタ5a〜5dと、スイッチ9a〜9dが備えられ、スイッチ9a〜9dの後には、合成器10A及び10Bと、増幅器6A及び6Bと、A/D変換器7A及び7Bと、ディジタル信号処理部11が備えられている。
すなわち、第3の実施の形態に係る受信機では、複数のキャリア信号に対して共通に、信号を受信するアンテナ1と、受信信号を増幅する低雑音増幅器2とを備え、アンテナ1は無線信号を受信し、低雑音増幅器2は受信信号を増幅する。また、それぞれのキャリア信号毎に、第1の周波数変換手段としての第1のミキサ3a〜3d及び第1の局部発振器4a〜4dと、キャリア信号帯域制限手段としての第1の帯域制限フィルタ12a〜12dとを備える。
第1の周波数変換手段は、それぞれのキャリア信号毎に、複数のキャリア信号の中心周波数を同一の周波数へ変換する。キャリア信号帯域制限手段は、第1の周波数変換手段により周波数変換された信号を複数のキャリア信号について同一の中心周波数を用いて帯域制限する。
また、それぞれのキャリア信号毎に第2の周波数変換手段としての第2のミキサ13a〜13d及び第2の局部発振器14a〜14dと、帯域制限フィルタとしての第2の帯域制限フィルタ5a〜5dとを備える。
第2の周波数変換手段は、キャリア信号帯域制限手段により帯域制限されたキャリア信号を周波数変換する。帯域制限フィルタは、それぞれのキャリア毎に、キャリア信号抽出手段を構成して第2の周波数変換手段により周波数変換された信号からキャリア信号を抽出する。
また、キャリア信号切り替え手段を構成するスイッチ9a〜9dと、第1及び第2のキャリア信号合成手段を構成する第1及び第2の合成器10A及び10Bと、第1及び第2のキャリア信号増幅手段を構成する第1及び第2の増幅器6A及び6Bと、第1及び第2のA/D変換手段を構成する第1及び第2のA/D変換器7A及び7Bとを備える。
それぞれのキャリア信号に対応するスイッチ9a〜9dは、キャリア信号抽出手段により抽出されるキャリア信号を、例えば、あらかじめ設定した閾値よりも大きなレベルであれば第1の経路に、小さければ第2の経路に切り替える。
第1及び第2の合成器10A及び10Bでは、第1の経路同士及び第2の経路同士を合成する。第1及び第2の増幅器6A及び6Bは、第1及び第2の合成器10A及び10Bにより合成されたキャリア信号をそれぞれ異なる利得で増幅する。
第1及び第2のA/D変換器7A及び7Bは、第1及び第2の増幅器6A及び6Bにより増幅されたキャリア信号をアナログ信号からディジタル信号に変換する。また、複数のキャリアに対して共通にまたはそれぞれのキャリア毎にディジタル処理するディジタル処理手段11を備え、ディジタル処理手段11では、複数のキャリアに対して共通にまたはそれぞれのキャリア毎に、A/D変換器7A及び7Bより得られるディジタル信号に基づいてそれぞれのキャリア信号についてのディジタル処理を行う。
このように、それぞれのキャリア信号の周波数として種々なものが用いられる場合において、簡易な構成により、複数キャリア信号についての自動利得制御処理、A/D変換処理を行うことができる。
ここで、上述した全ての構成例において、キャリア信号切り替え手段により切り替えられる経路の数は、種々な数が用いられてもよく、そのとき、キャリア信号合成手段、キャリア信号増幅手段、キャリア信号A/D変換手段はキャリア信号切り替え手段により切り替えられる経路の数と同数を備えることとなる。
次に、第3の実施の形態に係る受信機により行われる動作の一例を示す。
アンテナ1は、4つの搬送波周波数F1〜F4に対応する4つのキャリア信号を受信し、低雑音増幅器2は、アンテナ1で受信したキャリア信号を増幅する。
第1のミキサ3a〜3dは、第1の局部発振器4a〜4dからの信号と低雑音増幅器2からの信号を用いて周波数変換し、第1の帯域制限フィルタ12a〜12dへ出力する。第1のミキサ3a〜3dで周波数変換された搬送波周波数F1、F2、F3、F4を有するキャリア信号はf1、f2、f3、f4となり、帯域制限フィルタ12a〜12dでそれぞれ同一の周波数帯でチャネル選択される。
第2のミキサ13a〜13dは、第2の局部発振器14a〜14dからの信号と第1の帯域制限フィルタ12a〜12dからの信号を用いて周波数変換し、帯域制限フィルタ5a〜5dへ出力する。第2のミキサ13a〜13dで周波数変換されたキャリア信号はf1'、f2'、f3'、f4'となり、帯域制限フィルタ5a〜5dでそれぞれ異なる4つの周波数帯でチャネル選択される。
スイッチ9a〜9dでは、帯域制限フィルタ5a〜5dでチャネル選択されたそれぞれのキャリア信号を、例えば、あらかじめ設定した閾値よりも大きなレベルであれば第1の経路に、小さければ第2の経路に切り替える。合成器10Aは、スイッチ9a〜9dの第1の経路同士を、合成器10Bは、スイッチ9a〜9dの第2の経路同士を合成する。
増幅器6A及び6Bは、合成器10A及び10Bにより合成されたキャリア信号をそれぞれ異なる利得で増幅する。A/D変換器7A及び7Bは、増幅器6A及び6Bにより増幅されたキャリア信号をアナログ信号からディジタル信号に変換する。ディジタル信号処理部11は、複数のキャリアに対して共通にまたはそれぞれのキャリア毎に、A/D変換器7A及び7Bにより得られるディジタル信号に基づいてそれぞれのキャリア信号についてのディジタル処理を行う。
従って、第3の実施の形態によれば、それぞれのキャリア信号の周波数として種々なものが用いられる場合においても、簡易な構成により、複数キャリア信号についての自動利得制御処理及びA/D変換処理を行うことができる。
本発明の第1の実施の形態に係る受信機の構成を示すブロック図である。 ディジタル信号処理部の内部を示すブロック図である。 (a)はスイッチの回路を示す図であり、(b)はAGCの動作を示す図である。 本発明の第2の実施の形態に係る受信機の構成を示すブロック図である。 本発明の第3の実施の形態に係る受信機の構成を示すブロック図である。 従来の受信機の構成を示すブロック図である。
符号の説明
1 アンテナ、2 低雑音増幅器、3,3a〜3d,13a〜13d ミキサ、4,4a〜4d,14a〜14d 局部発振器、5a〜5d,12a〜12d 帯域制限フィルタ、9a〜9d スイッチ、10A,10B 合成器、6A,6B 増幅器、7A,7B A/D変換器、11 ディジタル信号処理部。

Claims (1)

  1. 異なる搬送波周波数を有する複数のキャリア信号を受信する受信機において、
    受信信号に含まれる各キャリア信号を抽出するキャリア信号抽出手段と、
    前記キャリア信号抽出手段により抽出された各キャリア信号を、信号レベルに応じて第1の経路または第2の経路に切り替えるキャリア信号切り替え手段と、
    第1の経路同士と第2の経路同士のキャリア信号をそれぞれ合成する第1及び第2のキャリア信号合成手段と、
    前記第1及び第2のキャリア信号合成手段により合成されたキャリア信号をそれぞれ異なる利得で増幅する第1及び第2のキャリア信号増幅手段と、
    前記第1及び第2のキャリア信号増幅手段により増幅されたキャリア信号をアナログ信号からディジタル信号に変換する第1及び第2のキャリア信号A/D変換手段と、
    前記第1及び第2のA/D変換手段より得られるディジタル信号に基づいて複数のキャリア信号に対して共通にまたはそれぞれのキャリア信号毎にディジタル処理を行うディジタル処理手段と
    を備えたことを特徴とする受信機。
JP2005170697A 2005-06-10 2005-06-10 受信機 Active JP4610003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005170697A JP4610003B2 (ja) 2005-06-10 2005-06-10 受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005170697A JP4610003B2 (ja) 2005-06-10 2005-06-10 受信機

Publications (2)

Publication Number Publication Date
JP2006345357A JP2006345357A (ja) 2006-12-21
JP4610003B2 true JP4610003B2 (ja) 2011-01-12

Family

ID=37641953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005170697A Active JP4610003B2 (ja) 2005-06-10 2005-06-10 受信機

Country Status (1)

Country Link
JP (1) JP4610003B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847802B1 (en) * 2016-08-16 2017-12-19 Xilinx, Inc. Reconfiguration of single-band transmit and receive paths to multi-band transmit and receive paths in an integrated circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135223A (ja) * 1995-08-07 1997-05-20 At & T Ipm Corp チャネル化された複数搬送信号プロセッサ
JP2001157271A (ja) * 1999-09-30 2001-06-08 Lucent Technol Inc ある特定の信号強度をもつ信号を受信する装置とその方法
JP2001308730A (ja) * 2000-04-19 2001-11-02 Toyo Commun Equip Co Ltd ディジタル受信機
JP2003283278A (ja) * 2002-03-20 2003-10-03 Hitachi Kokusai Electric Inc 自動利得制御装置
JP2004260775A (ja) * 2003-02-28 2004-09-16 Hitachi Kokusai Electric Inc 受信機
WO2005011165A1 (ja) * 2003-07-25 2005-02-03 Fujitsu Limited 無線受信機および自動利得制御方法
JP2006121161A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd Ofdm信号受信機、及び複合受信機
JP2006135814A (ja) * 2004-11-08 2006-05-25 Fujitsu Ltd 無線受信機

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135223A (ja) * 1995-08-07 1997-05-20 At & T Ipm Corp チャネル化された複数搬送信号プロセッサ
JP2001157271A (ja) * 1999-09-30 2001-06-08 Lucent Technol Inc ある特定の信号強度をもつ信号を受信する装置とその方法
JP2001308730A (ja) * 2000-04-19 2001-11-02 Toyo Commun Equip Co Ltd ディジタル受信機
JP2003283278A (ja) * 2002-03-20 2003-10-03 Hitachi Kokusai Electric Inc 自動利得制御装置
JP2004260775A (ja) * 2003-02-28 2004-09-16 Hitachi Kokusai Electric Inc 受信機
WO2005011165A1 (ja) * 2003-07-25 2005-02-03 Fujitsu Limited 無線受信機および自動利得制御方法
JP2006121161A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd Ofdm信号受信機、及び複合受信機
JP2006135814A (ja) * 2004-11-08 2006-05-25 Fujitsu Ltd 無線受信機

Also Published As

Publication number Publication date
JP2006345357A (ja) 2006-12-21

Similar Documents

Publication Publication Date Title
EP0863620B1 (en) Diversity circuit
US7295861B2 (en) Combined Low-IF/direct down conversion baseband architecture for 3G GSM/WCDMA receivers
TWI237450B (en) System and method for a direct conversion multi-carrier processor
KR100793059B1 (ko) 다중 모드의 다중 대역 신호 수신 장치 및 그 방법
US7769359B2 (en) Adaptive wireless receiver
CN101416387A (zh) 接收器
US7327775B1 (en) CDMA receiver
JP2007513558A (ja) 無線通信用受信機
TWI423609B (zh) 具有多重解調變路徑之正交頻分多工(ofdm)接收電路
JP5025198B2 (ja) 無線受信装置と無線受信方法
US11196506B2 (en) Interference signal generation device, interference signal generation system, and interference signal generation method
US7830456B1 (en) System and method for frequency multiplexing in double-conversion receivers
JP2008098785A (ja) 受信機
US6807237B1 (en) Radio apparatus and transmission/reception method
JP4610003B2 (ja) 受信機
JP3382217B2 (ja) Cdma方式の移動通信基地局システムの無線周波数受信装置
JP4012094B2 (ja) 受信機
JP4300231B2 (ja) 無線端末
JP2009522837A (ja) 広帯域通信用受信機および無線ローカルエリア・ネットワーク内の無線装置からデータフレームを受信する方法。
JP3675659B2 (ja) Cdma無線基地局
JP2006303718A (ja) 受信装置及び復調方法
JP4046312B2 (ja) ソフトウェア受信機
US6975847B1 (en) Filtering of a receive frequency band
EP1396941A2 (en) Time division IQ channel direct conversion receiver, and method therefor
JP2009171349A (ja) 受信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4610003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250