JP4589977B2 - データ処理回路とデータ処理装置 - Google Patents
データ処理回路とデータ処理装置 Download PDFInfo
- Publication number
- JP4589977B2 JP4589977B2 JP2008091031A JP2008091031A JP4589977B2 JP 4589977 B2 JP4589977 B2 JP 4589977B2 JP 2008091031 A JP2008091031 A JP 2008091031A JP 2008091031 A JP2008091031 A JP 2008091031A JP 4589977 B2 JP4589977 B2 JP 4589977B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- value
- bit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
この発明は上記の課題を解決するためになされたものであり、良好なアイ開口が得られなくなるほどの記録密度においても、より簡単に多値データを正しく再生できるようにすることを目的とする。
n×m−1(n,m≧2である整数)ビットのパラレルデータの異なるmビットデータを入力し、その内の1ビットデータを出力する(n−1)個のセレクタ回路と、上記パラレルデータ中の上記セレクタ回路に接続されていない(m−1)ビットデータを入力してmビットデータに変換する変換回路と、その変換回路の出力を入力し、その内の1ビットデータを出力する1個のセレクタ回路と、上記n×m−1ビットのパラレルデータをnビットのパラレルデータとして出力する制御回路と、n(n≧2である整数)ビットデータを1シンボルとする多値信号を量子化した後の信号データを入力して、上記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、その回路によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第1の複数のレジスタ回路と、その第1の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第2の複数のレジスタ回路と、その第2の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるnビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
まず、この発明の一実施形態と参考技術を適用する多値信号の条件について説明する。
図15は、波形等化を行った後の多値データの分布の一例を示す図である。
ここでは、多値データとして4値(0〜3)の場合を示した。
以降の説明において、1個の多値データ(複数ビットデータ)を「シンボル」と呼び、そのシンボルの取り得る値(0〜3等)を「シンボル値」と呼ぶ。
また、多値信号は、光ディスク等の情報記録媒体に対する情報の記録,再生,又は伝送路に送受信する時のアナログ信号を指し、多値信号をA/D(アナログ/デジタル)変換したデジタルデータを「信号データ」と呼ぶことにする。
一方、記録密度が高くなると、図15の(b)に示すようにしきい値aにおいて分布が重なり、データ検出時の誤り率が高くなる。
これは、多値信号の分布が隣接するシンボル値とのみ重なる場合に適応できる。
例えば、単純なしきい値aによるデータ検出を行った時に、シンボル値「1」のデータは「0」又は「2」に誤るのみであり、「3」に誤ることはないような分布になる場合である。
つまり、1シンボルの多値データが偶数か奇数かが限定されれば、一義的にシンボル値を決定できる場合である。
図1は、この発明の参考技術のデータ処理方法の説明に供するマトリクスを示す図である。
1シンボルをn(n≧2である整数)ビットデータとし、m(m≧2である整数)個のシンボルを1セットとして、多値データを複数シンボル(S1〜Sm)単位で扱う。
この場合、1シンボルは2のn乗通りのシンボル値をとる。MSBは最上位ビット(Most Significant Bit)を、LSBは最下位ビット(Least Significant Bit)をそれぞれ示す。
まず、{(n−1)×m}ビットの2値データを、1セット内のmシンボルの上位(n−1)ビットに配置する。
さらに、(m−1)ビットの2値データを、mビットの2値データに変換し、各シンボルのLSBに配置する。
このようにして、{(n−1)×m}+(m−1)=(n×m−1)ビットの2値データを、nビット/シンボルのmシンボルの多値データに変換する。
ここで、単純に(n×m)ビットの2値データを、nビット/シンボルのmシンボルの多値データに配置すると、各シンボルはランダムなシンボル値になる。
したがって、各シンボル値がランダムに変化する場合に比べて、変化の度合いを1/2に制限することができる。
これにより、多値データを検出(判定)する時の判定候補を1/2に絞れるので、誤り率を低減することができる。
このデータ処理方法は、2値データを多値データに変換する時に、(m−1)ビットをmビットに変換し、多値データのLSBに設定して偶数と奇数になる場合数を制限しているので、多値判定を行う時に判定候補数を1/2に絞ることができ、判定時の誤りを低減することができる。
すなわち、上記(m−1)ビットデータをmビットデータに変換する処理方法を示す。
図2は、この発明の他の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
図2では、一例としてm=3の場合の変換処理方法を説明する。
2ビットデータの右側に「0」を付加する場合、図2の(1)に示すように、「00」「01」「10」「11」の各2ビットデータはそれぞれ「000」「010」「100」「110」の3ビットデータになる。
また、2ビットデータの中央に「0」を付加する場合、図2の(2)に示すように、「00」「01」「10」「11」の各2ビットデータはそれぞれ「000」「001」「100」「101」の3ビットデータになる。
さらにまた、2ビットデータの左側に「1」を付加する場合、図2の(4)に示すように、「00」「01」「10」「11」の各2ビットデータはそれぞれ「100」「101」「110」「111」の3ビットデータになる。
この他にも、右側に「1」を、中央に「1」を付加する方法等もある。
上記のような変換処理方法であれば、テーブルを作成することが無く、容易に変換を行える。
このデータ処理方法は、上記(m−1)ビットデータをmビットデータに変換する処理方法として、「0」又は「1」を付加するのみで済むので実現が容易である。
すなわち、上記(m−1)ビットデータをmビットデータに変換する処理方法の他の例を示す。
図3と図4は、それぞれこの発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
図3には、m=3の場合の別の変換処理方法を示しており、変換後の3ビットのデータパターンが、他のパターンと2ビット異なる様に変換した例である。
このように、8通りのうちの4通りを選択するので、図3の(1)と(2)の2種類のデータパターンを作成できる。
図4には、m=4の場合の変換処理方法を示しており、変換後の4ビットのデータパターンが、他のパターンと2ビット以上異なる様に変換した例である。
このデータ処理方法は、上記(m−1)ビットデータをmビットデータに変換する処理方法として、変換後のデータパターンが全て2ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
まず、このデータ処理方法では、上記(m−1)ビットデータをmビットデータに変換する処理方法を1種類に限定せずに、セット毎に2種類を使い分ける。
例えば、図3と図4にそれぞれ示した変換テーブルの(1)と(2)を選択するためのセット単位に変化する「0」と「1」からなる数値系列Pとして、
P=0,1,0,1,0,1,.....
P=0,0,1,1,0,0,.....
等を定義して、P=0の場合は(1)を、P=1の場合は(2)をそれぞれ選択し、セット毎に変換テーブルを切換えるようにしてもよい。また、数値系列Pとして初期値と生成方法を規定した乱数を使用してもよい。
このデータ処理方法は、上記(m−1)ビットデータをmビットデータに変換する処理方法として、2種類の変換テーブルを使用するので、mビットの全パターンが使用され、変換後のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応し易くなる。
このように、数値系列Pの生成方法が簡単なので、実現が容易になる。
このデータ処理方法は、2種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用するので、選択方法が容易になる。
例えば、数値系列Pの初期値として、第1番目のセットの数値系列P(1)を「0」とし、第i番目(i≧2である整数)のセットの数値系列P(i)を次の論理演算式の結果に基づいて定義する。
P(i)=P(i−1)eor(i−1)番目のセットのSmのLSB(eor:排他的論理和演算子)
P(i)=not(i−1)番目のセットのS1のMSB(not:論理否定演算子)
P(i)=(i−1)番目のセットのS2のLSB
このデータ処理方法は、上記数値系列Pをデータとの論理演算結果で次のセットと相関付けているので、多値データ判定時に対象とするセットだけでなくその後の複数のセットを加味した多値判定が行えるので、誤りをより低減することができる。
このデータ処理方法は、上記数値系列Pを所定の個数で繰返すようにしているので、多値判定結果に誤りがあった場合に次セット以降への誤りの伝播を所定セット数以内に防ぐことができる。
すなわち、任意の2値データを多値データに変換し、その多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力し、A/D変換したデジタルデータから多値判定を行う処理方法を説明する。
図5は、この発明の他の参考技術のデータ処理方法の説明に供する線図である。
ここでは、1シンボルを2ビットの多値データとし、シンボル値は0〜3をとり、4シンボルを1セットとしている。
その説明を簡単にするために、A/D変換の量子化ビット数は4ビットとし、信号データ値の変化範囲は0〜15(10進)とする。さらに、シンボル値「0」「1」「2」「3」に対応する理想的な信号データ値はそれぞれ「2」「6」「10」「14」とする。
入力シンボルの信号データ値が「0」「1」又は「14」「15」の時の判定候補が「0」又は「3」に限定されているが、これを「0」「1」又は「2」「3」としてもよい。
このデータ処理の適用条件が、多値信号の分布が隣接するシンボル値とのみ重なる場合であるため、1個の入力シンボルの判定候補は最も近い偶数と奇数のシンボル値のみである。
次に、図4の(1)の変換テーブルのみを使用した場合の、1セット単位の多値判定方法を説明する。
図5に示すように、1セット内の入力された4シンボル(S1〜S4)の信号データ値が、各々「8」「3」「13」「7」であるとする。
図6に示した一覧表に基づく判定候補及び図4の(1)の変換テーブルのビットパターンから、シンボル値系列として考えられる8通りを次の表1の左側の欄「判定候補のシンボル値系列」に示す。
この誤差の合計値の計算時に、ここでは、理想的な信号データ値と入力シンボルの信号データ値との差の絶対値を求めてから4シンボル分を加算したが、差の2乗を加算するようにしてもよい。
その結果、誤差の合計値が最も小さい判定候補(2−0−3−1)を、このセット内の多値判定結果とする。
特に、シンボルS1(信号データ値:8)は、シンボル値「1」と「2」の中央値であるため、単純に1シンボルのみで判定するのは困難であるが、この多値判定方法によれば、信頼性の高い判定結果が得られる。
このデータ処理方法は、2値データを多値データに変換する時に、(m−1)ビットデータをmビットデータに変換し、多値データのLSBに設定して、偶数と奇数になる場合数を制限しているのを利用して、各場合における誤差の最小値を求め、その最小値を与える変換テーブル上のビットパターンに従って多値判定を行っているので、単純に1シンボルを単体で判定する時よりも信頼性の高い判定ができる。
上述の判定処理の際、変換テーブルとして、図4の(1)に示した変換テーブルを使用する。
このデータ処理方法は、上記(m−1)ビットデータをmビットデータに変換する処理方法として、変換後のデータパターンが全て2ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減できる。
このデータ処理方法では、上記処理のように図4の(1)に示した変換テーブルを使用せず、図2で示したように「0」又は「1」を付加する変換処理方法を使用する。
このデータ処理方法は、上記(m−1)ビットデータをmビットデータに変換する処理方法として、「0」又は「1」を付加するのみで済むので、多値判定のデータ処理がより簡素化でき、多値判定のデータ処理の実現が容易である。
このデータ処理方法では、上述のように1種類の変換テーブルを使用するのではなく、セット毎に2種類のテーブルを選択して使用する。
例えば、2種類の変換テーブルの一方を選択するためのセット単位に変化する「0」と「1」からなる数値系列Pとして、
P=0,1,0,1,0,1,.....
P=0,0,1,1,0,0,.....
等を定義して、P=0の場合は第1のテーブルを、P=1の場合は第2のテーブルをそれぞれ選択し、セット毎に変換テーブルを切換える。また、数値系列Pとして初期値と生成方法を規定した乱数を使用してもよい。
このデータ処理方法は、上記(m−1)ビットデータをmビットデータに変換する処理方法として、2種類の変換テーブルを使用するので、mビットの全パターンが使用され、変換後のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応し易くなる。
このように、数値系列Pの生成方法が簡単なので、実現が容易になる。
このデータ処理方法は、2種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用するので、多値判定時の選択方法が容易になる。
まず、このデータ処理方法では、上記2種類の変換テーブルを選択する方法として、固定した数値系列を使用するのではなく、セット内のデータを使用して次のセットの数値系列Pを決定する。
例えば、数値系列Pの初期値として、第1番目のセットの数値系列P(1)を「0」とし、第i番目(i≧2である整数)のセットの数値系列Pを次の論理演算式の結果に基づいて定義する。
P(i)=P(i−1)eor(i−1)番目のセットのSmのLSB(eor:排他的論理和演算子)
P(i)=not(i−1)番目のセットのS1のMSB(not:論理否定演算子)
P(i)=(i−1)番目のセットのS2のLSB
こうして、多値データの判定時に、対象とするセットだけではなく、その後の複数のセットを加味した多値判定が行え、誤りを低減できる。
ここでは、1シンボルを2ビットの多値データとし、シンボル値は0〜3をとり、4シンボル(S1〜S4)を1セットとする。
A/D変換の量子化ビット数は5ビットとし、信号データ値の変化範囲は0〜31(10進)とする。
さらに、シンボル値「0」「1」「2」「3」に対応する理想的な信号データ値は、「4」「12」「20」「28」とする。
入力シンボルの信号データ値が「0〜3」又は「28〜31」の時の判定候補が「0」又は「3」に限定されているが、これを「0」「1」又は「2」「3」としてもよい。
さらに、P=0の場合は図4の(1)に示した変換テーブルを、P=1の場合は図4の(2)に示した変換テーブルを選択する。
第i番目のセットの入力シンボルの信号データ値系列が(21−5−27−13)であり、第(i+1)番目のセットの入力シンボルの信号データ値系列が(10−19−14−25)であった場合、2セット分のデータ処理によって第i番目のセットの入力シンボルの多値判定を行う。
まず、第i番目及び第(i+1)番目のセットで、P=「0」と「1」の両方の場合で仮の多値判定を行う。それぞれの場合の仮判定結果を得るためのデータ処理過程を次の表2〜表5に示す。表2は第i番目のセットでP=0の場合、表3は第i番目のセットでP=1の場合、表4は第(i+1)番目のセットでP=0の場合、表5は第(i+1)番目のセットでP=1の場合である。
第i番目のセットのP(i)と、第(i+1)番目のセットのP(i+1)には、P(i+1)=P(i)eor第i番目のセットのS4のLSBの関係があるため、第i番目のセットの仮判定結果から算出される第(i+1)番目のセットのP(i+1)とを関連付けて、2セット分の仮判定結果を得る。表7は2セット分の仮判定結果を示す。
この結果から第i番目のセットの多値判定結果を(2−0−3−1)とする。
このようにして、複数のセットにわたって数値系列Pの相関関係をも考慮して多値判定を行うことにより、より多くの情報から判定を行えるので、1セット単位で判定を行うよりも更に誤りを低減できる。
このデータ処理方法は、2値データを多値データに変換する時に、(m−1)ビットデータをmビットデータに変換し、多値データのLSBに設定して、偶数と奇数になる場合数を制限し、(m−1)ビットデータをmビットデータに変換する時の変換テーブルを2種類使用し、更に、2種類の変換テーブルを選択するための数値系列に、データとの論理演算結果で次のセットと相関付けているので、多値判定時に複数のセットを加味した多値判定が行えるので、誤りをより低減できる。
上述の判定処理の際、変換テーブルとして、図4の(1)と(2)に示した変換テーブルを使用する。
このデータ処理方法は、上記(m−1)ビットデータをmビットデータに変換する処理方法として、変換後のデータパターンが全て2ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減できる。
さらに、各セットでの変換テーブル選択のための数値系列Pを所定の個数で終了させて再び初期値から繰返すようにしてもよい。
このデータ処理方法は、上記数値系列を所定の個数で繰返す形にしているので、多値判定結果に誤りがあった場合に次セット以降への誤りの伝播を所定セット数以内に防ぐことができる。
以上に説明したデータ処理方法は、マイクロプロセッサやデジタルシグナルプロセッサ等を用いたコンピュータシステム上で動作するソフトウェアとして実現できる。
図8は、この発明の参考技術のデータ処理回路の構成を示すブロック図である。
このデータ処理回路は2値データを多値データに変換する回路であり、(n×m−1)ビットのパラレルデータを入力し、1シンボルをnビットとするパラレルデータを出力する。
このデータ処理回路は、入力データの(m−1)ビットをmビットに変換する変換回路1と、その変換回路1のmビットの出力を入力し、その内の1ビットを出力する第1セレクタ2−1と、その他の入力データをmビットずつ入力し、その内の1ビットを出力する第2〜第nセレクタ2−2〜2−nが主な回路構成要素である。
この他に、入出力データのタイミングに合わせて、各セレクタ2−1〜2−nの切り換えを制御するための回路等が必要であるが、図示を省略した。
図9は、図8に示したデータ処理回路の動作説明に供するビットデータの配列図である。
一例として、m=4、n=3の場合の説明図を図9に示す。
図9の(a)に示すように、入力の11ビットのパラレルデータをMSBからb1、b2、...、b11とし、同図の(b)に示すように、変換回路1で上位3ビットを4ビット(bA、bB、bC、bD)に変換する。
変換回路1は、半導体メモリや論理回路を使用して変換テーブルを実現してもよいし、「0」又は「1」を付加する簡単な変換であれば、配線の追加だけで実現できる。
このデータ処理回路は、簡単なハードウェアによって2値データを多値データに変換できるので、処理の高速化が可能である。
この場合、入力がパラレルデータであるが、シフトレジスタ回路を入力に追加して、シリアルデータを入力できるようにする。
このデータ処理回路は、2値データを多値データに変換する処理をシリアル入力形式の回路で実現しているので、他の回路との配線量の少ないインターフェースが可能である。
なお、変換テーブルを2種類使用し、数値系列Pによってテーブルを選択する場合は、変換回路および制御回路にその機能を付加すればよい。
図10は、この発明の一実施形態であるデータ処理回路の構成を示すブロック図である。
図11は、図10に示したデータ処理回路の動作説明に供する入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
このデータ処理回路は、多値信号をA/D変換した後のシンボル単位の信号データを入力して、多値判定を行う回路である。
以下にこのデータ処理回路の主な構成要素及びその機能を記す。
図11には、一例として、入力シンボルのデータ値が0〜15の範囲で変化し、シンボル値が0〜3である場合について、入力シンボルの任意の信号データ値に対する、偶数と奇数の判定候補となるシンボル値と、各シンボル値に対応する理想的な信号データ値の対応表を示した。
誤差算出回路11は、入力シンボルの信号データ値と、判定候補出力回路10から出力される判定候補の偶数と奇数のシンボル値に対応する理想的な信号データ値との差の絶対値を出力する。なお、差の2乗を出力してもよい。
第1セレクタ13は、第1レジスタ12の各レジスタの出力を、変換テーブルのビットパターン、即ち偶数奇数の組み合わせパターンに対応して選択し、セット内或いは複数セットにわたる誤差の合計を算出するために出力する。
加算回路14は、第1セレクタ13から出力された誤差値を加算し、その合計値を出力する。
第2レジスタ15は、変換テーブルの各ビットパターン、即ち偶数奇数の各組み合わせパターンに対応した誤差値の合計値を保持する。
最小値検出回路16は、第2レジスタ15の出力から最小値を検出する。
第2セレクタ18は、最小値検出回路16で検出された最小値に対応する変換テーブル上のビットパターンに対応して、第3レジスタ17に保持された判定候補のシンボル値を選択して、判定結果として出力する。
制御回路19は、このデータ処理回路の全体の動作を制御する。
変換テーブル20は、2値データを多値データに変換する時に使用した変換テーブルと同じテーブルである。
変換テーブル選択用数値系列生成回路21は、セット毎に変換テーブルを切換える場合の変換テーブル20を選択するための数値系列(P)を生成する回路である。なお、変換テーブル20が1種類の場合は不要である。また、数値系列Pが一義的に決まっている場合は、2値データを多値データに変換する時と同じ系列を生成するようにする。あるいは、数値系列Pがセット内のデータとの論理演算で決定される場合は、判定候補のシンボル値を入力してPを生成する。
さらに、誤差の合計値の最小値を検出し、それに対応する変換テーブル20上のビットパターンを選択することによって各シンボルの判定結果を出力することができる。
このデータ処理回路は、多値判定処理を回路で実現しているので、処理の高速化が可能である。
図12は、この発明の請求項1と2に係わる判定結果を2値データへ変換する回路の構成を示すブロック図である。
図12には、一例として、3ビット/シンボル,4シンボル/セットの多値判定結果をそれぞれ11ビットの2値データに変換する回路を示した。
この回路は、判定結果のシンボル値データを3ビットの4段のレジスタ30〜33に保持する。そして、各レジスタ30〜33のLSBの1ビットを逆変換テーブル34によって3ビットに変換し、残りの8ビットと共に11ビットのパラレルデータとして出力する。
このように、上述した2値データを多値データに変換する回路および多値データを判定する回路は、情報記録媒体への記録装置や再生装置、伝送路への送信装置や受信装置に個別に組込んでも有用である。
さらに、記録再生や送受信を行う装置には、両者を併せ持った回路(集積化回路等)として組込んでも有用である。
また、この発明の請求項1に係わるデータ処理回路は、2値データを多値データに変換するパラレル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込める。
さらに、この発明の請求項2に係わるデータ処理回路は、2値データを多値データに変換するシリアル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込め、特に、2値データを多値データに変換する回路は他の回路との配線量の少ないインターフェースが可能になる。
図13は、情報記録媒体(例えば光ディスク)上に記録するマークの長さを変化させた多値記録データの説明に供する図である。
図13の(a)に示すような記録マークの再生信号は2値であるが、その各マークに対応するパルスの時間長の変化が多値信号になる(同図の(b)参照)。この時間長を、基準クロックで動作するカウンタ回路で計数することによって、多値信号を量子化した信号データ(デジタルデータ)が得られる。その後、各信号データ値から一定の値を減算することによって、同図の(c)(図15の(b))に示すような信号データの分布が得られる。その結果、上記に説明したA/D変換を行った場合の実施例を、図14に示した本実施例にも適応できる。
また、図13の再生信号が受信信号として得られるように、伝送路にパルス幅変調信号として多値信号を送信し、通信装置に使用してもよい。
図14は、この発明の請求項3に係わるデータ処理装置の一実施形態である光ディスク装置の構成を示すブロック図である。
光ディスク60は情報を記録する媒体であり、らせん状又は同心円上のトラックが形成され、トラックにそってマークを記録する。トラックは一定の周期でわずかに蛇行している。
モータ40は、情報の記録及び再生時に光ディスク60を所定の回転速度で回転させる。
光ヘッド41は、光ディスク60にレーザ光スポットを照射して記録面にマークを記録し、記録面に記録されたマークをレーザ光スポットで走査して電気信号を出力する。
サーボ回路43は、フォーカスエラー信号や、トラッキングエラー信号、トラックの蛇行に対応した信号により、レーザ光スポットを光ディスク60の記録面に焦点を合わせ、正しくトラックを走査させ、光ディスク60を線速度一定又は、角速度一定に回転させる。
レーザ駆動回路44は、変調回路45から出力された信号に従ってレーザ光で光ディスク60にマークを記録するための信号を出力する。
同期信号付加回路46は、所定量のデータの区切りを示すための同期信号を付加する。
多値化回路47は、入力した2値データを多値データに変換する。一例として、図8に示した回路を使用する。
誤り訂正用データ付加回路48は、入力データに対して誤り訂正を行うためのデータを付加する。
AD変換回路49は、演算増幅回路42からの再生信号をデジタル信号に変換する。
波形等化回路51は波形等化処理を行う。
多値判定回路52は多値データを判定する。一例として、図10に示す回路を使用する。
多値−2値変換回路53は多値データを2値データに変換する。一例として、図12に示す回路を使用する。
誤り訂正回路54は、誤り訂正用データを用いて誤り訂正を行う。
なお、図示を省略したが、光ヘッド41を光ディスク60の半径方向に移動させて光ディスク60上のデータをサーチする機構も備えている。
さらに、コンピュータ用の情報記憶装置として使用するためのインターフェース回路や、光ディスク装置全体の動作制御を行うマイクロプロセッサ等も図示を省略した。
まず、2値データを多値化して光ディスク60に記録する場合の動作を説明する。
例えば、ホストコンピュータから誤り訂正用データ付加回路48に2値データが入力されると、所定量のブロックに分割し、誤り訂正用のデータを付加する。
その後、多値化回路47でセット単位の多値データに変換する。さらに、同期信号付加回路46で所定セット数毎に同期信号を付加する。その同期信号を付加した多値データの各値に対応したマークを光ディスク60に記録するために、変調回路45でレーザ光を駆動する信号を生成する。そして、光ヘッド41によってマークが光ディスク60に記録される。
光ヘッド41により、一定強度のレーザ光を光ディスク60に照射し、その反射光を光電変換して電気信号を得る。その得られた信号を演算増幅回路42に入力し、サーボ回路43によって光ディスク60を安定して回転させ、光ヘッド41のトラッキングやフォーカス制御を行って多値信号を再生する。
その再生された多値信号から、同期信号を検出し、PLL及び同期検出回路回路50のPLL回路によって多値データ(シンボル)に同期したクロックを生成し、AD変換回路49によってデジタルデータを得る。その後、波形等化回路51で波形等化を行い、多値判定回路52で判定結果の多値データを出力する。
さらに、多値−2値変換回路53で2値データに変換した後、誤り訂正回路54で誤りの検出と訂正を行って訂正後の2値データをホストコンピュータへ出力する。
上述した実施形態では、1シンボルの多値データの最下位ビットに冗長データを追加したデータパターンを配置しているので、1シンボルの判定候補が偶数と奇数のみに制限されており、符号間干渉が大きい場合は判定を誤りやすい恐れがある。そこで、次の参考技術ではその不具合を解消している。
また、多値信号は、光ディスク等の情報記録媒体に対する情報の記録,再生,又は伝送路に送受信する時のアナログ信号を指し、多値信号をA/D(アナログ/デジタル)変換したデジタルデータを「信号データ」と呼ぶことにする。
図16は、この発明のデータ処理方法の説明に供するマトリクスを示す図である。
1シンボルの多値データをn(n≧2である整数)ビットデータとし、m(m≧2である整数)個のシンボルを1セットとして、多値データを複数シンボル(S1〜Sm)単位で扱う。
この場合、1シンボルは2のn乗通りのシンボル値をとる。MSBは最上位ビット(Most Significant Bit)を、LSBは最下位ビット(Least Significant Bit)をそれぞれ示す。
まず、{(n−k)×m}ビットの2値データ(k≧1かつn>kである整数)を、1セット内のmシンボルの上位(n−k)ビットに配置する。
さらに、(m×k−1)ビットの2値データを、(m×k)ビットの2値データに変換し、各シンボルの下位kビットに配置する。
このようにして、{(n−k)×m}+(m×k−1)=(n×m−1)ビットの2値データを、nビット/シンボルのmシンボルの多値データに変換する。
しかし、(m×k−1)ビットデータを(m×k)ビットの2値データに変換し、各シンボルの下位kビットに配置することにより、1セット内のシンボル値系列は2の(m×k−1)乗通りに制限することができる。
したがって、この場合は各シンボル値がランダムに変化する場合に比べて、変化の度合いを1/8に制限することができる。
このデータ処理方法は、2値データを多値データに変換する時に、(m×k−1)ビットを(m×k)ビットに変換し、多値データの下位kビットに設定しているので、多値判定を行う時に判定候補数を絞ることができ、判定時の誤りを低減することができる。
このデータ処理方法は、(m×k−1)ビットデータを(m×k)ビットに変換する処理方法である。
図17は、この発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
図17では、一例としてm=2,k=2の場合の変換処理方法を説明する。
3ビットデータを4ビットデータに変換する処理方法として、3ビットデータのLSB側(右側)に「0」を付加する場合、図17の(1)に示すように、「000」「001」「010」「011」「100」「101」「110」「111」の各3ビットデータはそれぞれ「0000」「0010」「0100」「0110」「1000」「1010」「1100」「1110」の4ビットデータになる。
さらに、3ビットデータのMSB側(左側)に「0」を付加する場合、図17の(3)に示すように、「000」「001」「010」「011」「100」「101」「110」「111」の各3ビットデータはそれぞれ「0000」「0001」「0010」「0011」「0100」「0101」「0110」「0111」の4ビットデータになる。
この他にも、LSBの次のビットに「1」を、MSB側に「1」を付加する方法等もある。このような変換処理方法であれば、テーブルを作成すること無く、容易に変換を行える。
このデータ処理方法は、(m×k−1)ビットデータを(m×k)ビットデータに変換する処理方法として、「0」又は「1」を付加するのみで済むので容易に実現することができる。
このデータ処理方法は、(m×k−1)ビットデータを(m×k)ビットに変換する他の処理方法である。
図18は、この発明の他の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
同図には、m=2,k=2の場合の他の変換処理方法による変換結果を示しており、変換後の4ビットのデータパターンが、他のパターンと2ビット以上異なるように変換した例である。
このデータ処理方法は、(m×k−1)ビットデータを(m×k)ビットデータに変換する処理方法として、変換後のデータパターンが全て2ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
まず、参考技術のデータ処理方法では、(m×k−1)ビットデータを(m×k)ビットデータに変換する処理方法を1種類に限定せずに、セット毎に2種類を使い分ける。
例えば、図18に示した変換テーブルの(1)と(2)を選択するためのセット単位に変化する「0」と「1」からなる数値系列Pとして、
P=0,1,0,1,0,1,.....
P=0,0,1,1,0,0,.....
等を定義して、P=0の場合は(1)を、P=1の場合は(2)をそれぞれ選択し、セット毎に変換テーブルを切換えるようにしてもよい。また、数値系列Pとして初期値と生成方法を規定した乱数を使用してもよい。
このテータ処理方法は、(m×k−1)ビットデータを(m×k)ビットデータに変換する処理方法として、2種類の変換テーブルを使用するので、mビットの全パターンが使用され、変換後のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応させ易くなる。
このデータ処理方法は、2種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用するので、選択方法が容易になる。
例えば、数値系列Pの初期値として、第1番目のセットの数値系列P(1)を「0」とし、第i番目(i≧2である整数)のセットの数値系列Pを、次の論理演算式に基づく演算処理に基づいて定義する。
P(i)=P(i−1)eor(i−1)番目のセットのSmのLSB(eor:排他的論理和演算子)
P(i)=not(i−1)番目のセットのS1のMSB(not:論理否定演算子)
P(i)=(i−1)番目のセットのS2のLSB
このデータ処理方法は、上記数値系列Pを所定の個数で繰返すようにしているので、多値データ判定結果に誤りがあった場合に次セット以降への誤りの伝播を所定セット数以内に防ぐことができる。
すなわち、任意の2値データを多値データに変換し、その多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力し、A/D変換したデジタルデータから多値判定を行う処理方法を説明する。
ここでは、その説明を簡単にするために、3ビット/シンボルの多値データを2シンボル/セットで処理する場合を説明する。
同図中のd0,d1はそれぞれ任意の2値データであり、b0〜b3は図18に基づいて説明した変換方法で、3ビットデータを4ビットデータに変換したデータである。また、3ビットの1シンボルは0〜7をシンボル値とする。
図20は、この発明のデータ処理方法の説明に供する線図である。
同図には、入力シンボルの信号データ値とシンボル値の判定候補の対応例を示しており、1セット内のA/D変換したデジタルデータの第1及び第2シンボル(S1,S2)の入力信号データ値を「×」印で示している。
図18に示した変換テーブル(変換表)で変換されたデータをシンボルの下位2ビットに配置することから、1シンボルの判定候補は4個になる。その判定候補は、入力信号データ値に最も近い4個を採用する。
第1シンボルS1の下位2ビット(b0,b1)及び第2シンボルS2の下位2ビット(b2,b3)は、図18に示した変換テーブルで定められているので、2シンボルの判定候補は、図21に示すように、8通りのシンボル値系列「4,0」「4,3」「5,1」「5,2」「6,1」「6,2」「3,0」「3,3」になる。ここでは、図18の(1)の変換データを使用した場合を示している。第1シンボルS1と第2シンボルS2はそれぞれ3ビットのデータであり、2シンボルのシンボル値系列は64通りが考えられるが、図21に示した8通りのシンボル値系列の判定候補から入力信号データ値との誤差の合計が最小になる候補を判定結果とする。
このデータ処理方法は、2値データを多値データに変換する時に、(m×k−1)ビットデータを(m×k)ビットデータに変換し、多値データの下位kビットに設定しているのを利用して、各場合における誤差の最小値を求め、その最小値を与える変換テーブル上のビットパターンに従って多値判定を行っているので、単純に1シンボルを単体で判定する時よりも信頼性の高い判定ができる。
上述の判定処理の際、変換テーブルとして、図18の(1)の変換テーブルを使用する。したがって、変換後のビットパターンが2ビット以上異なっており、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
このデータ処理方法は、(m×k−1)ビットデータを(m×k)ビットデータに変換する処理方法として、変換後のデータパターンが全て2ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
このデータ処理方法では、上記処理のように図18の(1)の変換テーブルを使用せず、「0」又は「1」を付加する変換方法を使用することにより、多値判定のデータ処理がより簡素化できる。
このデータ処理方法は、(m×k−1)ビットデータを(m×k)ビットデータに変換する処理方法として、「0」又は「1」を付加するので多値判定のデータ処理を容易に実現することができる。
このデータ処理方法では、上述の処理のように1種類の変換テーブルを使用するのではなく、セット毎に2種類のテーブルを選択して使用する。
例えば、2種類の変換テーブルの一方を選択するためのセット単位に変化する「0」と「1」からなる数値系列Pとして、
P=0,1,0,1,0,1,.....
P=0,0,1,1,0,0,.....
等を定義して、P=0の場合は第1のテーブルを、P=1の場合は第2のテーブルをそれぞれ選択し、セット毎に変換テーブルを切換える。また、数値系列Pとして初期値と生成方法を規定した乱数を使用してもよい。
したがって、数値系列Pの生成方法が簡単になり、容易に実現することができる。
このデータ処理方法では、上記2種類の変換テーブルを選択する方法として、固定した数値系列を使用するのではなく、セット内のデータを使用して次のセットの数値系列Pを決定する。
例えば、数値系列Pの初期値として、第1番目のセットの数値系列P(1)を「0」とし、第i番目(i≧2である整数)のセットの数値系列Pを、次の論理演算式に基づく演算処理で定義する。
P(i)=P(i−1)eor(i−1)番目のセットのSmのLSB(eor:排他的論理和演算子)
P(i)=not(i−1)番目のセットのS1のMSB(not:論理否定演算子)
P(i)=(i−1)番目のセットのS2のLSB
このデータ処理方法は、2値データを多値データに変換する時に、(m×k−1)ビットデータを(m×k)ビットデータに変換して、多値データの下位kビットに設定し、(m×k−1)ビットデータを(m×k)ビットデータに変換する時の変換テーブルを2種類使用し、更に、2種類の変換テーブルを選択するための数値系列に、データとの論理演算結果で次のセットと相関付けているので、多値判定時に、複数のセットを加味した多値データ判定が行え、誤りをより低減することができる。
このデータ処理方法は、(m×k−1)ビットデータを(m×k)ビットデータに変換する方法として、変換後のデータパターンが全て2ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
さらに、各セットでの変換テーブル選択のための数値系列Pを所定の個数で終了させ、再び初期値から繰返すようにしてもよい。
このデータ処理方法は、上記数値系列Pを、所定の個数で繰返すようにしているので、多値判定結果が誤った場合の次セット以降への誤りの伝播を所定のセット数以下に防ぐことができる。
このデータ処理回路は、2値データを多値データに変換する回路であり、入力データをmビットずつ入力し、その内の1ビットを出力する第1〜第(n−k)セレクタA100−1〜100−(n−k)と、その他の入力データの(m×k−1)ビットを(m×k)ビットに変換する変換回路101と、その変換回路101の(m×k)ビットの出力を入力し、その内の1ビットを出力するセレクタB102が主な回路構成要素であって、(n×m−1)ビットのパラレルデータを入力し、1シンボルをnビットとするパラレルデータを出力する。
その他に、入出力データのタイミングに合わせて、各セレクタの切り換えを制御する回路等が必要であるが、説明を簡単にするためにその図示を省略した。
図23は、図22に示したデータ処理回路の動作説明に供するビットデータの配列を示す図である。一例として、m=2,n=3,k=2の場合を示す。
図23の(a)に示すように、入力の(n×m−1)=(3×2−1)=5ビットのパラレルデータをMSBからd0,d1,d2,d3,d4とし、同図の(b)に示すように、変換回路101でその下位(m×k−1)=(2×2−1)=3ビット(d2,d3,d4)を(m×k)=(2×2)=4ビット(b0,b1,b2,b3)に変換する。
その後、(n−k)=1個のセレクタA(この場合第1セレクタA100−1)とセレクタB102の出力を順次切り換えて、同図の(c)に示すように、2個のシンボル(S1,S2)に図示したビットデータが配置されるようにして、3ビットのパラレルデータを出力する。
このデータ処理回路は、上記のような簡単なハードウェアによって2値データを多値データに変換できるので、処理を高速化することができる。
この場合、入力がパラレルデータであるが、シフトレジスタ回路を入力に追加して、シリアルデータを入力できるようにする。
また、変換テーブルを2種類使用し、数値系列Pによってテーブルを選択する場合は、変換回路及び制御回路にその機能を付加すればよい。
このデータ処理回路は、2値データを多値データに変換する処理をシリアル入力形式の回路で実現しているので、他の回路との配線量の少ないインタフェースが可能になる。
図24は、この発明の他の一実施形態であるデータ処理回路の構成を示すブロック図である。
このデータ処理回路は、多値信号をA/D変換した後のシンボル単位の信号データを入力して多値データ判定を行う。
以下にこのデータ処理回路の主な構成要素及びその各部の機能を記す。
第1レジスタ(回路)112は、誤差算出回路111の出力を1セット分、又は複数セット分のシンボル数だけ保持する。
第1セレクタ(回路)113は、第1レジスタ112の出力を変換テーブルのビットパターンに対応して選択し、セット内或いは複数セットにわたる誤差の合計を算出するために出力する。
加算回路114は、第1セレクタ113から出力された誤差を加算し、その合計値を出力する。
最小値検出回路116は、第2レジスタ115の出力から最小値を検出する。
第3レジスタ(回路)117は、判定候補出力回路110からの判定候補のシンボル値系列を1セット分、又は複数セット分保持する。
第2セレクタ(回路)118は、最小値検出回路116で検出された最小値に対応する変換テーブル上のビットパターンに対応して第3レジスタ117に保持された判定候補のシンボル値を選択し、それを判定結果として出力する。
変換テーブル120は、2値データを多値データに変換する時に使用した変換テーブルと同じテーブルである。
変換テーブル選択用数値系列(P)生成回路121は、セット毎に変換テーブルを切り換える場合の変換テーブルを選択するための数値系列(P)を生成する回路である。その変換テーブルが1種類の場合は不要である。また、Pが一義的に決まっている場合は、2値データを多値データに変換する時と同じ系列を生成するようにする。あるいは、Pがセット内のデータとの論理演算で決定される場合は、判定候補のシンボル値を入力してPを生成する。
さらに、誤差の合計の最小値を検出し、それに対応する変換テーブル上のビットパターンを選択することによって各シンボルの判定結果を出力することができる。
このデータ処理回路は、多値判定処理を回路で実現しているので、処理の高速化が可能になる。
図25はこの発明の請求項4と5に係る判定結果を2値データへ変換する回路構成を示すブロック図である。同図には、図23によって示した実施形態と同一の3ビット/シンボル,2シンボル/セットの多値判定結果を5ビットの2値データに変換する回路を示している。
この回路は、判定結果のシンボル値データを3ビットの2段のレジスタ130と131に保持する。そして、各レジスタ130と131のLSB側の2ビット(合計4ビット)を逆変換テーブルによって3ビットに逆変換し、残りの2ビットと共に5ビットのパラレルデータとして出力する。
このようにして、回路によって多値判定を行っているので、ソフトウェア処理に比べてデータ処理を高速化できる。
さらに、記録再生や送受信を行う装置には、両者を併せ持った回路(集積化回路等)として組込んでも有用である。
この発明の請求項4に係るデータ処理回路は、2値データを多値データに変換するパラレル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込める。
また、この発明の請求項5に係るデータ処理回路は、2値データを多値データに変換するシリアル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込め、特に、2値データを多値データに変換する回路は他の回路との配線量の少ないインタフェースが可能になる。
図13には、情報記録媒体(例えば光ディスク)上に記録するマークの長さを変化させた多値記録の一例を示しており、この場合、同図の(a)に示すように、再生信号は2値であるが、同図の(b)に示すように、マークに対応するパルスの時間長の変化が多値信号になる。その時間長を、基準クロックで動作するカウンタ回路で計数することによって多値信号を量子化した信号データ(デジタルデータ)が得られる。その後、各信号データ値から一定の値を減算することにより、上述したA/D変換を行った場合の処理を、後述するデータ処理装置にも適応させることができる。
また、図11の(b)の再生信号が受信信号として得られるように、伝送路にパルス幅変調信号として多値信号を送信し、通信装置に使用してもよい。
このデータ処理装置の一実施形態の光ディスク装置の構成は、図14に示した光ディスク装置と同じであり、多値化回路47に図22に示した回路を、多値判定回路52に図24に示した回路を、多値−2値変換回路53に図25に示した回路をそれぞれ使用するところが異なる。
この光ディスク装置は、各回路が上述した各手段の機能をそれぞれ果たし、その動作処理は、各回路によって上述したデータ処理方法を実現しているので、ここでは説明を省略する。
Claims (6)
- n×m−1(n,m≧2である整数)ビットのパラレルデータの異なるmビットデータを入力し、その内の1ビットデータを出力する(n−1)個のセレクタ回路と、前記パラレルデータ中の前記セレクタ回路に接続されていない(m−1)ビットデータを入力してmビットデータに変換する変換回路と、該変換回路の出力を入力し、その内の1ビットデータを出力する1個のセレクタ回路と、前記n×m−1ビットのパラレルデータをnビットのパラレルデータとして出力する制御回路と、n(n≧2である整数)ビットデータを1シンボルとする多値信号を量子化した後の信号データを入力して、前記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第1の複数のレジスタ回路と、該第1の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第2の複数のレジスタ回路と、該第2の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるnビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
- n×m−1(n,m≧2である整数)ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、該シフトレジスタ回路の出力データの異なるmビットデータを入力し、その内の1ビットデータを出力する(n−1)個のセレクタ回路と、前記シフトレジスタ回路の出力データ中の前記セレクタ回路に接続されていない(m−1)ビットデータを入力してmビットデータに変換する変換回路と、該変換回路の出力を入力し、その内の1ビットデータを出力する1個のセレクタ回路と、前記n個のセレクタ回路の出力を入力してnビットのパラレルデータとして出力するレジスタ回路と、前記n×m−1ビットのシリアルデータを入力してnビットのパラレルデータとして出力する制御回路と、n(n≧2である整数)ビットデータを1シンボルとする多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された前記理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第1の複数のレジスタ回路と、該第1の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第2の複数のレジスタ回路と、該第2の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるnビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
- n(n≧2である整数)ビットデータを1シンボルとし、m(m≧2である整数)シンボルを1セットとし、{(n−1)×m}ビットデータを1セット内のmシンボルの上位(n−1)ビットに配置する手段と、(m−1)ビットデータをmビットに変換する手段と、該手段によって変換したmビットデータを1セット内のmシンボルの下位1ビットに配置して1セット内の各シンボル値を偶数又は奇数に設定する手段と、前記シンボルを多値信号として情報記録媒体に記録あるいは伝送路へ送信する手段と、nビットデータを1シンボルとする多値信号を情報記録媒体からの再生信号あるいは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号値を出力する手段と、該手段によって出力された前記理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された誤差値を保持する第1の複数のデータ保持手段と、該第1の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第2の複数のデータ保持手段と、該第2の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるnビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
- (n×m−1)(n,m≧2である整数)ビットのパラレルデータの異なるmビットを入力し、その内の1ビットを出力する(n−k)(k≧1かつn>kである整数)個のセレクタ回路と、前記パラレルデータ中の前記セレクタ回路に接続されていない(m×k−1)ビットのデータを入力して(m×k)ビットデータに変換する変換回路と、該変換回路の出力を入力し、その内のkビットを出力する1個のセレクタ回路と、前記(n×m−1)ビットのパラレルデータをnビットのパラレルデータとして出力する制御回路と、n(n≧2である整数)ビットデータを1シンボルとする多値信号を量子化した後の信号データを入力して、前記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第1の複数のレジスタ回路と、該第1の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第2の複数のレジスタ回路と、該第2の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるnビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
- (n×m−1)(n,m≧2である整数)ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、該シフトレジスタ回路の出力データの異なるmビットを入力し、その内の1ビットデータを出力する(n−k)(k≧1かつn>kである整数)個のセレクタ回路と、前記シフトレジスタ回路の出力データ中の前記セレクタ回路に接続されていない(m×k−1)ビットのデータを入力して(m×k)ビットデータに変換する変換回路と、該変換回路の出力を入力し、その内のkビットデータを出力する1個のセレクタ回路と、前記(n−k)個のセレクタ回路の出力を入力してnビットのパラレルデータとして出力するレジスタ回路と、前記(n×m−1)ビットのシリアルデータを入力してnビットのパラレルデータとして出力する制御回路と、n(n≧2である整数)ビットデータを1シンボルとする多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第1の複数のレジスタ回路と、該第1の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第2の複数のレジスタ回路と、該第2の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるnビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
- n(n≧2である整数)ビットデータを1シンボルとし、m(m≧2である整数)シンボルを1セットとし、{(n−k)×m}(k≧1かつn>kである整数)ビットデータを1セット内のmシンボルの上位(n−k)ビットに配置する手段と、(m×k−1)ビットデータを(m×k)ビットデータに変換する手段と、該手段によって変換した(m×k)ビットデータを1セット内のmシンボルの下位kビットに配置する手段と、前記シンボルを多値信号として情報記録媒体に記録或いは伝送路へ送信する手段と、nビットを1シンボルとする多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い複数のシンボル値に対応する理想的な信号値を出力する手段と、該手段によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された誤差値を保持する第1の複数のデータ保持手段と、該第1の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第2の複数のデータ保持手段と、該第2の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるnビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091031A JP4589977B2 (ja) | 2001-09-21 | 2008-03-31 | データ処理回路とデータ処理装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001289787 | 2001-09-21 | ||
JP2008091031A JP4589977B2 (ja) | 2001-09-21 | 2008-03-31 | データ処理回路とデータ処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006125881A Division JP4137138B2 (ja) | 2001-09-21 | 2006-04-28 | データ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008257844A JP2008257844A (ja) | 2008-10-23 |
JP4589977B2 true JP4589977B2 (ja) | 2010-12-01 |
Family
ID=39981243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008091031A Expired - Fee Related JP4589977B2 (ja) | 2001-09-21 | 2008-03-31 | データ処理回路とデータ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4589977B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6074712B2 (ja) * | 2012-04-03 | 2017-02-08 | パナソニックIpマネジメント株式会社 | 映像データ送信装置及び受信装置 |
CN104303476B (zh) | 2012-04-03 | 2017-03-01 | 松下知识产权经营株式会社 | 影像数据发送装置以及接收装置、影像数据发送方法以及接收方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208229A (ja) * | 2000-11-08 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 多値記録変復調装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6367025A (ja) * | 1986-09-08 | 1988-03-25 | Matsushita Electric Ind Co Ltd | 符号変換装置 |
JPH031369A (ja) * | 1989-05-29 | 1991-01-08 | Sony Corp | データ検出方法 |
JPH08124167A (ja) * | 1994-10-19 | 1996-05-17 | Hitachi Ltd | 光学的情報記録再生方法及び装置 |
-
2008
- 2008-03-31 JP JP2008091031A patent/JP4589977B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208229A (ja) * | 2000-11-08 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 多値記録変復調装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008257844A (ja) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI249737B (en) | Data processing method, circuit, and apparatus, signal processing circuit, multi-level data processing method and apparatus, and information recording medium | |
JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
JP4027778B2 (ja) | 多値データ処理方法及び装置 | |
US20050097422A1 (en) | Method and apparatus for data recovery | |
JP4589977B2 (ja) | データ処理回路とデータ処理装置 | |
JPH07235876A (ja) | 情報変換方法及び記録再生装置 | |
JP3664091B2 (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置 | |
JP3810703B2 (ja) | データ処理方法とデータ処理回路とデータ処理装置 | |
JP4137138B2 (ja) | データ処理方法 | |
US6369724B1 (en) | Modulating apparatus and method, demodulating apparatus and method, and transmission medium | |
US6975252B2 (en) | Disk apparatus and disk reproducing method | |
JP3810690B2 (ja) | 多値データ処理方法と多値データ処理装置 | |
JP4303090B2 (ja) | 多値データ変換処理方法と多値データ変換処理装置 | |
JP4027774B2 (ja) | 情報記録装置及び情報再生装置 | |
JP2007149147A (ja) | 変調方法、変調装置、情報記録媒体ならびに復調方法 | |
JP4061844B2 (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
JP4059253B2 (ja) | 変調方法、変調装置および情報記録媒体 | |
JP4059252B2 (ja) | 変復調方法、及び変復調装置 | |
JP3928186B2 (ja) | ディジタル信号記録装置および再生装置 | |
JP2004272979A (ja) | 多値データ信号の直流成分制御方法と直流成分制御装置 | |
JP4059210B2 (ja) | 情報記録媒体 | |
JP4675157B2 (ja) | 変調装置、変調方法、変調プログラム及び記録媒体 | |
JP4059254B2 (ja) | 復調方法及び復調装置 | |
JP4383246B2 (ja) | 情報記録方法及び情報記録装置 | |
JPH09130273A (ja) | データ検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |