JP4577452B2 - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
JP4577452B2
JP4577452B2 JP2009525184A JP2009525184A JP4577452B2 JP 4577452 B2 JP4577452 B2 JP 4577452B2 JP 2009525184 A JP2009525184 A JP 2009525184A JP 2009525184 A JP2009525184 A JP 2009525184A JP 4577452 B2 JP4577452 B2 JP 4577452B2
Authority
JP
Japan
Prior art keywords
electrode
bus
antireflection film
electrodes
plasma display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009525184A
Other languages
English (en)
Other versions
JPWO2009016689A1 (ja
Inventor
孝 佐々木
彰浩 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2009016689A1 publication Critical patent/JPWO2009016689A1/ja
Application granted granted Critical
Publication of JP4577452B2 publication Critical patent/JP4577452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/14AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided only on one side of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/442Light reflecting means; Anti-reflection means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Description

本発明は、ディスプレイ装置に使用するプラズマディスプレイパネルに関する。
プラズマディスプレイパネル(PDP)は、2枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。
例えば、X、Y電極およびアドレス電極を有する3電極構造のPDPは、X電極およびY電極で構成される電極対でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル(点灯させるセル)は、例えば、Y電極およびアドレス電極間で選択的にアドレス放電を発生させることにより、選択される。
一般的なPDPでは、XおよびY電極で構成される電極対が間隔を置いて前面ガラス基板に配置され、X電極の直交方向に延在する隔壁および互いに隣接する隔壁の間に配置されたアドレス電極が背面ガラス基板に配置されている。例えば、X電極は、Xバス電極とX透明電極とにより構成され、Y電極は、Yバス電極とY透明電極とにより構成される。そして、セルは、互いに対をなすXバス電極およびYバス電極と、互いに隣接する一対の隔壁とで囲われる領域に形成される。
この種のPDPでは、アドレス電極の延在する方向に沿って互いに隣接する2つのセルは、一方のセルでサステイン放電を発生させるきに、他方のセルで誤放電が発生することを防止するために、間隔を置いて配置されている。すなわち、アドレス電極の延在する方向に沿って隣接する2つのセルの間に、発光に寄与しない非発光領域が形成される。非発光領域における光の反射率が高い場合、非発光領域に入射した外光が反射し、画像のコントラストが低下してしまうという問題が発生する。
例えば、非発光領域に蛍光体が塗布されている場合、非発光状態の蛍光体は、白色に近いため、光の反射率が高い。あるいは、非発光領域における背面ガラス基材上にXバス電極の延在する方向に沿って隔壁が形成されている場合、一般的な隔壁は、黒色化されていないため、光の反射率が高い。非発光領域(より具体的には、互いに隣接するXバス電極およびYバス電極間)に反射防止膜を設けることにより、外光の反射量を減らし、画像のコントラストの低下を抑制する技術が提案されている(例えば、特許文献1参照)。
また、近年、X電極およびY電極とアドレス電極の3電極を前面ガラス基板に配置したPDPが提案されている(例えば、特許文献2参照)。
特開2005−129319号公報 特開2005−116508号公報
特許文献1では、バス電極(X、Yバス電極)は、黒色電極と白色電極との2層膜で構成される。そして、反射防止膜は、バス電極の黒色電極と同じ材料で形成され、XおよびY電極が形成される面(前面ガラス基材)の非発光領域に、XおよびY電極(XおよびYバス電極)から離れて配置されている。しかしながら、輝度を向上させるためにセル面積を大きくした場合、非発光領域(互いに隣接するXバス電極およびYバス電極間)の幅が小さくなり、反射防止膜の幅が小さくなる。あるいは、反射防止膜を設けることができなくなる。この場合、外光の反射量を十分に減らすことができず、画像のコントラスト、特に、明るい部屋等でPDPに画像を表示したときのコントラスト(明室コントラスト)が低下する。なお、前面ガラス基板上に3電極を有するPDPにおいて、明室コントラストを向上させる発明は、提案されていない。
本発明の目的は、前面ガラス基板上に3電極を有するPDPにおいて、明室コントラストを向上させることである。
プラズマディスプレイパネルは、互いに対向する第1基板および第2基板を有している。第1基板は、電極対、誘電体層、アドレス電極および反射防止膜を有している。なお、電極対は、第1方向に延在し、間隔を置いて配置される第1および第2バス電極を含んで構成されている。第2基板は、第1方向と交差する第2方向に延在し、間隔を置いて配置される第1隔壁を有している。そして、互いに対をなす第1および第2バス電極と、互いに隣接する一対の第1隔壁とで囲われる領域にセルが形成される。また、アドレス電極は、電極対を覆う誘電体層上に設けられ、第2方向に延在し、第1隔壁に対向している。反射防止膜は、誘電体層上にアドレス電極と同じ材料で形成され、第2方向に沿って互いに隣接するセルの間に配置されている。
本発明では、前面ガラス基板上に3電極を有するPDPにおいて、明室コントラストを向上させることができる。
本発明の第1の実施形態におけるPDPの要部の分解斜視図である。 図1に示したPDPの説明図である。 図2に示したPDPのA−A’線に沿う断面図である。 図2に示したPDPのB−B’線に沿う断面図である。 図1に示したPDPを用いて構成されたプラズマディスプレイ装置の一例を示す分解斜視図である。 図5に示した回路部の概要を示すブロック図である。 図1に示したPDPに画像を表示するためのサブフィールドの放電動作の例を示す波形図である。 本発明の第2の実施形態におけるPDPの要部の説明図である。 図8に示したPDPのA−A’線に沿う断面図である。 図8に示したPDPのB−B’線に沿う断面図である。 本発明の変形例におけるPDPの断面図である。 本発明の別の変形例におけるPDPの電極構成を示す説明図である。
以下、本発明の実施形態を図面を用いて説明する。
図1は、本発明の第1の実施形態におけるプラズマディスプレイパネル(以下、PDPとも称する)の要部を示している。図中の矢印D1は、第1方向D1を示し、矢印D2は、第1方向D1に画像表示面に平行な面内で直交する第2方向D2を示している。PDP10は、画像表示面を構成する前面基板部12と、前面基板部12に対向する背面基板部14とにより構成されている。前面基板部12と背面基板部14の間(より詳細には、背面基板部14の凹部)に放電空間DSが形成される。
前面基板部12は、ガラス基材FS(第1基板)上(図では下側)に第1方向D1に沿って平行に形成され、第2方向D2に沿って交互に形成されたXバス電極Xb(第1バス電極)およびYバス電極Yb(第2バス電極)を有している。Xバス電極Xbには、Xバス電極XbからYバス電極Ybに向けて第2方向D2に延在するX透明電極Xtが接続されている。また、Yバス電極Ybには、Yバス電極YbからXバス電極Xbに向けて第2方向D2に延在するY透明電極Ytが接続されている。図の例では、X透明電極XtおよびY透明電極Ytは、第2方向D2に沿って対向している。
ここで、Xバス電極XbおよびYバス電極Ybは、金属材料等で形成された不透明な電極であり、X透明電極XtおよびY透明電極Ytは、ITO膜等で形成された光を透過する透明電極である。そして、X電極XE(維持電極)は、Xバス電極XbおよびX透明電極Xtにより構成され、Y電極YE(走査電極)は、Yバス電極YbおよびY透明電極Ytにより構成される。X電極XEおよびY電極YEで構成される電極対(より具体的には、X透明電極XtおよびY透明電極Yt間)で繰り返して放電(サステイン放電)を発生させる。なお、電極対は、Xバス電極XbおよびYバス電極Ybを含んで構成されている。
また、透明電極XtおよびYtは、それぞれが接続されるバス電極XbおよびYbとガラス基材FSとの間に全面に配置されてもよい。なお、バス電極XbおよびYbと同じ材料(金属材料等)で、バス電極XbおよびYbと一体の電極が透明電極XtおよびYtの代わりに形成されてもよい。
電極Xb、Xt、Yb、Ytは、誘電体層DL1に覆われている。例えば、誘電体層DL1は、CVD法により形成された二酸化シリコン膜等の絶縁膜である。そして、誘電体層DL1上(図では下側)には、バス電極Xb、Ybの直交方向(第2方向D2)に延在する複数のアドレス電極AEが設けられている。例えば、アドレス電極AEは、クロム、銅およびクロムの順に積層された3層膜により構成され、外光が入射される側の表面(例えば、クロム層の表面)が黒色化している。このように、この実施形態のPDPは、前面基板部12に3電極(電極XE、YE、AE)を有している。
また、誘電体層DL1上には、アドレス電極AEと同じ材料で形成され、第2方向に沿って互いに隣接するセルの間に、アドレス電極AEから離れて配置された反射防止膜ARが設けられている。ここで、1つのセル(一色の画素)は、後述する図2に示すように、互いに対をなすバス電極Xb、Ybと隔壁BR1(第1隔壁)とで囲われる領域に形成される。
例えば、アドレス電極AEおよび反射防止膜ARは、スパッタ法や蒸着法により金属微粒子を誘電体層DL1の表面に付着(例えば、クロム、銅およびクロムの順に積層)した後に、エッチング工程を用いてアドレス電極AEおよび反射防止膜ARのパターンにそれぞれ形成される。このように、反射防止膜ARは、アドレス電極AEと同じ工程で形成される。すなわち、この実施形態では、製造工程を煩雑にすることなく、反射防止膜ARを形成できる。また、反射防止膜ARは、アドレス電極AEと同じ材料で形成されているため、黒色化している。これにより、反射防止膜ARに入射した外光の反射量は減少する。この結果、この実施形態では、第2方向D2に沿って互いに隣接するセル間での外光の反射量を少なくすることができ、画像のコントラストを向上できる。すなわち、画像の品位を向上できる。
アドレス電極AEおよび反射防止膜ARは、誘電体層DL2に覆われており、誘電体層DL2の表面は、保護層PLに覆われている。例えば、保護層PLは、放電を発生しやすくするために、陽イオンの衝突による2次電子の放出特性の高いMgO膜で形成される。なお、アドレス電極AE、反射防止膜ARおよび誘電体層DL1は、誘電体層DL2を設けずに、保護層PLに直接覆われてもよい。
放電空間DSを介して前面基板部12に対向する背面基板部14は、ガラス基材RS(第2基板)上に、互いに平行に形成された隔壁(バリアリブ、第1隔壁)BR1を有している。例えば、隔壁BR1は、サンドブラスト法でガラス基材RSを削ることにより、ガラス基材RSと一体に形成される。隔壁BR1は、バス電極Xb、Ybに直交する方向(第2方向D2)に延在し、アドレス電極AEに対向している。換言すれば、アドレス電極AEは、隔壁BR1に対向する位置に配置されている。隔壁BR1により、セルの側壁が構成される。さらに、隔壁BR1の側面と、互いに隣接する隔壁BR1の間のガラス基材RS上とには、紫外線により励起されて赤(R)、緑(G)、青(B)の可視光を発生する蛍光体PHr、PHg、PHbが、それぞれ塗布されている。
PDP10の1つの画素は、赤、緑および青の光を発生する3つのセルにより構成される。このように、PDP10は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。特に図示していないが、バス電極Xb、Ybに沿って形成されたセルにより、表示ラインが構成される。
PDP10は、前面基板部12および背面基板部14を、保護層PLと隔壁BR1が互いに接するように貼り合わせ、Ne、Xe等の放電ガスを放電空間DSに封入することで構成される。
図2は、図1に示したPDP10の概要を示している。なお、図2は、画像表示面側(図1の上側)から見た電極Xb、Xt、Yb、Yt、AE、反射防止膜ARおよび隔壁BR1の状態を示している。図中の網掛け部分は、アドレス電極AEおよび反射防止膜ARを示している。
上述したように、セルC1は、互いに対をなすバス電極Xb、Ybと互いに隣接する一対の隔壁BR1とで囲われる領域(図の破線で囲んだ領域)に形成される。なお、セルは、図に示したセルC1を形成するバス電極Xb、Yb部分とセルC1に対応するアドレス電極AE(図では、セルC1の左側のアドレス電極AE)の一部分を含んで定義される場合もある。また、画像表示面側から見た場合、各セルC1の放電空間DSは、互いに隣接する隔壁BR1の間に形成される。
反射防止膜ARは、第2方向D2に沿って互いに隣接するセルC1間に形成された発光に寄与しない領域(以下、非発光領域とも称する)に、配置されている。例えば、反射防止膜ARの第1方向D1に沿う縁部EG1およびE2は、バス電極Xbの縁部EG3およびバス電極Ybの縁部EG4とそれぞれ同じ位置である。反射防止膜ARにより、非発光領域に入射した外光の反射量は減少する。なお、図の例では、反射防止膜ARは、アドレス電極AEから離れて配置されている。これにより、アドレス電極AEの寄生容量が増加することを防止でき、アドレス電極AEに電圧を印加する回路(例えば、後述する図6に示すアドレスドライバADRV)の駆動電力が増加することを防止できる。
この実施形態では、セルC1に対応するアドレス電極AE、透明電極Yt、Xtは、第1方向D1に沿って左側から順番に配置されている。このため、アドレス電極AEと透明電極Yt間に電圧を印加することにより、着目するセルC1の放電空間DSでアドレス放電を発生させることができる。このとき、隔壁BR1も誘電体層の一部として作用し、アドレス電極AEと透明電極Yt間の電界が放電空間DSに生ずる。また、アドレス電極AEを挟んで第1方向D1に互いに隣接する2つのセルC1において、一方のセルC1の透明電極Ytのみがアドレス電極AEに隣接する。このため、着目するセルC1(一方のセルC1)のアドレス電極AEと透明電極Yt間でアドレス放電を発生させるとき(アドレス期間)に、着目するセルC1に隣接するセルC1(他方のセルC1)で誤放電が発生することを防止できる。
図3および図4は、図2に示したPDP10の断面を示している。なお、図3は、図2のA−A’線に沿うPDP10の断面を示し、図4は、図2のB−B’線に沿うPDP10の断面を示している。なお、図3に示した蛍光体PHは、蛍光体PHr、PHg、PHbのいずれかであり、以下、可視光の色毎に区別しない場合等、蛍光体PHr、PHg、PHbを、蛍光体PHとも称する。
図3に示すように、反射防止膜ARは、電極XEおよびYE(バス電極XbおよびYb、透明電極XtおよびYt)を覆う誘電体層DL1上に形成されている。これにより、この実施形態では、上述したように、反射防止膜ARの縁部EG1およびE2を、バス電極Xbの縁部EG3およびバス電極Ybの縁部EG4とそれぞれ同じ位置にできる。したがって、互いに隣接するバス電極XbおよびYb間(縁部EG3と縁部EG4との間)を通過して蛍光体PHに入射する外光OPTの量は、反射防止膜ARにより、十分に少なくなる。なお、反射防止膜ARに入射した外光OPTの反射量は、反射防止膜ARが黒色化しているため、少ない。この結果、この実施形態では、互いに隣接するバス電極XbおよびYb間を通過した外光OPTの反射量を少なくすることができ、明室コントラストを向上できる。
図4に示すように、隔壁BR1に入射する外光OPTの量は、アドレス電極AEにより減少する。なお、アドレス電極AEに入射した外光OPTの反射量は、アドレス電極AEが黒色化しているため、少ない。また、上述したように、非発光領域に塗布された蛍光体PHr、PHg、PHbに入射する外光OPTの量は、反射防止膜ARにより減少し、反射防止膜ARに入射した外光OPTの反射量は、反射防止膜ARが黒色化しているため、少ない。この結果、この実施形態では、非発光領域に入射した外光OPTの反射量を少なくすることができ、明室コントラストを向上できる。
図5は、図1に示したPDP10を用いて構成されたプラズマディスプレイ装置の一例を示している。プラズマディスプレイ装置(以下、PDP装置とも称する)は、PDP10、PDP10の画像表示面16側(光の出力側)に設けられる光学フィルタ20、PDP10の画像表示面16側に配置された前筐体30、PDP10の背面18側に配置された後筐体40およびベースシャーシ50、ベースシャーシ50の後筐体40側に取り付けられ、PDP10を駆動するための回路部60、およびPDP10をベースシャーシ50に貼り付けるための両面接着シート70を有している。回路部60は、複数の部品で構成されるため、図では、破線の箱で示している。光学フィルタ20は、前筐体30の開口部32に取り付けられる保護ガラス(図示せず)に貼付される。なお、光学フィルタ20は、電磁波を遮蔽する機能を有することもある。また、光学フィルタ20は、保護ガラスではなく、PDP10の画像表示面16側に直接貼付されることもある。
図6は、図1に示したPDP10を駆動するための回路部60の概要を示している。回路部60は、バス電極Xbに共通のパルスを印加するXドライバXDRV、バス電極Ybに選択的にパルスを印加するYドライバYDRV、アドレス電極AEに選択的にパルスを印加するアドレスドライバADRV、ドライバXDRV、YDRV、ADRVの動作を制御する制御部CNTおよび電源部PWRを有している。ドライバXDRV、YDRV、ADRVは、PDP10を駆動する駆動部として動作する。電源部PWRは、ドライバYDRV、XDRV、ADRVに供給する電源電圧Vsc、Vs/2、−Vs/2、Vsa等を生成する。
制御部CNTは、画像データR0−7、G0−7、B0−7に基づいて使用するサブフィールドを選択し、ドライバYDRV、XDRV、ADRVに制御信号YCNT、XCNT、ACNTを出力する。ここで、サブフィールドは、PDP10の1画面を表示するための1フィールドが分割されたフィールドであり、サブフィールド毎にサステイン放電の回数が設定されている。そして、画素を構成するセルC1毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。
図7は、図1に示したPDP10に画像を表示するためのサブフィールドにおける放電動作の一例を示している。図中の星印は、放電の発生を示している。各サブフィールドSFは、リセット期間RST、アドレス期間ADR、サステイン期間SUSおよび消去期間ERSにより構成される。なお、消去期間ERSは、点灯したセルのみの壁電荷を減少させるための放電を発生させる期間のため、サステイン期間SUSに含めて定義される場合もある。
まず、リセット期間RSTでは、緩やかに下降する負の電圧(鈍波)が、維持電極XE(バス電極Xbおよび透明電極Xt)に印加され、正の電圧が、走査電極YE(バス電極Ybおよび透明電極Yt)に印加される(図7(a))。そして、維持電極XEは、負の書き込み電圧に維持され、緩やかに上昇する正の書き込み電圧(書き込み鈍波)が走査電極YEに印加される(図7(b))。これにより、セルの発光を抑えながら維持電極XEと走査電極YEに正と負の壁電荷がそれぞれ蓄積される。次に、維持電極XEに正の調整電圧が印加され、負の調整電圧(調整鈍波)が走査電極YEに印加される(図7(c))。これにより、維持電極XEと走査電極YEにそれぞれ蓄積された正と負の壁電荷の量が減るとともに、全てのセルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、電圧Vs/2より低い電圧であり、負の調整電圧の最小値は、電圧−Vs/2より高い電圧である。
アドレス期間ADRでは、アドレス放電時に陽極となるスキャン電圧が維持電極XEに印加され、アドレス放電時に陰極となるスキャンパルスが走査電極YEに印加され、アドレス放電時に陽極となるアドレスパルス(電圧Vsa)が、点灯するセルに対応するアドレス電極AEに印加される(図7(d))。スキャンパルスとアドレスパルスにより選択されたセルは、一時的に放電する。
すなわち、走査電極YEとアドレス電極AE間には、放電を発生させる最低電圧(放電開始電圧)以上の電圧が印加され、維持電極XEとアドレス電極AE間には、放電開始電圧より低い電圧が印加される。これにより、着目するセルのアドレス電極AEと走査電極YE間でアドレス放電を発生させるときに、隣接するセルの維持電極XEとアドレス電極AE間で誤放電が発生することを防止できる。アドレス電極AEの波形に示される2回目のアドレスパルスは、他の表示ラインの放電セルを選択するために印加される(図7(e))。
サステイン期間SUSでは、負および正のサステインパルスが、維持電極XEおよび走査電極YEにそれぞれ印加される(図7(f、g))。これにより、点灯したセルの放電状態が維持される。互いに極性の異なるサステインパルスが、維持電極XEおよび走査電極YEに繰り返して印加されることにより、サステイン期間SUSに点灯したセルの放電(サステイン放電)が繰り返し行われる。
消去期間ERSでは、負の消去前パルスと正の高電圧の消去前パルスが、維持電極XEおよび走査電極YEにそれぞれ印加され、放電が発生する(図7(h))。これにより、壁電荷が、維持電極XEおよび走査電極YEに蓄積される。この際、走査電極YEは、電圧Vs/2より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、正の消去パルスと負の消去パルスが、維持電極XEおよび走査電極YEにそれぞれ印加される(図7(i))。これにより、放電が起こるが、2電極間に印加されている電圧値の差がサステイン期間SUSの電圧値の差よりも低いため、壁電荷の量がサステイン期間SUSに比べて減る。
以上、第1の実施形態では、反射防止膜ARは、電極XEおよびYEを覆う誘電体層DL1上に、アドレス電極AEと同じ工程および材料で形成される。これにより、この実施形態では、製造工程を煩雑にすることなく、第2方向D2に沿って互いに隣接するセルC1間(非発光領域)に、反射防止膜ARを形成できる。この結果、この実施形態では、第2方向D2に沿って互いに隣接するセルC1間での外光OPTの反射量を少なくすることができ、画像のコントラストを向上できる。すなわち、画像の品位を向上できる。
図8は、本発明の第2の実施形態におけるPDP10の概要を示している。なお、図8は、画像表示面側(後述する図9の上側)から見た状態を示している。この実施形態では、第1の実施形態に隔壁BR2(第2隔壁)が追加されて構成されている。その他の構成は、第1の実施形態と同じである。第1の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態のPDP10を用いたPDP装置およびPDP10に画像を表示するための放電動作は、第1の実施形態(図5−図7)と同じである。
PDP10は、第1方向D1に延在する隔壁BR2を有し、隔壁BR1およびBR2により構成される格子状の隔壁を有している。例えば、隔壁BR2は、サンドブラスト法でガラス基材RSを削ることにより、ガラス基材RSおよび隔壁BR1と一体に形成される。なお、隔壁BR2は、画像表示面側から見た場合、バス電極Xb、Ybおよび反射防止膜ARに重なる位置に設けられ、第2方向D2に沿って互いに隣接する2つのセルC1の放電空間DSを互いに分離している。
図9および図10は、図8に示したPDP10の断面を示している。なお、図9は、図8のA−A’線に沿うPDP10の断面を示し、図10は、図8のB−B’線に沿うPDP10の断面を示している。
図9に示すように、隔壁BR2は、バス電極Xb、Ybおよび反射防止膜ARに対向する位置に設けられているため、バス電極Xb、Ybは、放電空間DSに露出していない。すなわち、隔壁BR2は、第2方向D2に沿って互いに隣接する2つのセルC1において、一方のセルC1のバス電極Xbと他方のセルC1のバス電極Yb(あるいは、一方のセルC1のバス電極Ybと他方のセルC1のバス電極Xb)との間の誤放電の発生を防止する。これにより、互いに隣接するバス電極XbおよびYb間(第2方向D2に沿って互いに隣接するセルC1間)の距離を、第1の実施形態に比べて小さくできる。
なお、この実施形態では、電極XEおよびYEを覆う誘電体層DL1上に反射防止膜ARを形成しているため、互いに隣接するバス電極XbおよびYb間の距離(バス電極Xbの縁部EG3とバス電極Ybの縁部EG4との距離)が小さい場合でも、非発光領域に反射防止膜ARを設けることができる。例えば、反射防止膜ARは、上述した第1の実施形態と同様に、アドレス電極AEと同じ工程および材料(クロム、銅およびクロムの順に積層された金属膜)で形成される。
したがって、互いに隣接するバス電極XbおよびYb間を通過して隔壁BR2に入射する外光OPTの量は、反射防止膜ARにより、十分に少なくなる。なお、反射防止膜ARに入射した外光OPTの反射量は、反射防止膜ARが黒色化しているため、少ない。この結果、この実施形態では、互いに隣接するバス電極XbおよびYb間を通過した外光OPTの反射量を少なくすることができ、明室コントラストを向上できる。
また、セルC1の側壁は、隔壁BR1およびBR2により構成される。そして、蛍光体PHは、隔壁BR1の側面に加えて、隔壁BR2の側面にも塗布されている。このように、この実施形態では、セルC1の面積の増加に加えて、蛍光体PHが塗布される面積が増加しているため、画像の輝度を向上できる。
図10の例では、ガラス基材RS、隔壁BR1、BR2が一体に形成されているため、上述した図4に示したガラス基材RSおよび隔壁BR1に対応する境界を破線で示している。隔壁BR1、BR2に入射する外光OPTの量は、反射防止膜ARおよびアドレス電極AEにより減少する。反射防止膜ARおよびアドレス電極AEに入射した外光OPTの反射量は、反射防止膜ARおよびアドレス電極AEが黒色化しているため、少ない。
以上、第2の実施形態においても、上述した第1の実施形態と同様の効果を得ることができる。また、この実施形態では、隔壁BR2を設けたことにより、セルC1の面積および蛍光体PHが塗布される面積を大きくでき、画像の輝度を向上でき、画像の品位をさらに向上できる。
なお、上述した実施形態では、1つの画素が、3つのセル(赤(R)、緑(G)、青(B))により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、1つの画素を4つ以上のセルにより構成してもよい。あるいは、1つの画素が、赤(R)、緑(G)、青(B)以外の色を発生するセルにより構成されてもよく、1つの画素が、赤(R)、緑(G)、青(B)以外の色を発生するセルを含んでもよい。
上述した実施形態では、隔壁BR1、BR2が、ガラス基材RSと一体に形成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、隔壁BR1、BR2は、ペースト状の隔壁材料を塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよいし、印刷による積層で形成されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。
上述した実施形態では、反射防止膜ARの縁部EG1およびE2が、バス電極Xbの縁部EG3およびバス電極Ybの縁部EG4とそれぞれ同じ位置になる例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図11に示すように、反射防止膜ARの一部は、バス電極Xb、Ybに対向してもよい。なお、PDP10は、バス電極Xb、Ybのいずれか一方のみに一部が対向する反射防止膜ARを有してもよい。図11は、上述した図2のA−A’線に沿うPDP10の断面に対応している。図11の例では、反射防止膜ARの縁部EG1およびE2の位置が第1の実施形態(図1−図4)と相違している。その他の構成は、第1の実施形態と同じである。第1の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
反射防止膜ARの幅(反射防止膜ARの縁部E1と縁部E2との距離)は、互いに隣接するバス電極XbおよびYbとの間隔(バス電極Xbの縁部EG3とバス電極Ybの縁部EG4との距離)より大きい。したがって、図11に示したPDP10では、互いに隣接するバス電極XbおよびYb間を通過して蛍光体PHに入射する外光OPTの量を、上述した第1の実施形態に比べて、少なくできる。この場合にも、上述した実施形態と同様の効果を得ることができる。
上述した実施形態では、透明電極Xt、Ytが第2方向D2に沿って対向する位置に配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図12に示すように、透明電極Xt2、Yt2の先端部SD1、SD2が第1方向D1に沿って対向する位置に配置されてもよい。図12は、画像表示面側から見た電極Xb、Xt2、Yb、Yt2、AEおよび隔壁BR1の状態を示している。図12の例では、透明電極Xt2、Yt2およびアドレス電極AEが、第1の実施形態と相違している。その他の構成は、第1の実施形態と同じである。第1の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
バス電極Xbに接続された透明電極Xt2の先端SD1は、バス電極Ybに接続された透明電極Yt2の先端SD2に対向している。また、透明電極Xt2、Yt2は、対向部を広くするために、T字形状にそれぞれ形成されている。なお、透明電極Xt2、Yt2の形状は、長方形でもよいし、台形でもよい。また、突出部Apは、アドレス電極AEから各セルC1の透明電極Yt2に向けて突出し、アドレス電極AEと一体に形成されている。このため、アドレス電極AEと透明電極Yt2間に電圧を印加することにより、着目するセルC1でアドレス放電を発生させることができる。この場合にも、上述した実施形態と同様の効果を得ることができる。
上述した実施形態では、反射防止膜ARがアドレス電極AEから離れて配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、第2方向D2に沿って互いに隣接するセルC1の間に配置された反射防止膜ARは、反射防止膜ARを挟むセルC1に対応するアドレス電極AEのみに接続されてもよい。上述した図2の例では、反射防止膜ARは、反射防止膜ARの左側に配置されたアドレス電極AEのみに接続されてもよい。この場合、アドレス電極AEの寄生容量が増加するため、アドレス電極AEに電圧を印加する回路(例えば、上述した図6に示したアドレスドライバADRV)の駆動力を増加させる必要がある。この場合にも、上述した実施形態と同様の効果を得ることができる。また、この場合、反射防止膜ARアドレス電極AEとの隙間を小さくできるため、非発光領域での外光OPTの反射量をさらに少なくできる。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
本発明は、ディスプレイ装置に使用するプラズマディスプレイパネルに適用できる。

Claims (5)

  1. 放電空間を介して互いに対向する第1基板および第2基板と、
    前記第1基板上に、第1方向に延在し、間隔を置いて配置された第1および第2バス電極と、前記第1バス電極から前記第2バス電極に向けて前記第1方向と交差する第2方向に延在する第1透明電極と、前記第2バス電極から前記第1バス電極に向けて前記第2方向に延在する第2透明電極とを含んで構成される電極対と、
    前記第2基板上に設けられ、前記第2方向に延在し、間隔を置いて配置された複数の第1隔壁と、
    互いに対をなす前記第1および第2バス電極と、互いに隣接する一対の前記第1隔壁とで囲われる領域に形成されたセルと、
    前記第1基板上に設けられ、前記電極対を覆う誘電体層と、
    前記誘電体層上に設けられ、前記第2方向に延在し、前記第1隔壁に対向するように配置した、前記誘電体層との接触面を黒色化した複数のアドレス電極と、
    前記誘電体層上に前記アドレス電極と同じ材料で形成され、前記第2方向に沿って互いに隣接する前記セルの間に、前記第1バス電極或いは前記第2バス電極の少なくとも何れか一方に、その一部が対向するように配置された反射防止膜とを備えていることを特徴とするプラズマディスプレイパネル。
  2. 請求項1記載のプラズマディスプレイパネルにおいて、
    前記反射防止膜は、前記アドレス電極から電気的に離れて配置されていることを特徴とするプラズマディスプレイパネル。
  3. 請求項1記載のプラズマディスプレイパネルにおいて、
    前記第2基板上に設けられ、前記第1方向に延在し、前記第1、第2バス電極および前記反射防止膜に対向する第2隔壁を備えていることを特徴とするプラズマディスプレイパネル。
  4. 請求項1記載のプラズマディスプレイパネルにおいて、
    前記反射防止膜の一部は、前記第1および第2バス電極の少なくとも一方に対向していることを特徴とするプラズマディスプレイパネル。
  5. 請求項1記載のプラズマディスプレイパネルにおいて、
    前記アドレス電極および前記反射防止膜は、クロム、銅およびクロムの順に積層された3層膜により構成されていることを特徴とするプラズマディスプレイパネル。
JP2009525184A 2007-08-02 2007-08-02 プラズマディスプレイパネル Expired - Fee Related JP4577452B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/000835 WO2009016689A1 (ja) 2007-08-02 2007-08-02 プラズマディスプレイパネル

Publications (2)

Publication Number Publication Date
JPWO2009016689A1 JPWO2009016689A1 (ja) 2010-10-07
JP4577452B2 true JP4577452B2 (ja) 2010-11-10

Family

ID=40303937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009525184A Expired - Fee Related JP4577452B2 (ja) 2007-08-02 2007-08-02 プラズマディスプレイパネル

Country Status (2)

Country Link
JP (1) JP4577452B2 (ja)
WO (1) WO2009016689A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165481A (ja) * 1997-08-20 1999-03-05 Fujitsu Ltd 誘電体層形成方法
JP2001256894A (ja) * 2000-03-09 2001-09-21 Pioneer Electronic Corp プラズマディスプレイパネルおよびその製造方法
JP2001305978A (ja) * 2000-04-19 2001-11-02 Matsushita Electric Ind Co Ltd 表示パネルの製造方法
JP2002075229A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd プラズマディスプレイパネルとその前面基板及びその製造方法
JP2003217458A (ja) * 2002-01-22 2003-07-31 Pioneer Electronic Corp プラズマディスプレイパネル
JP2006012772A (ja) * 2004-05-26 2006-01-12 Pioneer Electronic Corp プラズマディスプレイパネル
JP2006286250A (ja) * 2005-03-31 2006-10-19 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2007149376A (ja) * 2005-11-24 2007-06-14 Samsung Sdi Co Ltd プラズマディスプレイパネル
JP2007157720A (ja) * 2005-12-08 2007-06-21 Samsung Sdi Co Ltd プラズマディスプレイパネル

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165481A (ja) * 1997-08-20 1999-03-05 Fujitsu Ltd 誘電体層形成方法
JP2001256894A (ja) * 2000-03-09 2001-09-21 Pioneer Electronic Corp プラズマディスプレイパネルおよびその製造方法
JP2001305978A (ja) * 2000-04-19 2001-11-02 Matsushita Electric Ind Co Ltd 表示パネルの製造方法
JP2002075229A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd プラズマディスプレイパネルとその前面基板及びその製造方法
JP2003217458A (ja) * 2002-01-22 2003-07-31 Pioneer Electronic Corp プラズマディスプレイパネル
JP2006012772A (ja) * 2004-05-26 2006-01-12 Pioneer Electronic Corp プラズマディスプレイパネル
JP2006286250A (ja) * 2005-03-31 2006-10-19 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2007149376A (ja) * 2005-11-24 2007-06-14 Samsung Sdi Co Ltd プラズマディスプレイパネル
JP2007157720A (ja) * 2005-12-08 2007-06-21 Samsung Sdi Co Ltd プラズマディスプレイパネル

Also Published As

Publication number Publication date
WO2009016689A1 (ja) 2009-02-05
JPWO2009016689A1 (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
JPH11185634A (ja) 面放電型プラズマディスプレイパネル
JP4670990B2 (ja) プラズマディスプレイパネル
JP4577452B2 (ja) プラズマディスプレイパネル
US20050280367A1 (en) Plasma display panel and plasma display device
JP3097635B2 (ja) プラズマディスプレイパネルとその駆動方法
JP4561933B2 (ja) プラズマディスプレイパネル
JP4951479B2 (ja) プラズマディスプレイパネル
US8115387B2 (en) Plasma display panel
JP4661981B2 (ja) プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
EP1746625A2 (en) Plasma display apparatus
JP5150632B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2008120268A1 (ja) プラズマディスプレイパネル
JPWO2009034601A1 (ja) プラズマディスプレイパネル
JP4579331B2 (ja) プラズマディスプレイパネル
US7768203B2 (en) Plasma display panel including black projections
JP2006202627A (ja) プラズマディスプレイパネル
WO2009141851A1 (ja) プラズマディスプレイパネル
US20100118005A1 (en) Plasma display panel and plasma display device
WO2009104220A1 (ja) プラズマディスプレイ装置
WO2009116116A1 (ja) プラズマディスプレイ装置
JP3764897B2 (ja) プラズマディスプレイパネルの駆動方法
WO2009098733A1 (ja) プラズマディスプレイパネル
KR20090076667A (ko) 플라즈마 디스플레이 패널
JP2004309764A (ja) ガス放電表示装置の駆動方法
WO2009153830A1 (ja) プラズマディスプレイパネルおよびプラズマディスプレイ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees