JP4573274B2 - 光表面実装用導波路基板の製造方法 - Google Patents

光表面実装用導波路基板の製造方法 Download PDF

Info

Publication number
JP4573274B2
JP4573274B2 JP2007075730A JP2007075730A JP4573274B2 JP 4573274 B2 JP4573274 B2 JP 4573274B2 JP 2007075730 A JP2007075730 A JP 2007075730A JP 2007075730 A JP2007075730 A JP 2007075730A JP 4573274 B2 JP4573274 B2 JP 4573274B2
Authority
JP
Japan
Prior art keywords
substrate
slit
optical
optical waveguide
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007075730A
Other languages
English (en)
Other versions
JP2008233700A (ja
Inventor
隆史 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2007075730A priority Critical patent/JP4573274B2/ja
Publication of JP2008233700A publication Critical patent/JP2008233700A/ja
Application granted granted Critical
Publication of JP4573274B2 publication Critical patent/JP4573274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、光表面実装用導波路基板の製造方法に関するものである。
近年、情報通信装置の発展に伴い、これらの装置内における信号配線の容量不足が問題となりつつある。これを解消するために、装置内部のプリント基板の銅による電気配線の一部を光導波路に置き換え、電気信号の代わりに光信号を利用することが検討され始めている。装置内部においては、高密度の光配線を限られたスペースに収容する必要があるため、ICやマルチチップモジュールと同じようにレーザーダイオードやフォトダイオードの光電素子を基板表面に実装し、電気配線板と同一の基板に光配線を積層することが検討されている。こうした光表面実装回路基板は、例えば、特許文献1、2に記載されている。
特開平5−72429号公報 特開2004−94070号公報
光導波路を電気配線と同一の基板上に積層した光・電気配線基板は、高密度実装が可能である。しかし、光導波路を、レーザーダイオードやフォトダイオードといった光電素子と光学的に結合させるには、光導波路の光路を90°変換する光路変換技術が要求される。
特許文献3では、光導波路が形成された基板に、表面から内側へと向かって伸びるスリットを、機械加工およびエッチングによって設けている。このスリットは、基板表面に対して45°傾斜させる。これによって、光導波路の端面はスリットに面することになり、光導波路の端面に光学反射鏡が形成される。
特開平5−34526号公報
特許文献4では、Si光導波路部品にクラッドを形成する方法を開示している。即ち、図1(a)に示すように、Si基板1の表面1a上に内側クラッド層2、光導波路コア3および外側クラッドを形成し、エッチングおよび機械加工によって、コア3、クラッド層2お基板1の一部を貫通するスリット4aを形成する。そして、スリット4内に光学部品を挿入し、固定する。このスリット4に面する内壁面4aは、表面3aに対して垂直である必要がある。
特開平11−23873号公報
しかし、このようなスリットを精度よく形成することは、実際上、困難であった。即ち、スリットはエッチングや機械加工によって形成する必要があるが、これらの加工では、図1(b)に示すように、スリット4Aが浅いと、壁面4aは大きく湾曲し、壁面4aは垂直面Vに対して角度θ傾斜する。こうなると、壁面4aによって反射された光の多くが、光導波路3から外れるため、光の伝搬効率が低下する。
スリット壁面4aの傾斜角度θは、スリットが浅いほど大きくなる傾向がある。しかし、図2に示すように、スリット4を深く形成すると、基板1の強度が低下し、スリット形成時や取り扱い時にクラックが入りやすくなる。これを防止するには基板を更に厚くする必要があるが、光部品の小型化が要請されているために基板1を厚くすることはできず、むしろ基板1を薄くすることが必要とされている。
本発明の課題は、光表面実装用導波路基板に垂直なスリットを形成するのに際して、基板の強度低下やクラックや防止するとともに、スリットの垂直度を向上させることである。
本発明の方法は、
強誘電体材料からなる基体に光導波路を設ける光導波路形成工程、
基体の光導波路側の表面にクラッド層を設けるクラッド層形成工程、
基体およびクラッド層にスリットを形成するスリット形成工程、
クラッド層を支持基板に接合する接合工程、および
基体をクラッド層とは反対側の主面から加工して薄くすることによって薄板を形成し、スリットをこの薄板に貫通させ、光導波路の端面がスリットに面するようにする薄板化工程
を備えていることを特徴とする。
本発明によれば、基体およびクラッド層にスリットを形成した後、この基体およびクラッド層を別体の支持基板に接合する。このスリットは、充分に深くすることができ、これによって垂直度を高めることは容易である。そして基体をクラッド層と反対側の主面から加工して薄板化することによって、スリットを薄板に貫通させることでスリットを形成できる。このスリットの垂直度は高くでき、同時にスリットを浅くすることが可能である。スリットは加工前の基体に形成するものであり、支持基板には形成しないので、支持基板にクラックが生ずるおそれはない。
以下、図面を適宜参照しつつ、本発明をさらに詳細に説明する。
本発明においては、まず、強誘電性材料からなる基体に光導波路を設ける(光導波路形成工程)。例えば、図3(a)に示すように、強誘電性材料からなる基体5に光導波路10を設ける。
基体5を構成する材料の種類は限定されない。しかし、ニオブ酸リチウム(LiNbO)、タンタル酸リチウム(LiTaO)、ニオブ酸リチウム−タンタル酸リチウム固溶体、KLiNb15の各単結晶が特に好ましい。
強誘電体単結晶中には、三次元光導波路の耐光損傷性を更に向上させるために、マグネシウム(Mg)、亜鉛(Zn)、スカンジウム(Sc)及びインジウム(In)からなる群より選ばれる1種以上の金属元素を含有させることができ、マグネシウムが特に好ましい。分極反転特性(条件)が明確であるとの観点からは、ニオブ酸リチウム単結晶、ニオブ酸リチウムータンタル酸リチウム固溶体単結晶、タンタル酸リチウム単結晶にそれぞれマグネシウムを添加したものが特に好ましい。また、強誘電体単結晶中には、ドープ成分として、希土類元素を含有させることができる。この希土類元素は、レーザー発振用の添加元素として作用する。この希土類元素としては、特にNd、Er、Tm、Ho、Dy、Prが好ましい。
光導波路の形成方法は、チタン拡散法やプロトン交換法などの拡散法であってよい。
次いで、基板5の表面5a上にクラッド層2を形成する(クラッド層形成工程)。クラッド層の材質はSiO2、Ta2O5
、Al2O3を例示できる。
次いで、基体およびクラッド層にスリットを形成し、この際、スリットの壁面が基体の表面に対して垂直となるようにする(スリット形成工程)。たとえば図3(a)では、基体5およびクラッド層2にスリット6を形成する。この際、スリット6が、基体5の表面5aから垂直下方へと向かって延びるようにする。すなわち、スリットとは、基板表面から垂直下方へと向かって延びる溝を意味している。ただし、スリットに面する壁面は、表面に対して完全に垂直である必要はない。しかし本発明の観点からは、スリットに面する壁面の基体表面に対する角度は、80〜100 °であることが好ましく、実質上垂直であることが好ましい。ただし製造上の誤差は許容されるものとする。
この段階で、本発明においては、スリット6の深さを充分に大きくすることが可能であり、これによってスリット6の壁面6aの表面5aに対する垂直度を高めることができる。この観点からは、スリット6の深さは、20μm以上であることが好ましく、50μm以上であることが更に好ましい。また、この段階で基板5の割れを防止するという観点からは、基板5の全厚Tは、200μm以上とすることが好ましく、300μm以上とすることが更に好ましい。
スリットの形成方法は特に限定されず、ウエットエッチング、ドライエッチング、イオンミリング、レーザーアブレーション加工、研削加工を例示できる。
次いで、クラッド層を支持基板に接合する(接合工程)。例えば、図3(b)の例では、クラッド層2が支持基板1に対して接着層14を介して接着されている。支持基板の材質は、絶縁性が高く、材質内の体積抵抗率が均一で、所定の構造強度を有していることが必要である。この材質としては、シリコン、サファイア、水晶、ガラスを例示できる。基体と支持基板との接合方法は特に限定されない。両者を接着する場合には、接着剤の材質は特に限定されないが、アクリル系、エポキシ系の紫外線硬化型、熱硬化型、併用型の樹脂を例示できる。
次いで、基体5をクラッド層2とは反対側の主面5bから加工して薄くすることによって、図4に示すような薄板12を形成する。スリット11は、薄板12の主面12a、12b間を貫通している。光導波路9の端面9aがスリット11に面しており、壁面11aが反射鏡を形成している。ここで、貫通スリット11の壁面11aの薄板12の表面12bに対する垂直度は、基体に形成されたスリット6の時点で決まっているので、スリット11の垂直度は高くできる。またこのスリット11は、支持基板1内には設けられていないので、支持基板1内にクラックを生じさせるおそれはない。これによって支持基板1を更に薄くして部品を小型化することが可能になる。
図5は、本発明を適用可能な光表面実装用導波路基板16を模式的に示す平面図である。基板9の表面にスリット11が形成されており、光導波路10がスリット11で平面的に90度屈曲している。このスリット11内には光学素子を収容することもできる。また、図5の例では、90°の光路変換を取り上げたが、光路変換の角度は任意に設定することができる。
図3、図4に示す方法に従い、図5に示す平面形状を有する基板を作製した。
具体的には、厚さ0.5mm のニオブ酸リチウム単結晶からなるX カット基板5の表面に、Ti拡散法により幅6μm、深さ5μmの光導波路10を形成した。次に、光導波路10を作製した表面5aに、厚さ1μmのSiOからなるクラッド層2をスパッタ法により形成した。次いで、基板表面に、幅100μm、深さ20μmのスリット6をダイサーによって形成した。
上記スリット付基板5を、スリット加工した面5aが接着面11側になるようにして、Siからなる支持基板1上に接着剤により貼り合わせた。貼り合わせ後に、基板5を、主面5b側から厚さ6μmになるまで研磨した。これにより、導波路端部で面内に90度反射させる反射鏡11を形成した。
上記基板を端面研磨し、図5に示すように、光導波路10の端面から、1.55um用のシングルモードファイバー12、フェルール13を介して結合させた。反射鏡11aで90度反射された光を導波路端部で測定した結果、反射鏡11aでの反射率は10%であった。本素子を−45℃と80℃との間で1000サイクルの温度サイクル試験にかけた結果、光表面実装用導波路基板16の損傷、特性の劣化は見られなかった。
(a)、(b)は、それぞれ、従来例のスリット4を示す断面図である。 従来例のスリット4を示す断面図である。 (a)は、基体5、光導波路10およびクラッド層2にスリット6を形成した状態を示す断面図であり、(b)は、基体5を支持基板1に接合した状態を示す断面図である。 基体5を加工して薄板12を形成した状態を示す断面図である。 光路を平面的に変換する光表面実装回路用部品16を模式的に示す平面図である。
符号の説明
1 支持基板 2 クラッド層 5 基体 5a クラッド層側の表面 5b クラッド層と反対側の表面 6、11 スリット 10 光導波路 11a 反射鏡 12 薄板 16 光表面実装用導波路基板 D スリット6の深さ T 基体5の厚さ

Claims (3)

  1. 強誘電体材料からなる基体に光導波路を設ける光導波路形成工程、
    前記基体の前記光導波路側の表面にクラッド層を設けるクラッド層形成工程、
    前記基体および前記クラッド層にスリットを形成するスリット形成工程、
    前記クラッド層を支持基板に接合する接合工程、および
    前記基体を前記クラッド層とは反対側の主面から加工して薄くすることによって薄板を形成し、前記スリットをこの薄板に貫通させ、前記光導波路の端面が前記スリットに面するようにする薄板化工程
    を備えていることを特徴とする、光表面実装用導波路基板の製造方法。
  2. 前記スリットの深さが20μm以上であることを特徴とする、請求項1記載の方法。
  3. 前記基体の厚さが200μm以上であることを特徴とする、請求項1または2記載の方法。
JP2007075730A 2007-03-23 2007-03-23 光表面実装用導波路基板の製造方法 Active JP4573274B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007075730A JP4573274B2 (ja) 2007-03-23 2007-03-23 光表面実装用導波路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007075730A JP4573274B2 (ja) 2007-03-23 2007-03-23 光表面実装用導波路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008233700A JP2008233700A (ja) 2008-10-02
JP4573274B2 true JP4573274B2 (ja) 2010-11-04

Family

ID=39906525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007075730A Active JP4573274B2 (ja) 2007-03-23 2007-03-23 光表面実装用導波路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4573274B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258044A (ja) * 1996-03-25 1997-10-03 Hitachi Cable Ltd 光フィルタ内蔵導波路型光デバイス
JPH1114845A (ja) * 1997-06-23 1999-01-22 Nok Corp 光分岐導波路およびその製造方法、並びに光導波路回路
JP2006251046A (ja) * 2005-03-08 2006-09-21 Central Glass Co Ltd 光導波路基板、光表面実装導波路素子およびそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258044A (ja) * 1996-03-25 1997-10-03 Hitachi Cable Ltd 光フィルタ内蔵導波路型光デバイス
JPH1114845A (ja) * 1997-06-23 1999-01-22 Nok Corp 光分岐導波路およびその製造方法、並びに光導波路回路
JP2006251046A (ja) * 2005-03-08 2006-09-21 Central Glass Co Ltd 光導波路基板、光表面実装導波路素子およびそれらの製造方法

Also Published As

Publication number Publication date
JP2008233700A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
KR102664017B1 (ko) 광섬유-대-칩 광 커플러
US8041159B2 (en) Optical/electrical hybrid substrate and method of manufacturing the same
US7447400B2 (en) Optical waveguide substrate and method of fabricating the same
KR20140068756A (ko) 광 전기 혼재 기판 및 그 제조 방법
CN111492281A (zh) 带uv窗口的无源光纤耦合器
JP5462073B2 (ja) 光導波路装置及びその製造方法
KR20140105242A (ko) 광학 모듈 및 그를 구비한 광통신 네트워크 시스템
JP2007072007A (ja) 光導波路モジュール
JP2008102283A (ja) 光導波路、光モジュール及び光導波路の製造方法
JP5309016B2 (ja) 光表面実装用導波路基板の製造方法
JP4573274B2 (ja) 光表面実装用導波路基板の製造方法
KR100941763B1 (ko) 광전배선 모듈 장치 및 그의 제작 방법
JP2007272159A (ja) 光導波路コネクタ及びそれを用いた光接続構造、並びに光導波路コネクタの製造方法
JP2009265677A (ja) 光連結構造物およびその製造方法
WO2020235041A1 (ja) 導波路接続構造、導波路チップ、コネクタ、および導波路接続部品の製造方法、ならびに導波路接続方法
KR102043704B1 (ko) 광학 모듈, 광통신 장치, 및 그들을 구비한 정보처리 시스템
JP4655674B2 (ja) 光電変換装置及びその製造方法、並びに光導波モジュール及び光情報処理装置
JP7346876B2 (ja) 光導波路素子
JP2007187870A (ja) 光素子の基板埋め込み構造を有する光モジュール
JP4290065B2 (ja) 光モジュールおよびその製造方法
JP2006039255A (ja) 光結合装置及びその製造方法
JP2004295089A (ja) 複合基板およびその製造方法
JP2016018147A (ja) ミラー付き光回路及びミラー付き光回路の製造方法
JP4718312B2 (ja) 光導波路部材、光配線基板、光配線モジュール、光導波路部材製造方法、および光配線基板製造方法
US20130129276A1 (en) Optical engine assembly and optoelectronic package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100811

R150 Certificate of patent or registration of utility model

Ref document number: 4573274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3