JP4572482B2 - Cdma方式の無線通信機の復調装置 - Google Patents
Cdma方式の無線通信機の復調装置 Download PDFInfo
- Publication number
- JP4572482B2 JP4572482B2 JP2001113080A JP2001113080A JP4572482B2 JP 4572482 B2 JP4572482 B2 JP 4572482B2 JP 2001113080 A JP2001113080 A JP 2001113080A JP 2001113080 A JP2001113080 A JP 2001113080A JP 4572482 B2 JP4572482 B2 JP 4572482B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- code
- frequency
- output
- complex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、コードによって多元接続を可能とするCDMA方式の無線通信機の復調装置に関する。
【0002】
【従来の技術】
次世代移動体通信方式の1つとしてCDMA方式が最有力視されている。この次世代CDMA方式では、高機能化などの要求から移動体端末を実現する回路規模の増大、それに伴う消費電流増大などにより端末の体格、重量の増大が懸念されている。
【0003】
中でも受信信号から送られたデータを再生する受信回路の回路規模は、ベースバンド部全体に占める割合が大きく、取り分け小形、低消費電流化が望まれている。
【0004】
CDMA方式の受信回路は、一般にマルチパスの影響を効果的に利用するRAKE受信と呼ばれる受信方式が採用される。図10は、RAKE受信回路の従来構成の原理図を示すブロック図である。
【0005】
図10の構成において、図示したように搬送波に同期した角周波数ωcで搬送波と位相差がθの余弦波信号cos(ωc・t+θ)と、この信号と位相差が90度となるように位相シフトした正弦波信号sin(ωc・t+θ)との2つの信号をそれぞれ乗算器10、11で受信信号に掛け、各々ローパスフィルタ(LPF)12、13を通してベースンバンド帯域に制限した信号を基に復調が行われる。
【0006】
受信信号はマルチパスによって無数の遅延差を持った送信信号の和として、到来時間と信号強度に応じて、強度に複数のピークを持つ信号として受信される。
RAKE受信方式は、これらピークによりマルチパスを分離し、マルチパスの補正を行なった後、合成する受信方式であり、図10において、サーチャ20は、強度のピーク値を見つけパスを選択し、受信するタイミングを探す働きをするブロックで、フィンガ(復調器)30は、見つかったピークに対応するタイミングで復調をすると共に、受信タイミングが同期はずれをしないように同期追跡するブロック、コンバイナ40は、各フィンガ30で復調された信号のタイミング差を補正し、これらを合成する為のブロックである。
【0007】
以下、図10の主要ブロックであるサーチャ20とフィンガ(復調器)30の動作について、数式を示し詳細に説明する。
【0008】
初めに、基地局において、図11に示す送信ブロックから送信されるDPCH1の変調信号を導く。尚、この図11は「広帯域DS−CDMA用ベースバンド処理部の低消費電力化技術」(高取直監修、トリケップス社)に記載される送信ブロックと同種のブロックで複素拡散とも呼ばれる拡散方式を採用している。
【0009】
図11において、送信データDPCH1がシリアル/パラレル変換器100でシリアル−パラレル変換された変換信号をI、Qとする。乗算器101、102は、変換信号I、QにチャネライゼイションコードCch1でスペクトル拡散しその拡散信号を出力し、この拡散信号は、加算器103を通して加算器104を経て乗算器105に入力される。乗算器105は、拡散信号に複素スクランブルコードCscを掛け、乗算器105の出力は、数式1のようになる。但し、Csc=Cscr+jCsciである。
【0010】
【数1】
(I・Cch1+j・Q・Cch1)(Cscr+j・Csci)
=Cch1(I・Cscr−Q・Csci)
+j・Cch1(I・Csci+Q・Cscr)
乗算器106a、106bは、それぞれ、乗算器105の出力信号にP(t)を掛け、乗算器107aは、乗算器106aの出力に搬送波cos(ωc・t)を掛ける。乗算器107bは、乗算器106aの出力に搬送波sin(ωc・t)を掛ける。加算器108は、乗算器107a、107bの出力をそれぞれ加算する。これにより、乗算器105の出力は、搬送波で周波数変換されることになる。
【0011】
ここで、Cch1・Cscr=Ci、Cch1・Csci=Cqと置き、図11に示す加算器108の出力は、数式2に示すようになる。
【0012】
【数2】
(I・Ci−Q・Cq)P(t)cos(ωc・t)
+(I・Cq+Q・CI)P(t)sin(ωc・t)
簡単の為にノイズや干渉が無いとすると、上述の如く求めた数式2で表わされる信号を受信側で受信する。受信側では一般に受信信号にコサインとサインを掛け直交変換する。
【0013】
数式2に示す受信信号に乗算器10(図10参照)でcos(ωc・t+θ)を掛けた成分は、数式3になる。ここで、送信側と受信側での位相差をθとしている。
【0014】
【数3】
(I・Ci−Q・Cq)P(t){cos(2ωc・t+θ)+cosθ}/2+(I・Cq+Q・Ci)P(t){sin(2ωc・t+θ)−sinθ}/2
さらに、乗算器10の出力のうち、2ωctの項をローパスフィルタ12で減衰させて、コードCi、Cqを掛けると各々数式4、数式5を得る。尚、ローパスフィルタ12の出力にコードCi、Cqを掛けることは、後述する複素相関器の作動である。
【0015】
【数4】
Ci(I・Ci−Q・Cq)P(t)(cosθ)/2
−Ci(I・Cq+Q・Ci)P(t)(sinθ)/2
【0016】
【数5】
Cq(I・Ci−Q・Cq)P(t)(cosθ)/2
−Cq(I・Cq+Q・Ci)P(t)(sinθ)/2
同様に、数式2に示す受信信号に乗算器11でsinθ(ωc・t+θ)を掛けた成分を求めると、数式6を得る。
【0017】
【数式6】
(I・Ci−Q・Cq)P(t){sin(2ωc・t+θ)+sinθ}/2−(I・Cq+Q・Ci)P(t){cos(2ωc・t+θ)−cosθ}/2
さらに、乗算器11の出力をローパスフィルタ13を通してコードCi、Cqを掛けると、各々、数式7、数式8を得る。尚、ローパスフィルタ13の出力にコードCi、Cqを掛けることは、後述する複素相関器の作動である。
【0018】
【数7】
Ci(I・Ci−Q・Cq)P(t)(sinθ)/2
+Ci(I・Cq+Q・Ci)P(t)(cosθ)/2
【0019】
【数8】
Cq(I・Ci−Q・Cq)P(t)(sinθ)/2
+Cq(I・Cq+Q・Ci)P(t)(cosθ)/2
ここで、図10における複素相関器は、図12のように、相関器110〜113を有し、以下、複素相関器の原理について説明する。
【0020】
図12において、相関器110は、ローパスフィルタ12の出力とコードCiとの相関出力を求めるもので、相関器110の相関出力は、上述した数式4で表せる。相関器111は、ローパスフィルタ13の出力とコードCiとの相関出力を求めるもので、相関器111の相関出力は、上述した数式7で表せる。
【0021】
相関器112は、ローパスフィルタ12の出力とコードCqとの相関出力を求めるもので、相関器112の相関出力は、上述した数式5で表せる。相関器113は、ローパスフィルタ13の出力とコードCqとの相関出力を求めるもので、相関器113の相関出力は、上述した数式8で表せる。
【0022】
ここで、数式4に示す相関器110の相関出力と、数式8に示す相関器113の相関出力とを足すと、数式9に示す、複素相関器の実部出力を得る。さらに、数式7に示す相関器111の相関出力から、数式5に示す相関器112の相関出力を引くと、数式10に示す、複素相関器の虚部出力を得る。
【0023】
【数9】
I・(Ci2+Cq2)P(t)(cosθ)/2
−Q・(Ci2+Cq2)P(t)(sinθ)/2
【0024】
【数10】
Q・(Ci2+Cq2)P(t)(cosθ)/2
+I・(Ci2+Cq2)P(t)(sinθ)/2
さらに、数式9、数式10を各々2乗して加算することにより、複素相関器の出力の電力値として、数式11を得る。
【0025】
【数11】
I2・(Ci2+Cq2)2P(t)2(cosθ2+sinθ2)/4
+Q2・(Ci2+Cq2)2P(t)2(cosθ2+sinθ2)/4
=I2・(Ci2+Cq2)2P(t)2/4
+Q2・(Ci2+Cq2)2P(t)2/4
数式11で与えられる電力信号は、位相差θに無関係で、(Ci2+Cq2)2の値のみにより増減する。上の計算では送信側のコードと受信側のコードが等しいものとして求めたが、コードが違う場合(Ci2+Cq2)2=(CiCi’+CqCq’)2であり、数式11のある区間の積分(Σ)を採るとコードが等しい場合極大値を持つので、この値によりコードのサーチ、パスサーチが可能となる。
【0026】
数式9、数式10でθ≒0とすると、I、Qの値が求められるので、パイロット信号によりθを推定し、補正する事によりI、Qが求められ、データが復調される。
【0027】
以上の計算をブロック図で表すことにより、コード、パスをサーチするサーチャ20及び1つのパスを復調するフィンガ(復調器)30は、図10のように、構成されることが分かる。
【0028】
尚、図10の構成は同期追跡の為にEaryタイミングとLateタイミングでの相関を求め、その中間を最も確からしいタイミングとして同期追跡する為の回路(DLL)を含んだ構成である。
【0029】
尚、以上式で示した説明では、ベースバンド信号からRF信号への変換、及び、RF信号からベースバンド信号への変換は、説明を簡単にする為、ベースバンドとRF信号を直接変換するダイレクトコンバージョンで説明したが、RF−ベースバンド変換間にIF変換を挟んだ場合でも、ベースバンド信号、RF信号は同様の式となる。
【0030】
更に、受信側でコードCi、Cqを掛けて説明したが、Ciと−Cqを掛けて逆拡散する方法もある。この場合、数式9、数式10を求めた際の加算、減算が変わるが原理的には同じなので説明は省略する。
【0031】
【発明が解決しようとする課題】
以上のように、DLLを含んだ1つのフィンガでは、複素相関器が4個必要であるため、RAKE合成する為に、例えば4パスのRAKE合成でフィンガを4つ採用する場合、4つのフィンガにおいて複素相関器の総数は、16個となり、相関器の総数は、64個となる。換言すれば、4パスのRAKE合成する場合、64個の相関器が必要となる。
【0032】
更に、受信性能を上げる為6パスのRAKE合成とすると6個のフィンガが必要になり、24個の複素相関器が必要となり、96個の相関器が必要となる。このように、受信性能を上げるために、フィンガの採用数を増やすと、回路規模、消費電力の増大の要因となる。これら相関器は時分割で使うことにより、回路規模は低減可能と考えられるが、この場合、相関器の動作速度が増加したりして、消費電力の増大が考えられる。
【0033】
本発明は、上記点に鑑み、相関器の数を削減して、回路規模、消費電力の小さなCDMA方式の無線通信機の復調装置を提供することを目的とする。
【0052】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、コードによって多元接続を行うとともに、複素コードで複素拡散されたチャネルと、実コードで実拡散されたチャネルとを有するCDMA方式の無線通信機の復調装置であって、無線周波数帯の受信信号を受信する受信手段(5)と、受信手段で受信された無線周波数帯の受信信号を、搬送波と周波数同期した任意位相の正弦波によって周波数変換し、第1の周波数信号を求める第1の周波数変換手段(10、12、14)と、受信手段で受信された無線周波数帯の受信信号を、正弦波と位相が90度異なる余弦波によって周波数変換し、第2の周波数信号を求める第2の周波数変換手段(11、13、15)と、第1及び第2の周波数信号を受け、実拡散コードをサーチする実拡散サーチ手段(60)と、第1及び第2の周波数変換手段の何れか一方の周波数信号を受け、複素コードをサーチする複素拡散サーチ手段(20A)と、複素拡散サーチ手段がサーチ動作するとき、第1及び第2の周波数変換手段の他方の作動を停止する停止手段(210)とを有することを特徴とする。
【0053】
これにより、停止手段は、複素拡散サーチ手段が複素コードをサーチするとき、第1及び第2の周波数変換手段の他方の作動を停止するため、複素拡散サーチ手段が複素コードをサーチするときには、他方の周波数変換手段に電力を供給する必要がなく、低消費電力化を図ることができる。
【0054】
請求項2に記載の発明においては、コードによって多元接続を行うとともに、複素コードで複素拡散されたチャネルと、実コードで実拡散されたチャネルとを有するCDMA方式の無線通信機の復調装置であって、無線周波数の受信信号をそれぞれ受信する第1及び第2のアンテナ(5a、5b)と、第1及び第2のアンテナで受信された2つの受信信号をそれぞれ選択して出力する2出力の第1の選択手段(300a、300b)と、第1の選択手段で選択された一方の出力信号を、搬送波と周波数同期した任意位相の正弦波で第1の周波数信号に変換する第1の周波数変換回路(10、12、14)と、第1の選択手段で選択された他方の出力信号を、正弦波と位相が90度異なる余弦波で第2の周波数信号に変換する第2の周波数変換回路(11、13、15)と、第1及び第2の周波数信号を受け、実拡散コードをサーチする実拡散サーチ手段(60)と、第1及び第2の周波数変換信号の何れか一方を選択する第2の選択手段(71)を有し、第2の選択手段で選択された一方を受け、複素コードをサーチする複素拡散サーチ手段(20A)とを有し、実拡散サーチ手段が実拡散コードをサーチするとき、第1及び第2のアンテナのうち一方のアンテナで受信された受信信号を、一方の出力信号として第1の周波数変換回路に出力するとともに、一方のアンテナで受信された受信信号を、他方の出力信号として第2の周波数変換回路に出力するように第1の選択手段が制御されて、複素拡散サーチ手段が複素コードをサーチするとき、第1及び第2のアンテナのうち一方のアンテナで受信された受信信号を、一方の出力信号として第1の周波数変換回路に出力するとともに、他方のアンテナで受信された受信信号を、他方の出力信号として第2の周波数変換回路に出力するように第1の選択手段が制御されて、かつ、複素拡散サーチ手段が複素コードをサーチするとき、第1及び第2の周波数信号のうち受信強度の大きい周波数信号を選択するように第2の選択手段が制御されるようになっていることを特徴とする。
【0055】
これにより、複素拡散サーチ手段が複素コードをサーチするとき、第1の選択手段は、第1及び第2のアンテナのうち一方のアンテナで受信された受信信号を、一方の出力信号として第1の周波数変換回路に出力するとともに、他方のアンテナで受信された受信信号を、他方の出力信号として第2の周波数変換回路に出力する。
【0056】
ここで、第2の選択手段は、第1及び第2の周波数信号のうち受信強度の大きい周波数信号を選択して複素拡散サーチ手段に付与するため、複素コードのサーチを良好に行うことができる。
【0057】
請求項3に記載の発明では、第1及び第2の周波数変換信号の何れか一方を選択する第3の選択手段(71)を有し、第3の選択手段で選択された一方を受け、複素コードで複素拡散されたチャネルを復調する復調手段(30A)を有し、復調手段が複素コードで複素拡散されたチャネルを復調するとき、第1及び第2のアンテナのうち一方のアンテナで受信された受信信号を、一方の出力信号として第1の周波数変換回路に出力するとともに、他方のアンテナで受信された受信信号を、他方の出力信号として第2の周波数変換回路に出力するように第1の選択手段が制御されて、かつ、復調手段が複素コードで複素拡散されたチャネルを復調するとき、第1及び第2の周波数信号のうち受信強度の大きい周波数信号を選択するように第3の選択手段が制御されるようになっていることを特徴とする。
【0058】
これにより、フィンガは、第3の選択手段で選択された一方の周波数変換信号を複素コードによって逆拡散し逆拡散信号を出力する。このため、第3の選択手段は、第1及び第2の周波数信号のうち受信強度の大きい周波数信号を選択してフィンガに付与することにより、逆拡散信号を良好に求めることができる。
【0059】
因みに、上記各手段の括弧内のコードは、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0060】
【発明の実施の形態】
(第1実施形態)
図1、図2に本発明の第1実施形態を示す。図1、図2は、相関器数を削減したサーチャ及びフィンガで構成した復調装置の電気回路構成を示すブロック図である。
【0061】
図1、図2の構成は、図10の従来構成と比較して、アンテナからの受信信号にsin、cos成分を掛け、各々ローパスフィルタを通した2系統の信号から復調していたのが、1系統になっている点と、従来はその2系統に対し、各々複素コードの実部と虚部との相関を求める為4つの相関器を用いた複素相関器が用いられていたのが、1系統の入力に対し、各々複素コードの実部と虚部との相関を求めるだけで良く、相関器の数が半分になっている点が大きく異なる。
【0062】
では、図1の構成について、初めにサーチャの動作について説明する。従来構成の場合と同様に送信側では、図11に示した構成により送信されたものとする。従って、受信信号にコサイン成分を掛けた後、ローパスフィルタで2ωctの項を減衰させた信号に複素コードの実部Ci、及び虚部Cqを掛けた信号は、各々、数式2、数式4、数式5と同様である。数式4、数式5を再度示すと、
【0063】
【数4】
Ci(I・Ci−Q・Cq)P(t)(cosθ)/2
−Ci(I・Cq+Q・Ci)P(t)(sinθ)/2
【0064】
【数5】
Cq(I・Ci−Q・Cq)P(t)(cosθ)/2
−Cq(I・Cq+Q・Ci)P(t)(sinθ)/2
である。
ここで、ΣCiCi=ΣCqCq=1(実際は極大をとるある値となるが1で規格化する)であり、実コードCiと虚コードCqの相関が小さい事を考慮するとΣCiCq≒0と近似可能である。
【0065】
即ち、受信信号にコサイン成分を掛けた後、ローパスフィルタで2ωctの項を減衰させた信号と実コードCiとの相関をとった相関器出力は数式4より数式12のように近似可能である。同様に、虚コードCqとの相関をとった相関器出力は数式5より数式13のように近似可能である。
【0066】
【数12】
I・P(t)(cosθ)/2−Q・P(t)(sinθ)/2
【0067】
【数13】
−Q・P(t)(cosθ)/2−I・P(t)(sinθ)/2
相関器出力を図2に示したように、各々2乗して加算すると
【0068】
【数14】
{I・P(t)(cosθ)/2−Q・P(t)(sinθ)/2}2
+{−Q・P(t)(cosθ)/2−I・P(t)(sinθ)/2}2
=(I2+Q2)P(t)2/4
を得る。この式はコードの種類、タイミングが送信側と受信側とであっている事を前提に導いた式であり、この時θに無関係な値となる事を示す。コードの種類、タイミングが違っている時は、数式4、数式5式は共に小さな値となるので、2乗して加算しても小さな値である。よって、図1中のサーチャで、コードの種別、コードのタイミングが検出可能である事が分かる。
【0069】
以上がサーチャの動作である。次にフィンガについて説明する。
コードの種別、タイミングがあっている時のフィンガの相関器出力は、サーチャ同様に考え、数式12、数式13となる。数式12、数式13において、従来と同様の方法でθを推定し、θだけ回転するとI、Qが求められる。(数式12、数式13でθが分かれば、未知数がI、Qの2つに対して式も2本あるので、未知数I、Qが求められる)
即ち、数式12、数式13を成分とするベクトルをθだけ回転すると、数式15を得て、IとQ(実際は−Q)が求められる。
【0070】
【数15】
【0071】
DLLに関しては、サーチャと同様に相関値ベクトルの2乗和を求めるのが基本であるから、サーチャと同様に考えて、図1、図2の構成で良い事が説明できる。チャネル推定の為の相関演算は、フィンガのチャネル補正前の相関演算と同様である為、フィンガと同様の説明となる。
【0072】
以上明らかなように、本第1実施形態によれば、複素拡散に対するサーチ、復調などのブロックで、相関器の数が半分に減らす事が可能で、よって回路規模、消費電力の低減が可能である。また、本第1実施形態によれば、RF回路の回路規模、消費電力も低減可能である。
【0073】
以下、図1、図2に示す復調装置につき概略的な構成につき説明する。復調装置は、アンテナ5、乗算器10、ローパスフィルタ12、アナログ−デジタル変換器14、サーチャ20A、複数個のフィンガ30A、及び、コンバイナ40から構成される。
【0074】
先ず、図1に示すアンテナ5で受信された信号Rxは、乗算器10に入力される。この乗算器10は、受信信号Rxに対してCOS(ωt+θ)を掛け、さらに、ローパスフィルタ12で高調波成分を除去することにより、ベースバンド信号を出力する。アナログ−デジタル変換器14は、ベースバンド信号をデジタル信号に変換する。
【0075】
サーチャ20Aは、相関器21、コード生成器22、乗算器23a、23b、加算器24、積分器25、パス検出器26を有する。コード生成器22は、パイロットチャネルを拡散するの用いられたコードCpi、Cpqを出力する。
【0076】
相関器21においては、乗算器21aは、コードCpiとデジタル信号とを乗算して乗算出力を求め、その乗算出力を積分器21bにて、積分する。乗算器21cにて、コードCpqとデジタル信号とを乗算して乗算出力を求め、その乗算出力を積分器21dにて積分する。
【0077】
乗算器23aは、積分器21bの出力を二乗し、乗算器23bは、積分器21dの出力を二乗する。加算器24は、積分器21b、21dのそれぞれの出力を加算する。積分器25は、加算器24の出力を一定期間毎に積分して、パス検出器26は、積分器25の出力に応じてコードをサーチするとともに受信パスのタイミングを検出する。
【0078】
図2に示すフィンガ30Aは、受信パス毎に、逆拡散信号を求めこの逆拡散信号をコンバイナ40に出力する。フィンガ30Aの各々には、相関器31、32が設けられており、相関器31において、乗算器31aにてデジタル信号とコードCpiと乗算して乗算出力を求め、その乗算出力を積分器31bにて積分する。乗算器31cにて、コードCpqとデジタル信号とを乗算して乗算出力を求め、その乗算出力を積分器31dにて積分する。
【0079】
次に、相関器32においては、乗算器32aにて、デジタル信号とコードCiと乗算して乗算出力を求め、その乗算出力を積分器32bにて、積分する。乗算器32cにて、コードCqとデジタル信号とを乗算して乗算出力を求め、その乗算出力を積分器32dにて積分する。
【0080】
次に、チャネル推定器33は、相関器31の出力に基づいてチャネル推定値を求める。このチャネル推定値は、通信路において信号の位相の変動量を示す。さらに、チャネル補正器34は、上記チャネル推定値に基づいて相関器33の出力を補正しその補正値を逆拡散信号として出力する。
【0081】
また、上記したフィンガ30Aの各々には、コードの同期追従を行うためのDLL(Delay Locked Loop)35が設けられている。このDLL回路35においては、相関器36は、乗算器36aにて、コードCpiに対し位相が所定値、例えば1/2チップ進んだ進相のコードCpi'(=Cpi(τ+0.5))とデジタル信号とを乗算して、その乗算出力を積分器36bにて積分する。
【0082】
乗算器36cにて、コードCpqに対し位相が所定値、例えば1/2チップ進んだ進相のコードCpq'(=Cpq'(τ+0.5))とデジタル信号とを乗算してその乗算出力を積分器36dにて、積分する。なお、Cpi'、Cpq'は、図1中の「Pilot CH Eary Code」を示す。
【0083】
次に、相関器41では、乗算器41aにて、コードCpiに対し位相が所定値、例えば1/2チップ遅れた遅相のコードCpi''(=Cpi(τ−0.5))とデジタル信号とを乗算して、その乗算出力を積分器41bにて積分する。乗算器41cにて、コードCpqに対し位相が所定値、例えば1/2チップ遅れた遅相のコードCpq''(=Cpq(τ−0.5))とデジタル信号とを乗算してその乗算出力を積分器41dにて積分する。
【0084】
なお、上記したτは、コードCpi、Cpqの位相差を示し、同期がとれているときには位相差τは0になる。また、Cpi''、Cpq''は、図1中の「Pilot CH Late Code」を示す。
【0085】
次に、2乗器37で、積分器36bの出力を2乗し、2乗器38で、積分器36dの出力を2乗する。加算器39で、2乗器37、38の結果を加算する。2乗器42で、積分器41bの出力を2乗し、2乗器43で、積分器41dの出力を2乗する。加算器44で、2乗器42、43の結果を加算する。そして、加算器39と加算器44のそれぞれの出力は、加算器40に入力される。加算器40は、加算器39の出力と加算器44の出力の差、すなわち1/2チップ位相が進んだところの相関値の大きさと、1/2チップ位相が遅れたところの相関値の大きさの差Dを求める。
【0086】
ここで、相関値の大きさは、同期がとれて位相差が0(τ=0)のとき最も大きくなる。このとき、1/2チップ位相が進んだところの相関値の大きさと、1/2チップ位相が遅れたところの相関値の大きさは等しくなり、加算器40から出力される相関値の大きさの差を示す出力Dは0になる。しかし、位相がずれていると、1/2チップ位相が進んだところの相関値の大きさと、1/2チップ位相が遅れたところの相関値の大きさに差が生じ、加算器40の出力Dは0にならず、所定の大きさをもつことになる。
【0087】
加算器40の出力Dは、ローパスフィルタ45を介してタイミング制御部46に入力される。このタイミング制御部46は、加算器40の出力Dが0になるようにコード生成器47を制御する。このため、コード生成器47は、タイミング制御部46に制御されて、コードCi、Cq、Ci'、Cq'、Ci''、Cq''を生成する。このことにより、加算器40の出力Dが0になるように、コードの位相追従制御が行われる。
(第2実施形態)
図3に本発明の第2実施形態を示す。
第1実施形態ではΣCiCq=0と近時できる場合の実施形態を示したが、コードによってはΣCiCq≒0であるが、ΣCiCqの影響が無視できない場合も考えられる。このΣCiCqの影響をキャンセルできる構成が第2実施形態である。
【0088】
数式4、数式5において前と同様ΣCiCi=ΣCqCq=1とし、ΣCiCq=Xと置く、数式4/Xから数式5を引くと、
【0089】
【数16】
{(1/X)−X}I・P(t)(cosθ)/2
−{(1/X)−X}Q・P(t)(sinθ)/2
を得る。また、数式5/Xから数式4を引くと、
【0090】
【数17】
−{(1/X)−X}Q・P(t)(cosθ)/2
−{(1/X)−X}I・P(t)(sinθ)/2
を得る。数式16、数式17を成分とするベクトルを数式15と同様に回転すれば数式18に示すベクトルが得られる。
【0091】
【数18】
【0092】
ここで、(1/X−X)はI、Qの振幅に関する項であるから、、Xが0でない事による誤りは排除されている事が分かる。勿論、数式18に示すベクトルを(1/X−X)で割って、この項を消す事も可能であるが、誤判定につながるものではないので、本実施形態でこの演算は省略している。以上式で説明した内容をブロックで表わしたのが図3である。
【0093】
尚、上記第1及び第2実施形態で示した構成は、従来に比べて相関器の数が半分になるだけでなく、RF周波数からベースバンド周波数に変換する為のRF回路(乗算器やローパスフィルタ、やA−D変換器、また、図1、図2には図示していないが、IF帯を用いる場合のIF回路)も簡素化でき、RF部も回路規模、消費電力の低減が可能である。
【0094】
以下、図3の構成につき説明する。図3に示す構成は、図2に示すチャネル補正するための構成に、ΣCiCqの影響を補正するための回路を追加したものである。
【0095】
図3にて、積分器32bは、デジタル信号とコードCiとの相関値を積分して積分値を求め、積分器32cは、デジタル信号とコードCqとの相関値を積分して積分値を求める。また、乗算器50は、コードCiとコードCqとの相関(CiCq)をとり、積分器51は、乗算器50の相関値(CiCq)を積分し積分値(ΣCiCq)を求める(この積分値は、数式4、5を求める際、Xと置いた値である)。
【0096】
除算器52は、積分器32bの出力を積分器51の出力で割り算して、加算器53は、除算器52の出力と積分器32dの出力との差を求める。除算器54は、積分器32dの出力を積分器51の出力で割り算して、加算器54は、除算器54の出力と積分器32bの出力との差を求める。チャネル補正器34は、加算器53、55の出力を上記チャネル推定値に基づいて補正しその補正値を逆拡散信号として出力する。
【0097】
また、上記第2実施形態では、チャネル補正するための構成に、ΣCiCqの影響を補正するための回路を追加した例につき説明したが、これに限らず、DLL35、チャネル推定値を求める回路、サーチャ20A等に採用してもよい。
(第3実施形態)
上記第1及び第2実施形態で示した構成は、複素拡散されたデータのサーチ、復調に有効である。逆に言えば、実拡散されたデータに対しては、複素拡散の時のように1系統のみで周波数変換された信号からサーチ、復調する事は不可能である。
【0098】
3GPPの仕様では、基地局との同期を取る為のチャネルとしてSCHと呼ばれる実拡散されたチャネルがあり、端末ではこのチャネルに対しサーチを行う必要がある。そのような用途では、実拡散のサーチャ用に、RF部は2系統必要となる為、単純にはRF部の回路規模低減の効果はなくなる。
【0099】
しかし、実拡散に対するサーチが完了した後は、RF部の1系統はなくても良く、この1系統を待機モードにする事により低消費電力化は可能である。
【0100】
一般に携帯端末は、持ち受け時はある稼働率でしか受信を行っておらず、それ以外は待機モードで消費電力を抑制するよう構成されている。従って、特に新たな回路を付加する事無く、上記待機モードで低消費電力化する事は可能である。
上記発明を図で示した構成が図4、図5である。
【0101】
図4、図5は、乗算器11、ローパスフィルタ13、アナログ−デジタル変換器15、及び、サーチャ60(実拡散された実拡散信号の為のサーチャ)が、図1の構成に追加されている。すなわち、1系統のRF部(乗算器11、ローパスフィルタ13、アナログ−デジタル変換器15)とともに、サーチャ60が追加されている。
【0102】
先ず、アンテナ5で受信された信号Rxは、乗算器11に入力される。この乗算器11は、受信信号Rxに対してSIN(ωt+θ)を掛け、さらに、ローパスフィルタ13で高調波成分を除去することにより、ベースバンド信号を出力する。アナログ−デジタル変換器15は、ベースバンド信号をデジタル信号に変換する。
【0103】
サーチャ60は、相関器61、コード生成器62、乗算器63a、63b、加算器64、積分器65、タイミング検出器66を有する。コード生成器62は、実コードCschを出力する。
【0104】
相関器61においては、乗算器61aは、コードCschとアナログ−デジタル変換器14からのデジタル信号とを乗算して乗算出力を求め、その乗算出力を積分器61bにて、積分する。乗算器61cにて、コードCschとアナログ−デジタル変換器15からのデジタル信号とを乗算して乗算出力を求め、その乗算出力を積分器61dにて積分する。
【0105】
乗算器63aは、積分器61bの出力を二乗し、乗算器63bは、積分器61dの出力を二乗する。加算器64は、積分器61b、61dのそれぞれの出力を加算する。積分器65は、加算器64の出力を一定期間毎に積分して、パス検出器66は、積分器25の出力に応じて受信タイミングを検出する。
【0106】
ここで、図6に示すフローチャートに従って、第3実施形態の作動につき説明する。先ず、電源ON後、サーチャ60にて、受信信号のうち実拡散信号に対するサーチを行う(ステップ200)。ここで、アナログ−デジタル変換器14、15のそれぞれのデジタル信号が必要であるため、乗算器10、11、ローパスフィルタ12、13、及び、アナログ−デジタル変換器14、15は、給電されている。
【0107】
その後、実拡散信号に対するサーチの完了後、アナログ−デジタル変換器15からのデジタル信号が不必要になるため、乗算器11、ローパスフィルタ13、及び、アナログ−デジタル変換器15の給電を停止する(ステップ210)。
【0108】
次に、サーチャ20Aは、アナログ−デジタル変換器14のデジタル信号のうち複素拡散信号に対するサーチを行うとともに、複数のフィンガ30Aは、アナログ−デジタル変換器14のデジタル信号のうち複素拡散信号を復調を行う(ステップ220)。
(第4実施形態)
図7、図8に本発明の第4実施形態を示す。第4実施形態では、図7、図8に示すように、図4、図5において、アンテナ5に代えて、メインアンテナ5a、サブアンテナ5bが採用されるとともに、例えば、リレー等のスイッチング手段300a、300bが採用されている。これに加えて、サーチャ20Aには、セレクタ71が追加されており、フィンガ30Aには、セレクタ70が追加されている。
【0109】
このように、受信側で、メインアンテナ5a、サブアンテナ5bの2本のアンテナを持つ場合、図7、図8のように構成すると実拡散の為に、RF部が2系統必要でも、RF部の回路規模低減が可能である。即ち、RF部は2系統あるが、図表9に示すように、実拡散に対するサーチ時で、メインアンテナ5aに対する相関を計算する時は、スイッチング手段300a、300bを共にメインアンテナ5a側をオンさせてサーチを行う。
【0110】
サブアンテナ5bで実拡散チャネルをサーチする時は、スイッチング手段300a、300bを共にサブアンテナ5b側をオンさせてサーチを行う。そのサーチが完了して、復調を行う時は、スイッチング手段300aはメイン側、スイッチング手段300bはサブ側をオンする。
【0111】
ここで、フィンガ30Aでは、セレクタ70にて、メインアンテナ5a及びサブアンテナ5bのうち受信強度の大きい方のパスを選択し、その選択されたパスを復調する。同様に、サーチャ20Aは、セレクタ71にて、メインアンテナ5a又はサブアンテナ5bのうち受信強度の大きい方のパスを選択し、その選択されたパスの受信タイミングを検出する。
【0112】
さらに、フィンガに割り当てるパスが、メイン又はサブどちらか一方である時は、メイン又はサブの割り当てられない方のRF部は待機モードとし、更に消費電力を削減する事も可能である。
【図面の簡単な説明】
【図1】本発明の第1実施形態の復調装置の一部を示すブロック図である。
【図2】上記第1実施形態の復調装置の残りを示すブロック図である。
【図3】本発明の第2実施形態の復調装置の一部を示すブロック図である。
【図4】本発明の第3実施形態の復調装置の一部を示すブロック図である。
【図5】上記第3実施形態の復調装置の残りを示すブロック図である。
【図6】上記第3実施形態の作動を示すフローチャートである。
【図7】本発明の第4実施形態の復調装置の一部を示すブロック図である。
【図8】本発明の第4実施形態の復調装置の残りを示すブロック図である。
【図9】上記第4実施形態の作動を説明する為の図表である。
【図10】従来の復調装置の構成の一部を示すブロック図である。
【図11】従来の基地局の構成を説明する為のブロック図である。
【図12】従来の複素相関器の構成を説明する為のブロック図である。
【符号の説明】
10…乗算器、21…相関器、23a、23b…乗算器、
24…加算器、26…パス検出器。
Claims (3)
- コードによって多元接続を行うとともに、複素コードで複素拡散されたチャネルと、実コードで実拡散されたチャネルとを有するCDMA方式の無線通信機の復調装置であって、
無線周波数帯の受信信号を受信する受信手段(5)と、
前記受信手段で受信された無線周波数帯の受信信号を、搬送波と周波数同期した任意位相の正弦波によって周波数変換し、第1の周波数信号を求める第1の周波数変換手段(10、12、14)と、
前記受信手段で受信された無線周波数帯の受信信号を、前記正弦波と位相が90度異なる余弦波によって周波数変換し、第2の周波数信号を求める第2の周波数変換手段(11、13、15)と、
前記第1及び第2の周波数信号を受け、前記実拡散コードをサーチする実拡散サーチ手段(60)と、
前記第1及び第2の周波数変換手段の何れか一方の周波数信号を受け、前記複素コードをサーチする複素拡散サーチ手段(20A)と、
前記複素拡散サーチ手段がサーチ動作するとき、前記第1及び第2の周波数変換手段の他方の作動を停止する停止手段(210)と
を有することを特徴とするCDMA方式の無線通信機の復調装置。 - コードによって多元接続を行うとともに、複素コードで複素拡散されたチャネルと、実コードで実拡散されたチャネルとを有するCDMA方式の無線通信機の復調装置であって、
無線周波数の受信信号をそれぞれ受信する第1及び第2のアンテナ(5a、5b)と、
前記第1及び第2のアンテナで受信された2つの受信信号をそれぞれ選択して出力する2出力の第1の選択手段(300a、300b)と、
前記第1の選択手段で選択された一方の出力信号を、搬送波と周波数同期した任意位相の正弦波で第1の周波数信号に変換する第1の周波数変換回路(10、12、14)と、
前記第1の選択手段で選択された他方の出力信号を、前記正弦波と位相が90度異なる余弦波で第2の周波数信号に変換する第2の周波数変換回路(11、13、15)と、
前記第1及び第2の周波数信号を受け、前記実拡散コードをサーチする実拡散サーチ手段(60)と、
前記第1及び第2の周波数変換信号の何れか一方を選択する第2の選択手段(71)を有し、前記第2の選択手段で選択された一方を受け、前記複素コードをサーチする複素拡散サーチ手段(20A)とを有し、
前記実拡散サーチ手段が前記実拡散コードをサーチするとき、前記第1及び第2のアンテナのうち一方のアンテナで受信された受信信号を、前記一方の出力信号として前記第1の周波数変換回路に出力するとともに、前記一方のアンテナで受信された受信信号を、前記他方の出力信号として前記第2の周波数変換回路に出力するように前記第1の選択手段が制御されて、
前記複素拡散サーチ手段が前記複素コードをサーチするとき、前記第1及び第2のアンテナのうち一方のアンテナで受信された受信信号を、前記一方の出力信号として前記第1の周波数変換回路に出力するとともに、他方のアンテナで受信された受信信号を、前記他方の出力信号として前記第2の周波数変換回路に出力するように前記第1の選択手段が制御されて、
かつ、前記複素拡散サーチ手段が前記複素コードをサーチするとき、前記第1及び第2の周波数信号のうち受信強度の大きい周波数信号を選択するように前記第2の選択手段が制御されるようになっていることを特徴とするCDMA方式の無線通信機の復調装置。 - 前記第1及び第2の周波数変換信号の何れか一方を選択する第3の選択手段(70)を有し、前記第3の選択手段で選択された一方の周波数変換信号を前記複素コードによって逆拡散し逆拡散信号を出力するフィンガ(30A)を有し、
前記フィンガ(30A)が前記複素コードによって前記一方の周波数変換信号を逆拡散し逆拡散信号を出力するとき、前記第1及び第2のアンテナのうち一方のアンテナで受信された受信信号を、前記一方の出力信号として前記第1の周波数変換回路に出力するとともに、他方のアンテナで受信された受信信号を、前記他方の出力信号として前記第2の周波数変換回路に出力するように前記第1の選択手段が制御されて、
かつ、前記フィンガが前記複素コードによって前記一方の周波数変換信号を逆拡散し逆拡散信号を出力するとき、前記第1及び第2の周波数信号のうち受信強度の大きい周波数信号を選択するように前記第3の選択手段が制御されるようになっていることを特徴とする請求項2に記載のCDMA方式の無線通信機の復調装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001113080A JP4572482B2 (ja) | 2001-04-11 | 2001-04-11 | Cdma方式の無線通信機の復調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001113080A JP4572482B2 (ja) | 2001-04-11 | 2001-04-11 | Cdma方式の無線通信機の復調装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002314458A JP2002314458A (ja) | 2002-10-25 |
JP4572482B2 true JP4572482B2 (ja) | 2010-11-04 |
Family
ID=18964365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001113080A Expired - Fee Related JP4572482B2 (ja) | 2001-04-11 | 2001-04-11 | Cdma方式の無線通信機の復調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4572482B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167559A (ja) * | 1991-12-13 | 1993-07-02 | Sony Corp | スペクトラム拡散通信受信機 |
JPH06244820A (ja) * | 1993-02-17 | 1994-09-02 | Matsushita Electric Ind Co Ltd | 信号処理回路 |
JPH09509294A (ja) * | 1994-02-17 | 1997-09-16 | ミクリラー,インコーポレーテッド | 高速データ伝送無線ローカル・エリア・ネットワーク |
JPH09307479A (ja) * | 1996-05-10 | 1997-11-28 | Advantest Corp | スペクトラム拡散信号同期装置 |
JP2698507B2 (ja) * | 1992-06-29 | 1998-01-19 | 三菱電機株式会社 | Afc回路 |
JPH10209917A (ja) * | 1997-01-21 | 1998-08-07 | Sony Corp | 受信装置及び受信方法、並びに携帯電話システムの端末装置 |
JPH11506598A (ja) * | 1996-03-29 | 1999-06-08 | クゥアルコム・インコーポレイテッド | M−ary直交ウォルシュ変調を使用する通信信号用の周波数追跡 |
JP2000307475A (ja) * | 1999-04-21 | 2000-11-02 | Nec Mobile Commun Ltd | Cdma受信装置 |
JP2000312166A (ja) * | 1999-04-28 | 2000-11-07 | Ricoh Co Ltd | Cdma通信方式における相関器及び復調回路 |
-
2001
- 2001-04-11 JP JP2001113080A patent/JP4572482B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167559A (ja) * | 1991-12-13 | 1993-07-02 | Sony Corp | スペクトラム拡散通信受信機 |
JP2698507B2 (ja) * | 1992-06-29 | 1998-01-19 | 三菱電機株式会社 | Afc回路 |
JPH06244820A (ja) * | 1993-02-17 | 1994-09-02 | Matsushita Electric Ind Co Ltd | 信号処理回路 |
JPH09509294A (ja) * | 1994-02-17 | 1997-09-16 | ミクリラー,インコーポレーテッド | 高速データ伝送無線ローカル・エリア・ネットワーク |
JPH11506598A (ja) * | 1996-03-29 | 1999-06-08 | クゥアルコム・インコーポレイテッド | M−ary直交ウォルシュ変調を使用する通信信号用の周波数追跡 |
JPH09307479A (ja) * | 1996-05-10 | 1997-11-28 | Advantest Corp | スペクトラム拡散信号同期装置 |
JPH10209917A (ja) * | 1997-01-21 | 1998-08-07 | Sony Corp | 受信装置及び受信方法、並びに携帯電話システムの端末装置 |
JP2000307475A (ja) * | 1999-04-21 | 2000-11-02 | Nec Mobile Commun Ltd | Cdma受信装置 |
JP2000312166A (ja) * | 1999-04-28 | 2000-11-07 | Ricoh Co Ltd | Cdma通信方式における相関器及び復調回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2002314458A (ja) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4268712B2 (ja) | Ds−cdmaシステムにおいて干渉抑圧のための通信装置および方法 | |
US7167456B2 (en) | Apparatus for estimating propagation path characteristics | |
JP2868901B2 (ja) | マルチパス受信機用の内積回路 | |
US7061967B2 (en) | Multipath channel tap delay estimation in a CDMA spread spectrum receiver | |
JP2000134181A (ja) | 符号分割多元接続方式移動通信システムにおける通信装置 | |
JP2001016138A (ja) | Cdma受信器 | |
JP2009071876A (ja) | レイク受信機におけるチャネル利得推定 | |
JP2000106535A (ja) | 自動周波数制御方法およびシステム | |
CA2483561C (en) | Simple and robust digital code tracking loop for wireless communication systems | |
JP2001156749A (ja) | Cdma移動局装置 | |
US7526012B2 (en) | Interference reduction apparatus and method | |
JP2973416B1 (ja) | Rake受信回路 | |
JP4265864B2 (ja) | 同期追跡回路 | |
JP2003087211A (ja) | 受信装置、受信方法、および、半導体装置 | |
JP4572482B2 (ja) | Cdma方式の無線通信機の復調装置 | |
WO2002061963A2 (en) | Time tracking in a non-negligible multipath spacing environment | |
JP2002290279A (ja) | 同期追従装置及び無線通信端末 | |
JP2001223671A (ja) | フェージングピッチ検出装置およびこれを用いた携帯情報端末 | |
JPH06244820A (ja) | 信号処理回路 | |
JP3030230B2 (ja) | 拡散通信システムの受信装置 | |
JP3588043B2 (ja) | 受信装置及び自動周波数制御方法 | |
JPH10164011A (ja) | スペクトル拡散通信装置 | |
JP2930585B1 (ja) | Ds−cdmaシステムにおける信号受信装置 | |
JP3228311B2 (ja) | 受信装置 | |
JP2004282472A (ja) | アダプティブアレイアンテナ受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |