JP4566376B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4566376B2
JP4566376B2 JP2000302045A JP2000302045A JP4566376B2 JP 4566376 B2 JP4566376 B2 JP 4566376B2 JP 2000302045 A JP2000302045 A JP 2000302045A JP 2000302045 A JP2000302045 A JP 2000302045A JP 4566376 B2 JP4566376 B2 JP 4566376B2
Authority
JP
Japan
Prior art keywords
nozzle
developer
distance
resist
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000302045A
Other languages
English (en)
Other versions
JP2002110525A5 (ja
JP2002110525A (ja
Inventor
信洋 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000302045A priority Critical patent/JP4566376B2/ja
Publication of JP2002110525A publication Critical patent/JP2002110525A/ja
Publication of JP2002110525A5 publication Critical patent/JP2002110525A5/ja
Application granted granted Critical
Publication of JP4566376B2 publication Critical patent/JP4566376B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するもので、特にリソグラフィ工程のレジスト現像処理方法およびレジスト現像処理装置に関するものである。
【0002】
【従来の技術】
LSIや液晶ディスプレイを表示するための薄膜トランジスタなどの半導体装置の製造工程で、堆積した膜を所望のパターンに微細加工するためにリソグラフィの技術とエッチングの技術が用いられている。
【0003】
現在の半導体装置の製造は、光を用いたフォトリソグラフィが主流で、大きく分けて3つの工程からなる技術であり、以下に示す(1)〜(3)の順に工程が進められる。
【0004】
(1)光に感光する性質を持つレジストをウエハなどの基板に塗布する第1工程
(2)ステッパなどの光露光装置により露光する第2工程
(3)現像液により現像する第3工程
【0005】
まず、ウエハ上に1μm程度のレジストを均一に塗布し、あらかじめ回路パターンが記されたマスクを用いて光露光装置による露光を行って、そのパターンを転写し、光が照射されて感光した部分のレジストを現像液で溶解し取り除くものである(逆に、感光していない部分のレジストを取り除く場合もある)。そして、感光した部分のレジストを現像液に溶解した後、純水によってリンスし、乾燥するといった流れが一般的である。
【0006】
また、従来の現像処理装置を図13に示した。
【0007】
従来の現像処理装置は、スピンチャック1004、スピンカップ1005、現像液供給系などから構成されている。
【0008】
スピンチャック1004は、現像処理装置において、ウエハ1003を回転させるための支持体であり、通常、ウエハの固定は真空吸着にて行われる。
【0009】
スピンカップ1005は、現像中のウエハを囲い込むように据え付けられた円筒状の容器であり、現像液の跳ね返りや排気を考慮した設計になっている。
【0010】
現像液供給系は、現像液の入ったキャニスター、流量調整装置、温度調整装置、現像ノズル1001、ノズル支持アーム、ノズルの昇降を制御する装置などからなる。なお、現像ノズル1001とは、現像液を吐出するノズルのことである。
【0011】
また、現像方法には、ディップ現像、スプレー現像、パドル現像などが知られている。
【0012】
ディップ現像は、現像液槽にウエハ全体を浸して現像する方法であり、スプレー現像は、ウエハを回転させながら、現像液をスプレー状に吹き付けて現像する方法である。
【0013】
パドル現像は、レジストが塗布されたウエハ上に、現像液を現像液自身の表面張力を利用して現像液盛りし、現像液盛りした状態で静止して現像する方法である。なお、被現像面上に現像液を表面張力を利用して付着されることを、「現像液盛り」と呼ぶ。このパドル現像が、最も一般的に多用されている。
【0014】
パドル現像は、スピンチャックにウエハを一旦、固定して、スピンカップ内でスピンチャックに支持したウエハを低速で回転(毎分当たり10〜50回転)させながら、現像液供給系の現像ノズルから現像液の供給と現像液盛りを行った後、所定時間静止(30〜60秒ぐらい)させて現像する。その後、ウエハに純水を供給しながらウエハを回転させる純水リンスを行い、次に高速で回転させて振り切り乾燥する。
【0015】
パドル現像は、一枚のウエハごとに新鮮な現像液を供給するため、ディップ現像などに比べて、ウエハ間やバッチ間の現像のばらつきが少ない。
【0016】
また、パドル現像は、スプレー現像と比べて現像液の消費量が少なく、現像液温度の制御の点で有利であり(スプレー現像はミスト状で供給されるので現像液温度の制御が難しい)、また、スプレーがレジスト表面を叩くことによる物理的衝撃と泡の発生が問題となることも少ない。
【0017】
ただし、パドル現像において、現像の均一性は現像液の供給方法に依存しやすい。従来のパドル現像では、ウエハ中心部に現像液を吐出し、ウエハを毎分10〜50回転させながらウエハ全面に現像液を供給するために、ウエハの中心部と端部で現像の様子が違ってしまい、現像の均一性が低下していた。
【0018】
現像液を供給する前に、ウエハ上のレジスト表面を水でぬらし、素早く現像液を全面に供給する効果をねらったプリウェット工程や、2回パドル現像などにより、現像液の供給方法に依存した影響を軽減するための方法が採られることもある。
【0019】
最近では、E2ノズルを用いたパドル現像が開示されている。E2ノズルは、東京エレクトロン(株)の商品名で、現像ノズルの下部に細長い筒状物を有し、その長さはウエハの直径程度で、現像液を吐出する穴が複数ある。E2ノズルをウエハに水平に配置し接近させて、現像液を供給しつつウエハを半回転もしくは一回転させ、現像液をウエハ表面に塗布するように現像液盛りする。この時、ウエハ上の現像液の表面とE2ノズルとは接触している。新鮮な現像液を供給する場所を分散し、現像液の供給方法に依存する影響を軽減している。
【0020】
【発明が解決しようとする課題】
従来のパドル現像は、現像の均一性が現像液の供給方法に依存しやすいという問題を有していた。従来のパドル現像では、ウエハ中心部に現像液を吐出し、ウエハを低速で回転(毎分当たり10〜50回転)させながらウエハ全面に現像液を供給するために、ウエハの中心部と端部で現像の様子が違ってしまい、現像の均一性が低下していた。
【0021】
また、従来のパドル現像では、一度、ウエハ上に現像液盛りすると撹拌するのが困難である。現像液盛りした状態で、撹拌するためにウエハを回転すると、現像液は表面張力を利用してウエハ上に保持されているだけなので、現像液が流出してしまうことがあった。従って、従来のパドル現像では撹拌するために、現像液が流出しない程度に低速で回転させたり、低速で回転させて停止することを繰り返したりするなどの方法がとられているが、十分に撹拌できていない。
【0022】
現像の均一性は、最終的に歩留まりやウエハ面内の素子特性ばらつきにまで影響するので重要である。
【0023】
パドル現像は、理想的には現像液盛りする分量のみ供給すればよく、ディップ現像やスプレー現像よりも、現像液の消費量は少ない点で有利である。しかし、実際にパドル現像を利用したリソグラフィを行った場合、ウエハに現像液を供給して現像液盛りする分量以外に余分な消費量がある。この余分な消費量が生じる原因は、主に、現像液盛りするために余分になる分量があることや、現像工程の安定のために余分に吐出する分量があることである。
【0024】
【課題を解決するための手段】
上記の課題を解決するため、本発明は、リソグラフィの現像処理工程において、現像ノズル(現像液を吐出するノズル)の形状や現像液の供給方法を改良し、現像の均一性の向上と現像液の消費量を低減するものである。
【0025】
本明細書で開示する本発明の現像処理方法は、
レジストを塗布し露光したウエハを水平に保持する工程と、前記レジスト上にノズルを保持する工程と、前記レジスト上に現像液を供給する工程とを有する現像処理方法において、
ウエハと同じ直径を有する平らな円形の面に複数の吐出口を備えたノズルを、前記円形の面と前記レジスト表面とが第1の距離はなれた位置で保持した後、
前記ノズルから現像液を吐出して、前記第1の距離はなれた位置で保持された前記ノズルの円形の面と前記レジスト表面との間が現像液で満たされた第1の状態とした後、前記ノズルの現像液の吐出を停止し、
前記ノズルを上昇させつつ現像液を吐出した後、
ノズルの円形の面と前記レジスト表面とが第2の距離はなれた位置で、ノズルの上昇及び現像液の吐出を停止して、前記第2の距離はなれた位置に保持された前記ノズルの円形の面と前記レジスト表面との間が現像液で満たされた第2の状態とする工程と、
を有することを特徴とする現像処理方法である。
【0026】
また、本明細書で開示する他の現像処理方法は、
レジストを塗布し露光したウエハを水平に保持する工程と、前記レジスト上にノズルを保持する工程と、前記レジスト上に現像液を供給する工程とを有する現像処理方法において、
ウエハと同じ直径を有する平らな円形の面に複数の吐出口を備えたノズルを、前記円形の面と前記レジスト表面とが第1の距離はなれた位置で保持した後、
前記ノズルから現像液を吐出して、前記第1の距離はなれた位置で保持された前記ノズルの円形の面と前記レジスト表面との間が現像液で満たされた第1の状態とした後、前記ノズルの現像液の吐出を停止し、
前記ノズルを上昇させつつ現像液を吐出した後、
ノズルの円形の面と前記レジスト表面とが第2の距離はなれた位置で、ノズルの上昇及び現像液の吐出を停止して、前記第2の距離はなれた位置に保持された前記ノズルの円形の面と前記レジスト表面との間が現像液で満たされた第2の状態とし、
前記ノズルを下降した後、
ノズルの円形の面と前記レジスト表面とが第3の距離はなれた位置で、前記ノズルの下降を停止して、前記第3の距離はなれた位置に保持された前記ノズルの円形の面と前記レジスト表面との間が現像液で満たされた第3の状態とし、
前記ノズルを上昇させつつ現像液を吐出し、
ノズルの円形の面と前記レジスト表面とが第4の距離はなれた位置で、前記ノズルの上昇と現像液の吐出を停止して、前記第4の距離はなれた位置に保持された前記ノズルの円形の面と前記レジスト表面との間が現像液で満たされた第4の状態とする工程と、
を有することを特徴とする現像処理方法である。
【0027】
また、上記現像処理方法において、第4の状態とした後に、ノズルを下降して、前記第3の状態とした後、ノズルを上昇させつつ現像液を吐出して、前記第4の状態とすることを複数回繰り返すことを特徴としている。
【0028】
また、本発明は、ウエハに代えて他に、石英ガラス基板、ガラス基板、プラスチック基板等からなる円形のものを用いることができる。
【0029】
【発明の実施の形態】
[実施形態1]
本発明は、従来のパドル現像を大幅に改良発展させており、主に、現像ノズル(現像液を吐出するノズル)の形状、現像液の吐出方法、吐出した現像液のウエハへの供給方法、現像液盛り状態を保持する方法に特徴がある。
【0030】
本発明によって現像の均一性の改善と現像液消費量の節約とを達成する。
【0031】
本実施形態の現像処理工程の一連の流れ(フローチャート)を、図1に示す。
【0032】
図2(a)に示すように、現像ノズル201の下部を平面202とし、ウエハのように円形で同じ直径とする。ウエハの直径は、2インチ〜12インチのものがあるが、例えばウエハの大きさが8インチならば現像ノズルの下部の平面も円形で8インチ直径とすればよい。なお、ウエハにはオリフラがあってもよい。
【0033】
また、図3に示すように、現像ノズルの下部の平面302(図2中、202に相当)に現像液の吐出口303(図2中、203に相当)を複数設け、そこから現像液の量を調整して吐出できるように現像液の供給系を設計する。吐出口の数は、ウエハ面に対して、中央、上下左右に均等に吐出するために5個以上は必要と考えられる。図3では、吐出口の直径は、0.7mmであり、現像ノズルの下部の平面に29個設けられている。
【0034】
図2(b)に示すように、レジスト204を塗布し、回路パターンを露光したウエハ205を、搬送系によりスピンカップ内に搬送し、スピンチャック206によって真空吸着させ、水平な状態で保持する。本実施形態では、スピンカップ内は23℃に温度調整しているとする。
【0035】
さらに、現像ノズル内の現像液の温度を最適値に調整する機構を取り付ける(現像レートは温度に敏感である)。例えば、現像ノズルまで現像液を供給する管を二重にして、内側に現像液が流れるようにし、外側にスピンカップ内と同じ23℃に温度調節した水を流す。ノズルを支持するアーム207で現像ノズルを固定し、精度よく上下に昇降できるように制御手段を適宜設計する。
【0036】
まず、レジスト204を塗布し、回路パターンを露光したウエハ205を、スピンチャック206によって真空吸着させ、水平な状態で保持する。
【0037】
次いで、現像ノズル201をウエハ205に接近させるが、その際、現像ノズル下部の平面202をウエハと平行にする。ウエハはスピンチャックに水平に固定されているので、現像ノズルの下部も水平となる。現像ノズル下部の円形の平面は、ウエハ水平面と垂直な方向から見た場合、ウエハと重なって見えるようにする。
【0038】
現像ノズルをウエハに接近させていき、前記現像ノズル下部の平面202とレジスト204の間が、第1の距離となったところで静止させる。図2(a)は、この時の状態を示す簡略図である。
【0039】
次いで、最適値に温度調節した(例えば23℃)現像液を現像ノズルから吐出し、レジスト塗布したウエハ205に供給する。前記第1の距離で現像ノズル401の位置を固定して、現像液402を吐出し、現像ノズル下部の平面408とレジスト403の表面との間に、空気の層(気泡など)ができないように現像液407で満たして、図4(b)に示した第1の状態とする。なお、図4(a)は、第1の距離で現像ノズル401の位置を固定して、現像液の吐出を開始直後の状態を示す簡略図である。
【0040】
前記現像ノズル下部の平面とレジスト表面との間が現像液で満たされた後に、現像液の吐出を停止し、表面張力を利用して現像ノズル下部の平面とレジスト表面との間から現像液が流出しないように、満たしたままの状態(第1の状態)で保持する。なお、表面張力とは、液体表面に働き、その表面を最小化する方向に働く力である。
【0041】
従来のパドル現像ではウエハ上に表面張力を利用して現像液盛りするが、現像液盛りされた現像液の表面(ウエハ上のレジストと接触する界面以外の部分)は空気と接触している。それに対して、本発明は、図4(b)に示したように、現像液を現像ノズル下部の平面とレジスト表面とで挟み込んだ状態となり、現像ノズル下部の平面408と現像液が面接触している。
【0042】
この第1の距離は、表面張力を利用して現像ノズル下部の平面408とレジストの間から現像液が流出しないように、満たしたままの状態とすることが可能な程度である。また、本発明の場合、現像ノズルとレジスト表面との間隔は、従来のパドル現像での現像ノズルとレジスト表面との間隔に比べて極端に狭く、全く異なっている。
【0043】
本発明の特徴の1つは、上述のように、前記第1の距離で現像ノズル401の位置を固定して、現像液を吐出し、現像ノズル下部の平面408とレジスト403との間に空気の層ができないように、その間隔を現像液で満たして第1の状態とし、現像液の吐出を停止した後も表面張力を利用して現像液をその間に満たしたままの状態とすることである。空気の層ができないようにするため、現像ノズルの下部を平面とせず、円錐または凸部としてもよい。
【0044】
現像ノズルの複数の吐出口303から現像液を吐出することにより、現像液を吐出する場所を分散し、現像液が局所的な領域(例えばウエハ中心付近)からウエハ全体に供給されることを防いで現像の均一性を向上させることができる。一方、従来のパドル現像では、ウエハ中心部に現像液を吐出し、ウエハを低速で回転させながらウエハ全面に現像液を供給するために、ウエハの中心部と端部で現像の様子が違ってしまい、現像の均一性が低下していた。
【0045】
また、本発明は、現像ノズル下部の平面408とレジスト403の間を現像液で満たす分量だけ供給すればよいので、現像液の消費量を必要最低限な量にすることができる。
【0046】
また、本発明は、現像液の吐出口からレジストまでの距離が非常に短いので、スプレー現像のような物理的衝撃が少なく、泡の発生もないため、好ましい。
【0047】
本発明は、パドル現像の現像液盛りの際、空気と接する現像液の表面積を非常に少なくすることによって、現像液の温度を一定にすることができ、さらにウエハ面内で均一に保つことができるため、従来と比べて非常に有利である。
【0048】
そして、上記第1の状態を得た後、複数の吐出口を備えた現像ノズル501から徐々に現像液を吐出しつつ、現像ノズルを上昇させる。このとき、現像ノズルとレジスト表面との間が現像液502で満たされたままの状態を保ちつつ、現像液の吐出量と現像ノズルの上昇速度を調整する。
【0049】
次いで、現像ノズル下部の平面がレジスト表面と第2の距離はなれた位置で現像ノズルの上昇を停止するとともに現像液の吐出も停止し、その間を現像液で満たして第2の状態とする。(図5(a))
【0050】
現像ノズル501を上昇させつつ現像液を吐出する際も、最初に現像液盛りした時(第1の状態)と同様に、複数の吐出口303から現像液を吐出することによって、現像液を吐出する場所を分散し、現像液が局所的な領域(例えばウエハ中心付近)からウエハ全体に供給されることを防ぎ、現像の均一性を向上させている。
【0051】
また、本発明は、新たに現像液を供給することと、現像ノズルを上昇させることによって、現像液中で対流をうながして撹拌することができ、さらに現像の均一性を向上させている。対して、従来のパドル現像では、一度、ウエハ上に現像液盛りすると撹拌するのは困難であった。
【0052】
また、本発明は、現像液を現像ノズル下部の平面とレジスト表面とで挟み込むため、現像液盛りの量を多くすることができる。対して、従来ではウエハ上に、現像液自身のみの表面張力を利用して現像液盛りするため、現像液の種類とウエハの形状や大きさにより、現像液盛りできる量が決定してしまっていた。
【0053】
次いで、前記第2の状態で現像液を保持し、現像が終了するまでの一定時間(数十秒)静止する。
【0054】
次いで、現像ノズルを第2の距離以上に大きく上昇させて、現像ノズル下部の平面とレジスト表面との間に、現像液を空気の層を挟むことなく満たすことができない状態とする。その後に、ウエハを純水リンスし、スピン乾燥するなどを行う。こうして現像が終了する。
【0055】
また、第2の状態とした後、さらに以下に示す工程を上記工程に追加してもよい。
【0056】
第2の状態とした後、図5(b)に示すように、第3の距離はなれた位置まで現像ノズルを下降して、ウエハの間を再び狭くする。なお、第3の距離はなれた位置まで現像ノズルを下降した場合、現像液の一部はウエハからこぼれ落ちる。そして、先と同様に現像液を調整して吐出しつつ、第4の距離はなれた位置まで現像ノズルを上昇させて、新鮮な現像液が現像液盛りされるようにしてもよい。
【0057】
このように現像ノズルを下降する工程と、現像液を供給しつつ上昇する工程を一回以上繰り返すことにより、いっそうの現像均一性を達成することができる。
【0058】
ここでは、円盤形状のウエハを用いて説明したが、本発明は、特に限定されず、その他に円形状の基板にも当然適用できる。
【0059】
例えば、液晶ディスプレイの画素を表示するアクティブマトリクス回路は、石英ガラスまたはガラスなどの透明な絶縁物である基板上に、アモルファスシリコン、ポリシリコンの薄膜を形成して作製されている。
【0060】
本発明は、半導体基板の他に、石英ガラス基板、ガラス基板、プラスチック基板等からなる円形のものを用いることができる。
【0061】
絶縁物のような基板であっても、現像ノズルの下部を基板と同様な形状、大きさとすることにより、本発明は実施可能となる。
【0062】
なお、本発明は、リソグラフィ工程の現像工程に関するものであって、微細加工する膜は、ポリシリコン膜、シリサイド膜、アルミや銅など金属膜、酸化膜、BPSGなどの絶縁膜などの膜の種類によらず、成形する構造も、配線構造やコンタクト構造、LOCOS構造などの構造の種類に限定されないことは言うまでもない。
【0063】
また、本発明は、現像処理工程以外のリソグラフィ工程も、一般的な装置および方法でよく、露光装置の種類、レジストの種類(例えばネガ型やポジ型、化学増幅型か否か)なども特に限定されないことは言うまでもない。
【0064】
[実施形態2]
上記の実施形態1は、ウエハまたは円盤形状でオリフラのあるウエハの現像に関する一例を示したが、本実施形態は、ウエハに代えて、絶縁物の基板を用いた場合の一例を示す。
【0065】
絶縁物の基板には、石英ガラス基板、ガラス基板などがある。現在、石英ガラス基板、ガラス基板は、透明である利点をいかして、液晶ディスプレイの画素を表示するためのアクティブマトリクス回路を形成するのに用いられる。石英ガラス基板、ガラス基板上に、アモルファスシリコン、ポリシリコンの薄膜を形成し、素子の活性層としている。
【0066】
液晶ディスプレイのアクティブマトリクス回路を作製する石英ガラス基板、ガラス基板は、正方形や長方形の角形のものが多い。また、シリコンのウエハでは大きさが6インチや8インチ直径の丸型と規格が決められたサイズが多いが、液晶ディスプレイ用の石英ガラス基板、ガラス基板は、一辺が10cmから100cm程度のものまで様々なサイズが存在する。
【0067】
液晶ディスプレイ用の石英ガラス基板、ガラス基板は、一般的に角形で大きさも様々であるが、現像ノズル下部の平面を、石英ガラス基板、ガラス基板と、同様な形状および大きさとすることにより、実施形態1と同様に本発明は実施可能となる。
【0068】
[実施形態3]
実施の形態1では、現像ノズル下部の平面の複数の吐出口を直径0.7mmの丸型で29個(図3)の例を示したが、限定されることなく、他にも様々なものを用いることができる。
【0069】
例えば、図6(a)に示したように、現像ノズル下部の平面601において、中心から端部に向かうにつれて、吐出口602の直径を大きくしてもよい。吐出口の直径に変化をつけることにより、現像ノズル下部の面内における現像液の吐出量をより均一にし、さらに現像均一性を向上させることができる。
【0070】
また、現像ノズル下部の平面の吐出口の形状は、円形でなくともよい。図6(b)に示すように吐出口がスリットのようになっていてもよい。
【0071】
現像ノズル下部の平面の吐出口は、ウエハ面内の中心および上下左右に均等に配置されていることが大切で、吐出口の形状、大きさなどは様々な変形が可能である。
【0072】
また、図2〜図6に示した現像ノズル下部は平面としたが、円錐または凸部としてもよい。例えば、現像ノズル下部を円錐とし、その高さを第1の距離よりも小さく設計されたものを用いればよい。この場合、第1の距離は、ウエハ表面から現像ノズル下部の周縁部までの距離とする。また、凸部とした場合は、平面的に見て丸、三角形、四角形、五角形、六角形のいずれかであり、側面的に見て球冠状とし、その高さを第1の距離よりも小さく設計されたものを用いればよい。このように、現像ノズル下部を円錐または凸部とすると現像液の吐出の際、ウエハと現像ノズルとの間に空気の層ができた場合、ノズルの周縁部に空気の層を移動させて現像液内に空気の層が残存しないようにすることができる。
【0073】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【0074】
【実施例】
[実施例1]
本願発明は従来のIC技術全般に適用することが可能である。即ち、一般に知られている全ての半導体装置(MOSFETを部品として含む製品)の作製方法に適用しうる。
【0075】
例えば、ワンチップ上に集積化されたRISCプロセッサ、ASICプロセッサ等のマイクロプロセッサに適用しうる。また、D/Aコンバータ等の信号処理回路から携帯機器(携帯電話、PHS、モバイルコンピュータ)用の高周波回路に至るまで、半導体を利用する全ての集積化回路の作製方法に適用しうる。
【0076】
マイクロプロセッサの中枢として機能するのはIC701である。ICは半導体チップ702に形成された集積化回路をセラミック等で保護した機能回路である。
【0077】
この半導体チップ702上に形成された集積化回路を構成するのがNチャネル型FET703、Pチャネル型FET704である。なお、基本的な回路は、図7に示したようなCMOSを最小単位として構成されることが多い。これらのFET703、704を作製する際に行われる配線パターニング工程やコンタクトホール形成工程において上記実施の形態1〜3のいずれか一のリソグラフィの現像処理を適用する。本発明のリソグラフィの現像処理により現像の均一性を向上することができ、さらに現像液の消費量を低減することができる。
【0078】
この半導体チップを搭載したマイクロプロセッサは様々な電気光学装置に搭載されて中枢回路として機能する。代表的な電気光学装置としてはパーソナルコンピュータ、携帯型情報端末機器(モバイルコンピュータ、携帯電話または電子書籍等)、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、その他あらゆる電気製品が挙げられる。
【0079】
[実施例2]
本実施例は、同一基板上に画素部と駆動回路とを備えた液晶表示装置の作製方法の一例を図8〜図12を用いて示す。
【0080】
まず、本実施例では基板とコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板801を用いた。ガラス基板を用いる場合は、上記実施形態2に記載の技術を用いる。なお、基板801としては、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【0081】
次いで、基板801上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜802を形成する。
【0082】
下地絶縁膜802としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜(SiOx Ny )、またはこれらの積層膜等を100〜500nmの膜厚範囲で用いることができ、形成手段としては公知の成膜方法(熱CVD法、プラズマCVD法、蒸着法、スパッタ法、減圧熱CVD法等)を用いる。ここでは、膜組成において酸素元素より窒素元素を多く含む酸化窒化シリコン膜802aと、膜組成において窒素元素より酸素元素を多く含む酸化窒化シリコン膜802bを積層形成した。
【0083】
次いで、下地絶縁膜上に非晶質半導体膜804を形成する。(図8(A))非晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiXGe1-X(0<X<1))合金などで形成すると良い。形成手段としては公知の成膜方法(熱CVD法、プラズマCVD法、蒸着法、スパッタ法、減圧熱CVD法等)を用いることができる。
【0084】
次いで、非晶質半導体膜804を結晶化させて結晶質半導体膜805を形成する。(図8(B))結晶化方法は公知の方法(固相成長法、レーザー結晶化法、結晶化を助長する金属元素を用いた固相成長法等)を用いることができる。本実施例では、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。
【0085】
次いで、本発明のフォトリソグラフィ法によりレジストマスクを形成し、エッチングを行って所望の形状の半導体層805〜809を形成する。ここで、実施形態1乃至3のいずれか一に記載のリソグラフィの現像処理を用いることによって現像の均一性を向上することができ、さらに現像液の消費量を低減することができる。
【0086】
次いで、保護膜810を介してp型を付与する不純物元素(以下、p型不純物元素という)を添加する。(図8(C))p型不純物元素としては、代表的には13族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程(チャネルドープ工程という)はTFTのしきい値電圧を制御するための工程である。なお、ここではジボラン(B26)を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【0087】
なお、本実施例ではチャネルドープ工程を行ったが、特に必要でない場合には行わなくても構わない。
【0088】
次いで、保護膜810を除去した後、ゲート絶縁膜となる絶縁膜811を半導体層上に成膜し、さらにその上に第1導電膜812及び第2導電膜813を積層形成する。(図8(D))
【0089】
次に、本発明のフォトリソグラフィ法によりレジストによるマスク814を形成し、ゲート電極を形成するための第1のエッチング処理を行う。(図9(A))エッチング方法に限定はないが、好適にはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いる。エッチング用ガスにCF4とCl2を混合し、0.5〜2Pa、好ましくは1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
【0090】
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は15〜45°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる。
【0091】
こうして、第1のエッチング処理により第1導電膜と第2導電膜から成る第1形状の導電層815〜820(第1の導電層815a、816a、817a、818a、819a、820aと第2導電層815b、816b、817b、818b、819b、820b)を形成する。なお、図示しないが、絶縁膜813において、第1の形状の導電層で覆われない領域は20〜50nm程度エッチングされ薄くなる。
【0092】
次いで、レジストマスクをそのままの状態としたまま、第1の形状の導電層をマスクとして第1のドーピング処理を行いn型の不純物(ドナー)をドーピングする。(図9(B))例えば、加速電圧を20〜60keVとし、1×1013〜5×1014/cm2のドーズ量で行い、不純物領域(n+領域)821a〜821eを形成する。例えば、不純物領域(n+領域)におけるリン(P)濃度は1×1020〜1×1021/cm3の範囲となるようにする。
【0093】
次いで、レジストマスクをそのままの状態としたまま、図9(C)に示すように第2のエッチング処理を行う。エッチングはICPエッチング法を用い、エッチングガスにCF4とCl2とO2を混合して、1Paの圧力でコイル型の電極に500WのRF電力(13.56MHz)を供給してプラズマを生成する。基板側(試料ステージ)には50WのRF(13.56MHz)電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第1の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第2形状の導電層823〜828(第1の導電膜823a、824a、825a、826a、827a、828aと第2の導電膜823b、824b、825b、826b、827b、828b)を形成する。822はゲート絶縁膜であり、第2の形状の導電層で覆われない領域はさらに薄くなった。
【0094】
次いで、レジストマスクをそのままの状態としたまま、第2のドーピング処理を行いn型の不純物(ドナー)をドーピングする。(図9(D))この場合、第2形状の導電層のうち、第2の導電膜はドーピングする元素に対してマスクとなり、加速電圧を適宣調節(例えば、70〜120keV)して、ゲート絶縁膜及び第1の導電膜のテーパ部を通過した不純物元素により不純物領域(n−領域)829a〜829eを形成する。例えば、不純物領域(n−領域)におけるリン(P)濃度は1×1017〜1×1019/cm3の範囲となるようにする。
【0095】
次いで、レジストマスクを除去した後、フォトリソグラフィ法により、駆動回路のnチャネルTFTのうち、所定のTFTを覆うレジストマスク830を形成した後、エッチングを行い、第3形状の導電層(第1の導電膜823c、825c、826c、827c、828cと第2の導電膜823b、825b、826b、827b、828b)と絶縁膜831〜836を形成する。(図10(A))こうすることによって、レジストマスク830で覆われたTFT以外のTFTは、第1の導電膜と不純物領域(n−領域)とが重ならないTFTとすることができる。なお、図10(A)中では絶縁膜831、833〜836が不純物領域(n−領域)と重なっていないが、実際は、一部かさなった構造となる。
【0096】
次いで、レジストマスク830を除去した後、図10(B)に示すように、レジストによるマスク837を形成し、pチャネル型TFTを形成する島状半導体層にp型の不純物(アクセプタ)をドーピングする。典型的にはボロン(B)を用いる。不純物領域(p+領域)838、839の不純物濃度は2×1020〜2×1021/cm3となるようにし、含有するリン濃度の1.5〜3倍のボロンを添加して導電型を反転させる。
【0097】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。その後、図10(C)に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜840をプラズマCVD法で形成する。そして導電型の制御を目的としてそれぞれの半導体層に添加された不純物元素を活性化する工程を行う。
【0098】
さらに、水素化処理を行う。本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。
【0099】
次いで、保護絶縁膜840を覆って層間絶縁膜841を形成する。層間絶縁膜841は、ポリイミド、アクリルなどの有機絶縁物材料で形成する。勿論、プラズマCVD法でTEOS(Tetraethyl Ortho silicate)を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【0100】
次いで、本発明のフォトリソグラフィ法によりレジストによるマスクを形成し、エッチングを行ってコンタクトホールを形成し、マスクを除去した後、アルミニウム(Al)またはAgを主成分とする膜、チタン(Ti)、またはそれらの積層膜等の反射性の優れた材料を用いて、ソース配線またはドレイン配線842〜850、及び画素電極851を形成する。(図11)また、画素電極851を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【0101】
以上の工程で、nチャネル型TFTとpチャネル型TFTと含む駆動回路853と、画素TFT及び保持容量を含む画素部854を同一基板上に得ることができる。
【0102】
駆動回路853において、ロジック回路部やサンプリング回路部を構成するpチャネル型TFTにはチャネル形成領域、ソース領域またはドレイン領域として機能する不純物領域を有している。
【0103】
駆動回路853において、ロジック回路部を構成するnチャネル型TFTには高速動作を重視したTFT構造とすることが好ましく、チャネル形成領域、ゲート電極と重なる不純物領域(Gate Overlapped Drain:GOLD領域)、ゲート電極の外側に形成される不純物領域(LDD領域)とソース領域またはドレイン領域として機能する不純物領域を有している。
【0104】
また、駆動回路853において、サンプリング回路部を構成するnチャネル型TFTには低オフ電流動作を重視したTFT構造とすることが好ましく、チャネル形成領域、ゲート電極の外側に形成される不純物領域(LDD領域)とソース領域またはドレイン領域として機能する不純物領域を有している。
【0105】
また、画素部854の画素TFTを構成するnチャネル型TFTには低オフ電流動作を重視したTFT構造とすることが好ましく、チャネル形成領域、ゲート電極の外側に形成される不純物領域(LDD領域)とソース領域またはドレイン領域として機能する不純物領域を有している。
【0106】
また、画素部854の保持容量860の一方の電極として機能する半導体層には、それぞれp型を付与する不純物元素が添加されている。保持容量860は、絶縁膜836を誘電体として、電極828b、828cと、半導体層とで形成している。
【0107】
なお、ここでは、画素電極として、反射電極を用いた例を示したが、透光性を有する導電性材料を用いて画素電極を形成すれば、透過型の表示装置を作製することができる。その場合、ソース配線またはドレイン配線を作製する工程の前後で画素電極を形成し、その画素電極の材料としては、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)、またはガリウム(Ga)を添加した酸化亜鉛(ZnO:Ga)等を用いることが望ましい。
【0108】
また、本実施例のTFTはトップゲート型TFTを一例として示したが、特にTFT構造に限定されず、例えばボトムゲート型TFTを用いることも可能である。
【0109】
図11の状態を得た後、画素電極851上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【0110】
次いで、対向基板を用意する。次いで、対向基板上に着色層、遮光層を形成した後、平坦化膜を形成する。次いで、平坦化膜上に透明導電膜からなる対向電極を少なくとも画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。
【0111】
次いで、画素部と駆動回路が形成された基板と対向基板とを接着層(本実施例ではシール材)で貼り合わせる。接着層にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。そして、一枚の基板に複数の画素部を形成、いわゆる多面取りとした場合、各々を分断する。その後、両基板の間に液晶材料を注入し、封止剤(図示せず)によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
【0112】
次いで、外部入力端子にFPC(フレキシブルプリント配線板:Flexible Printed Circuit)を貼り付ける。さらに対向基板のみに偏光板(図示しない)を貼りつける。また、カラー化させる場合にはカラーフィルタを基板に設ける。
【0113】
以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることができる。この液晶表示装置の状態について図12を用いて説明する。
【0114】
図12に示す上面図は、画素部、駆動回路、FPC(フレキシブルプリント配線板:Flexible Printed Circuit)を貼り付ける外部入力端子、外部入力端子と各回路の入力部までを接続する配線81などが形成された基板82aと、カラーフィルタなどが設けられた対向基板82bとがシール材83を介して貼り合わされている。
【0115】
ゲート側駆動回路84と重なるように固定基板側に遮光層86aが設けられ、ソース側駆動回路85と重なるように固定基板側に遮光層86bが形成されている。また、画素部87上の固定基板側に設けられたカラーフィルタ88は遮光層と、赤色(R)、緑色(G)、青色(B)の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色(R)の着色層、緑色(G)の着色層、青色(B)の着色層の3色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
【0116】
ここでは、カラー化を図るためにカラーフィルタ88を対向基板に設けているが特に限定されず、基板上に素子を作製する際、基板上にカラーフィルタを形成してもよい。
【0117】
また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層86a、86bを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、基板上に必要な素子を作製する際、基板上に遮光層を形成してもよい。
【0118】
また、上記遮光層を設けずに、第2固定基板と対向電極の間に、カラーフィルタを構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所(各画素電極の間隙)や、駆動回路を遮光してもよい。
【0119】
また、外部入力端子にはベースフィルムと配線から成るFPC89が異方性導電性樹脂で貼り合わされている。さらに補強板で機械的強度を高めている。
【0120】
また、本実施例では液晶表示装置を作製した例を示したが、特に限定されず、様々な電気光学装置(アクティブマトリクス型EL(Electro Luminescence)表示装置、アクティブマトリクス型EC表示装置)を作製することができる。
【0121】
【発明の効果】
本発明は、半導体装置を製造する際の、リソグラフィの現像処理工程において、現像の均一性を向上することができ、さらに現像液の消費量を低減することができる。
【図面の簡単な説明】
【図1】 本発明の現像処理方法のフローチャートを示す図である。
【図2】 下部が平面で複数の吐出口を持つ現像ノズルを示す図である。
【図3】 下部が平面で複数の吐出口を持つ現像ノズルを示す図である。
【図4】 本発明の現像液の供給方法を示す図である。
【図5】 本発明の現像液の供給方法を示す図である。
【図6】 現像ノズル下部の平面における吐出口配置を示す図である。
【図7】 IC及び半導体チップを示す図である。
【図8】 液晶表示装置の作製方法を示す断面図である。
【図9】 液晶表示装置の作製方法を示す断面図である。
【図10】 液晶表示装置の作製方法を示す断面図である。
【図11】 液晶表示装置の作製方法を示す断面図である。
【図12】 液晶表示装置の外観図である。
【図13】 従来のパドル現像処理装置を示す図である。
【符号の説明】
201…下部が平面で複数の吐出口を持つ現像ノズル
202…現像液の吐出口を備えた現像ノズル下部の平面
203…現像液の吐出口
204…レジスト
205…ウエハ
206…スピンチャック
207…現像ノズルの支持アーム
301…下部が平面で複数の吐出口を備えた現像ノズル
302…現像液の吐出口を備えた現像ノズル下部の平面
303…現像液の吐出口
304…ウエハ
401…下部が平面で複数の吐出口を備えた現像ノズル
402…現像液
403…レジスト
404…ウエハ
405…スピンチャック
407…現像液
408…現像液の吐出口を備えた現像ノズル下部の平面
501…下部が平面で複数の吐出口を備えた現像ノズル
502…現像液
503…レジスト
504…ウエハ
505…スピンチャック
507…現像液

Claims (10)

  1. レジストを塗布し露光したウエハを水平に保持し、
    前記ウエハと同じ直径を有する平らな円形の面に複数の吐出口を備えたノズルを、前記円形の面と前記レジスト表面との間が第1の距離となる位置で保持
    前記ノズルから現像液を吐出し、
    前記第1の距離となる位置で保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たして第1の状態とし、
    前記ノズルの現像液の吐出を停止
    前記ノズルを上昇させつつ現像液を吐出
    前記ノズルの円形の面と前記レジスト表面との間が第2の距離となる位置で、前記ノズルの上昇及び現像液の吐出を停止し、
    前記第2の距離となる位置に保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たた第2の状態とすることを特徴とする半導体装置の製造方法。
  2. レジストを塗布し露光したウエハを水平に保持し、
    前記ウエハと同じ直径を有する平らな円形の面に複数の吐出口を備えたノズルを、前記円形の面と前記レジスト表面との間が第1の距離となる位置で保持
    前記ノズルから現像液を吐出し、
    前記第1の距離となる位置で保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たして第1の状態とし、
    前記ノズルの現像液の吐出を停止
    前記ノズルを上昇させつつ現像液を吐出
    前記ノズルの円形の面と前記レジスト表面との間が第2の距離となる位置で、前記ノズルの上昇及び現像液の吐出を停止し、
    前記第2の距離となる位置に保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たた第2の状態とし、
    前記ノズルを下降させ
    前記ノズルの円形の面と前記レジスト表面との間が第3の距離となる位置で、前記ノズルの下降を停止し、
    前記第3の距離となる位置に保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たた第3の状態と
    前記ノズルを上昇させつつ現像液を吐出
    前記ノズルの円形の面と前記レジスト表面との間が第4の距離となる位置で、前記ノズルの上昇及び現像液の吐出を停止し、
    前記第4の距離となる位置に保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たた第4の状態することを特徴とする半導体装置の製造方法。
  3. 請求項2において、
    前記第4の状態とした後に、前記ノズルを下降させ
    前記第3の状態とし、
    前記ノズルを上昇させつつ現像液を吐出し、
    前記第4の状態とすることを複数回繰り返すことを特徴とする半導体装置の製造方法。
  4. レジストを塗布し露光した、半導体膜の設けられた円形の絶縁物基板を水平に保持し、
    前記円形の絶縁物基板と同じ直径を有する平らな円形の面に複数の吐出口を備えたノズルを、前記円形の面と前記レジスト表面との間が第1の距離となる位置で保持
    前記ノズルから現像液を吐出し、
    前記第1の距離となる位置で保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たして第1の状態とし、
    前記ノズルの現像液の吐出を停止
    前記ノズルを上昇させつつ現像液を吐出
    前記ノズルの円形の面と前記レジスト表面との間が第2の距離となる位置で、前記ノズルの上昇及び現像液の吐出を停止し、
    前記第2の距離となる位置に保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たた第2の状態とすることを特徴とする半導体装置の製造方法。
  5. レジストを塗布し露光した、半導体膜の設けられた円形の絶縁物基板を水平に保持し、
    前記円形の絶縁物基板と同じ直径を有する平らな円形の面に複数の吐出口を備えたノズルを、前記円形の面と前記レジスト表面との間が第1の距離となる位置で保持
    前記ノズルから現像液を吐出し、
    前記第1の距離となる位置で保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たして第1の状態とし、
    前記ノズルの現像液の吐出を停止
    前記ノズルを上昇させつつ現像液を吐出
    前記ノズルの円形の面と前記レジスト表面との間が第2の距離となる位置で、前記ノズルの上昇及び現像液の吐出を停止し、
    前記第2の距離となる位置に保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たた第2の状態とし、
    前記ノズルを下降させ
    前記ノズルの円形の面と前記レジスト表面との間が第3の距離となる位置で、前記ノズルの下降を停止し、
    前記第3の距離となる位置に保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たた第3の状態と
    前記ノズルを上昇させつつ現像液を吐出
    前記ノズルの円形の面と前記レジスト表面との間が第4の距離となる位置で、前記ノズルの上昇及び現像液の吐出を停止し、
    前記第4の距離となる位置に保持された前記ノズルの円形の面と前記レジスト表面との間現像液で満たた第4の状態することを特徴とする半導体装置の製造方法。
  6. 請求項5において、
    前記第4の状態とした後に、前記ノズルを下降させ
    前記第3の状態とし、
    前記ノズルを上昇させつつ現像液を吐出し、
    前記第4の状態とすることを複数回繰り返すことを特徴とする半導体装置の製造方法。
  7. 請求項4乃至請求項6のいずれか一において、
    前記円形の絶縁物基板として、石英ガラス基板、ガラス基板、又はプラスチック基板を用いることを特徴とする半導体装置の製造方法。
  8. 請求項1乃至請求項7のいずれか一において、
    前記ノズルは、該ノズル下部の平面の中心から端部に向かうにつれて直径が大きくなる複数の吐出口を有することを特徴とする半導体装置の製造方法。
  9. 請求項1乃至請求項8のいずれか一において、
    前記ノズルは、スリット状の吐出口を有することを特徴とする半導体装置の製造方法。
  10. 請求項1乃至請求項9のいずれか一において、
    前記ノズルの下部が、円錐又は凸部の形状となることを特徴とする半導体装置の製造方法。
JP2000302045A 2000-10-02 2000-10-02 半導体装置の製造方法 Expired - Fee Related JP4566376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000302045A JP4566376B2 (ja) 2000-10-02 2000-10-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000302045A JP4566376B2 (ja) 2000-10-02 2000-10-02 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2002110525A JP2002110525A (ja) 2002-04-12
JP2002110525A5 JP2002110525A5 (ja) 2007-11-15
JP4566376B2 true JP4566376B2 (ja) 2010-10-20

Family

ID=18783474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000302045A Expired - Fee Related JP4566376B2 (ja) 2000-10-02 2000-10-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4566376B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274028A (ja) * 2003-02-20 2004-09-30 Tokyo Ohka Kogyo Co Ltd 現像装置および現像方法
JP4985188B2 (ja) * 2007-07-30 2012-07-25 東京エレクトロン株式会社 現像方法、現像装置及び記憶媒体
JP5841431B2 (ja) * 2010-01-22 2016-01-13 芝浦メカトロニクス株式会社 基板処理装置及び基板処理方法
JP6148210B2 (ja) * 2014-06-17 2017-06-14 東京エレクトロン株式会社 現像方法及びコンピュータ読み取り可能な記録媒体
JP6289318B2 (ja) * 2014-09-08 2018-03-07 東京エレクトロン株式会社 現像方法、現像装置及び記憶媒体
JP6798390B2 (ja) * 2017-03-30 2020-12-09 東京エレクトロン株式会社 現像方法、現像装置及び記憶媒体
JP7149170B2 (ja) * 2018-11-20 2022-10-06 ナガセケムテックス株式会社 流動性材料の塗布方法および塗布装置、ならびにノズルヘッド

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281729A (ja) * 1988-05-09 1989-11-13 Fujitsu Ltd 現像・エッチング処理装置
JPH076944A (ja) * 1992-12-31 1995-01-10 Sigma Merutetsuku Kk 薬液処理方法および装置
JPH11260718A (ja) * 1998-01-09 1999-09-24 Tokyo Electron Ltd 現像処理方法および現像処理装置
JPH11329960A (ja) * 1998-02-23 1999-11-30 Toshiba Corp 基板処理方法及び基板処理装置
JP2000232059A (ja) * 1999-02-10 2000-08-22 Nec Kyushu Ltd 現像液供給装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281729A (ja) * 1988-05-09 1989-11-13 Fujitsu Ltd 現像・エッチング処理装置
JPH076944A (ja) * 1992-12-31 1995-01-10 Sigma Merutetsuku Kk 薬液処理方法および装置
JPH11260718A (ja) * 1998-01-09 1999-09-24 Tokyo Electron Ltd 現像処理方法および現像処理装置
JPH11329960A (ja) * 1998-02-23 1999-11-30 Toshiba Corp 基板処理方法及び基板処理装置
JP2000232059A (ja) * 1999-02-10 2000-08-22 Nec Kyushu Ltd 現像液供給装置

Also Published As

Publication number Publication date
JP2002110525A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
JP5775189B2 (ja) 半導体装置
US7510905B2 (en) Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US6930047B2 (en) Dry etching apparatus, etching method, and method of forming a wiring
US8420462B2 (en) Display device and manufacturing method thereof
US7875542B2 (en) Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
US8563431B2 (en) Method for manufacturing semiconductor device
TWI585983B (zh) 顯示裝置
US7622338B2 (en) Method for manufacturing semiconductor device
US20050196710A1 (en) Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US7847295B2 (en) Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
JP2016006549A (ja) 液晶表示装置
JP4967631B2 (ja) 表示装置
US20100062556A1 (en) Methods for manufacturing thin film transistor and display device
JP2009038357A (ja) 表示装置の作製方法
JP2004349583A (ja) トランジスタの製造方法
JP4566376B2 (ja) 半導体装置の製造方法
US7446054B2 (en) Method for manufacturing semiconductor device
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
US8372700B2 (en) Method for manufacturing thin film transistor
JP4018432B2 (ja) 半導体装置の作製方法
JP2008198647A (ja) 半導体装置及びその作製方法
JP2006100809A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees