JP4564094B2 - 薄膜トランジスタパネル - Google Patents

薄膜トランジスタパネル Download PDF

Info

Publication number
JP4564094B2
JP4564094B2 JP2009135412A JP2009135412A JP4564094B2 JP 4564094 B2 JP4564094 B2 JP 4564094B2 JP 2009135412 A JP2009135412 A JP 2009135412A JP 2009135412 A JP2009135412 A JP 2009135412A JP 4564094 B2 JP4564094 B2 JP 4564094B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
carbon nanotube
source electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009135412A
Other languages
English (en)
Other versions
JP2009295983A (ja
Inventor
開利 姜
群慶 李
守善 ▲ハン▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hon Hai Precision Industry Co Ltd
Original Assignee
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Precision Industry Co Ltd filed Critical Hon Hai Precision Industry Co Ltd
Publication of JP2009295983A publication Critical patent/JP2009295983A/ja
Application granted granted Critical
Publication of JP4564094B2 publication Critical patent/JP4564094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、薄膜トランジスタパネルに関し、特にカーボンナノチューブを含む薄膜トランジスタパネルに関するものである。
薄膜トランジスタパネルは、絶縁基板、複数のゲート電極リード線、複数のソース電極リード線、複数の薄膜トランジスタ及び複数のピクセル電極を含む。前記複数のゲート電極リード線は、前記絶縁基板に設置される。前記複数のソース電極リード線は、前記絶縁基板に設置され、前記複数のゲート電極リード線と絶縁状態で交叉されている。前記複数のゲート電極リード線及び前記複数のソース電極リード線は、前記絶縁基板を複数の格子に分ける。前記薄膜トランジスタは、前記格子の内に設置され、それぞれ、前記ゲート電極リード線及び前記ソース電極リード線に電気的に接続される。前記ピクセル電極は、前記薄膜トランジスタに電気的に接続される。
前記薄膜トランジスタは、主に、ゲート電極、絶縁層、半導体層、ソース電極及びドレイン電極を含む。前記ソース電極及び前記ドレイン電極は、分離して設置され、前記半導体層と電気的に接続される。前記ゲート電極は、前記絶縁層に設置され、該絶縁層により前記半導体層、前記ソース電極及び前記ドレイン電極と分離して絶縁される。前記半導体層の、前記ソース電極とドレイン電極との間に位置される領域には、チャンネル領域が形成される。
前記薄膜トランジスタは、ソース電極が前記ソース電極リード線に電気的に接続され、ゲート電極がゲート電極リード線に電気的に接続され、ドレイン電極がピクセル電極に電気的に接続される。前記ゲート電極、前記ソース電極及び前記ドレイン電極は、導電材料からなる。該導電材料は、金属又は合金である。前記ゲート電極リード線により、前記ゲート電極に電圧を印加すると、前記絶縁層により該ゲート電極と分離して設置された前記半導体層におけるチャンネル領域で、キャリアが蓄積することができる。該キャリアが所定の程度に蓄積する場合、前記半導体層に電気的に接続される前記ソース電極及び前記ドレイン電極が電気的に接続されるので、前記ソース電極から前記ドレイン電極及び前記ピクセル電極に電流が流れる。
従来技術として、薄膜トランジスタの半導体層の材料は、アモルファスシリコン、多結晶シリコン又は有機半導体重合体である(非特許文献1を参照)。アモルファスシリコンを半導体層とする薄膜トランジスタにおいて、該半導体層で多くのダングリングボンド(Dangling Bond)を含むので、キャリアの移動度は、小さくなる。該キャリアの移動度が一般的に1cm−1−1より小さいので、前記薄膜トランジスタの応答速度は、遅い。多結晶シリコンを半導体層とする薄膜トランジスタにおいて、キャリアの移動度は、大きくなる。該キャリアの移動度が一般的に10cm−1−1ほどであるので、前記薄膜トランジスタの応答速度は、速い。しかし、多結晶シリコンを半導体層とする薄膜トランジスタは、方法が複雑であり、コストが高く、大面積製造が難しく、オフ電流が大きく、強靭性が低く、曲がりにくい。従来の無機薄膜トランジスタと比べて、有機半導体重合体を半導体層とする有機薄膜トランジスタは、コストが低く、製造の温度が低く、高い強靭性を有する長所がある。しかし、有機薄膜トランジスタは、室温でジャンプ伝導するので、抵抗率が高く、キャリアの移動度が小さくなり、前記有機薄膜トランジスタの応答速度が遅い。
"New challenges in thin film transistor research"、Journal of Non−Crystalline Solids、2002年、第299−302巻、第1134〜1310頁
従って、前記無機薄膜トランジスタで製造された薄膜トランジスタパネルは、強靭性が低く、新型の液晶表示装置に適しないという欠点がある。前記有機薄膜トランジスタで製造された薄膜トランジスタパネルは、応答速度が遅く、性能が良くないという欠点がある。
従って、本発明は、速い応答速度を有し、高い強靭性を有する薄膜トランジスタパネルを提供することを課題とする。
薄膜トランジスタパネルは、絶縁基板と、複数のソース電極リード線と、複数のゲート電極リード線と、複数のピクセル電極と、複数の薄膜トランジスタと、を含む。前記複数のソース電極リード線は互いに平行に設置され、前記複数のゲート電極リード線は互いに平行に設置され、前記複数のソース電極リード線及び前記複数のゲート電極リード線は交叉して、前記絶縁基板に複数の格子を形成する。各々の前記格子の内に、一つの前記薄膜トランジスタ及び一つの前記ピクセル電極が設置される。各々の前記薄膜トランジスタがソース電極と、前記ソース電極と分離して設置されるドレイン電極と、前記ソース電極及び前記ドレイン電極に電気的に接続される半導体層と、絶縁層と、前記絶縁層により前記半導体層と前記ソース電極及び前記ドレイン電極と絶縁状態で設置されるゲート電極と、を含む。前記ソース電極が前記ソース電極リード線に電気的に接続され、前記ドレイン電極が前記ピクセル電極に電気的に接続され、前記ゲート電極が前記ゲート電極リード線に電気的に接続され、前記半導体層がカーボンナノチューブ構造体を含む。
前記カーボンナノチューブ構造体における一部のカーボンナノチューブの両端がそれぞれ、前記ソース電極及び前記ドレイン電極に電気的に接続される。
前記カーボンナノチューブ構造体が、少なくとも一枚のカーボンナノチューブフィルム又は複数のカーボンナノチューブワイヤを含む。
前記カーボンナノチューブ構造体が、半導体型カーボンナノチューブを含む。
前記カーボンナノチューブ構造体が、少なくとも二枚の積層されたカーボンナノチューブフィルムを含む。隣接する二枚のカーボンナノチューブフィルム間におけるカーボンナノチューブ同士の成す角度が0°〜90°である。
前記薄膜トランジスタが、パッシベーション層を含み、該パッシベーション層が前記薄膜トランジスタを被覆し、かつスルーホールを有し、前記ピクセル電極が前記格子及び前記薄膜トランジスタを被覆し、前記スルーホールで前記ドレイン電極に電気的に接続される。
従来の薄膜トランジスタパネルと比べると、本発明の薄膜トランジスタパネルにおいて、前記半導体層に半導体型カーボンナノチューブを利用して、該カーボンナノチューブがキャリアの移動度が大きいので、前記薄膜トランジスタは、大きなキャリアの移動度を有する。従って、前記薄膜トランジスタを利用した前記薄膜トランジスタパネルは、速い応答速度を有する。
前記薄膜トランジスタの半導体層における前記カーボンナノチューブは、優れた力学性能、優れた靭性及び優れた機械強度を有するので、該薄膜トランジスタは、優れた靭性と機械強度を有する。従って、前記薄膜トランジスタを利用した前記薄膜トランジスタパネルは、優れた靭性と機械強度を有する。
前記カーボンナノチューブ構造体を半導体層とする前記薄膜トランジスタは、サイズが小さくなり、前記薄膜トランジスタを利用した前記薄膜トランジスタパネルは、解像度が高くなる。
前記カーボンナノチューブが大きな熱伝導率を有するので、前記薄膜トランジスタパネルの作動において発生する熱量を放出することができる。
本発明の実施例1に係る薄膜トランジスタパネルの頂面図である。 本発明の実施例1に係る薄膜トランジスタパネルの、図1のII-II線に沿って切る断面図である。 本発明の実施例1に係る薄膜トランジスタパネルにおける、カーボンナノチューブが絡み合ったカーボンナノチューブフィルムのSEM写真である。 本発明の実施例1に係る薄膜トランジスタパネルにおける、カーボンナノチューブが等方的に配列されたカーボンナノチューブフィルムのSEM写真である。 本発明の実施例1に係る薄膜トランジスタパネルにおける、カーボンナノチューブが同じ方向に沿って配列されたカーボンナノチューブフィルムのSEM写真である。 本発明の実施例1に係る薄膜トランジスタパネルにおける、長いカーボンナノチューブからなるカーボンナノチューブフィルムのSEM写真である。 本発明の実施例1に係る薄膜トランジスタパネルにおける、綿毛構造のカーボンナノチューブフィルムのSEM写真である。 本発明の実施例1に係る薄膜トランジスタパネルにおける、端と端が接続されたカーボンナノチューブからなるカーボンナノチューブフィルムのSEM写真である。 カーボンナノチューブセグメントの構造を示す図である。 本発明の実施例1に係る薄膜トランジスタパネルにおける、束状構造のカーボンナノチューブワイヤのSEM写真である。 本発明の実施例1に係る薄膜トランジスタパネルにおける、ねじれたワイヤ構造のカーボンナノチューブワイヤのSEM写真である。 本発明の実施例2に係る薄膜トランジスタパネルの頂面図である。 本発明の実施例2に係る薄膜トランジスタパネルの、図12のVIII-VIII線に沿って切る断面図である。
以下、図面を参照して、本発明の実施例について説明する。
(実施例1)
図1と図2を参照すると、本発明の実施例1は、薄膜トランジスタパネル100を提供する。該薄膜トランジスタパネル100は、複数の薄膜トランジスタ110、複数のピクセル電極120、複数のソース電極リード線130、複数のゲート電極リード線140及び一つの絶縁基板150を含む。
前記複数の薄膜トランジスタ110、前記複数のピクセル電極120、前記複数のソース電極リード線130、前記複数のゲート電極リード線140は、全て前記絶縁基板150の同じ表面に設置される。前記複数のソース電極リード線130は、平行し、等間隔に前記絶縁基板150に設置され、前記複数のゲート電極リード線140は、平行し、等間隔に前記絶縁基板150に設置される。該複数のソース電極リード線130と該複数のゲート電極リード線140は、交叉して前記絶縁基板150に設置されている。隣接する二つのソース電極リード線130と、隣接する二つのゲート電極リード線140とで、複数の格子を形成している。前記複数の薄膜トランジスタ110及び複数のピクセル電極120は、ぞれぞれ、前記格子の内に設置される。前記各々の薄膜トランジスタ110は、間隔を置いて設置され、前記各々のピクセル電極120は、間隔を置いて設置される。各々の格子の内に一つの薄膜トランジスタ110及び一つのピクセル電極120が設置され、該ピクセル電極120及び薄膜トランジスタ110は、間隔を置いて設置されてもよく、積層に設置されてもよい。本実施例において、前記薄膜トランジスタ110は、前記ピクセル電極120に被覆されている。
前記薄膜トランジスタ110は、トップゲート型(Top Gate Type)薄膜トランジスタであり、絶縁基板150の一つの表面に形成される。該薄膜トランジスタ110は、ゲート電極112、絶縁層113、半導体層114、ソース電極115及びドレイン電極116を含む。
前記半導体層114は、前記絶縁基板150の表面に設置され、前記ソース電極115及び前記ドレイン電極116は、それぞれ前記半導体層114の表面に分離して設置され、該半導体層114に電気的に接続されている。前記絶縁層113は、前記半導体層114の表面に設置されている。前記ゲート電極112は、前記絶縁層113の表面に設置されている。該絶縁層113により、前記ゲート電極112を、前記半導体層114、前記ソース電極115及び前記ドレイン電極116と絶縁状態に設置する。前記半導体層114の、前記ソース電極115とドレイン電極116との間に位置する領域に、チャンネルが形成される。
前記ソース電極115と前記ドレイン電極116は、前記半導体層114の、前記絶縁基板150に隣接する表面の反対側に分離して設置され、前記絶縁層113と前記半導体層114との間に位置される。この場合、前記ソース電極115、前記ドレイン電極116及び前記ゲート電極112は、前記半導体層114の同一側に位置され、コープレーナー型(Coplanar Type)薄膜トランジスタ110を形成する。或いは、前記ソース電極115と前記ドレイン電極116は、それぞれ前記絶縁基板150及び前記半導体層114の間に分離して設置される。この場合、前記ソース電極115及び前記ドレイン電極116と、前記ゲート電極112とは、前記半導体層114の異なる側に位置され、スタガード型(Staggered Type)薄膜トランジスタ110を形成する。前記ソース電極115と前記ドレイン電極116は、位置が制限されず、該ソース電極115と該ドレイン電極116が分離して設置し、前記半導体層114と電気的に接続することができる。例えば、前記ソース電極115と前記ドレイン電極116は前記半導体層114と同じ平面に設置されることができる。
前記絶縁基板150の材料は、例えば、シリコン、石英、セラミック、ガラス及びダイヤモンドなどの硬性材料又は例えば、プラスチック及び樹脂などの柔らかな材料である。本実施例において、前記絶縁基板150の材料は、ガラスであることが好ましい。該絶縁基板150は、前記薄膜トランジスタ110を支持することに用いられる。
前記薄膜トランジスタ110のドレイン電極116は、前記ピクセル電極120に電気的に接続される。具体的には、前記薄膜トランジスタ110は、パッシベーション層160を含む。該パッシベーション層160は、前記薄膜トランジスタ110を被覆し、かつスルーホール118を有する。前記ピクセル電極120は、前記格子及び前記薄膜トランジスタ110を被覆し、前記スルーホール118で前記ドレイン電極116に電気的に接続される。前記パッシベーション層160の材料は、二酸化珪素又は窒化珪素などの絶縁材料である。該パッシベーション層160は、前記ピクセル電極120が前記薄膜トランジスタ110のドレイン電極116に電気的に接続され、該薄膜トランジスタ110の他の部分に絶縁されることを確保することができる。
前記薄膜トランジスタ110のソース電極115は、前記ソース電極リード線130に電気的に接続される。具体的には、各々の格子における薄膜トランジスタ110のソース電極115は、該格子が設置される行のソース電極リード線130に電気的に接続される。前記薄膜トランジスタ110のゲート電極112は、前記ゲート電極リード線140に電気的に接続される。具体的には、各々の格子における薄膜トランジスタ110のゲート電極112は、該格子が設置される列のゲート電極リード線140に電気的に接続される。
前記ピクセル電極120は、導電フィルムである。前記薄膜トランジスタ110が液晶表示装置に応用される場合、前記ピクセル電極120は、酸化インジウムスズ(ITO)フィルム、酸化アンチモンスズ(ATO)フィルム、酸化亜鉛インジウム(IZO)フィルム又は金属型カーボンナノチューブフィルムなどの透明導電フィルムである。前記ピクセル電極120の面積は、10μm〜1.0×10μmである。本実施例において、前記ピクセル電極120は、材料が酸化インジウムスズフィルムであり、その面積が0.05mmである。
前記ソース電極リード線130及び前記ゲート電極リード線140の材料は、金属、合金、導電重合体又は金属型カーボンナノチューブワイヤなどの導電材料である。前記金属は、アルミニウム、銅、タングステン、モリブデン、金、チタン、ネオジム、パラジウム又はセシウムなどである。前記合金は、前記金属の合金である。前記ソース電極リード線130及び前記ゲート電極リード線140の幅は、0.5ナノメートル〜100マイクロメートルである。本実施例において、前記ソース電極リード線130及び前記ゲート電極リード線140は、材料がアルミニウムであり、幅が10マイクロメートルである。
前記半導体層114は、半導体型の複数のカーボンナノチューブからなるカーボンナノチューブ構造体である。該半導体層114における一部のカーボンナノチューブは、半導体型カーボンナノチューブであってもよい。好ましくは、前記半導体層における全てのカーボンナノチューブが、半導体型カーボンナノチューブである。該半導体型カーボンナノチューブは、単層カーボンナノチューブ又は二層カーボンナノチューブである。前記単層カーボンナノチューブの直径は、0.5ナノメートル〜50ナノメートルであり、前記二層カーボンナノチューブの直径は、1.0ナノメートル〜50ナノメートルである。好ましくは、前記カーボンナノチューブの直径は、10ナノメートル以下である。
前記カーボンナノチューブ構造体は、少なくとも一枚のカーボンナノチューブフィルムを含む。該カーボンナノチューブフィルムは、下記の五種がある。
図3を参照すると、第一のカーボンナノチューブフィルムは、配向せず配列され、互いに絡み合って半導体型カーボンナノチューブを含む。該カーボンナノチューブフィルムは、化学気相堆積法で生長する。生長の条件を制御することによって、前記カーボンナノチューブフィルムにおいて、半導体型カーボンナノチューブの数量は、全てのカーボンナノチューブの数量の2/3である。
第二のカーボンナノチューブフィルムは、前記複数のカーボンナノチューブは、等方的に配列されているか、所定の方向に沿って配列されているか、または、異なる複数の方向に沿って配列されている。押し器具を利用することにより、所定の圧力をかけてカーボンナノチューブアレイを押し、該カーボンナノチューブアレイが圧力で倒れ、シート状の自立構造を有するカーボンナノチューブ構造体が形成される。前記カーボンナノチューブ構造体におけるカーボンナノチューブの配列方向は、前記押し器具の形状及び前記カーボンナノチューブアレイを押す方向により決められている。
図4を参照すると、カーボンナノチューブフィルムは、等方的に配列されている複数のカーボンナノチューブを含む。隣接するカーボンナノチューブが分子間力で相互に引き合い、接続する。該カーボンナノチューブ構造体が平面等方性を有する。該カーボンナノチューブフィルムは、平面を有する押し器具を利用して、カーボンナノチューブアレイが成長された基板に垂直な方向に沿って前記カーボンナノチューブアレイを押すことにより形成される。
図5を参照すると、カーボンナノチューブフィルムは、同じ方向に沿って配列された複数のカーボンナノチューブを含む。ローラー形状を有する押し器具を利用して、同じ方向に沿って前記カーボンナノチューブアレイを同時に押す場合、基本的に同じ方向に配列されるカーボンナノチューブを含むカーボンナノチューブフィルムが形成される。また、ローラー形状を有する押し器具を利用して、異なる方向に沿って、前記カーボンナノチューブアレイを同時に押す場合、前記異なる方向に沿って、選択的な方向に配列されるカーボンナノチューブを含むカーボンナノチューブフィルムが形成される。
図6を参照すると、第三のカーボンナノチューブフィルムは、長さが基本的に同じ、互いに平行する複数のカーボンナノチューブを含む。該カーボンナノチューブフィルムの長さとカーボンナノチューブの長さとが同じである。前記隣接するカーボンナノチューブは、分子間力で接続されている。
図7を参照すると、第四のカーボンナノチューブフィルムは、綿毛構造のカーボンナノチューブフィルムである。該綿毛構造のカーボンナノチューブフィルムでは、互いに絡み合った複数のカーボンナノチューブを含み、該複数のカーボンナノチューブが分子間力で互いに引き付けあい、ネットワーク構造が形成されるので、該綿毛構造のカーボンナノチューブフィルムが良い靭性を有するようになる。前記綿毛構造のカーボンナノチューブフィルムでは、複数のカーボンナノチューブが互いに絡み合って、微孔構造が形成される。該微孔の直径は、10マイクロメートル以下であり、前記綿毛構造のカーボンナノチューブフィルムの厚さは0.5ナノメートル〜100マイクロメートルである。
図8を参照すると、第五のカーボンナノチューブフィルムは、端と端で接続され、同じ方向に沿って配列された複数のカーボンナノチューブを含む。該カーボンナノチューブフィルムは、カーボンナノチューブアレイから伸び出すことによって、形成される。図9を参照すると、具体的には、前記カーボンナノチューブフィルムは、端と端で接続され、基本的に同じ長さの複数のカーボンナノチューブセグメント143を含む。前記カーボンナノチューブセグメント143は、端と端が分子間力で連接される。各々のカーボンナノチューブセグメント143は、同じ方向に沿って、均一的に配列される複数のカーボンナノチューブ145からなり、各々の前記カーボンナノチューブ145は分子間力で緊密に接続される。
前記カーボンナノチューブ構造体が、一枚の前記カーボンナノチューブフィルムだけを含む場合、該カーボンナノチューブフィルムにおける一部のカーボンナノチューブの両端は、それぞれ、前記ソース電極115及び前記ドレイン電極116に電気的に接続される。前記カーボンナノチューブ構造体は、少なくとも二枚の積層された複数のカーボンナノチューブフィルムを含む場合、隣接するカーボンナノチューブフィルム間におけるカーボンナノチューブ同士の成す角度αは、0°〜90°である。少なくとも一枚の前記カーボンナノチューブフィルムにおける一部のカーボンナノチューブの両端は、それぞれ、前記ソース電極115及び前記ドレイン電極116に電気的に接続される。
また、前記カーボンナノチューブ構造体は、複数のカーボンナノチューブワイヤを含み、一部のカーボンナノチューブワイヤの両端は、それぞれ、前記ソース電極115及び前記ドレイン電極116に電気的に接続される。前記カーボンナノチューブワイヤは、複数のカーボンナノチューブ束からなる束状構造のカーボンナノチューブワイヤ(図10に示すように)又は複数のカーボンナノチューブ束からなるねじれたワイヤ構造のカーボンナノチューブワイヤ(図11に示すように)である。隣接する前記カーボンナノチューブ束は、分子間力で接続される。一つのカーボンナノチューブ束は、端と端が接続され、所定の方向に配列され、半導体型複数のカーボンナノチューブを含む。前記カーボンナノチューブワイヤの設置方式が制限されず、一部のカーボンナノチューブワイヤの両端がそれぞれ、前記ソース電極115及び前記ドレイン電極116に電気的に接続されることを確保することに限り、前記カーボンナノチューブワイヤを平行に配列してもよく、交叉して配列してもよい。
図10を参照すると、前記束状構造のカーボンナノチューブワイヤは、該カーボンナノチューブワイヤの長手方向に沿って、配列し、端と端が接続された複数のカーボンナノチューブを含む。図11を参照すると、前記ねじれたワイヤ構造のカーボンナノチューブワイヤは、該カーボンナノチューブワイヤの軸向に沿って、螺旋状に配列された複数のカーボンナノチューブを含む。図9を参照すると、前記カーボンナノチューブワイヤは、複数のカーボンナノチューブセグメント143を含み、該複数のカーボンナノチューブセグメント143の端と端が長さ方向に沿って分子間力で接続される。各カーボンナノチューブセグメント143は、相互に平行に配列して分子間力で接続された複数のカーボンナノチューブ145を含み、前記カーボンナノチューブセグメント143は、任意の長さ、厚さ、均一性及び形状を有する。前記カーボンナノチューブワイヤの長さは制限されず、直径は0.5ナノメートル〜100マイクロメートルである。
前記半導体層114は、長さが1.0マイクロメートル〜100マイクロメートルであり、幅が1マイクロメートル〜1ミリメートルであり、厚さが0.5ナノメートル〜100マイクロメートルである。前記チャンネルは、長さが1マイクロメートル〜100マイクロメートルであり、幅が1マイクロメートル〜1ミリメートルである。
本実施例において、前記半導体層114は、積層された五枚のカーボンナノチューブフィルムを含む。隣接するカーボンナノチューブフィルム間におけるカーボンナノチューブの配列方向が同じである。図7を参照すると、各々のカーボンナノチューブフィルムは、端と端で接続され、同じ方向に沿って配列され、半導体型の複数のカーボンナノチューブを含む。前記カーボンナノチューブフィルムにおけるカーボンナノチューブは、前記ソース電極115から前記ドレイン電極116への方向に沿って配列される。前記半導体層114は、長さが50マイクロメートルであり、幅が300マイクロメートルであり、厚さが25ナノメートルである。前記チャンネルは、長さが40マイクロメートルであり、幅が300マイクロメートルである。
前記半導体層114におけるカーボンナノチューブフィルムは、カーボンナノチューブアレイから引き出すことによって、形成される。該カーボンナノチューブフィルムは、接着性を有するので、前記絶縁基板150の表面に直接接着することができる。具体的には、前記ソース電極115及び前記ドレイン電極116の前記半導体層140との位置によって、薄膜トランジスタを製造する工程が異なる。例えば、前記絶縁基板150の一つ表面にカーボンナノチューブフィルムを接着した後、前記カーボンナノチューブフィルムにおけるカーボンナノチューブが配列される方向に沿って、前記ソース電極115及び前記ドレイン電極116を該カーボンナノチューブフィルムの表面に分離して、設置してもよい。或いは、前記ソース電極115及び前記ドレイン電極116を前記絶縁基板150の表面に分離して設置した後、前記カーボンナノチューブフィルムにおけるカーボンナノチューブを前記ソース電極115から前記ドレイン電極116への方向に沿って配列させ、前記ソース電極115及び前記ドレイン電極116を被覆させるように該絶縁基板150の一つ表面に設置させる。本実施例において、前記ソース電極115及び前記ドレイン電極116は、前記カーボンナノチューブフィルムにおけるカーボンナノチューブが配列された方向に沿って、該カーボンナノチューブフィルムの両端に分離して設置され、それぞれ、該カーボンナノチューブフィルムに電気的に接続される。
前記ソース電極115、前記ドレイン電極116及び前記ゲート電極112は、導電材料からなる。前記ソース電極115、前記ドレイン電極116及び前記ゲート電極112は、導電フィルムであることが好ましい。該導電フィルムの厚さは、0.5ナノメートル〜100マイクロメートルである。該導電フィルムの材料は、金属、合金、酸化インジウムスズ(ITO)フィルム、酸化アンチモンスズ(ATO)、銀ペースト、導電重合体又は金属型カーボンナノチューブなどである。前記金属は、アルミニウム、銅、タングステン、モリブデン、金、チタン、ネオジム、パラジウム又はセシウムなどである。前記合金は、前記金属の合金である。前記ゲート電極112の面積と前記チャンネルの面積が基本的に同じであることが好ましく、該チャンネルがキャリアを蓄積することに有利となる。
本実施例において、前記ソース電極115、前記ドレイン電極116及び前記ゲート電極112の材料は、金属型カーボンナノチューブ構造体を含み、該金属型カーボンナノチューブ構造体は、単層カーボンナノチューブ、二層カーボンナノチューブ及び多層カーボンナノチューブのいずれか一種又は複数種を含む。前記単層カーボンナノチューブの直径は、0.5ナノメートル〜50ナノメートルであり、前記二層カーボンナノチューブの直径は、1.0ナノメートル〜50ナノメートルである。前記多層カーボンナノチューブの直径は、1.5ナノメートル〜50ナノメートルである。前記ソース電極115と前記ドレイン電極116との距離は、1マイクロメートル〜100マイクロメートルである。前記ソース電極115、前記ドレイン電極116及び前記半導体層114がカーボンナノチューブを含むので、前記ソース電極115及び前記ドレイン電極116と、前記半導体層114との接続性がよくなり、前記ソース電極115及び前記ドレイン電極116と前記半導体層114との抵抗が小さくなり、電気的に接続することに有利となる。
前記絶縁層113の材料は、窒化珪素、酸化珪素などの硬性材料又はベンゾシクロブテン(Benzocyclobutene)、アクリル酸樹脂などの柔らかな材料である。前記絶縁層113の厚さは、5ナノメートル〜100マイクロメートルである。本実施例において、前記絶縁層113は窒化珪素からなり、その厚さは200ナノメートルである。勿論、前記半導体層114、前記ソース電極115及び前記ドレイン電極116と、ゲート電極112とを絶縁状態に設置する限り、前記絶縁層113は、完全に前記ソース電極115、前記ドレイン電極116及び半導体層114を被覆しないように設置してもよい。例えば、前記ソース電極115及び前記ドレイン電極116が、前記半導体層114の前記絶縁基板150と隣接する表面の反対側に設置される場合、前記絶縁層113は、前記ソース電極115と前記ドレイン電極116との間に設置し、前記半導体層114だけを被覆してもよい。
前記薄膜トランジスタパネル100を、液晶表示装置の液晶ピクセルを駆動する素子とする場合、外部回路を利用して前記ソース電極リード線130に走査電圧を印加し、前記ゲート電極リード線140に制御電圧を印加することによって、前記液晶表示装置のピクセルユニットを制御する。前記ゲート電極112に制御電圧を印加すると、前記半導体層114におけるチャンネルに電界を形成させると同時に、該チャンネルの、前記ゲート電極112に隣接する領域においてキャリアが形成される。前記ゲート電極電圧の増加に伴って、前記チャンネルの、前記ゲート電極112に隣接する領域においてキャリアが蓄積される。該キャリアが所定の程度に蓄積される場合、前記ソース電極115とドレイン電極116との間に電流が流れる。該電流は、前記ドレイン電極116に電気的に接続されたピクセル電極120に電圧を提供する。前記液晶表示装置が作動する時、液晶の分子の方向が変化することによって、該液晶の分子を通る光線の偏光方向を制御し、前記液晶表示装置のピクセルユニットのオン/オフを制御することができる。
前記半導体層114は、優れた半導体型カーボンナノチューブを含むので、該カーボンナノチューブは、キャリアの移動度が大きい。前記カーボンナノチューブの両端がそれぞれ前記ソース電極115及びドレイン電極116に電気的に接続されるので、前記薄膜トランジスタ110は、大きなキャリアの移動度を有する。従って、前記薄膜トランジスタ110を利用した前記薄膜トランジスタパネル100は、速い応答速度を有する。
(実施例2)
図12及び図13を参照すると、本発明の実施例2は、薄膜トランジスタパネル200を提供する。該薄膜トランジスタパネル200は、複数の薄膜トランジスタ210、複数のピクセル電極220、複数のソース電極リード線230、複数のゲート電極リード線240及び一つの絶縁基板250を含む。該複数のソース電極リード線230と該複数のゲート電極リード線240は、交叉して前記絶縁基板250に設置されている。隣接する二つのソース電極リード線230と、隣接する二つのゲート電極リード線240とで、複数の格子を形成している。前記トランジスタ210及びピクセル電極220は、前記格子の内に設置される。前記トランジスタ210は、ゲート電極212、絶縁層213、半導体層214、ソース電極215、ドレイン電極216を含む。
本実施例の薄膜トランジスタ210の構造と実施例1の薄膜トランジスタ110の構造とは、基本的に同じである。本実施例と実施例1と異なる所は、前記薄膜トランジスタ210は、ボトムゲート型(Bottom Gate Type)薄膜トランジスタであり、絶縁基板250の一つの表面に形成される。該薄膜トランジスタ210は、前記ゲート電極212が前記絶縁基板250の一つの表面に設置され、前記絶縁層213が前記ゲート電極212の、前記絶縁基板250に隣接する表面との反対側に設置され、前記半導体層214が前記絶縁層213の前記ゲート電極212に隣接する表面との反対側に設置される。該絶縁層213により、前記ゲート電極212と前記半導体層214とを絶縁させる。前記ソース電極215と前記ドレイン電極216とが前記半導体層214の前記絶縁層213に隣接する表面との反対側に分離して設置され、前記半導体層214に電気的に接続される。前記絶縁層213により、前記ソース電極215及び前記ドレイン電極216と、前記半導体層214と、を前記ゲート電極212から絶縁させるので、前記半導体層214の、前記ソース電極215と前記ドレイン電極216との間の領域にチャンネルが形成される。前記ゲート電極212は、前記絶縁基板250の、前記チャンネルに対向する領域に設置し、前記絶縁層213により、前記ソース電極215、前記ドレイン電極216及び前記半導体層214から絶縁させるることが好ましい。
本実施例の薄膜トランジスタパネル200におけるゲート電極212、ソース電極215、ドレイン電極216及び絶縁層213の材料は、実施例1の薄膜トランジスタパネル10におけるゲート電極112、ソース電極115、ドレイン電極116及び絶縁層113の材料と同じである。本実施例の薄膜トランジスタ210におけるチャンネル及び半導体層214の形状、面積は、実施例1の薄膜トランジスタ110におけるチャンネル及び半導体層114の形状、面積と同じである。
前記ソース電極215と前記ドレイン電極216は、前記半導体層214又は絶縁層213の表面に設置されることができる。さらに、前記ソース電極215と前記ドレイン電極216は、前記半導体層214の、前記絶縁層213に隣接する表面との反対側に分離して設置される場合、前記ソース電極215及び前記ドレイン電極216と、前記ゲート電極212とは、前記半導体層214の異なる側に位置され、インバーテッド・スタガード型(Inverted Staggered Type)薄膜トランジスタが形成される。或いは、前記ソース電極215と前記ドレイン電極216は、前記半導体層214の前記絶縁層213に隣接する表面に分離して設置され、即ち、前記絶縁層213と前記半導体層214との間に位置される場合、前記ソース電極215及び前記ドレイン電極216と、前記ゲート電極212とは、前記半導体層214の同じ側に位置され、インバーテッド・コープレーナー型(Inverted Coplanar Type)薄膜トランジスタが形成される。
前記薄膜トランジスタ210のドレイン電極216は、前記ピクセル電極220に電気的に接続される。具体的には、前記薄膜トランジスタ210は、パッシベーション層260を含む。該パッシベーション層260は、前記薄膜トランジスタ210を被覆し、かつスルーホール218を有する。前記ピクセル電極220は、前記格子及び前記薄膜トランジスタ210を被覆し、前記スルーホール218で前記ドレイン電極216に電気的に接続される。前記パッシベーション層260の材料は、二酸化珪素又は窒化珪素などの絶縁材料である。
前記薄膜トランジスタパネルにおいて、前記半導体層に半導体型カーボンナノチューブを利用して、該カーボンナノチューブがキャリアの移動度が大きいので、前記薄膜トランジスタは、大きなキャリアの移動度を有する。従って、前記薄膜トランジスタを利用した前記薄膜トランジスタパネルは、速い応答速度を有る。
前記薄膜トランジスタの半導体層における前記カーボンナノチューブは、優れた力学性能、優れた靭性及び優れた機械強度を有するので、該薄膜トランジスタは、優れた靭性と機械強度を有する。従って、前記薄膜トランジスタを利用した前記薄膜トランジスタパネルは、優れた靭性と機械強度を有する。
前記カーボンナノチューブ構造体を半導体層とする前記薄膜トランジスタは、サイズが小さくなり、前記薄膜トランジスタを利用した前記薄膜トランジスタパネルは、解像度が高くなる。
前記カーボンナノチューブが大きな熱伝導率を有するので、前記薄膜トランジスタパネルの作動において発生する熱量を放出することができる。
100、200 薄膜トランジスタパネル
110、210 薄膜トランジスタ
112、212 ゲート電極
113、213 絶縁層
114、214 半導体層
115、215 ソース電極
116、216 ドレイン電極
118、218 スルーホール
120、220 ピクセル電極
130、230 ソース電極リード線
140、240 ゲート電極リード線
150、250 絶縁基板
160、260 パッシベーション層

Claims (3)

  1. 絶縁基板と、複数のソース電極リード線と、複数のゲート電極リード線と、複数のピクセル電極と、複数の薄膜トランジスタと、を含む薄膜トランジスタパネルにおいて、
    前記複数のソース電極リード線が互いに平行に設置され、
    前記複数のゲート電極リード線が互いに平行に設置され、
    前記複数のソース電極リード線及び前記複数のゲート電極リード線が交叉して、前記絶縁基板に複数の格子を形成し、
    各々の前記格子の内に、一つの前記薄膜トランジスタ及び一つの前記ピクセル電極が設置され、
    各々の前記薄膜トランジスタがソース電極と、前記ソース電極と分離して設置されるドレイン電極と、前記ソース電極及び前記ドレイン電極に電気的に接続される半導体層と、絶縁層と、前記絶縁層により前記半導体層と前記ソース電極及び前記ドレイン電極と絶縁状態で設置されるゲート電極と、を含み、
    前記ソース電極が前記ソース電極リード線に電気的に接続され、
    前記ドレイン電極が前記ピクセル電極に電気的に接続され、
    前記ゲート電極が前記ゲート電極リード線に電気的に接続され、
    前記半導体層がカーボンナノチューブ構造体を含み、
    前記カーボンナノチューブ構造体が、半導体型カーボンナノチューブを含む少なくとも二枚の積層されたカーボンナノチューブフィルムを含み、
    隣接するカーボンナノチューブフィルム間におけるカーボンナノチューブ同士の成す角度が0°〜90°であり、
    各々のカーボンナノチューブフィルムが端と端で接続され、同じ方向に沿って配列された複数のカーボンナノチューブを含み、一部の前記カーボンナノチューブの両端がそれぞれ、前記ソース電極及び前記ドレイン電極に電気的に接続されることを特徴とする薄膜トランジスタパネル。
  2. 前記カーボンナノチューブフィルムが、カーボンナノチューブアレイから引き出すことによって形成されるものであることを特徴とする、請求項に記載の薄膜トランジスタパネル。
  3. 前記薄膜トランジスタが、パッシベーション層を含み、該パッシベーション層が前記薄膜トランジスタを被覆し、かつスルーホールを有し、前記ピクセル電極が前記格子及び前記薄膜トランジスタを被覆し、前記スルーホールで前記ドレイン電極に電気的に接続されることを特徴とする、請求項に記載の薄膜トランジスタパネル。
JP2009135412A 2008-06-04 2009-06-04 薄膜トランジスタパネル Active JP4564094B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100676396A CN101599495B (zh) 2008-06-04 2008-06-04 薄膜晶体管面板

Publications (2)

Publication Number Publication Date
JP2009295983A JP2009295983A (ja) 2009-12-17
JP4564094B2 true JP4564094B2 (ja) 2010-10-20

Family

ID=41399493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009135412A Active JP4564094B2 (ja) 2008-06-04 2009-06-04 薄膜トランジスタパネル

Country Status (3)

Country Link
US (1) US20090302324A1 (ja)
JP (1) JP4564094B2 (ja)
CN (1) CN101599495B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
CN101880035A (zh) 2010-06-29 2010-11-10 清华大学 碳纳米管结构
CN102290304B (zh) * 2011-08-07 2013-01-16 张研 一种带有聚焦栅极的碳纳米管场发射阵列
CN104112777B (zh) * 2013-04-16 2017-12-19 清华大学 薄膜晶体管及其制备方法
EP2857866B1 (en) * 2013-10-02 2019-06-19 Rayence Co., Ltd. X-ray sensor and method of manufacturing the same
CN104111581A (zh) * 2014-07-09 2014-10-22 京东方科技集团股份有限公司 掩膜板及其制造方法、薄膜晶体管的制造方法
US9379166B2 (en) * 2014-11-04 2016-06-28 Atom Nanoelectronics, Inc. Active matrix light emitting diodes display module with carbon nanotubes control circuits and methods of fabrication
US9891769B2 (en) * 2014-11-25 2018-02-13 Lg Innotek Co., Ltd. Touch window
CN106206743B (zh) * 2015-05-04 2020-04-28 清华大学 薄膜晶体管及其制备方法、薄膜晶体管面板以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073706A (ja) * 2005-09-06 2007-03-22 Seiko Epson Corp 配線基板、電気光学装置、電子機器、および配線基板の製造方法
JP2007123870A (ja) * 2005-09-29 2007-05-17 Matsushita Electric Ind Co Ltd 平板表示装置およびその製造方法
JP2009032894A (ja) * 2007-07-26 2009-02-12 Sharp Corp 半導体装置の製造方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318285B2 (ja) * 1999-05-10 2002-08-26 松下電器産業株式会社 薄膜トランジスタの製造方法
US6423583B1 (en) * 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4207398B2 (ja) * 2001-05-21 2009-01-14 富士ゼロックス株式会社 カーボンナノチューブ構造体の配線の製造方法、並びに、カーボンナノチューブ構造体の配線およびそれを用いたカーボンナノチューブデバイス
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US6899945B2 (en) * 2002-03-19 2005-05-31 William Marsh Rice University Entangled single-wall carbon nanotube solid material and methods for making same
CN100411979C (zh) * 2002-09-16 2008-08-20 清华大学 一种碳纳米管绳及其制造方法
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
CN1208818C (zh) * 2002-10-16 2005-06-29 中国科学院化学研究所 一种阵列碳纳米管薄膜晶体管的制备方法
AU2003294588A1 (en) * 2002-12-09 2004-06-30 Rensselaer Polytechnic Institute Embedded nanotube array sensor and method of making a nanotube polymer composite
KR100905472B1 (ko) * 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
US7359888B2 (en) * 2003-01-31 2008-04-15 Hewlett-Packard Development Company, L.P. Molecular-junction-nanowire-crossbar-based neural network
US7150865B2 (en) * 2003-03-31 2006-12-19 Honda Giken Kogyo Kabushiki Kaisha Method for selective enrichment of carbon nanotubes
JP4586334B2 (ja) * 2003-05-07 2010-11-24 ソニー株式会社 電界効果型トランジスタ及びその製造方法
US7858968B2 (en) * 2003-07-17 2010-12-28 Panasonic Corporation Field effect transistor and method of fabricating the same
US20050061496A1 (en) * 2003-09-24 2005-03-24 Matabayas James Christopher Thermal interface material with aligned carbon nanotubes
US7399400B2 (en) * 2003-09-30 2008-07-15 Nano-Proprietary, Inc. Nanobiosensor and carbon nanotube thin film transistors
US6921684B2 (en) * 2003-10-17 2005-07-26 Intel Corporation Method of sorting carbon nanotubes including protecting metallic nanotubes and removing the semiconducting nanotubes
KR100769788B1 (ko) * 2003-10-30 2007-10-25 마츠시타 덴끼 산교 가부시키가이샤 도전성 박막 및 박막 트랜지스터
KR20050068207A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 2-블록 레이저 마스크 및 이를 이용한 결정화방법
US7382040B2 (en) * 2004-01-15 2008-06-03 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and display using same
TWI231153B (en) * 2004-02-26 2005-04-11 Toppoly Optoelectronics Corp Organic electroluminescence display device and its fabrication method
US7253431B2 (en) * 2004-03-02 2007-08-07 International Business Machines Corporation Method and apparatus for solution processed doping of carbon nanotube
US8158203B2 (en) * 2004-05-06 2012-04-17 William Marsh Rice University Methods of attaching or grafting carbon nanotubes to silicon surfaces and composite structures derived therefrom
US7323730B2 (en) * 2004-07-21 2008-01-29 Commissariat A L'energie Atomique Optically-configurable nanotube or nanowire semiconductor device
US7129097B2 (en) * 2004-07-29 2006-10-31 International Business Machines Corporation Integrated circuit chip utilizing oriented carbon nanotube conductive layers
KR101025846B1 (ko) * 2004-09-13 2011-03-30 삼성전자주식회사 탄소나노튜브 채널을 포함하는 반도체 장치의 트랜지스터
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
EP1827681A4 (en) * 2004-11-17 2011-05-11 Hyperion Catalysis Int METHODS FOR PREPARING CATALYTIC CARRIERS AND SUPPORTED CATALYSTS FROM SINGLE-WALL CARBON NANOTUBES
US20060188721A1 (en) * 2005-02-22 2006-08-24 Eastman Kodak Company Adhesive transfer method of carbon nanotube layer
JP4636921B2 (ja) * 2005-03-30 2011-02-23 セイコーエプソン株式会社 表示装置の製造方法、表示装置および電子機器
KR100770258B1 (ko) * 2005-04-22 2007-10-25 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조 방법
US7538040B2 (en) * 2005-06-30 2009-05-26 Nantero, Inc. Techniques for precision pattern transfer of carbon nanotubes from photo mask to wafers
JP4899368B2 (ja) * 2005-07-29 2012-03-21 ソニー株式会社 金属的単層カーボンナノチューブの破壊方法、半導体的単層カーボンナノチューブ集合体の製造方法、半導体的単層カーボンナノチューブ薄膜の製造方法、半導体的単層カーボンナノチューブの破壊方法、金属的単層カーボンナノチューブ集合体の製造方法、金属的単層カーボンナノチューブ薄膜の製造方法、電子素子の製造方法およびカーボンナノチューブfetの製造方法
US7687841B2 (en) * 2005-08-02 2010-03-30 Micron Technology, Inc. Scalable high performance carbon nanotube field effect transistor
KR100647699B1 (ko) * 2005-08-30 2006-11-23 삼성에스디아이 주식회사 나노 반도체 시트, 상기 나노 반도체 시트의 제조방법,상기 나노 반도체 시트를 이용한 박막 트랜지스터의제조방법, 상기 나노 반도체 시트를 이용한 평판표시장치의 제조방법, 박막 트랜지스터, 및 평판 표시장치
US20070069212A1 (en) * 2005-09-29 2007-03-29 Matsushita Electric Industrial Co., Ltd. Flat panel display and method for manufacturing the same
US7559653B2 (en) * 2005-12-14 2009-07-14 Eastman Kodak Company Stereoscopic display apparatus using LCD panel
EP1991723A2 (en) * 2006-03-03 2008-11-19 The Board Of Trustees Of The University Of Illinois Methods of making spatially aligned nanotubes and nanotube arrays
WO2007099642A1 (ja) * 2006-03-03 2007-09-07 Fujitsu Limited カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
US20070273797A1 (en) * 2006-05-26 2007-11-29 Silverstein Barry D High efficiency digital cinema projection system with increased etendue
US20070273798A1 (en) * 2006-05-26 2007-11-29 Silverstein Barry D High efficiency digital cinema projection system with increased etendue
US7458687B2 (en) * 2006-05-26 2008-12-02 Eastman Kodak Company High efficiency digital cinema projection system with increased etendue
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
JP5140989B2 (ja) * 2006-10-26 2013-02-13 ソニー株式会社 単層カーボンナノチューブヘテロ接合の製造方法および半導体素子の製造方法
US20080134961A1 (en) * 2006-11-03 2008-06-12 Zhenan Bao Single-crystal organic semiconductor materials and approaches therefor
US20080277718A1 (en) * 2006-11-30 2008-11-13 Mihai Adrian Ionescu 1T MEMS scalable memory cell
WO2008075642A1 (ja) * 2006-12-18 2008-06-26 Nec Corporation 半導体装置及びその製造方法
US20080173864A1 (en) * 2007-01-20 2008-07-24 Toshiba America Research, Inc. Carbon nanotube transistor having low fringe capacitance and low channel resistance
US7838809B2 (en) * 2007-02-17 2010-11-23 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
WO2008114564A1 (ja) * 2007-02-21 2008-09-25 Brother Kogyo Kabushiki Kaisha 薄膜トランジスタ及び薄膜トランジスタの製造方法
US20080252202A1 (en) * 2007-04-11 2008-10-16 General Electric Company Light-emitting device and article
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US20100108988A1 (en) * 2007-08-29 2010-05-06 New Jersey Institute Of Technology Nanotube-Based Structure and Method of Forming the Structure
US8253124B2 (en) * 2007-09-07 2012-08-28 Nec Corporation Semiconductor element
CN101409338A (zh) * 2007-10-10 2009-04-15 清华大学 锂离子电池负极,其制备方法和应用该负极的锂离子电池
US9963781B2 (en) * 2007-10-29 2018-05-08 Southwest Research Institute Carbon nanotubes grown on nanostructured flake substrates and methods for production thereof
US20090159891A1 (en) * 2007-12-21 2009-06-25 Palo Alto Research Center Incorporated Modifying a surface in a printed transistor process
US7612270B1 (en) * 2008-04-09 2009-11-03 International Business Machines Corporation Nanoelectromechanical digital inverter
US8598569B2 (en) * 2008-04-30 2013-12-03 International Business Machines Corporation Pentacene-carbon nanotube composite, method of forming the composite, and semiconductor device including the composite
US20090282802A1 (en) * 2008-05-15 2009-11-19 Cooper Christopher H Carbon nanotube yarn, thread, rope, fabric and composite and methods of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073706A (ja) * 2005-09-06 2007-03-22 Seiko Epson Corp 配線基板、電気光学装置、電子機器、および配線基板の製造方法
JP2007123870A (ja) * 2005-09-29 2007-05-17 Matsushita Electric Ind Co Ltd 平板表示装置およびその製造方法
JP2009032894A (ja) * 2007-07-26 2009-02-12 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009295983A (ja) 2009-12-17
CN101599495B (zh) 2013-01-09
US20090302324A1 (en) 2009-12-10
CN101599495A (zh) 2009-12-09

Similar Documents

Publication Publication Date Title
JP4564094B2 (ja) 薄膜トランジスタパネル
JP5173929B2 (ja) 薄膜トランジスタ
JP5231327B2 (ja) 薄膜トランジスタ
US8227799B2 (en) Thin film transistor
JP5231324B2 (ja) 薄膜トランジスタ
JP5685367B2 (ja) 薄膜トランジスタ
JP5231323B2 (ja) 薄膜トランジスタ
CN104795297B (zh) 电子发射装置及电子发射显示器
JP5345894B2 (ja) 薄膜トランジスタ
TWI508228B (zh) 薄膜電晶體
CN104795293B (zh) 电子发射源
JP5231326B2 (ja) 薄膜トランジスタ
TWI400807B (zh) 薄膜電晶體
JP5231325B2 (ja) 薄膜トランジスタ
TWI423446B (zh) 薄膜電晶體面板
TWI493719B (zh) 薄膜電晶體
TWI377680B (en) Thin film transistor
TWI478348B (zh) 薄膜電晶體
TW200950094A (en) Thin film transistor
KR20100025601A (ko) 다중채널 fet 소자 및 그 제조방법
TW200950095A (en) Thin film transistor

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090918

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20091002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4564094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250