JP4561666B2 - 検証シミュレータ及び検証シミュレーション方法 - Google Patents

検証シミュレータ及び検証シミュレーション方法 Download PDF

Info

Publication number
JP4561666B2
JP4561666B2 JP2006085740A JP2006085740A JP4561666B2 JP 4561666 B2 JP4561666 B2 JP 4561666B2 JP 2006085740 A JP2006085740 A JP 2006085740A JP 2006085740 A JP2006085740 A JP 2006085740A JP 4561666 B2 JP4561666 B2 JP 4561666B2
Authority
JP
Japan
Prior art keywords
data
model
signal
pwm
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006085740A
Other languages
English (en)
Other versions
JP2007264762A (ja
Inventor
貴光 緑川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006085740A priority Critical patent/JP4561666B2/ja
Publication of JP2007264762A publication Critical patent/JP2007264762A/ja
Application granted granted Critical
Publication of JP4561666B2 publication Critical patent/JP4561666B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、検証シミュレータ及び検証シミュレーション方法に関する。
液晶パネルなどの表示パネルを駆動するデバイスとして表示ドライバ(LCDドライバ)がある。この表示ドライバでは、実際にその製造を開始する前に、動作確認のための検証シミュレーションが必要になる。そして表示ドライバには、PWM(Pulse Width Modulation)方式で階調を表現するタイプのものがある。
このようなPWM方式の表示ドライバの検証シミュレーション手法として、表示ドライバのデータドライバ(セグメントドライバ)の全ての回路を、擬似的なビヘイビアモデルに置き換えて検証する手法が考えられる。
しかしながら、この手法では、データドライバの実回路の検証ができず、検証の正当性を十分に保証できないという課題がある。
特開平11−25140号公報
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、検証精度の高い検証シミュレータ及び検証シミュレーション方法を提供することにある。
本発明は、デバイスの動作が記述されたモデルの情報を記憶する記憶部と、前記モデルとテスト入力情報とに基づいて検証対象デバイスのシミュレーション処理を行うシミュレーション処理部とを含み、前記モデルは、表示ドライバの動作が記述された表示ドライバモデルと、前記表示ドライバにより駆動される表示パネルの動作が記述された表示パネルモデルとを含み、前記シミュレーション処理部は、階調クロックに基づきカウント値のカウント処理を行い、前記表示ドライバモデルからのPWM(Pulse Width Modulation)データ信号のデータを前記表示パネルモデルに入力し、PWMデータ信号の変化点を特定し、特定された変化点に対応するカウント値を取得し、取得されたカウント値に基づいて、PWMデータ信号の階調データを求めるシミュレーション処理を行う検証シミュレータに関係する。
本発明によれば、表示ドライバモデルからのPWMデータ信号の変化点が特定され、特定された変化点に対応するカウント値が取得され、取得されたカウント値に基づいて、PWMデータ信号の階調データが求められる。このようにすれば、表示ドライバのデータドライバをアナログの動作モデルにモデル化せずに、シミュレーション処理を行った場合にも、表示ドライバモデルからのPWMデータ信号の階調データを求めることが可能になる。従って、アナログの動作モデルの不具合を原因とするシミュレーションの誤動作を防止でき、検証精度を向上できる。
また本発明では、前記シミュレーション処理部は、前記階調クロックにより得られたサンプリングクロックに基づいて、PWMデータ信号の変化点を特定するようにしてもよい。
このようにすれば、階調クロックそのもの或いは階調クロックと所与の信号との合成により得られたサンプリングクロックにより、PWMデータ信号を解析し、その変化点を特定できる。
また本発明では、前記シミュレーション処理部は、前記サンプリングクロックにより第K−1のタイミングでPWMデータ信号をサンプリングした時の論理レベルと、第KのタイミングでPWMデータ信号をサンプリングした時の論理レベルが異なる場合に、第Kのタイミングでのカウント値に基づいて、PWMデータ信号の階調データを求めるようにしてもよい。
このようにすれば、第K−1、第KのタイミングでのPWMデータ信号の論理レベルの解析し、第Kのタイミングでのカウント値を取得するという簡素な処理で、PWMデータ信号の階調データを求めることが可能になる。
また本発明では、前記シミュレーション処理部は、求められた階調データを、前記表示ドライバモデルからの走査信号のデータに基づいて、前記表示パネルモデルの内部レジスタ部のレジスタに格納するようにしてもよい。
このようにすれば、表示ドライバモデルからの走査信号のデータも加味して、シミュレーションが行われるため、表示パネルモデルを加えた実装イメージでのシステムシミュレーションを実現できる。
また本発明では、前記表示パネルモデルは、階調クロックに基づきカウント値のカウント処理を行うカウント部と、前記表示ドライバモデルからのPWMデータ信号の変化点を特定し、前記カウント部からのカウント値に基づいて、PWMデータ信号の階調データを求める階調データ演算部を含むようにしてもよい。
このようにすれば、簡素なモデルを使用しながらも、デジタル論理シミュレーションで表示パネルの動作を検証できるようになり、検証効率を向上できる。
また本発明では、前記シミュレーション処理部は、前記テスト入力情報と前記表示ドライバモデルと前記表示パネルモデルに基づいてシミュレーション処理を行い、前記表示パネルに表示されるべき画像を表示装置に表示するための画像データファイルに、シミュレーション結果データである階調データをフォーマット変換して出力するようにしてもよい。
本発明によれば、画像データファイルは、表示パネルに表示されるべき画像を表示装置に表示するためのファイルになっている。従って、設計者は、この画像データファイルに基づいて表示装置に画像を表示することで、表示ドライバの動作を検証できる。従って設計者は、シミュレーション結果を、表示画像という形で視覚的に瞬時に捉えることが可能になるため、バグ発見や検証作業を容易化できる。
また本発明では、前記表示ドライバモデルは、表示制御信号を生成するロジック回路の動作が記述されたロジック回路モデルを含み、前記シミュレーション処理部は、前記ロジック回路モデルとして前記ロジック回路のネットリストを使用するようにしてもよい。
このようにすれば、様々な仕様の表示ドライバに対して本発明の検証シミュレーション手法を容易に適用できるようになる。
また本発明では、前記モデルは、前記表示ドライバの外部デバイスが含む外部インターフェース回路の動作が記述された外部インターフェース回路モデルを含み、前記テスト入力情報は、前記表示ドライバのレジスタに設定されるべきコマンドが記述されたコマンドファイルを含み、前記シミュレーション処理部は、前記コマンドファイルを前記外部インターフェース回路モデルに入力し、前記コマンドファイルに基づき前記外部インターフェース回路モデルにより生成された所与の形式のインターフェース信号のデータを、前記表示ドライバモデルに入力するシミュレーション処理を行うようにしてもよい。
このようにすれば、コマンドが羅列されたコマンドファイルを作成するだけで、様々な形式のインターフェース信号のデータが生成されて表示ドライバモデルに入力されるようになり、テスト入力情報の作成を容易化できる。
また本発明では、前記インターフェース信号は、MPUインターフェース信号、RGBインターフェース信号、シリアルインターフェース信号及びYUVインターフェース信号の少なくとも1つを含み、前記シミュレーション処理部は、前記外部インターフェース回路モデルにより生成された前記MPUインターフェース信号、前記RGBインターフェース信号、前記シリアルインターフェース信号及び前記YUVインターフェース信号の少なくとも1つのインターフェース信号のデータを、前記表示ドライバモデルに入力するシミュレーション処理を行うようにしてもよい。
また本発明では、前記コマンドファイルは、インターフェースモード指定コマンドを含み、前記シミュレーション処理部は、前記インターフェースモード指定コマンドで指定される形式のインターフェース信号のデータを、前記表示ドライバモデルに入力するシミュレーション処理を行うようにしてもよい。
このようにすれば、インターフェースモード指定コマンドを変更するだけで、同じ画像データを用いながらも、様々な形式のインターフェース信号のデータを生成して、表示ドライバモデルに入力できるようになる。
また本発明は、デバイスの動作が記述されたモデルとテスト入力情報とに基づいて検証対象デバイスのシミュレーション処理を行う検証シミュレーション方法であって、前記モデルは、表示ドライバの動作が記述された表示ドライバモデルと、前記表示ドライバにより駆動される表示パネルの動作が記述された表示パネルモデルとを含み、階調クロックに基づきカウント値のカウント処理を行い、前記表示ドライバモデルからのPWM(Pulse Width Modulation)データ信号のデータを前記表示パネルモデルに入力し、入力されたPWMデータ信号の変化点を特定し、特定された変化点に対応するカウント値を取得し、取得されたカウント値に基づいて、PWMデータ信号の階調データを求めるシミュレーション処理を行う検証シミュレーション方法に関係する。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.表示ドライバ
図1に、本実施形態の検証シミュレータの検証対象デバイスである表示ドライバ510の構成例を示す。なお表示ドライバ510の構成は図1に限定されるものではなく、種々の変形実施が可能である。
表示パネル512は、複数のデータ線(ソース線)と、複数の走査線(ゲート線)と、データ線及び走査線により特定される複数の画素を有する。そして各画素領域における電気光学素子(狭義には、液晶素子)の光学特性を変化させることで、表示動作を実現する。この表示パネル512は、TFD、TFTなどのスイッチング素子を用いたアクティブマトリクス方式のパネルにより構成できる。なお表示パネル512は、アクティブマトリクス方式以外のパネルであってもよいし、液晶パネル以外のパネル(有機ELパネル等)であってもよい。
表示メモリ520(RAM)は画像データを記憶する。メモリセルアレイ522は複数のメモリセルを含み、少なくとも1フレーム(1画面)分の画像データ(表示データ)を記憶する。ローアドレスデコーダ524(MPU/LCDローアドレスデコーダ)はローアドレスについてのデコード処理を行い、メモリセルアレイ522のワード線の選択処理を行う。カラムアドレスデコーダ526(MPUカラムアドレスデコーダ)はカラムアドレスについてのデコード処理を行い、メモリセルアレイ522のビット線の選択処理を行う。ライト/リード回路528(MPUライト/リード回路)はメモリセルアレイ522への画像データのライト処理や、メモリセルアレイ522からの画像データのリード処理を行う。
ロジック回路540(例えば自動配置配線回路)は、表示タイミングやデータ処理タイミングを制御するための表示制御信号を生成する。このロジック回路540は例えばゲートアレイ(G/A)などの自動配置配線により形成できる。制御回路542は各種制御信号を生成したり、装置全体の制御を行う。表示タイミング制御回路544は表示タイミングの制御信号を生成し、表示メモリ520から表示パネル512側への画像データの読み出しを制御する。
内部インターフェース回路545(ドライバ側インターフェース回路)は、外部デバイス(ホストデバイス等)とのインターフェース処理を行う回路であり、ホストインターフェース回路546、RGBインターフェース回路548を含む。ホスト(MPU)インターフェース回路546は、ホストからのアクセス毎に内部パルスを発生して表示メモリ520にアクセスするホストインターフェースを実現する。RGBインターフェース回路548は、ドットクロックにより動画のRGBデータを表示メモリ520に書き込むRGBインターフェースを実現する。なおホストインターフェース回路546、RGBインターフェース回路548のいずれか一方のみを設ける構成としてもよい。或いは、カメラデバイス等とのインターフェースを実現するYUVインターフェース回路を設けてもよい。或いは、シリアルバスを介した高速シリアル転送を実現する高速シリアルインターフェース回路を設けてもよい。この高速シリアル転送では、シリアルバスの差動信号線を電流駆動又は電圧駆動することにより、外部デバイス(ホストデバイス等)との間での高速シリアル転送が実現される。
データドライバ550は、表示パネル512のデータ線を駆動するためのデータ信号を生成する回路である。具体的にはデータドライバ550は、表示メモリ520から画像データである階調データを受ける。そしてこの階調データに基づいてパルス幅変調を行い、PWM(Pulse Width Modulation)データ信号を生成し、表示パネル512の各データ線に出力する。
走査ドライバ570は表示パネルの走査線を駆動するための走査信号を生成する回路である。具体的には、内蔵するシフトレジスタにおいて信号(イネーブル入出力信号)を順次シフトし、このシフトされた信号をレベル変換した信号を、走査信号(走査電圧)として表示パネル512の各走査線に出力する。なお走査ドライバ570に、走査アドレス生成回路やアドレスデコーダを含ませ、走査アドレス生成回路が走査アドレスを生成して出力し、アドレスデコーダが走査アドレスのデコード処理を行うことで、走査信号を生成してもよい。
電源回路590は各種の電源電圧を生成する回路である。具体的には、入力電源電圧や内部電源電圧を、内蔵する昇圧回路が含む昇圧用キャパシタや昇圧用トランジスタを用いてチャージポンプ方式で昇圧する。そして昇圧により得られた電圧を電源電圧として、データドライバ550、走査ドライバ570に供給する。
2.検証シミュレータ
図2に本実施形態の検証シミュレータの構成例を示し、図3に検証シミュレータのシミュレーション環境の例を示す。
図2において、記憶部200は、表示ドライバ、表示パネル、外部デバイス(ホストデバイス)などのデバイスの動作が記述されたモデルの情報を記憶する。この記憶部200の機能は、検証用のワークステーション(広義にはコンピュータシステム)に組み込まれるメモリ(RAM)やハードディスクなどのハードウェアにより実現される。また記憶部200にその情報が記憶されるモデルとしては、Verilogのビヘイビア(Behavior)モデルなどの抽象度が高いビヘイビアレベルのモデルや、ビヘイビアレベルより抽象度が低いRTL(Register Transfer Level)のモデルや、RTLよりも抽象度が低いネットリストなどの論理レベルのモデルを用いることができる。
シミュレーション処理部210(シミュレーション実行部)は、記憶部200に記憶されたモデルと、テスト入力情報150とに基づいて、検証対象デバイスのシミュレーション処理を行う。このシミュレーション処理部210の機能は、検証用ワークシステムに組み込まれるCPUなどのハードウェアと、検証用ソフトウェアにより実現できる。そして検証用ソフトウェアとしては、Verilogなどの論理シミュレーションのソフトウェアを使用してもよいし、SPICEなどのアナログシミュレーションのソフトウェアを使用したり、論理シミュレーションのソフトウェアとアナログシミュレーションのソフトウェアを混在させたものを使用してもよい。
テスト入力情報150(テストベンチ、テストデータ)は、コマンドファイル152を含むことができる。このコマンドファイル152には、表示ドライバ(広義には検証対象デバイス)を動作させるためのコマンドとレジスタ(コマンドレジスタ)に設定されるべきパラメータが記述されている。即ちコマンドファイル152には、これらのコマンドが羅列されて記述される。またテスト入力情報150は、RGBデータなどの画像データ154を含むことができる。この画像データ154は、テスト入力用の画像データファイル156から抽出できる。
シミュレーション処理部210が出力する画像データファイル160は、テスト入力情報150が含む画像データ154により表示パネルに表示されるべき画像を、検証用ワークステーションの表示装置(CRT、モニタ)に表示するためのものである。この画像データファイル160としては、ASCII形式で最も簡単なPPM(Portable Pix Map)の画像形式などを用いることができる。PPMを用いればUNIX(登録商標)のユーティリティソフトなどにより、ワークステーションの表示装置に画像データを容易に表示できる。
図3に示すようにシミュレーション環境を構成するモデルとしては、表示ドライバの動作が記述された表示ドライバモデル10や、表示ドライバにより駆動される表示パネルの動作が記述された表示パネルモデル90がある。また表示ドライバの外部デバイスが含む外部インターフェース回路(ホスト側インターフェース回路)の動作が記述された外部インターフェース回路モデル130がある。
なお表示ドライバの初期状態を設定するための不揮発性メモリ(EEPROM)の動作が記述された不揮発性メモリモデルを用いてもよい。また外部インターフェース回路を含む外部デバイスとしては、MPU(Micro Processor Unit)、ベースバンドエンジン、アプリケーションプロセッサ、画像処理コントローラ(表示コントローラ)などのデバイス(ホストデバイス)がある。
図3では表示ドライバモデル10は、データ信号を出力するデータドライバの動作が記述されたデータドライバモデル20を含む。また走査信号を出力する走査ドライバの動作が記述された走査ドライバモデル30や、画像データである階調データを記憶する表示メモリの動作が記述された表示メモリモデル40を含む。また表示ドライバモデル10は、電源回路の動作が記述された電源回路モデル50や、表示制御信号を少なくとも生成するロジック回路の動作が記述されたロジック回路モデル70を含む。またMPUインターフェース回路やRGBインターフェース回路やYUVインターフェース回路や高速シリアルインターフェース回路などの内部インターフェース回路の動作が記述された内部インターフェース回路モデル80を含む。
そして本実施形態では図3のシミュレーション処理部210が、テスト入力情報150と表示ドライバモデル10と表示パネルモデル90に基づいてシミュレーション処理を行う。具体的には、階調クロック(階調を刻むためのクロック)に基づきカウント値のカウント処理(カウント値のインクリメント又はデクリメント処理)を行う。そして表示ドライバモデル10からのPWM(Pulse Width Modulation)のデータ信号のデータを表示パネルモデル90に入力する。次に、表示パネルモデル90により、PWMデータ信号の変化点(立ち上がりエッジ又は立ち下がりエッジ)を特定し、特定された変化点に対応するカウント値を取得し、取得されたカウント値に基づいて、PWMデータ信号の階調データを求める。具体的には、階調クロックにより得られたサンプリングクロック(階調クロックそのもの或いは階調クロックと所与の信号により得られたクロック)により、PWMデータ信号の変化点を特定する。例えばサンプリングクロックにより第K−1のタイミングでPWMデータ信号をサンプリングした時の論理レベルと、次の第KのタイミングでPWMデータ信号をサンプリングした時の論理レベルが異なる場合に、第Kのタイミングでのカウント値に応じて、PWMデータ信号の階調データを求める。この場合、表示ドライバモデルからの走査信号のデータに基づいて(走査信号のエッジにより)、求められた階調データが内部レジスタ部のレジスタに格納される。そして表示パネルに表示されるべき画像を検証用ワークステーションの表示装置に表示するための画像データファイル160に、求められた階調データ(シミュレーション結果データ)をフォーマット変換して出力する。
図3に示すように本実施形態によれば、表示パネルモデル90、外部インターフェース回路モデル130などの周辺デバイスのモデルを加えた実装イメージでのシステムシミュレーションを実現できる。また表示ドライバ内部のアナログブロック(データドライバ、走査ドライバ、電源回路等)を、Verilogのビヘイビアモデルなどでモデル化している。またシミュレーション結果の変換を行い、表示イメージでの視覚検証を可能にしている。
例えば外部インターフェース回路モデル130(MPUモデル)に、テストベンチとして記述されたコマンドファイル152(MPUコマンド)を入力し、外部インターフェース回路モデル130の変換処理により、MPUインターフェース信号やRGBインターフェース信号などのインターフェース信号のデータを生成する。そして、表示ドライバモデル10の端子に、インターフェース信号のバイナリデータを入力する。同様に、画面に表示させる画像データ154も、外部インターフェース回路モデル130を介して表示ドライバモデル10に入力する。この画像データ154としては例えばRGBフォーマットのデータを使用する。なおYUVフォーマットのデータを使用してもよい。
また表示ドライバの内部ブロックは、ロジック回路(ゲートアレイ)以外は、アナログ回路を含むアナログブロックが大半を占める。そしてアナログブロックは、ネットリスト出力によるVerilogの論理シミュレーションでは正しい動作を検証できないため、ブロックレベルの動作を記述したVerilogのビヘイビアモデルを使用する。このアナログブロックのビヘイビアモデルの作り方により、アナログ動作の検証レベルが変わってくるが、本実施形態では、例えばパワーオンシーケンスなどのアナログ制御動作を、論理シミュレーションで検証可能にしている。
具体的にはアナログブロックのビヘイビアモデルの特殊表現としては以下のものがある。
例えば表示パネルの走査信号に出力される走査電圧値はアナログ値であり、論理シミュレーションでは表現できない。そこで走査ドライバモデル30では、走査電圧(選択電圧)の発生を論理「1」で表現している。
また昇圧動作による発生電圧の電位差はアナログ値であり、論理シミュレーションでは表現できない。そこで電源回路モデル50では、昇圧条件を判定し、昇圧電圧の発生を論理「1」で表現している。即ち昇圧条件が満たされると、論理「1」を出力するようにしている。そして電源回路等が正常に動作していないと、電源回路等から信号を受けて動作するデータドライバや走査ドライバが動作しないように、データドライバや走査ドライバのビヘイビアモデルを作成する。即ち電源回路モデル50から論理「1」が出力されていないと動作を開始しないようなモデルに、データドライバモデル20や走査ドライバモデル30を作成する。こうすることで、パワーオンシーケンスなどのアナログ制御動作が、論理シミュレーションで検証可能になる。
なお図3では、ロジック回路モデル70として、ロジック回路(ゲートアレイ)のネットリストを使用している。即ちロジック回路(図1の540)は、アナログ要素を含まず、ネットリストをそのままVerilog等の論理シミュレータに入力できる。またロジック回路の構成、動作は、仕様により随時変更される。従って、ロジック回路モデル70については、ロジック回路のネットリストをそのまま使用してVerilog等の論理シミュレーションを行うようにする。こうすることでシミュレーション精度を向上できると共に、様々な仕様の表示ドライバに対して本実施形態の検証シミュレーション手法を容易に適用できるようになる。なお内部インターフェース回路モデル80についても、少なくともその一部に内部インターフェース回路のネットリストを使用するようにしてもよい。
3.PWM方式の表示ドライバのシミュレーション
TFD(Thin Film Diode)ドライバなどの表示ドライバでは、PWM方式の駆動方式が採用されている。PWM方式は、信号の時間幅で階調を変調する変調方式である。
この場合、PWM方式の表示ドライバの表示検証シミュレーションを実現する手法として、データドライバ(セグメントドライバ)におけるPWMの変調前のデータを階調データとして、画像データファイルを作成する手法が考えられる。
しかしながら、この手法では、データドライバを擬似的なビヘイビアモデルに置き換えてシミュレーションを行うため、データドライバの実回路の検証ができないという課題がある。即ちビヘイビアモデル自身が疑似モデルである以上、設計者が表示ドライバの動作、仕様を誤認したり、誤った動作モデルを作成してしまう可能性があり、検証の正当性を十分に保証できないおそれがある。
そこで本実施形態では、データドライバ(セグメントドライバ)のモデルとして、抽象度が低い実回路のモデルを用いる。即ちデータドライバのモデルについては、ブロックレベルの動作を記述したVerilogのビヘイビアモデルを使用せずに、レベルシフタなどの一部の回路を除いて、実回路のスケマチックにより出力したVerilogのネットリスト(及びVerilogのライブラリ)を使用して、シミュレーションを実行する。こうすれば、データドライバについては、設計者が意図した動作を確実に行うようになるため、モデルに起因する異常動作はほとんど生じなくなり、検証精度を向上できる。
ところで、PWM方式では、データドライバの出力データ信号のパルス幅により階調が決められるため、パルス幅を階調データに逆変換することが課題となる。しかしながら、Verilogはデジタル論理シミュレーションであるため、時間の概念を「0」、「1」のシミュレーション結果に反映することはできない。そこで本実施形態では以下の手法により、PWM方式の表示ドライバのシミュレーションを実現している。
図4、図5に本実施形態の表示ドライバモデル10、表示パネルモデル90の構成例を示す。図4に示すように表示ドライバモデル10は表示メモリモデル40とデータドライバモデル20を含む。そしてデータドライバモデル20はデータラッチ回路22、PWMデータ信号生成回路24、出力回路26を含む。これらの回路については、実回路のスケマチックにより出力したVerilogのネットリストを用いる。
データラッチ回路22は、表示メモリモデル40からの6ビットの階調データをラッチする。例えばデータ線SS1に対応して設けられたデータラッチ回路22は階調データGD1[5:0]をラッチし、データ線SS2に対応して設けられたデータラッチ回路22は階調データGD2[5:0]をラッチする。この場合に必要であればラッチされた階調データの変換処理も行う。
PWMデータ信号生成回路24は、ラッチされた階調データに基づいてPWM方式で変調されたPWMデータ信号を生成する。具体的にはPWMデータ信号生成回路24は、階調クロックによりカウント値のカウント処理を行うカウンタと、カウンタからのカウント値と階調データの一致を検出し、一致した時にPWMデータ信号を変化させる一致検出回路を含むことができる。
出力回路26は、PWMデータ信号生成回路24で生成されたPWMデータ信号をデータ線SS1(SS2、SS3)に出力し、表示パネルのデータ線を駆動する。
表示パネルモデル90は、データキャプチャ部92、画像データファイル作成部96を含む。そして図5に示すようにデータキャプチャ部92は、カウント部110、サンプリングクロック生成部112、階調データ演算部114、内部レジスタ部116を含む。なおこれらの一部を省略する構成としてもよい。
カウント部110は、表示ドライバモデル10からの階調クロック(階調クロックパルス)GCPに基づきカウント値CNTのカウント処理を行う。具体的には階調クロックGCPの立ち上がりエッジに同期してカウント値CNTのインクリメント処理を行う。サンプリングクロック生成部112は、階調クロックGCPと表示ドライバモデル10からの階調リセット信号GRESに基づいてサンプリングクロックSCKを生成する。具体的には階調クロックGCPと階調リセット信号GRESの論理和によりサンプリングクロックSCKを生成する。階調データ演算部114は、表示ドライバモデル10からデータ線SS1、SS2、SS3・・・を介して出力されるPWMデータ信号SD1、SD2、SD3・・・の変化点を特定し、カウント部110からのカウント値CNTに基づいて、PWMデータ信号の階調データを求める。そして求められた階調データSGD1[5:0]、SGD2[5:0]、SGD3[5:0]・・・SGDL[5:0]を内部レジスタ部116に出力する。
内部レジスタ部(記憶部)116は、表示パネルの全ての画素分の階調データを記憶するレジスタを有する。例えば表示パネルの走査線(コモン線)の本数が320本、データ線(セグメント線)の本数が240×3(RGB)=720本だとすると、320×720個のレジスタ(例えば6ビットのレジスタ)を有する。そして表示ドライバモデル10からの走査信号GS1のデータが「1」から「0」に変化すると、内部レジスタ部116のレジスタのうち走査信号GS1に対応するレジスタに対して、階調データ演算部114からの階調データが格納されてキャプチャされる。同様に、表示ドライバモデル10からの走査信号GS2のデータが「1」から「0」に変化すると、内部レジスタ部116のレジスタのうち走査信号GS2に対応するレジスタに対して、階調データ演算部114からの階調データが格納されてキャプチャされる。
画像データファイル作成部96は、表示ドライバモデル10からの信号VSYNC(垂直同期信号)をトリガとして、内部レジスタ部116のレジスタに格納される階調データに基づき画像データファイル160を生成して出力する。
図6に本実施形態のシミュレーション処理のフローチャートを示し、図7に信号波形例を示す。
まずカウント部110のカウント値CNTのカウント処理を行う(ステップS1)。具体的には、図7のD1に示すようにカウント値CNTはリセット信号CTRESによりリセットされて「0」になり、D2、D3に示すように階調クロックGCPの立ち下がりエッジに同期して、「1」、「2」・・・というように順次インクリメントされる。そして64階調の場合には例えばD4に示すように、カウント値CNTは「62」になった後に、「0」にリセットされる。
そして表示ドライバモデル10からのPWMデータ信号のデータ(デジタルデータ)を表示パネルモデル90に入力する(ステップS2)。そして、サンプリングクロックSCKに基づき、PWMデータ信号の変化点を特定し、特定された変化点に対応するカウント値CNTをカウント部110から取得する(ステップS3、S4)。
具体的には図7ではD5、D6、D7に示すように、PWMデータ信号SD1、SD2、SD3の階調データSGD1、SGD2、SGD3は、各々、「0」、「1」、「2」になっている。またサンプリングクロックSCKは、階調クロックGCPと階調リセット信号GRESの論理和により生成される。そしてD8、D9、D10、D11に示すようにサンプリングクロックSCKの立ち上がりエッジで、PWMデータ信号SD1、SD2、SD3・・・がサンプリングされて、解析される。
例えば、サンプリングクロックSCKによりD8のタイミング(第K−1のタイミング)でPWMデータ信号SD1をサンプリングした時の論理レベルは「0」であり、D9のタイミング(第Kのタイミング)でSD1をサンプリングした時の論理レベルは「1」であり、異なっている。この場合には、D9のタイミング(第Kのタイミング)でのカウント値CNT=0がカウント部110から取得され、PWMデータ信号SD1の階調データSGD1=CNT=0として求められる。
またサンプリングクロックSCKによりD9のタイミング(第K−1のタイミング)でPWMデータ信号SD2をサンプリングした時の論理レベルは「0」であり、D10のタイミング(第Kのタイミング)でSD2をサンプリングした時の論理レベルは「1」であり、異なっている。この場合には、D10のタイミング(第Kのタイミング)でのカウント値CNT=1がカウント部110から取得され、PWMデータ信号SD2の階調データSGD2=CNT=1として求められる。
次に、取得されたカウント値CNTを階調データとして内部レジスタ部116のレジスタに格納する(ステップS5)。そして格納された階調データに基づいて画像データファイルを作成する(ステップS6)。即ち1フレーム(1画面)分の階調データが内部レジスタ部116のレジスタに格納されると、格納された1フレーム分の階調データに基づき、画像データファイルが作成される。
以上の本実施形態の手法によれば、データドライバモデル20のデータラッチ回路22、PWMデータ信号生成回路24、出力回路26等は、例えば一部の回路を除いて、Verilogのビヘイビアモデルを使用せずに、Verilogのネットリストにより構成される。従って、実回路によりデータドライバのシミュレーションを実行できるため、アナログ動作モデルの不具合を原因とするシミュレーションの誤動作を効果的に防止できる。即ち仕様を誤認してモデル動作記述を行ってしまう確率も低くなり、検証精度を向上できる。
そしてこのようにデータドライバモデル20として実回路のネットリストを用いた場合には、データ線SS1、SS2、SS3・・・には図7のD5、D6、D7・・・に示すようなPWMで変調されたデータ信号SD1、SD2、SD3・・・が出力される。これらのPWMデータ信号SD1、SD2、SD3・・・では、D5、D6、D7のタイミングまでの時間の長さ(論理レベル「0」の期間の長さ)が、階調データに対応する。
ところが、Verilogのようなデジタル論理シミュレーションを用いると、このような時間の長さを「0」、「1」のシミュレーション結果に反映させることができない。
この点、本実施形態では、表示パネルモデル90側にカウント部110を設け、階調クロックGCPに応じたサンプリングクロックSCKでPWMデータ信号SD1、SD2、SD3を解析し、カウント部110のカウント値CNTにより階調データを得ている。従って、図3に示すような実装イメージでのシステムシミュレーションを、Verilogなどのデジタル論理シミュレーションを用いて実現でき、検証効率を向上できる。
4.表示検証機能
さて、従来の検証シミュレーション手法では、図8に示すような信号波形を出力し、設計者がこれを目視で確認していた。しかしながら、このような信号波形の目視確認のみでは、バグ発見が複雑且つ困難であり、全ての信号波形を目視確認する作業も容易ではないという問題があった。
そこで本実施形態では図2、図3に示すように、シミュレーション結果データを、ワークステーションの表示装置に表示可能な形式の画像データファイル160に変換して出力し、これまでの検証シミュレータでは実現できなかった表示検証機能を実現している。
図9に画像データファイル160の一例を示す。なお本実施形態の画像データファイル160は図9のフォーマットに限定されず、種々の変形実施が可能である。
図9の画像データファイル160は、PPM(Portable Pix Map)と呼ばれるASCII形式で最も簡単な画像フォーマットのファイルである。具体的には画像データファイル160は、フォーマット識別子(P1:2値ASCII、P2:グレースケールASCII、P3:フルカラーASCII)、画像サイズ(横、縦)、階調数(最大色調値)、画像データ(10進の階調値で表されたRGBの画像データ)を含む。そしてシミュレーション終了後に、作成された画像データファイル160を、UNIX(登録商標)のユーティリティソフト等を用いてワークステーションの表示装置の画面に画像表示して、表示ドライバの動作検証を行う。
図10(A)(B)に本実施形態の検証シミュレータの表示検証機能により発見されたバグの例を示す。例えば図10(A)では、白黒のチェッカーパターンを表示した画面の最終表示ブロックが、緑色になってしまうという異常表示のバグが発生している。このバグは、ロジック回路(ゲートアレイ)により制御されるデータドライバのデータ信号が、最終表示ブロックの表示タイミングで出力されなかったことが原因で発生したものである。このようなバグは、図8のような信号波形の目視では到底発見することができない。
このような場合にも本実施形態の表示検証機能によれば、表示パネルの表示画像と同様の画像を表示装置に表示するための画像データファイル160に、シミュレーション結果データがフォーマット変換される。従って、ワークステーションの表示装置に表示される画像にも、図10(A)と同様の異常な緑色表示が発生するようになるため、設計者はバグを確実且つ容易に発見できる。
また図10(B)では、通常の1画面表示であるべきものが2画面表示になってしまうバグが発生している。このバグは、コマンドにより上下駆動が選択されていたにもかかわらず、櫛歯駆動で表示させるデータが出力されていたため、発生したものである。具体的には、ハードリセットの解除時間が長すぎたため、表示ドライバへのコマンドが受け付けられず、駆動モード選択回路が正しく動作しなかったことが原因で、バグが発生した。
このような場合にも本実施形態の表示検証機能によれば、表示パネルの表示画像と同様の2画面表示画像がワークステーションの表示装置に表示されるようになるため、設計者はバグを確実且つ容易に発見できる。
これ以外にも例えば、RGBデータのRデータが消失し、色褪せた画像が表示されてしまうようなバグについても、本実施形態の表示検証機能によれば確実且つ容易に発見できる。
以上のように、本実施形態の表示検証機能によれば、シミュレーション結果を、表示画像という形で視覚的に瞬時に捉えることが可能になる。また複雑な制御信号の全てを波形表示で目視確認しなくても済むため、設計効率を向上できる。また仕様を熟知した設計者でも発見が困難なバグについても、発見が可能になる。また細かな動作仕様を理解していない設計者でも検証作業に携わることが可能になり、作業の分業化が可能になる。このように本実施形態の表示検証機能によれば、信号波形を確認する手法に比べて検証精度の向上と検証作業の効率化を図れるという利点がある。
5.外部インターフェース回路モデル
これまでの検証シミュレーション手法では、論理検証言語の1つであるVerilogの記述を用いて、テストパターン(テスト入力情報)を(1、0)のバイナリデータで作成していた。或いは、テストパターンの信号タイミングをタスク記述し、それを繰り返し使用することで、信号入力の簡略化を図っていた。
しかしながら、検証対象デバイスである表示ドライバの仕様は、年々、複雑になって来ており、テストパターンをバイナリデータの信号入力で作成することは、非現実的になっている。またタスク記述を用いる手法においても、複数の形式のインターフェース信号の記述を個別に用意してしまうと、仕様毎に異なるテストパターンの記述が必要になってしまう。このためテストパターンの管理が煩雑化するなどの問題が生じる。
そこで本実施形態では図2、図3に示すように、表示ドライバ(検証対象デバイス)の外部デバイス(ホストデバイス)が含む外部インターフェース回路の動作が記述された外部インターフェース回路モデル130を用意する。即ち内部インターフェース回路モデル80に入力されるインターフェース信号を生成する外部インターフェース回路モデル130を用意する。またテスト入力情報150(テストベンチ)に、表示ドライバのレジスタに設定されるべきコマンドが記述されたコマンドファイル152を含ませる。
そしてコマンドファイル152を外部インターフェース回路モデル130に入力し、コマンドファイルに基づき外部インターフェース回路モデル130により生成されたインターフェース信号のデータ(バイナリデータ)を、表示ドライバモデル10に入力するシミュレーション処理を行う。この場合、外部インターフェース回路モデル130によりデータを生成できるインターフェース信号としては、MPUインターフェース信号、RGBインターフェース信号がある。或いはシリアルインターフェース信号(CMOSレベルのシリアルインターフェース信号、差動シリアルインターフェース信号)やYUVインターフェース信号であってもよい。
例えば図11にコマンドファイル152の一例を示す。図11のC1に示すIMODEは、インターフェースモードを指定するコマンドである。外部インターフェース回路モデル130では、このIMODEで指定される形式のインターフェース信号のデータが生成され、表示ドライバモデル10に入力される。例えば図11のC1では、16ビットのバス幅で、RAMのリード、ライトが可能なMPUインターフェース信号のモードが指定されている。
図11のC2に示すCmdVDDONは、VDDのレギュレータを動作状態にし、内部の基準電圧発生回路を起動するためのコマンドである。C3に示すCmdSoftResetは、ハードリセットを行うことなくハードリセットと同様のリセット(ソフトリセット)を行うためのコマンドである。C4に示すCmdSetPwrCtlは、電源回路の機能のオン、オフや能力を制御する電源設定を行うためのコマンドであり、電源設定の詳細についてはパラメータで指定される。C5に示すCmdSetPtlPwrCtlは、パーシャル表示時の非表示領域及びフロントポーチ期間の電源設定を行うためのコマンドであり、電源設定の詳細についてはパラメータで指定される。
C6に示すCmdSetScanModは、走査ドライバのスキャンモードを設定するためのコマンドであり、例えばパラメータにより順方向スキャンや逆方向スキャンが設定される。C7に示すCmdSetAltDrvは、交流駆動の状態を設定するためのコマンドであり、例えばパラメータにより1ライン反転駆動、2ライン反転駆動、フレーム反転駆動、インターレス駆動が設定される。C8に示すCmdSleepOutは、自動オンシーケンスを実行するためのコマンドである。C9に示すCmdWrRamは、表示メモリであるRAMへのライトコマンドである。C10に示すtaskFillMemは画像データを指定して送るためのコマンドである。C11に示すCmdOnDispは、表示パネルをオンにするためのコマンドであり、このコマンドにより、表示メモリに格納された画像データがPWMデータ信号に変換され、表示パネルへの画像表示が開始する。C12、C13に示すCmdPartialInは、パーシャル表示状態の設定を行うためのコマンドであり、パラメータによりパーシャル開始ラインやパーシャル終了ラインなどが設定される。なおC14、C15はウェイト時間を指定するためのものである。
本実施形態では図11に示すようなコマンドファイル152に記述されたコマンドにより、表示ドライバ(検証対象デバイス)の動作モードが指定される。そして、これらのコマンドで指定される動作モードに表示ドライバを設定するためのインターフェース信号のデータが、表示ドライバモデル10に入力されるようになる。
図12(A)(B)にMPUインターフェース信号の例を示す。図12(A)はライト時の例であり、図12(B)はリード時の例である。図12(A)(B)に示すように、データ/コマンド識別信号A0が「0」(ローレベル)でライト信号XWR(Xは負論理を表す)が「0」である場合には、コマンドライトが行われ、信号A0が「0」でリード信号XRDが「0」である場合には、リビジョンリードが行われる。また信号A0が「1」(ハイレベル)で信号XWRが「0」である場合には、RAMライト(表示メモリへの画像データのライト)又はコマンドパラメータのライトが行われ、信号A0が「1」で信号XRDが「0」である場合には、RAMリード(表示メモリからの画像データのリード)が行われる。
図12(C)にシリアルインターフェース信号の例を示す。図12(C)はライト時のシリアルインターフェース信号の例である。図12(C)において、D/Cはデータとコマンドを識別を意味し、Cnはコマンドのビットnを意味する。またPnはコマンドパラメータのビットnを意味する。9ビットのシリアルデータ(1パケット)の転送中は、チップセレクト信号XCSを「0」に保つ必要があり、1パケットの転送中に信号XCSを「1」にすると、転送中のパケットはキャンセルされる。そして再び信号XCSを「0」にすることで、パケットの再転送の受け付け状態になる。
図12(D)にRGBインターフェース信号の例を示す。RGBインターフェースは動画表示に最適なインターフェースであり、表示メモリへの画像データのライトが行われる。図12(D)に示すように、RGBインターフェースでは、表示タイミング基準クロック信号にDOTCLKを用いる。また垂直同期信号VSYNCIの立ち下がりエッジの検出後、水平同期信号HSYNCの立ち下がりエッジを検出した時点で、強制的にフレーム先頭(バックポーチの1ライン目)に同期を行う。バックポーチライン数、表示ライン数は、表示ドライバのレジスタへのコマンドで設定する。またRGBインターフェースでは、信号VSYNCI、HSYNC、ENABLE、画像データD17〜D0は、クロック信号DOTCLKの立ち下がりエッジで読み込まれる。そして信号ENABLEが「0」の期間でのみ、1画素(RGB)の画像データを表示メモリに書き込む。
なお外部インターフェース回路モデル130により生成できるインターフェース信号は、図12(A)〜(D)に示すようなMPUインターフェース信号、シリアルインターフェース信号、RGBインターフェース信号に限定されない。例えば図12(E)に示すようなYUVインターフェース信号(カメラインターフェース信号)を生成するようにしてもよい。またシリアルインターフェース信号は図12(C)に示すようなCMOS電圧レベルの信号に限定されず、差動信号等を用いた小振幅のシリアル信号(LVDS)であってもよい。
図13(A)(B)に外部インターフェース回路モデル130の構成例を示す。図13(A)は、図12(A)(B)のMPUインターフェース信号や図12(C)のシリアルインターフェース信号の生成を実現するモデルの例である。なお図12(D)のRGBインターフェース信号の生成についても同様のモデルにより実現できる。
コマンド処理タスク部132は、テスト入力情報150(コマンドファイル、画像データ)に基づいてコマンドレベルのタスク処理を行う。具体的にはコマンドとパラメータの識別処理を行う。またインターフェースモード指定コマンド(IMODE)により指定されるインターフェースが、パラレル転送なのかシリアル転送なのかを識別したり、ライトなのかリードなのかを識別する処理を行う。
信号生成タスク部134は、コマンド処理タスク部132からの変数レベルでの入力を受け、信号レベルでの処理を行う。即ち入力されたコマンドファイルのコマンドや画像データに基づいて、タイミング等を考慮しながら、インターフェース信号XCS、XRES、A0、XRD、XWR、IF1、IF2、IF3、DATA[N:0]、SCL、SDに対してバイナリデータ「1」「0」の割り振りを行う。これにより図12(A)(B)(C)に示すようなMPUインターフェース信号、シリアルインターフェース信号のデータが生成されて、表示ドライバモデル10に入力されるようになる。なお図13(B)は、高速シリアルインターフェース信号の生成を実現するモデルの例である。
以上のような外部インターフェース回路モデル130を用いる本実施形態の手法によれば以下の利点がある。即ちVerilog記述やタスク記述を用いてテストパターンを生成する手法では、検証対象デバイスの仕様が複雑になるにつれて、テストパターンの作成が非現実的になったり、テストパターンの管理が繁雑化するなどの問題があった。
これに対して外部インターフェース回路モデル130を用いる本実施形態の手法によれば、設計者が簡単なモード設定を行うことで、様々なMPUタイプ(C80系、68系)、転送モード(パラレル転送、シリアル転送)、バス幅(8、9、16、18ビット)のインターフェース信号のデータが自動生成されて、表示ドライバモデル10に入力されるようになる。従ってテスト入力情報(テストパターン)の作成の工数を大幅に減らすことができ、開発期間の短縮化を図れる。
また、設計者が、図11に示すようなコマンドが羅列されたコマンドファイルを作成するだけで、図12(A)〜(E)に示すような様々なタイプのインターフェース信号が生成されるようになる。即ち設計者は、表示ドライバの設計仕様書に従ったコマンドを記述して、図11に示すようなコマンドファイルを作成するだけで、様々なタイプのインターフェース信号が自動生成される。従って設計者は、Verilogの記述フォーマットを熟知していなくても、容易にテスト入力情報を作成できるようになり、テスト入力情報の作成を容易化できる。
また同じ画像データを用いながら、コマンドファイルのコマンド記述を変えるだけで、異なる形式の様々なインターフェース信号のデータが自動生成されるようになるため、テスト入力情報の作成工数の更なる低減化を図れる。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
また検証シミュレータの構成や検証シミュレーション手法も本実施形態で説明したものに限定されるものでない。例えばシミュレーション結果データを画像データファイルとして出力しない手法や、外部インターフェース回路モデルを利用しない手法を採用してもよい。またシミュレーション手法も、Verilogなどのデジタル論理シミュレーション手法に限定されるものではない。
検証対象デバイスである表示ドライバの構成例。 本実施形態の検証シミュレータの構成例。 本実施形態の検証シミュレータのシミュレーション環境。 データドライバモデル、表示パネルモデルの例。 表示パネルモデルの詳細例。 本実施形態のシミュレーション処理のフローチャート。 本実施形態のシミュレーション処理の信号波形例。 シミュレーション結果として信号波形を出力する手法の説明図。 画像データファイルの例。 図10(A)(B)は検証シミュレータにより発見されたバグの例。 コマンドファイルの例。 図12(A)〜図12(E)は種々の形式のインターフェース信号の例。 図13(A)(B)はインターフェース信号の説明図。
符号の説明
10 表示ドライバモデル、20 データドライバモデル、30 走査ドライバモデル、40 表示メモリモデル、50 電源回路モデル、70 ロジック回路モデル、
80 内部インターフェース回路モデル、90 表示パネルモデル、
92 データキャプチャ部、96 画像データファイル作成部、110 カウント部、
112 サンプリングクロック生成部、114 階調データ演算部、
116 内部レジスタ部、130 外部インターフェース回路モデル、
150 テスト入力情報、152 コマンドファイル、154 画像データ、
160 画像データファイル、

Claims (11)

  1. デバイスの動作が記述されたモデルの情報を記憶する記憶部と、
    前記モデルとテスト入力情報とに基づいて検証対象デバイスのシミュレーション処理を行うシミュレーション処理部とを含み、
    前記モデルは、
    表示ドライバの動作が記述された表示ドライバモデルと、前記表示ドライバにより駆動される表示パネルの動作が記述された表示パネルモデルとを含み、
    前記シミュレーション処理部は、
    階調クロックに基づきカウント値のカウント処理を行い、前記表示ドライバモデルからのPWM(Pulse Width Modulation)データ信号のデータを前記表示パネルモデルに入力し、PWMデータ信号の変化点を特定し、特定された変化点に対応するカウント値を取得し、取得されたカウント値に基づいて、PWMデータ信号の階調データを求めるシミュレーション処理を行い、
    前記表示ドライバモデルはデータドライバモデルを含み、前記データドライバモデルは、階調データをラッチするデータラッチ回路と、ラッチされた階調データに基づいてPWM方式で変調されたPWMデータ信号を生成するPWMデータ信号生成回路と、前記PWMデータ信号生成回路で生成されたPWMデータ信号をデータ線に出力する出力回路のモデルを含み、
    前記シミュレーション処理部は、
    前記データラッチ回路、前記PWMデータ信号生成回路、前記出力回路のモデルとして、前記データラッチ回路、前記PWMデータ信号生成回路、前記出力回路のネットリストを使用することを特徴とする検証シミュレータ。
  2. 請求項1において、
    前記シミュレーション処理部は、
    前記階調クロックにより得られたサンプリングクロックに基づいて、PWMデータ信号の変化点を特定することを特徴とする検証シミュレータ。
  3. 請求項2において、
    前記シミュレーション処理部は、
    前記サンプリングクロックにより第K−1のタイミングでPWMデータ信号をサンプリングした時の論理レベルと、第KのタイミングでPWMデータ信号をサンプリングした時の論理レベルが異なる場合に、第Kのタイミングでのカウント値に基づいて、PWMデータ信号の階調データを求めることを特徴とする検証シミュレータ。
  4. 請求項1乃至3のいずれかにおいて、
    前記シミュレーション処理部は、
    求められた階調データを、前記表示ドライバモデルからの走査信号のデータに基づいて、前記表示パネルモデルの内部レジスタ部のレジスタに格納することを特徴とする検証シミュレータ。
  5. 請求項1乃至4のいずれかにおいて、
    前記表示パネルモデルは、
    階調クロックに基づきカウント値のカウント処理を行うカウント部と、
    前記表示ドライバモデルからのPWMデータ信号の変化点を特定し、前記カウント部からのカウント値に基づいて、PWMデータ信号の階調データを求める階調データ演算部を含むことを特徴とする検証シミュレータ。
  6. 請求項1乃至5のいずれかにおいて、
    前記シミュレーション処理部は、
    前記テスト入力情報と前記表示ドライバモデルと前記表示パネルモデルに基づいてシミュレーション処理を行い、前記表示パネルに表示されるべき画像を表示装置に表示するための画像データファイルに、シミュレーション結果データである階調データをフォーマット変換して出力することを特徴とする検証シミュレータ。
  7. 請求項1乃至6のいずれかにおいて、
    前記表示ドライバモデルは、
    表示制御信号を生成するロジック回路の動作が記述されたロジック回路モデルを含み、
    前記シミュレーション処理部は、
    前記ロジック回路モデルとして前記ロジック回路のネットリストを使用することを特徴とする検証シミュレータ。
  8. 請求項1乃至7のいずれかにおいて、
    前記モデルは、
    前記表示ドライバの外部デバイスが含む外部インターフェース回路の動作が記述された外部インターフェース回路モデルを含み、
    前記テスト入力情報は、
    前記表示ドライバを動作させるためのコマンドが少なくとも記述されたコマンドファイルを含み、
    前記シミュレーション処理部は、
    前記コマンドファイルを前記外部インターフェース回路モデルに入力し、前記コマンドファイルに基づき前記外部インターフェース回路モデルにより生成された所与の形式のインターフェース信号のデータを、前記表示ドライバモデルに入力するシミュレーション処理を行うことを特徴とする検証シミュレータ。
  9. 請求項8において、
    前記インターフェース信号は、MPUインターフェース信号、RGBインターフェース信号、シリアルインターフェース信号及びYUVインターフェース信号の少なくとも1つを含み、
    前記シミュレーション処理部は、
    前記外部インターフェース回路モデルにより生成された前記MPUインターフェース信号、前記RGBインターフェース信号、前記シリアルインターフェース信号及び前記YUVインターフェース信号の少なくとも1つのインターフェース信号のデータを、前記表示ドライバモデルに入力するシミュレーション処理を行うことを特徴とする検証シミュレータ。
  10. 請求項8又は9において、
    前記コマンドファイルは、インターフェースモード指定コマンドを含み、
    前記シミュレーション処理部は、
    前記インターフェースモード指定コマンドで指定される形式のインターフェース信号のデータを、前記表示ドライバモデルに入力するシミュレーション処理を行うことを特徴とする検証シミュレータ。
  11. 検証シミュレータのための検証シミュレーション方法であって、
    前記検証シミュレータは、
    デバイスの動作が記述されたモデルの情報を記憶する記憶部と、
    前記モデルとテスト入力情報とに基づいて検証対象デバイスのシミュレーション処理を行うシミュレーション処理部とを含み、
    前記モデルは、
    表示ドライバの動作が記述された表示ドライバモデルと、前記表示ドライバにより駆動される表示パネルの動作が記述された表示パネルモデルとを含み、
    前記シミュレーション処理部は、
    階調クロックに基づきカウント値のカウント処理を行い、前記表示ドライバモデルからのPWM(Pulse Width Modulation)データ信号のデータを前記表示パネルモデルに入力し、入力されたPWMデータ信号の変化点を特定し、特定された変化点に対応するカウント値を取得し、取得されたカウント値に基づいて、PWMデータ信号の階調データを求めるシミュレーション処理を行い、
    前記表示ドライバモデルはデータドライバモデルを含み、前記データドライバモデルは、階調データをラッチするデータラッチ回路と、ラッチされた階調データに基づいてPWM方式で変調されたPWMデータ信号を生成するPWMデータ信号生成回路と、前記PWMデータ信号生成回路で生成されたPWMデータ信号をデータ線に出力する出力回路のモデルを含み、
    前記シミュレーション処理部は、
    前記データラッチ回路、前記PWMデータ信号生成回路、前記出力回路のモデルとして、前記データラッチ回路、前記PWMデータ信号生成回路、前記出力回路のネットリストを使用することを特徴とする検証シミュレーション方法。
JP2006085740A 2006-03-27 2006-03-27 検証シミュレータ及び検証シミュレーション方法 Expired - Fee Related JP4561666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006085740A JP4561666B2 (ja) 2006-03-27 2006-03-27 検証シミュレータ及び検証シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085740A JP4561666B2 (ja) 2006-03-27 2006-03-27 検証シミュレータ及び検証シミュレーション方法

Publications (2)

Publication Number Publication Date
JP2007264762A JP2007264762A (ja) 2007-10-11
JP4561666B2 true JP4561666B2 (ja) 2010-10-13

Family

ID=38637731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085740A Expired - Fee Related JP4561666B2 (ja) 2006-03-27 2006-03-27 検証シミュレータ及び検証シミュレーション方法

Country Status (1)

Country Link
JP (1) JP4561666B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010086318A (ja) * 2008-09-30 2010-04-15 Digital Electronics Corp デバッグシステム
CN112731263B (zh) * 2020-12-25 2023-06-30 河南翔宇医疗设备股份有限公司 一种功率校准方法、装置及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181940A (ja) * 1998-12-17 2000-06-30 Ricoh Co Ltd アナログ・デジタル混載論理シミュレーション方法
JP2005156962A (ja) * 2003-11-26 2005-06-16 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040273A (ja) * 1996-07-24 1998-02-13 Matsushita Electric Ind Co Ltd シミュレーション装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181940A (ja) * 1998-12-17 2000-06-30 Ricoh Co Ltd アナログ・デジタル混載論理シミュレーション方法
JP2005156962A (ja) * 2003-11-26 2005-06-16 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器

Also Published As

Publication number Publication date
JP2007264762A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4577154B2 (ja) 検証シミュレータ及び検証シミュレーション方法
US10490154B2 (en) Electro-optical device and electronic device
CN101635127B (zh) 显示器件及其驱动方法
CN101908318B (zh) 提供pip和指针支持的电泳显示控制器
CN101872586A (zh) 笔划捕获等待时间的最小化
WO2012053466A1 (ja) 表示装置およびその駆動方法
KR100375531B1 (ko) 복수의 연쇄 디스플레이 장치의 구동 방법, 구동 장치,연쇄 가능한 디스플레이 장치, 및 연쇄 디스플레이 시스템
JP4561533B2 (ja) 検証シミュレータ及び検証シミュレーション方法
US20120113090A1 (en) Matrix display device and method of driving the same
CN113760217B (zh) 显示面板显示方法、显示装置、显示面板及存储介质
JP4561666B2 (ja) 検証シミュレータ及び検証シミュレーション方法
TW541514B (en) Drive method of display element, and electronic equipment using the method
JP2000122030A (ja) マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置
JP4561665B2 (ja) 検証シミュレータ及び検証シミュレーション方法
JP2009116627A (ja) 集積回路装置の設計方法、集積回路装置の設計支援システム、集積回路装置の設計支援プログラム、集積回路装置及び電子機器
JP4561532B2 (ja) 検証シミュレータ及び検証シミュレーション方法
US7397456B2 (en) Inspecting method and inspecting device of control signal for display device, and display unit having this inspecting function
KR102243676B1 (ko) 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치
KR101957296B1 (ko) 전원공급장치와 이를 구비한 액정표시장치, 및 전원공급방법
TWI608466B (zh) 畫素陣列裝置及分段驅動方法
KR101246568B1 (ko) 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치
KR100621048B1 (ko) Ddi의 검증방법
JP5071654B2 (ja) 集積回路装置のシミュレーション方法
CN118411934A (zh) 复位电路和包括该复位电路的定时控制器
KR20230172063A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4561666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees