JP4548939B2 - 電子回路および基板中の少なくとも１つのパワー電子構成要素からなる集積電子回路の製造方法 - Google Patents

電子回路および基板中の少なくとも１つのパワー電子構成要素からなる集積電子回路の製造方法 Download PDF

Info

Publication number
JP4548939B2
JP4548939B2 JP2000566884A JP2000566884A JP4548939B2 JP 4548939 B2 JP4548939 B2 JP 4548939B2 JP 2000566884 A JP2000566884 A JP 2000566884A JP 2000566884 A JP2000566884 A JP 2000566884A JP 4548939 B2 JP4548939 B2 JP 4548939B2
Authority
JP
Japan
Prior art keywords
substrate
connection
manufacturing
integrated circuit
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000566884A
Other languages
English (en)
Other versions
JP2002523900A (ja
Inventor
ジダン・ピエール
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2002523900A publication Critical patent/JP2002523900A/ja
Application granted granted Critical
Publication of JP4548939B2 publication Critical patent/JP4548939B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

【０００１】
（技術分野）
この発明は、電子回路および基板中に、少なくとも１つの電子構成要素、とくにパワー電子構成要素からなる集積電子回路を製造する方法に関する。
【０００２】
この発明の意味において、電子構成要素とは、ダイオード、またはトランジスタのごとき個々の構成要素および増幅段または論理切り換えユニットのごとき演算構体の両方であると理解される。
【０００３】
加えて、構成要素とは、パワー構成要素により大電流がそれを流れることができる構成要素またはその端子に高電圧を受容できる構成要素を意味する。かかる構成要素は、例えば、ダイオード、トランジスタ、および用途に応じて、数千ボルトに達することができる電圧で作動することが可能でおよび／または数十アンペアの電流がそれを導通し得るサイリスタである。
【０００４】
本発明は、電動機制御回路、回路遮断器回路のごとき保護回路、パワーリミッタまたはレギュレータの製造に、または論理切り換え段とパワー切り換え段を結合する回路に用途を見い出している。
【０００５】
（背景技術）
モータまたはパワー調整回路を制御するための集積回路は、一般に、構成要素当たり数ｍｍ2 までの集積基板上に大きな面積を占めることができる１またはそれ以上のパワー構成要素からなっている。それは、また、パワー構成要素に接続される電子制御構成要素からなっており、制御構成要素は低電圧でかつ低電流により作動する。
【０００６】
製造コストおよび占められる空間の要請は１方の構成要素をパワー構成要素とともにかつ回路の他方の構成要素を集合処理技術にしたがって製造され得る単一のモノリシックユニットへと導く。
【０００７】
回路のすべての構成要素を集積するモノリシックユニットの製造は、一般に、１および同一の基板へのパワー構成要素および他の構成要素の集積からなっている。
【０００８】
この集積は、その場合に、構成要素それ自体の変更、表面上での構成要素に関する好ましい製造技術、基板の厚さ内での製造の不利益、または構成要素の製造前の基板の複雑な準備の要求を必要とする電気絶縁の問題を提起する。
【０００９】
電気絶縁に関するこの準備作業は、接続バリヤを形成するように基板に、高温での、ドーピング不純物の拡散からなっている。他の技術によれば、絶縁は構成要素を基板に集積する前に基板内に誘電体壁（エンクロージャ）を作ることによって設けられ得る。
【００１０】
構成要素自体の変更または基板の準備は、高い製造生産性能および構成要素の高密度集積の要求と一般に非常に適合しない複雑かつ高価な作業を伴う。
【００１１】
（発明の開示）
本発明の目的は、パワー電子構成要素および他の電子構成要素の両方からなることができかつ上述した困難を持たない集積電子回路の製造方法を提供することにある。
【００１２】
特別な目的は、それらの相互の電気的絶縁を達成するために製造に関するどのような制限もまたは構成要素それ自体の変更も課さないかかる方法を提供することにある。
【００１３】
本発明の他の目的は、基板の特別な準備なしに１つのおよび同一の基板へのすべての構成要素の集積を可能にする方法を提供することにある。
【００１４】
さらに他の目的は、高電圧で作動する構成要素および低電圧で作動する構成要素のより有効な絶縁を可能にする方法を提供することにある。
【００１５】
他の目的は、その外面が接続端子から実質上自由である、電子回路のあらゆる構成要素からなっているモノリシックユニットの製造を許容する方法を提供することにある。
【００１６】
本発明のさらに他の目的は、多数の同一の電子回路の集合的かつ同時の製造を許容するかかる方法を提供することにある。
【００１７】
これらの目的を達成するために、この発明の正確な主題は、その１つまたはそれ以上が、例えば、パワー構成要素である、複数の電気的構成要素からなっている集積回路の製造方法である。この方法は、以下の連続する工程、すなわち、
ａ）基板中の複数の構成要素の形成および前記基板の第１面上の、前記構成要素用の接続点の形成、
ｂ）前記基板上の接続点の分布に対応するパターンに応じて導電性軌道の接続支持体の形成、
ｃ）前記接続点を対応する導電性軌道と電気的に接続する前記接続支持体上への前記基板の移送、
ｄ）前記基板の１方の電子構成要素を他方の電子構成要素から分離するように、少なくとも１方の電子構成要素を含む基板の少なくとも１部分を取り囲み、かつ前記接続支持体に達することなく前記基板を垂直に通過する、少なくとも１つの分離溝の形成、
ｅ）前記分離溝及び前記基板と前記接続支持体との間の少なくとも１部分に延びている誘電体材料による前記分離溝の充填、
ｆ）前記接続支持体の１部分（２５０）を露出して、その中に少なくとも１つの導電性軌道（２３０）を延出させる
各工程を有する。
【００１８】
誘電体材料によるそれらの充填と結合される分離溝の形成は、各々１またはそれ以上の電子的構成要素を含んでいる基板の種々の部分を有効に絶縁させる。とくに、パワー構成要素、とくに高電圧パワー構成要素を含んでいる基板の部分、および低電圧で作動する構成要素を含んでいる基板の部分を相互に絶縁することができる。
【００１９】
本発明のこの特別な特徴は、それらの電気的絶縁を心配することなく１つおよび同一の基板にすべての構成要素を最初に製造することを許容する。それゆえ、構成要素の製造方法は自由にかつ電気的絶縁以外の要求に関連して選択されることが可能で、そして基板はどのような特別な準備も必要としない。
【００２０】
さらに、分離溝の形成は接続支持体上への基板の移送に続いて起こるので、すべての構成要素の接続が集合的かつ同時の方法において行われることが可能である。
【００２１】
この特別な特徴は、集積回路の工業的製造において著しく好都合である。
【００２２】
本方法の特別な実施例によれば、工程ｃ）の前に、拡張溝が、工程ｄ）中に分離溝が形成される位置において、前記分離溝のため基板に作られることが可能である。
【００２３】
分離溝の端部を拡張することは、分離溝の各側の基板の部分の縁部が、鋭い縁部を形成しかつ基板の部分間に存在する電界を集中させるのを阻止することを可能にする。
【００２４】
拡張溝は斜めのエッジを有する鋸ブレードを使用して、面取りされた縁部により作られ得る。それらは、また、エッチングによって作られてもよく、丸い形状の縁部を付与する。
【００２５】
本方法の工程ｃ）の間中、接続点および導電性軌道は、例えば、溶融可能な材料からなるボスによる接続、導電性接着剤による接続および共融半田付けによる接続から選ばれた接続方法によって接続され得る。
【００２６】
ボスによるかつとくに溶融可能な材料のビーズによる接続はとくに構成要素の接続点の数が多いとき好適である。そのうえ、「フリップチップ」の呼び名で同様に知られている、溶融可能な材料のビーズによる接続技術は、より大きなアラインメント許容誤差により接続支持体への基板の移送を許容する。基本的には、基板と支持体との間の相互の正確な位置決めは、溶融されるとき、ビーズ材料内に作用する表面張力によって自動的に行われる。
【００２７】
接続が溶融可能な材料のビーズによってなされるとき、本方法の工程ｅ）の間中、分離溝に導入された誘電体材料は、前記ビーズを覆うように、基板と接続支持体との間を貫通することができる。
【００２８】
基板と接続支持体との間の自由空間のすべてに誘電体材料を配置することは、構成要素間のかつまた電気的接続として知られる溶融可能な材料のビーズ間の電気的絶縁の精密な制御を許容する。
【００２９】
誘電体材料が所定位置に置かれた後、操作は、前記第１の面と反対の、基板の第２の自由面上の相互接続軌道の形成によって完全にされ得る。
【００３０】
「背面」による構成要素のかかる相互接続は、とくにパワー構成要素に示唆される。
【００３１】
好ましくは、基板の第２面上に接続をするために、この面が平らな表面を有することが望ましい。また、分離溝に誘電体材料を配置することは、材料が第２プレートの表面と正確に面一であるようになされる。
【００３２】
本発明の他の好都合な態様によれば、本方法は、加えて、接続支持体の１部分の露出からなることができ、その中に構成要素の少なくとも１つに接続される少なくとも１つの分離溝が延びている。
【００３３】
この特徴は、外部へ接続し、かつそれゆえ基板または支持体の自由外面上の接続ソケットを制限するかまたは処分するために導電性軌道への接近を許容している。
【００３４】
これらの面は、その場合に、パワー構成要素によって発生される熱の放散のためにラジエータと接触させられ得る。
【００３５】
上述した方法により、端部が拡張され、基板を垂直に通過している分離溝によって分離された前記基板の各部に形成された複数の構成要素、基板の１部分を受容している、前記構成要素に接続された導電性軌道を備えた接続支持体、および前記分離溝にかつ前記基板および前記接続支持体の部分間の少なくとも１部分に延びている誘電体材料からなっている集積回路が得られる。
【００３６】
回路は基板の異なる部分に形成されるパワー構成要素および論理切り換え構成要素からなることもできる。
【００３７】
この発明の他の特徴および利点は、以下に続く添付図面の各図を参照する説明からより良好に現れる。この説明は純粋に例示の目的にのみ示されかつ非限定的である。
【００３８】
（発明を実施するための最良の形態）
図１は、断面において、「前面」と呼ばれる第１面１０２および「背面」と呼ばれる第２面１０４を有する、例えば、シリコンから作られた、基板１００の１部分を示している。
【００３９】
前面および背面から基板に形成されたドーピングされた領域１０６は基板中の種々の構成要素または構成要素の部分の定義を許容する。
【００４０】
図の例において、示された基板の部分は、例えば、絶縁されたゲートバイポーラトランジスタ（ＩＧＢＴ）、ダイオードおよび第２の絶縁されたゲートバイポーラトランジスタである３つの構成要素１１０ａ，１１０ｂ，１１０ｃからなっている。
【００４１】
図１の参照符号１１６は、それらの間にどのような差異もなしに、基板１００の前面に形成された接続点を示している。この接続点は、基板の前面と面一のドーピングされた領域上で接触点を構成する点であることができるかまたは例えば、酸化物ゲートの薄い層によって前面から絶縁された制御ゲートであることができる。接続点は、好ましくは、アルミニウムのごとき金属またはＡｌＳｉＣｕのごとき合金または、金属層、例えば、チタン、ニッケルおよび金の積層から作られる。
【００４２】
図１において、観察され得ることは、ドーピングされた領域１０６は、構成要素１１０ａ，１１０ｂ，１１０ｃが連続せず、しかも、以下の文脈において分離区域と呼ばれる、区域１２０によって分離されるようなレイアウトにしたがって形成されるということである。
【００４３】
図２はそれぞれ構成要素１１０ａ，１１０ｂ，１１０ｃのまわりに延びている溝１２２からなる分離区域の形成を示している。溝はその縁部が面取りまたは丸みが付けられた側部１２５を有している。溝は基板１００に後で作られる分離溝の端部を拡張するのに向けられる。同等な溝１２５が、また、それらが前面の溝１２２と一致するように、背面に作られている。
【００４４】
明瞭にされるべきことは、本方法の他の考え得る実施例において、幾つかの拡張溝を形成する工程および続いて起こる明細書に記載される分離溝を形成する工程は逆にされ得るということである。幾つかの特別な場合において、背面上および前面上の少なくとも一方の溝は必要ないかも知れない。
【００４５】
図３は、シリカまたはポリマのごとき電気的絶縁材料から作られるパッシベーション層１２６の、基板の前面および背面上での形成を示している。
【００４６】
パッシベーション層の形成には、少なくとも部分的に、一定数の接続点１１６を剥き出しにさせる、この層中の開口２８の形成が続いている。複数の開口がその点の幾つかの部分を剥き出しにするように１つおよび同一の接続点１１６の上方のパッシベーション層に作られることができる。
【００４７】
添付図面の図４は構成要素を有する基板を受容するための接続支持体を示している。
【００４８】
他の方法で接続支持体と呼ばれる支持板２００は、前面と呼ばれる、その面の１方２０２上で、電気的絶縁材料からなる層２２６により処理される。例として、支持板２００および層２２６は、それぞれ、シリコンおよびシリカのごとき材料から作られ得る。
【００４９】
支持板２００の材料が、シリカまたはアルミナのごとき、電気的絶縁材料である特別な実施例において、絶縁層２２６は省略され得る。軌道２３０、および接続点２３１はその場合に、支持板上に直接形成される。
【００５０】
接続支持体２００の軌道および接続点は、図１ないし図３を参照して説明された基板１００上の接続点分布と一致するパターンにしたがって形成される。
【００５１】
それゆえ、支持体２００の接続点は、基板が接続支持体上に移送されるとき基板１００と連係する点に向かい合っている。
【００５２】
一定数の軌道、かつより詳しくは接続支持体の軌道の接続点は溶融可能な材料２３２のビーズにより処理される。溶融可能な材料は、比較的低い温度で溶融可能である、スズ、鉛およびインジウムの少なくとも１つをベースにした合金のごとき材料である。
【００５３】
ビーズの位置決めは、接続支持体の前面上の、導電性軌道を覆う該軌道上の溶融可能な材料のビーズの配置を許容する開口を有するパッシベーション層の形成によって先行され得る。簡単化の理由で、図には示されない、かかるパッシベーション層は、接続支持体と後でこれに移送される基板の軌道間に良好な絶縁が設けられるのを可能にする。また、回避されるべき近隣の軌道間の寄生接触を可能にしかつ本方法の続いて起こる部分において多分使用されるかも知れない化学的エッチング剤に対して軌道を保護する。
【００５４】
接続支持体上への基板１００の移送は図５に示される。組立ての間中、基板１００の前面１０２は、溶融可能なビーズ２３２が、これらと連係する、基板の接続点１１６上の所定位置にそれぞれ来るように、接続支持体の前面２０２に向けられる。
【００５５】
明らかにされるべきことは、代替的に、溶融可能な材料のビーズの全部または１部が、また、接続支持体２００の接続点上よりむしろ、基板１００の接続点上に最初に形成されるということである。
【００５６】
溶融可能な材料のビーズと接続点との間の最終的な接続はビーズの材料を溶融するのに十分である温度に構体の温度を上昇することによって引き起こされる。この材料はその場合に溶融可能な材料によって濡れられた接続点上に半田付けされる。
【００５７】
図６によって示される、本方法の次の工程は基板に分離溝（トレンチ）１４０を形成することからなる。これらの分離溝は構成要素１１０ａ，１１０ｂ，１１０ｃを取り囲んでいる。
【００５８】
分離溝は、基板の背面１０４から出発してかつ以前に形成された溝１２２，１２４と一致して鋸引きにより作られる。代替的に、拡張溝かつとくに背面上の拡張溝１２４は分離溝の後に形成され得る。
【００５９】
記載された例において、分離溝は最初に鋸引きしかつ次いで乾燥エッチングすることにより作られる。図は、鋸引きすることによって作られかつ分離溝の底部に材料の残部を有する、完全に貫通しない分離溝を示している。この材料の残部は次いで完全に貫通する分離溝を設けるように乾燥エッチングによって除去される。
【００６０】
エッチングによる分離溝の製造によって、直ぐ下の接続支持体の軌道２３０を損傷する危険なしに、鋸引き深さにわたって精密な制御を有さねばならないことが回避される。
【００６１】
水流およびレーザの少なくとも一方を使用する切断技術のごとき、他の技術が、また、分離溝を形成するのに使用され得る。
【００６２】
図７は誘電体材料１４２による分離溝の充填を示している。使用される材料は好ましくは、例えば、ポリマ材料、ゾル−ゲルまたはエポキシ樹脂のごとき、凝固され得る最初に液体である材料である。この材料は液体状態で導入されかつ次いで凝固される。
【００６３】
観察され得ることは、誘電体材料は分離溝を充填するだけでなく、また、接続ビーズが覆われるように基板および接続支持体の前面１０２，２０２間に延びているということである。
【００６４】
誘電体材料によって、長期間にわたって、構成要素間の相互の電気的絶縁および接続点２００に対する構成要素の絶縁の品質が保証される。
【００６５】
示された例において、分離溝の充填は誘電体材料１４２が基板の背面１０４と正確に面一であるようになっている。また、誘電体材料は剰余のパッシベーション層を作るように基板の背面にはみ出てもよい。そのうえ、背面上の過剰な誘電体材料は、また、研磨によって除去され得る。
【００６６】
本方法の特別な実施例によれば、構成要素は試験されることができ、かつ欠陥のある構成要素は誘電体材料が所定位置に置かれる前に他の適切な構成要素によって交換され得る。同一の方法において、他の基板にかつ他の製造技術によって製造された構成要素が最初の基板の位置にまたはその構成要素間に導入され得る。それらの構成要素は、また、誘電体材料の前に所定位置に置かれる。
【００６７】
図８は、幾つかの構成要素間に接続が作られるのを許容する、基板の背面１０４上の、導電性相互接続軌道１４６の形成を示している。
【００６８】
相互接続軌道の作成は、例えばドーピングされた領域１０６への接近を可能にする、背面のパッシベーション層における開口の形成によって先行される。
【００６９】
金属層が次いで背面１０４の全体に形成され、かつ次いで導電性軌道１４６を作るのを可能にするパターンにしたがってエッチングされる。この軌道は、例えば、基板の種々の部分に配置される種々の構成要素のドーピングされた領域をともに接続する。
【００７０】
新たな誘電体パッシベーション層１４８が次いで導電性軌道を保護するように背面の自由面に形成される。
【００７１】
開口が導電性軌道上に接触点を作るように新たな誘電体層に作られ得る。これらの点は図には示されない。
【００７２】
上述された処理工程を実施した後、基板および接続支持体は形成されたモジュールの各々を個別化するために切断され得る。
【００７３】
図９は構成要素１１０ａ，１１０ｂおよび１１０ｃからなっているかかるモジュールを示している。
【００７４】
切断は、図９の左手側に参照符号Ａで印が付けられた、１つおよび同一の切断面に沿って基板および接続支持体を切断させ得る直線ブレードを有する鋸によって実施例され得る。
【００７５】
基板および接続支持体の切断は、また、段付きブレードを備えた鋸によって実施され得る。かかるブレードはオフセット基板および接続支持体の鋸切断を行わせる。オフセット切断によって得られた切断は図９の参照符号Ｂによって示される。
【００７６】
オフセット鋸切断は、そこに、また、溶融可能な材料のビーズによって構成要素に接続される導電性軌道２３０の部分が延びる、接続支持体の突出部分２５０を剥き出しにするために利用される。
【００７７】
導電性接続ワイヤが他の外部設備へモジュールの構成要素を接続するために剥き出しにされた部分２５０の軌道に接続され得る（接続ワイヤと同様にこの設備は図示されない）。
【００７８】
この特徴は基板および接続支持体の少なくとも一方の後面１０４，２０４に製造されるような接触ソケットの数の減少を許容し、かつそれゆえ、放熱ラジエータの考え得る配置のためにこれらの面上の空間を解放する。
【００７９】
上記は基板と接続支持体との間の電気的接続が溶融可能な材料のビーズまたはボスを使用して製造される本発明を実行するとくに好都合な方法を説明している。しかしながら、本方法の実行のための他の可能性によれば、電気的接続は、接続点間の共融半田付けによってまたは基板と支持体との間に置かれた異方性の導電性接着剤を使用して行われ得る。異方性の導電性接着剤は基板と支持体との間の空間内で横方向に沿って電流を通過させるのみである。
【００８０】
そのうえ、溶融可能な材料のビーズまたは他の接続手段は、接続支持体２００の前面に作られた凹所２５２に収納されることができる。この場合に、接続支持体上に移送された基板は凹所のまわりの接続支持体２０２の前面に載置することが可能である。
【００８１】
この変形例は図１０に示される。図１０は、同様に、支持板２００上の点における共融半田付けのために基板１００上に接続点を製造する特別な方法を示している。
【００８２】
基板の点上の金属または共融堆積は、支持体上への移送を実施する前に拡大することにより、外側末端の表面との電気的接触を可能にする。
【図面の簡単な説明】
【図１】 本発明の方法の特別な実施例による基板の作成用工程を示す、基板の簡単化された概略断面図である。
【図２】 本発明の方法の特別な実施例による基板の作成用工程を示す、基板の簡単化された概略断面図である。
【図３】 本発明の方法の特別な実施例による基板の促成用工程を示す、基板の簡単化さされた概略断面図である。
【図４】 本方法の実行に使用される接続支持体の簡単化された概略断面図である。
【図５】 基板および接続支持体を、これらの部分の組立てを示している簡単化された概略断面図である。
【図６】 基板に分離溝を形成する工程を示す、図５の構造の概略断面図である。
【図７】 分離溝内の誘電体材料の配置を示している基板および接続支持体の概略断面図である。
【図８】 基板の「背」面上の相互接続軌道の作成を示している図７の構造に一致する構造を示す概略断面図である。
【図９】 基板および接続支持体上に実施される切断作業を示している図８の構造の概略断面図である。
【図１０】 本発明の他の考え得る実施例によって得られた、図９の構造と同様な構造を示す概略断面図である。

Claims (9)

  1. 複数の電子構成要素（１１０ａ，１１０ｂ，１１０ｃ）からなる集積回路を製造する方法において、この方法が以下の連続する工程、すなわち、
    ａ）基板（１００）中の複数の構成要素（１１０ａ，１１０ｂ，１１０ｃ）の形成および前記基板の第１面（１０２）上の、前記構成要素用の接続点（１１６）の形成、
    ｂ）前記基板上の接続点（１１６）の分布に対応するパターンに応じて導電性軌道（２３０，２３１）の接続支持体（２００）の形成、
    ｃ）前記接続点（１１６）を対応する導電性軌道（２３０，２３１）と電気的に接続する前記接続支持体（２００）上への前記基板（１００）の移送、
    ｄ）前記基板の１方の電子構成要素を他方の電子構成要素から分離するように、少なくとも１方の電子構成要素を含む基板の少なくとも１部分を取り囲み、かつ前記接続支持体に達することなく前記基板を垂直に通過する、少なくとも１つの分離溝の形成、
    ｅ）前記分離溝及び前記基板と前記接続支持体との間の少なくとも１部分に延びている誘電体材料（１４２）による前記分離溝の充填、
    ｆ）前記接続支持体の１部分（２５０）を露出して、その中に少なくとも１つの導電性軌道（２３０）を延出させる、
    各工程を有することを特徴とする集積回路の製造方法。
  2. 加えて、工程ｅ）の後に、各々少なくとも１つの構成要素からなっているモジュールを個別化するために前記基板および前記接続支持体を切断することを特徴とする請求項１記載の集積回路の製造方法。
  3. 工程ａ）が前記複数の構成要素の中に少なくとも１つのパワー構成要素の形成からなり、そして前記工程ｄ）の間中、少なくとも１つの分離溝が前記パワー構成要素を含む基板の１部分を取り囲んで形成されることを特徴とする請求項１に記載の集積回路の製造方法。
  4. 工程ｃ）の前に、溝（１２２，１２４）が、工程ｄ）の間中前記分離溝が形成される位置において、前記分離溝を拡張するために前記基板に作られることを特徴とする請求項１に記載の集積回路の製造方法。
  5. 工程ｅ）の間中、前記接続点（１１６）および前記導電性軌道（２３０，２３１）が溶融可能な材料からなるボスによる接続、導電性接着剤による接続および共融半田付けによる接続の中から選ばれた接続方法によって接続されることを特徴とする請求項１に記載の集積回路の製造方法。
  6. 前記接続点（１１６）および前記導電性軌道（２３０，２３１）が溶融可能な材料のボスを使用して接続されそして前記分離溝を介して導入される誘電体材料が、前記ボスを覆うように、前記基板（１００）と前記接続支持体（２００）との間に貫通させられることを特徴とする請求項１に記載の集積回路の製造方法。
  7. また、前記工程ｅ）の後に、前記基板（１００）の、第２の自由面（１０４）上の相互接続軌道（１４６）の形成が行われることを特徴とする請求項１に記載の集積回路の製造方法。
  8. 前記分離溝（１４０）が鋸引きおよびエッチングの少なくとも一方によって形成されることを特徴とする請求項１に記載の集積回路の製造方法。
  9. 加えて、工程ｅ）の前に、前記基板（１００）以外の基板に製造された少なくとも１つの構成要素の接続支持体上の移送および接続からなることを特徴とする請求項１に記載の集積回路の製造方法。
JP2000566884A 1998-08-25 1999-08-24 電子回路および基板中の少なくとも１つのパワー電子構成要素からなる集積電子回路の製造方法 Expired - Fee Related JP4548939B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR98/10688 1998-08-25
FR9810688A FR2782840B1 (fr) 1998-08-25 1998-08-25 Circuit electronique et procede de realisation d'un circuit electronique integre comprenant au moins un composant electronique de puissance dans une plaque de substrat
PCT/FR1999/002033 WO2000011713A1 (fr) 1998-08-25 1999-08-24 Circuit electronique integre comprenant au moins un composant electronique de puissance

Publications (2)

Publication Number Publication Date
JP2002523900A JP2002523900A (ja) 2002-07-30
JP4548939B2 true JP4548939B2 (ja) 2010-09-22

Family

ID=9529865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000566884A Expired - Fee Related JP4548939B2 (ja) 1998-08-25 1999-08-24 電子回路および基板中の少なくとも１つのパワー電子構成要素からなる集積電子回路の製造方法

Country Status (6)

Country Link
US (1) US6423573B1 (ja)
EP (1) EP1025584B1 (ja)
JP (1) JP4548939B2 (ja)
DE (1) DE69940967D1 (ja)
FR (1) FR2782840B1 (ja)
WO (1) WO2000011713A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7448556B2 (en) 2002-08-16 2008-11-11 Henkel Kgaa Dispenser bottle for at least two active fluids
JP4147244B2 (ja) 2002-08-16 2008-09-10 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン 少なくとも２種類の活性流体のためのディスペンサ・ボトル
US6890836B2 (en) * 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
US7550420B2 (en) 2005-04-29 2009-06-23 E. I. Dupont De Nemours And Company Enzymatic production of peracids using perhydrolytic enzymes
EP1877566B1 (en) 2005-04-29 2009-02-18 E.I. Du Pont De Nemours And Company Enzymatic production of peracids using perhydrolytic enzymes
US20100164079A1 (en) * 2005-06-29 2010-07-01 Koninklijke Philips Electronics, N.V. Method of manufacturing an assembly and assembly
US7910822B1 (en) * 2005-10-17 2011-03-22 Solaria Corporation Fabrication process for photovoltaic cell
US8288136B2 (en) 2005-12-13 2012-10-16 E. I. Du Pont De Nemours And Company Production of peracids using an enzyme having perhydrolysis activity
US8518675B2 (en) 2005-12-13 2013-08-27 E. I. Du Pont De Nemours And Company Production of peracids using an enzyme having perhydrolysis activity
US7964378B2 (en) 2005-12-13 2011-06-21 E.I. Du Pont De Nemours And Company Production of peracids using an enzyme having perhydrolysis activity
US7951566B2 (en) 2005-12-13 2011-05-31 E.I. Du Pont De Nemours And Company Production of peracids using an enzyme having perhydrolysis activity
US7723083B2 (en) 2005-12-13 2010-05-25 E.I. Du Pont De Nemours And Company Production of peracids using an enzyme having perhydrolysis activity
CA2635932C (en) 2006-02-23 2014-05-27 E.I. Du Pont De Nemours And Company Removable antimicrobial coating compositions and methods of use
US7473658B2 (en) 2006-11-13 2009-01-06 E. I. Du Pont Nemours And Company Partially fluorinated amino acid derivatives as gelling and surface active agents
JP2008300565A (ja) * 2007-05-30 2008-12-11 Sanyo Electric Co Ltd 半導体装置
JP4687742B2 (ja) * 2007-08-27 2011-05-25 株式会社デンソー 半導体装置の製造方法
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
US7932180B2 (en) 2008-07-07 2011-04-26 Infineon Technologies Ag Manufacturing a semiconductor device via etching a semiconductor chip to a first layer
JP5504268B2 (ja) 2008-08-13 2014-05-28 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 酵素的過酸生成の制御
US7777186B2 (en) * 2008-08-14 2010-08-17 L-3 Communications Cincinnati Electronics Corporation Pixel interconnect insulators and methods thereof
US20110177145A1 (en) 2009-07-27 2011-07-21 E.I. Du Pont De Nemours And Company In situ preparation of peracid-based removable antimicrobial coating compositions and methods of use
US20110177146A1 (en) 2009-07-27 2011-07-21 E. I. Du Pont De Nemours And Company Removable antimicrobial coating compositions containing cationic rheology agent and methods of use
CA2763568A1 (en) 2009-07-27 2011-02-10 E.I. Du Pont De Nemours And Company Enzymatic in situ preparation of peracid-based removable antimicrobial coating compositions and methods of use
US20110182959A1 (en) 2009-07-27 2011-07-28 E.I. Du Pont De Nemours And Company. Removable antimicrobial coating compositions containing acid-activated rheology agent and methods of use
US8222012B2 (en) 2009-10-01 2012-07-17 E. I. Du Pont De Nemours And Company Perhydrolase for enzymatic peracid production
WO2011119706A1 (en) 2010-03-26 2011-09-29 E.I. Dupont De Nemours And Company Perhydrolase providing improved specific activity
CA2792930A1 (en) 2010-03-26 2011-09-29 E. I. Du Pont De Nemours And Company Polyarylene sulfide-containing polymer melt
US8389255B2 (en) 2010-03-26 2013-03-05 E.I. De Pont De Nemours And Company Perhydrolase providing improved specific activity
US8450091B2 (en) 2010-03-26 2013-05-28 E. I. Du Pont De Nemours And Company Perhydrolase providing improved specific activity
US8445242B2 (en) 2010-03-26 2013-05-21 E. I. Du Pont De Nemours And Company Perhydrolase providing improved specific activity
WO2011119703A1 (en) 2010-03-26 2011-09-29 E.I. Dupont De Nemours And Company Process for the purification of proteins
CN103383916B (zh) * 2013-08-08 2016-03-02 扬州晶新微电子有限公司 可用于共晶焊的p型硅器件芯片背面金属化方法
DE102013219733B4 (de) * 2013-09-30 2015-05-07 Siemens Aktiengesellschaft Verfahren zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes
CN113178394B (zh) * 2021-04-28 2023-06-27 浙江集迈科微电子有限公司 减少应力的芯片贴装工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
GB1467354A (en) * 1974-05-10 1977-03-16 Gen Electric Power transistor
JPS53105977A (en) * 1977-02-26 1978-09-14 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS5759349A (en) * 1980-09-29 1982-04-09 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPH0738401B2 (ja) * 1986-10-13 1995-04-26 株式会社日立製作所 Ｌｓｉチツプ実装構造体
FR2646558B1 (fr) * 1989-04-26 1994-04-01 Commissariat A Energie Atomique Procede et machine d'interconnexion de composants electriques par elements de soudure
US5264699A (en) * 1991-02-20 1993-11-23 Amber Engineering, Inc. Infrared detector hybrid array with improved thermal cycle reliability and method for making same
US5308980A (en) * 1991-02-20 1994-05-03 Amber Engineering, Inc. Thermal mismatch accommodated infrared detector hybrid array
FR2715002B1 (fr) * 1994-01-07 1996-02-16 Commissariat Energie Atomique Détecteur de rayonnement électromagnétique et son procédé de fabrication.
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
JP3588882B2 (ja) * 1995-12-08 2004-11-17 富士電機デバイステクノロジー株式会社 誘電体分離基板の製造方法
FR2746214B1 (fr) * 1996-03-15 1998-04-24 Procede et machine d'hybridation par refusion
JPH1022336A (ja) * 1996-06-28 1998-01-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH1027767A (ja) * 1996-07-11 1998-01-27 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US6423573B1 (en) 2002-07-23
WO2000011713A1 (fr) 2000-03-02
EP1025584A1 (fr) 2000-08-09
JP2002523900A (ja) 2002-07-30
DE69940967D1 (de) 2009-07-23
FR2782840B1 (fr) 2003-09-05
EP1025584B1 (fr) 2009-06-10
FR2782840A1 (fr) 2000-03-03

Similar Documents

Publication Publication Date Title
JP4548939B2 (ja) 電子回路および基板中の少なくとも１つのパワー電子構成要素からなる集積電子回路の製造方法
CN102339757B (zh) 用于制造具有玻璃衬底的半导体器件的方法
CN101419964B (zh) 具有多个半导体芯片的装置
US6124179A (en) Inverted dielectric isolation process
US9035453B2 (en) Semiconductor device
JP4539773B2 (ja) 半導体装置およびその製造方法
US10692803B2 (en) Die embedding
US7112874B2 (en) Forming a multi segment integrated circuit with isolated substrates
US5904496A (en) Wafer fabrication of inside-wrapped contacts for electronic devices
US20080029906A1 (en) Semiconductor switching module and method
CN104064529B (zh) 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法
JP4094075B2 (ja) ワイヤボンドなしモジュールパッケージおよび製造方法
CN105336718A (zh) 源极向下半导体器件及其制造方法
US7378741B2 (en) Semiconductor component and corresponding fabrication/mounting method
US6075279A (en) Semiconductor device
US5706578A (en) Method for producing a three-dimensional circuit arrangement
JP4873002B2 (ja) 半導体装置の製造方法
US8344502B2 (en) Semiconductor module and a method for producing an electronic circuit
US6581279B1 (en) Method of collectively packaging electronic components
JP5228361B2 (ja) 半導体装置の実装構造
US6432809B1 (en) Method for improved passive thermal flow in silicon on insulator devices
JP7510764B2 (ja) 半導体装置及び半導体装置の製造方法
CN110571205B (zh) 半导体结构及其形成方法
CN112768503B (zh) Igbt芯片、其制造方法及功率模块
JP3353748B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100706

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees