JP4545656B2

JP4545656B2 - アドレス復調回路及び光ディスク装置

Info

Publication number: JP4545656B2
Application number: JP2005223636A
Authority: JP
Inventors: 圭司上野
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 2005-08-02
Filing date: 2005-08-02
Publication date: 2010-09-15
Anticipated expiration: 2025-08-02
Also published as: JP2007042186A

Description

本発明はアドレス復調回路、特にＨＭＷ変調あるいはＭＳＫ変調された光ディスクのウォブル信号からアドレス情報を復調する技術に関する。

従来より、光ディスクのアドレス情報を光ディスクのウォブル信号に埋め込む方式が採用されている。変調方式としてはＭＳＫ（Minimum Shift Keying）変調方式、ＰＳＫ（Phase shift Keying）変調方式、ＦＳＫ（Frequency Shift Keying）変調方式が単独で用いられる他、Ｂｌｕ−ｒａｙディスクのようにＭＳＫ変調方式とＨＭＷ（Hermonic Wave）変調方式を併用する方式がある。ここで、ＭＳＫ変調方式では、一方を基準キャリア信号と同一の周波数とし、他方を基準キャリア信号の１．５倍の周波数として周波数変調する。基準キャリア信号をｃｏｓ（ωｔ）とすると、「０」はｃｏｓ（ωｔ）またはその反転信号−ｃｏｓ（ωｔ）となり、「１」はｃｏｓ（１．５ωｔ）またはその反転信号−ｃｏｓ（１．５ωｔ）となる。ＭＳＫ変調マークは、ｃｏｓ（１．５ωｔ）、−ｃｏｓ（ωｔ）、−ｃｏｓ（１．５ωｔ）の３キャリア周期区間で構成される。ＨＭＷ変調方式では、正弦波のキャリア信号に対して偶数次（例えば２次）の高調波信号を付加し、被変調データの符号に応じて高調波信号の極性を変化させることにより変調する。

下記の特許文献には、ＭＳＫ変調及びＨＭＷ変調されたウォブル信号からアドレス情報を復調する技術が開示されている。

図７に、従来のアドレス復調回路の構成を示す。アドレス復調回路３０は、ＰＬＬ回路３１と、ＭＳＫ用タイミングジェネレータ３２と、ＭＳＫ用乗算器３３と、ＭＳＫ用積算器３４と、ＭＳＫ用サンプル／ホールド回路３５と、ＭＳＫ用スライス回路３６と、Ｓｙｎｃデコーダ３７と、ＭＳＫアドレスデコーダ３８と、ＨＭＷ用タイミングジェネレータ４２と、ＨＭＷ用乗算器４３と、ＨＭＷ用積算器４４と、ＨＭＷ用サンプル／ホールド回路４５と、ＨＭＷ用スライス回路４６と、ＨＭＷアドレスデコーダ４７とを備える。

ＰＬＬ回路３１には、光ディスクから再生されたウォブル信号が入力される。ＰＬＬ回路３１は、入力されたウォブル信号からエッジ成分を検出して、基準キャリア信号（Ｃｏｓ(ωｔ)）に同期したウォブルクロックを生成する。生成されたウォブルクロックは、ＭＳＫ用タイミングジェネレータ３２及びＨＭＷタイミングジェネレータ４２に供給される。

ＭＳＫ用タイミングジェネレータ３２は、入力されたウォブル信号に同期した基準キャリア信号（Ｃｏｓ(ωｔ)）を生成する。また、ＭＳＫ用タイミングジェネレータ３２は、ウォブルクロックから、クリア信号（CLR）及びホールド信号（HOLD）を生成する。クリア信号（CLR）は、ウォブル周期の２周期が最小符号長となる被変調データのデータクロックの開始エッジから、１／２ウォブル周期遅延したタイミングで発生される信号である。また、ホールド信号（HOLD）は、被変調データのデータクロックの終了エッジから、１／２ウォブル周期遅延したタイミングで発生される信号である。ＭＳＫ用タイミングジェネレータ３２により生成された基準キャリア信号（Ｃｏｓ(ωｔ)）は、ＭＳＫ用乗算器３３に供給される。生成されたクリア信号（CLR）は、ＭＳＫ用積算器３４に供給される。生成されたホールド信号（HOLD）は、ＭＳＫ用サンプル／ホールド回路３５に供給される。

ＭＳＫ用乗算器３３は、入力されたウォブル信号と、基準キャリア信号（Ｃｏｓ(ωｔ)）とを乗算して、同期検波処理を行う。同期検波された出力信号は、ＭＳＫ用積算器３４に供給される。

ＭＳＫ用積算器３４は、ＭＳＫ用乗算器３３により同期検波された信号に対して積算処理を行う。なお、このＭＳＫ用積算器３４は、ＭＳＫ用タイミングジェネレータ３２により生成されたクリア信号（CLR）の発生タイミングで、その積算値を０にクリアする。

ＭＳＫ用サンプル／ホールド回路３５は、ＭＳＫ用タイミングジェネレータ３２により生成されたホールド信号（HOLD）の発生タイミングで、ＭＳＫ用積算器３４の積算出力値をサンプルして、次のホールド信号（HOLD）が発生するまで、サンプルした値をホールドする。

ＭＳＫ用スライス回路３６は、ＭＳＫ用サンプル／ホールド回路３５によりホールドされている値を、原点（０）を閾値として２値化し、その値の符号を反転して出力する。ＭＳＫ用スライス回路３６からの出力信号が、ＭＳＫ復調されたデータストリームとなる。

Ｓｙｎｃデコーダ３７は、ＭＳＫスライス回路３６から出力された復調データのビットパターンから、シンクパート内のシンクビットを検出する。Ｓｙｎｃデコーダ３７は、検出されたシンクビットからアドレスユニットの同期を取る。Ｓｙｎｃデコーダ３７は、このアドレスユニットの同期タイミングに基づき、データパートのＡＤＩＰビット内のＭＳＫ変調されているデータのウォブル位置を示すＭＳＫ検出ウィンドウと、データパートのＡＤＩＰビット内のＨＭＷ変調されているデータのウォブル位置を示すＨＭＷ検出ウィンドウとを生成する。

Ｓｙｎｃデコーダ３７は、ＭＳＫ検出ウィンドウをＭＳＫアドレスデコーダ３８に供給し、ＨＭＷ検出ウィンドウをＨＭＷ用タイミングジェネレータ４２に供給する。

ＭＳＫアドレスデコーダ３８は、ＭＳＫスライス回路３６から出力された復調ストリームが入力され、ＭＳＫ検出ウィンドウに基づき復調されたデータストリームのＡＤＩＰビット内におけるＭＳＫ変調マークMMの挿入位置を検出し、そのＡＤＩＰビットが表している符号内容を判断する。判断結果から得られたビット列を、ＭＳＫのアドレス情報として出力する。

ＨＭＷ用タイミングジェネレータ４２は、ウォブルクロックから、入力されたウォブル信号に同期した２次高調波信号（Ｓｉｎ(２ωｔ)）を生成する。また、ＨＭＷ用タイミングジェネレータ４２は、ＨＭＷ検出ウィンドウから、クリア信号（CLR）及びホールド信号（HOLD）を生成する。クリア信号（CLR）は、ＨＭＷ検出ウィンドウの開始エッジのタイミングで発生される信号である。また、ホールド信号（HOLD）は、ＨＭＷ検出ウィンドウの終了エッジのタイミングで発生される信号である。ＨＭＷ用タイミングジェネレータ４２により生成された２次高調波信号（Ｓｉｎ(２ωｔ)）は、ＨＭＷ用乗算器４３に供給される。生成されたクリア信号（CLR）は、ＨＭＷ用積算器４４に供給される。生成されたホールド信号（HOLD）は、ＨＭＷ用サンプル／ホールド回路４５に供給される。

ＨＭＷ用乗算器４３は、入力されたウォブル信号と、２次高調波信号（Ｓｉｎ(２ωｔ)）とを乗算して、同期検波処理を行う。同期検波された出力信号は、ＨＭＷ用積算器４４に供給される。

ＨＭＷ用積算器４４は、ＨＭＷ用乗算器４３により同期検波された信号に対して積算処理を行う。なお、このＨＭＷ用積算器４４は、ＨＭＷ用タイミングジェネレータ４２により生成されたクリア信号（CLR）の発生タイミングで、その積算値を０にクリアする。

ＨＭＷ用サンプル／ホールド回路４５は、ＨＭＷ用タイミングジェネレータ４２により生成されたホールド信号（HOLD）の発生タイミングで、ＨＭＷ用積算器４４の積算出力値をサンプルして、次のホールド信号（HOLD）が発生するまで、サンプルした値をホールドする。すなわち、ＨＭＷ変調されているデータは、１ビットブロック内に３７ウォブル分あるので、クリア信号(ＣＬＲ)がｎ＝０（ｎはウォブル数を示すものとする。）で発生したとすると、ＨＭＷ用サンプル／ホールド回路４５は、ｎ＝３６で積算値をサンプルする。

ＨＭＷ用スライス回路４６は、ＨＭＷ用サンプル／ホールド回路４５によりホールドされている値を、原点（０）を閾値として２値化し、その値の符号を出力する。ＨＭＷ用スライス回路４６からの出力信号が、復調されたデータストリームとなる。

ＨＭＷアドレスデコーダ４７は、復調されたデータストリームから、各ＡＤＩＰビットが表している符号内容を判断する。そして、その判断結果から得られたビット列を、ＨＭＷのアドレス情報として出力する。
特開２００３−１２３２４９号公報

従来の復調回路では、上記のようにＨＭＷ用乗算器４３でウォブル信号と２次高調波信号を乗算して同期検波を行っている。２次高調波成分は、通常、キャリア信号の−１２ｄＢ程度であるが、光ディスク製造上のばらつきや隣接トラックからのクロストークの影響により２次高調波成分が不安定となり、このため同期検波が困難となりアドレス復調できないおそれがある。ＭＳＫ変調についても同様である。

本発明の目的は、ＨＭＷ変調あるいはＭＳＫ変調されたウォブル信号からアドレス情報を確実に復調できる装置及び光ディスク装置を提供することにある。

本発明は、正弦波のキャリア信号に対して偶数次の高調波信号を付加し、前記高調波信号の極性を変化させることによりＨＭＷ変調されるとともに、所定周波数のキャリア信号と該キャリア信号の周波数と異なる周波数の正弦波信号によりＭＳＫ変調されたウォブル信号からアドレス情報を復調するアドレス復調回路であって、前記ウォブル信号の前記高調波信号をブーストするとともに、前記ウォブル信号の前記正弦波信号をブーストする単一のイコライザと、前記ウォブル信号から前記高調波信号を生成する第１同期信号生成回路と、前記単一のイコライザの出力と前記第１同期信号生成回路からの前記高調波信号を乗算する第１乗算器と、前記第１乗算器の出力を積算する第１積算器と、前記ウォブル信号から前記キャリア信号を生成する第２同期信号生成回路と、前記単一のイコライザの出力と前記第２同期信号生成回路からの前記キャリア信号を乗算する第２乗算器と、前記第２乗算器の出力を積算する第２積算器とを有することを特徴とする。

また、本発明は、正弦波のキャリア信号に対して偶数次の高調波信号を付加し、前記高調波信号の極性を変化させることによりＨＭＷ変調されるとともに、所定周波数のキャリア信号と該キャリア信号の周波数と異なる周波数の正弦波信号によりＭＳＫ変調されたウォブル信号からアドレス情報を復調するアドレス復調回路であって、前記ウォブル信号の前記高調波信号をブーストするとともに、前記ウォブル信号の前記正弦波信号をブーストする単一のイコライザと、前記単一のイコライザでブーストされたウォブル信号から前記高調波信号を生成する第１同期信号生成回路と、前記単一のイコライザの出力と前記第１同期信号生成回路からの前記高調波信号を乗算する第１乗算器と、前記第１乗算器の出力を積算する第１積算器と、前記単一のイコライザでブーストされたウォブル信号から前記キャリア信号を生成する第２同期信号生成回路と、前記単一のイコライザの出力と前記第２同期信号生成回路からの前記キャリア信号を乗算する第２乗算器と、前記第２乗算器の出力を積算する第２積算器とを有することを特徴とする。

本発明のアドレス復調回路は、光ディスク装置に組み込まれ、かかる光ディスク装置はアドレス情報を確実に復調してデータの記録及び再生が可能となる。

本発明によれば、イコライザで高調波信号や正弦波信号を選択的にブーストするため、その後の乗算器での乗算、積算器での積算を経てアドレス情報を確実に復調できる。

以下、図面に基づき本発明の実施形態について説明する。図７に示された従来の復調回路と同一部材については同一符号を付し、その説明は省略する。

図１に、本実施形態にかかる光ディスク装置に組み込まれるアドレス復調回路の構成ブロック図を示す。ＭＳＫ用乗算器３３の前段にイコライザ１０が設けられ、またＨＭＷ用乗算器４３の前段にもイコライザ１２が設けられる。イコライザ１０、１２はそれぞれ入力信号の所定周波数を中心として所定量だけブーストして出力する。

イコライザ１０は、入力されたウォブル信号の１．５倍の周波数信号を所定量ブーストし、ブーストしたウォブル信号をＭＳＫ用乗算器３３に出力する。イコライザ１２は、入力されたウォブル信号の２次高調波信号を所定量ブーストし、ブーストしたウォブル信号をＨＭＷ用乗算器４３に出力する。

なお、光ディスク装置の構成は周知であり、本実施形態における光ディスク装置も周知の構成を有する。以下、光ディスク装置の全体構成について説明する。光ディスクはスピンドルモータにより回転駆動され、スピンドルモータＳＰＭはサーボプロセッサにより所望の回転速度となるようにサーボ制御される。光ピックアップはレーザ光を光ディスクに照射するためのレーザダイオード（ＬＤ）や光ディスクからの反射光を受光して電気信号に変換するフォトディテクタ（ＰＤ）を含み、光ディスクに対向配置される。光ピックアップのＬＤはドライバにより駆動され、ドライバはオートパワーコントロール回路（ＡＰＣ）により駆動電流が所望の値となるように制御される。光ディスクに記録されたデータを再生する際には、光ピックアップのＬＤから再生パワーのレーザ光が照射され、その反射光がＰＤで電気信号に変換されて出力される。光ピックアップからの再生信号はＲＦ回路に供給される。ＲＦ回路は再生信号からフォーカスエラー信号やトラッキングエラー信号を生成し、サーボプロセッサに供給する。サーボプロセッサはこれらのエラー信号に基づいて光ピックアップをサーボ制御し、光ピックアップをオンフォーカス状態及びオントラック状態に維持する。ＲＦ回路は、再生信号に含まれるアドレス信号を上記のアドレス復調回路に供給する。アドレス復調回路は光ディスクのアドレスデータを復調し、サーボプロセッサやシステムコントローラに供給する。光ディスクにデータを記録する際には、ホスト装置からの記録すべきデータはインターフェースＩ／Ｆを介してエンコード／デコード回路に供給され、当該記録すべきデータはエンコードされて変調データとしてライトストラテジ回路に供給される。ライトストラテジ回路は変調データを所定の記録ストラテジに従ってマルチパルス（パルストレーン）に変換し、記録データとしてＬＤのドライバに供給する。記録データによりパワー変調されたレーザ光は光ピックアップのＬＤから照射されて光ディスクにデータが記録される。

図２に、イコライザ１２の周波数特性を示す。イコライザ１２は、ウォブル信号のキャリア周波数ω（例えば９５７ＫＨｚ）に対し、２次高調波の周波数２ω（１９１４ＫＨｚ）を＋１２ｄＢだけブーストする。なお、イコライザ１２のＱ値（ブースト量）によってはキャリア周波数ωにおいても多少（図では＋３ｄＢ）ブーストされるため、元のウォブル信号の２次高調波信号が−１２ｄＢである場合、イコライザ１２により２次高調波信号は正味＋９ｄＢだけブーストされるのでキャリア周波数に対して−３ｄＢまで増幅される。

図３に、イコライザ１２により２次高調波信号がブーストされたウォブル信号（波線）とＨＭＷ用乗算器４３での乗算結果（実線）を示す。また、図４に、比較のため従来の、つまりイコライザ１２でブーストしない場合のウォブル信号（波線）とＨＭＷ用乗算器４３での乗算結果（実線）を示す。なお、説明の都合上、ウォブル信号はＨＭＷ変調のみとしている。

図３と図４とを比較すると、ウォブル信号の２次高調波信号をブーストしているため、乗算による同期検波信号の振幅はブーストした場合の方が大きくなる。既述したように、ＨＭＷ用乗算器４３の乗算結果はＨＭＷ用積算器４４に供給されて積算され、さらにＨＭＷ用スライス回路４６で２値化されて復調される。従って、図３に示すように同期検波信号の振幅、より特定的には正負の差が大きい方が積分結果として大きくなり、結果としてＣ／Ｎが向上することになる。

図５に、イコライザ１０により＋６ｄＢだけ１．５次周波数信号がブーストされたウォブル信号（波線）とＭＳＫ用乗算器３３での乗算結果（実線）を示す。また、図６に、比較のため従来の、つまりイコライザ１０でブーストしない場合のウォブル信号（波線）とＭＳＫ用乗算器３３での乗算結果（実線）を示す。なお、説明の都合上、ウォブル信号はＭＳＫ変調のみとしている。

図５と図６とを比較すると、ウォブル信号の１．５次信号をブーストしているため、乗算による同期検波信号の振幅はＭＳＫ変調部分（ＭＳＫ変調マーク）においてブーストした場合の方が大きくなる。従って、ＭＳＫ変調の場合においてもイコライザ１０によりＣ／Ｎが向上する。

なお、本実施形態ではイコライザ１０及びイコライザ１２を設けているが、イコライザ１０のみ、あるいはイコライザ１２のみを設けてもよい。

また、イコライザ１０及びイコライザ１２を共有して単一のイコライザとすることもできる。この場合、例えば単一のイコライザの特性を図２に示す特性とし、ブーストの中心周波数を２ωに設定する。２ωをブーストする場合、図２に示すように必然的に１．５ωもある程度ブーストすることとなり、ＭＳＫ変調されたウォブル信号のＣ／Ｎも向上できる。

また、イコライザ１０及びイコライザ１２におけるブースト量及びその中心周波数は固定ではなく可変としてもよい。例えば、アドレス復調のエラーレートを検出し、エラーレートに応じてブースト量を増減調整し、あるいは中心周波数を調整するのが好適である。これにより、光ディスク毎に最適なブースト量及び中心周波数を設定できる。具体的には、光ディスク装置のシステムコントローラにアドレス復調結果を供給し、システムコントローラがアドレス復調エラーレートを計測し、エラーレートが所定値以上である場合に現在のブースト量を増大させる。ブースト量を増大させるとともにその中心周波数を変化させてもよい。

また、光ピックアップのビーム形状ばらつきにより、再生されるウォブル信号中の２次高調波信号にもばらつきが生じ得るので、光ディスク装置毎に最適ブースト量とその中心周波数を調整することも好適である。

また、光ディスクを駆動する際の回転速度、あるいは記録／再生速度に応じて最適ブースト量とその中心周波数を調整することも好適である。

さらに、本実施形態では、図１に示すようにＭＳＫ用乗算器３３の前段にイコライザ１０が設けられ、ＰＬＬ３１にはブーストされていないウォブル信号が供給されているが、イコライザ１０でブーストされたウォブル信号をＰＬＬ３１に供給してもよい。一般的には、ＰＬＬ３１にとってＭＳＫ変調の１．５倍の周波数やＨＭＷ変調の２次高調波はノイズになるためイコライザを通さない方がノイズを増幅しないことになるので望ましいとも考えられるが、イコライザ１０の出力をウォブル信号としてＰＬＬ３１に供給することも可能である。イコライザ１０，１２を共通化して単一のイコライザとする場合も同様であり、共通化されたイコライザの出力をウォブル信号としてＰＬＬ３１に供給してもよい。

アドレス復調回路の構成図である。イコライザの特性説明図である。イコライザでブーストした場合の乗算結果を示すグラフ図（ＨＭＷ変調）である。イコライザなしの場合の乗算結果を示すグラフ図（ＨＭＷ変調）である。イコライザでブーストした場合の乗算結果を示すグラフ図（ＭＳＫ変調）である。イコライザなしの場合の乗算結果を示すグラフ図（ＭＳＫ変調）である。従来のアドレス復調回路の構成図である。

符号の説明

１０、１２イコライザ、３３ＭＳＫ用乗算器、４３ＨＭＷ用乗算器。

Claims

正弦波のキャリア信号に対して偶数次の高調波信号を付加し、前記高調波信号の極性を変化させることによりＨＭＷ変調されるとともに、所定周波数のキャリア信号と該キャリア信号の周波数と異なる周波数の正弦波信号によりＭＳＫ変調されたウォブル信号からアドレス情報を復調するアドレス復調回路であって、
前記ウォブル信号の前記高調波信号をブーストするとともに、前記ウォブル信号の前記正弦波信号をブーストする単一のイコライザと、
前記ウォブル信号から前記高調波信号を生成する第１同期信号生成回路と、
前記単一のイコライザの出力と前記第１同期信号生成回路からの前記高調波信号を乗算する第１乗算器と、
前記第１乗算器の出力を積算する第１積算器と、
前記ウォブル信号から前記キャリア信号を生成する第２同期信号生成回路と、
前記単一のイコライザの出力と前記第２同期信号生成回路からの前記キャリア信号を乗算する第２乗算器と、
前記第２乗算器の出力を積算する第２積算器と、
を有することを特徴とするアドレス復調回路。
正弦波のキャリア信号に対して偶数次の高調波信号を付加し、前記高調波信号の極性を変化させることによりＨＭＷ変調されるとともに、所定周波数のキャリア信号と該キャリア信号の周波数と異なる周波数の正弦波信号によりＭＳＫ変調されたウォブル信号からアドレス情報を復調するアドレス復調回路であって、
前記ウォブル信号の前記高調波信号をブーストするとともに、前記ウォブル信号の前記正弦波信号をブーストする単一のイコライザと、
前記単一のイコライザでブーストされたウォブル信号から前記高調波信号を生成する第１同期信号生成回路と、
前記単一のイコライザの出力と前記第１同期信号生成回路からの前記高調波信号を乗算する第１乗算器と、
前記第１乗算器の出力を積算する第１積算器と、
前記単一のイコライザでブーストされたウォブル信号から前記キャリア信号を生成する第２同期信号生成回路と、
前記単一のイコライザの出力と前記第２同期信号生成回路からの前記キャリア信号を乗算する第２乗算器と、
前記第２乗算器の出力を積算する第２積算器と、
を有することを特徴とするアドレス復調回路。
請求項１、２のいずれかに記載の装置において、
前記単一のイコライザのブースト量はアドレス復調エラーレートに応じて可変調整されることを特徴とするアドレス復調回路。
請求項１〜３のいずれかのアドレス復調回路を備える光ディスク装置。